JP2008263395A - 固体撮像装置、固体撮像装置の駆動方法、固体撮像装置の信号処理方法および撮像装置 - Google Patents

Abstract

【課題】光電変換素子で光電変換された信号電荷を浮遊拡散容量に転送する際に、任意の電荷量で複数に分割して転送できるようにする。
【解決手段】画素行ごとに、中間電圧Ｖｍｉｄ０，Ｖｍｉｄ１およびオン電圧Ｖｏｎをその順番で順次転送トランジスタのゲート電極に転送パルスＴＲＧとして供給し、一単位の蓄積期間中に光電変換素子２１に蓄積された信号電荷を例えば３分割転送にて浮遊拡散容量２６へ転送する。
【選択図】図６

Description

本発明は、固体撮像装置、固体撮像装置の駆動方法、固体撮像装置の信号処理方法および撮像装置に関する。

図２７に、固体撮像装置の単位画素１００の構成の一例を示す。本例のように、光電変換素子１０１で光電変換された信号電荷を転送する転送トランジスタ１０２を有する単位画素１００では、画素の浮遊拡散容量（ＦＤ；Floating Diffusion）１０６に転送できる最大蓄積電荷量Ｑfd.maxを、受光部である光電変換素子１０１の最大蓄積電荷量Ｑpd.maxよりも十分に大きくすることで、光電変換素子１０１での電荷残留をなくし完全転送を実現している。

このようにして、光電変換素子１０１で光電変換された信号電荷について、完全転送を実現することで、画像撮影時の残像を防ぎ、また入射光の輝度とセンサ出力信号の良好な線形性を実現することができる。因みに、本例に係る単位画素１００は、転送トランジスタ１０２に加えて、リセットトランジスタ１０３、増幅トランジスタ１０４および画素選択トランジスタ１０５を有する構成となっている。

しかし、図２７に示す単位画素１００では、下記の問題点が挙げられる。
（１）浮遊拡散容量１０６の最大蓄積電荷量Ｑfd.maxが光電変換素子１０１の最大蓄積電荷量Ｑpd.maxを上回っている必要があるため、電荷電圧変換効率を高めるための浮遊拡散容量１０６を小さくすることに制限がある。
（２）同様の理由から、浮遊拡散容量１０６のリセット電圧として用いられる電源電圧Ｖｄｄが下がると浮遊拡散容量１０６の最大蓄積電荷量Ｑfd.maxが小さくなるため、電源電圧Ｖｄｄの低電圧化に制限がある。

そこで、従来は、上記（１）〜（２）の問題点を次のようにして解決している。すなわち、電荷電圧変換効率を高めるため浮遊拡散容量１０６を小さくすることで最大蓄積電荷量Ｑfd.maxが小さいとき、あるいはリセット電圧（電源電圧）Ｖｄｄを低電圧化することで最大蓄積電荷量Ｑfd.maxが小さいときに、電荷転送と、信号の読み出しと、浮遊拡散容量１０６のリセットを実行した後、光電変換素子１０１から転送しきれずに残留した電荷を、再度電荷転送して信号を読み出すことで、光電変換素子１０１に蓄積された電荷を分割して全て読み出すようにしている（例えば、特許文献１参照）。

特開２００１−１７７７７５号公報

上記従来技術では、浮遊拡散容量１０６の最大蓄積電荷量Ｑfd.maxが光電変換素子１０１の最大蓄積電荷量Ｑpd.maxを下回っており、図２８に示すように、浮遊拡散容量１０６に転送可能な電荷は全て転送されるため、浮遊拡散容量１０６の最大蓄積電荷量Ｑfd.maxの単位で光電変換素子１０１の最大蓄積電荷量Ｑpd.maxを分割することしかできない（Ａ）。そのため、任意の電荷量で複数に分割して転送することができない（Ｂ）。

また、図２９に示すように、浮遊拡散容量ＦＤや読み出し回路２００を複数の画素で共有する構成を採る固体撮像装置では、浮遊拡散容量ＦＤを小さくできない場合がある。この場合、分割して転送することができないため、分割転送した信号に対して重みを付けて加算するなどの処理を適用することができず、光量の範囲に応じて感度を変えるなどのこれらの処理による効果が得られなくなる。

そこで、本発明は、光電変換部で光電変換された信号電荷を転送する際に、任意の電荷量で複数に分割して転送することが可能な固体撮像装置、固体撮像装置の駆動方法、固体撮像装置の信号処理方法および撮像装置を提供することを目的とする。

上記目的を達成するために、本発明は、光信号を信号電荷に変換する光電変換部と、当該光電変換部で光電変換された信号電荷を転送する転送素子と、当該転送素子によって転送された信号電荷を出力する出力手段とを含む単位画素が行列状に配置されてなる固体撮像装置において、一単位の蓄積期間中に前記光電変換部に蓄積された信号電荷の一部を当該光電変換部に保持したまま、その保持量を超えた蓄積電荷を前記転送素子によって転送する第１制御電圧を用いて前記転送素子を駆動し、前記光電変換部に保持された信号電荷の全てを前記転送素子によって転送する第２制御電圧を用いて前記転送素子を駆動し、前記第１制御電圧を用いた駆動と前記第２制御電圧を用いた駆動とを順次実行して転送される信号電荷の各々を読み出すようにしている。

第１制御電圧を用いて転送素子を駆動することで、信号電荷の一部を光電変換部に保持したまま、その保持量を超えた蓄積電荷が転送される。ここで、第１制御電圧としては、１つの電圧値に限られるものではない。すなわち、電圧値が異なる制御電圧を転送素子に２回以上供給することで、光電変換部に蓄積された信号電荷が２回以上に分割して転送される。したがって、第１制御電圧の電圧値を適当に設定することで、光電変換部で光電変換された信号電荷を、任意の電荷量で複数に分割して転送できる。そして、第２制御電圧を用いて転送素子を駆動することで、光電変換部に保持された残りの信号電荷の全てが転送される。

本発明によれば、一単位の蓄積期間中に光電変換部に蓄積された信号電荷の一部を当該光電変換部に保持したまま、その保持量を超えた蓄積電荷を転送する第１制御電圧と、電変換部に保持された信号電荷の全てを転送する第２制御電圧とを用いた転送素子の駆動を順次実行するとともに、第１制御電圧の電圧値を適当に設定することで、光電変換部で光電変換された信号電荷を、任意の電荷量で複数に分割して転送することができる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

図１は、本発明の一実施形態に係る固体撮像装置、例えばＣＭＯＳイメージセンサの構成を示すシステム構成図である。

図１に示すように、本実施形態に係るＣＭＯＳイメージセンサ１０は、光電変換部を含む単位画素（以下、単に「画素」と記述する場合もある）２０が行列状に２次元配置されてなる画素アレイ部１１と、その周辺回路とを有する構成となっている。

画素アレイ部１１の周辺回路としては、例えば、垂直走査回路１２、供給電圧制御回路１３、電圧供給回路１４、タイミング発生回路（ＴＧ）１５、複数のカラム回路１６、水平走査回路１７およびカラム信号選択回路１８などが設けられている。

画素アレイ部１１の画素２０の行列状配列に対して、画素列毎に垂直信号線１１１が配線され、画素行毎に駆動制御線、例えば転送制御線１１２、リセット制御線１１３および選択制御線１１４が配線されている。

垂直信号線１１１の各一端には、定電流源１９が接続されている。定電流源１９に代えて、例えばバイアス電圧Ｖｂｉａｓでゲートがバイアスされ、後述する増幅トランジスタ２４とソースフォロア回路を構成する電流バイアス用トランジスタを用いることも可能である（図２参照）。

垂直走査回路１２は、シフトレジスタあるいはアドレスデコーダ等によって構成され、画素アレイ部１１の各画素２０を電子シャッタ行と読み出し行それぞれについて行単位で垂直方向（上下方向）に走査しつつ、電子シャッタ行に対してはその行の画素２０の信号掃き捨てを行うための電子シャッタ動作を行うとともに、読み出し行に対してはその行の画素２０の信号読み出しを行うための読み出し動作を行う。

ここでは、図示を省略するが、垂直走査回路１２は、画素２０を行単位で順に選択しつつ、読み出し行の各画素２０の信号を読み出す読み出し動作を行うための読み出し走査系と、当該読み出し走査系による読み出し走査よりもシャッタ速度に対応した時間分だけ前に同じ行（電子シャッタ行）に対して電子シャッタ動作を行うための電子シャッタ走査系とを有する構成となっている。

そして、電子シャッタ走査系によるシャッタ走査によって光電変換部の不要な電荷がリセットされたタイミングから、読み出し走査系による読み出し走査によって画素２０の信号が読み出されるタイミングまでの期間が、画素２０における信号電荷の一単位の蓄積期間（露光期間）となる。すなわち、電子シャッタ動作とは、光電変換部に蓄積された信号電荷のリセット（掃き捨て）を行い、そのリセット後から新たに信号電荷の蓄積を開始する動作である。

供給電圧制御回路１３は、単位画素２０内の後述する転送トランジスタ（転送素子）２２のゲート電極（制御電極）に供給（印加）する転送パルスＴＲＧの電圧値（波高値）を制御する。この供給電圧制御回路１３の具体的な構成については後述する。

電圧供給回路１４は、供給電圧制御回路１３に対して電圧値が異なる複数の制御電圧を供給する。この複数の制御電圧は、電圧値が異なる転送パルスＴＲＧとして転送トランジスタ２２のゲート電極に供給される。この異なる電圧値の転送パルスＴＲＧの詳細については後述する。

タイミング発生回路（ＴＧ）１５は、供給電圧制御回路１３が転送トランジスタ２２のゲート電極に異なる電圧値の転送パルスＴＲＧを供給する際のタイミングを決めるタイミング信号ＰＴＲＧを発生する。

カラム回路１６は、画素アレイ部１１の例えば画素列ごとに、即ち画素列に対して１対１の対応関係をもって配置され、垂直走査回路１２による垂直走査によって選択された読み出し行の各画素２０から垂直信号線１１１を通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。

カラム回路１６としては、垂直信号線１１１を通して出力される信号をサンプルホールドするサンプルホールド回路からなる回路構成のものや、サンプルホールド回路を含み、ＣＤＳ(Correlated Double Sampling;相関二重サンプリング)処理により、リセットノイズや増幅トランジスタ２４の閾値ばらつき等の画素固有の固定パターンノイズを除去するノイズ除去回路からなる回路構成のものなどが用いられる。

ただし、これらは一例に過ぎず、これに限定されるものではない。例えば、カラム回路１６にＡＤ（アナログ−デジタル）変換機能を持たせ、信号レベルをデジタル信号で出力する構成を採ることも可能である。

水平走査回路１７は、シフトレジスタあるいはアドレスデコーダ等によって構成され、画素アレイ部１１の画素列ごとに配されたカラム回路１６を順に水平走査する。カラム信号選択回路１８は、水平選択スイッチや水平信号線等によって構成され、カラム回路１６に一時的に保持されている画素の信号を、水平走査回路１７による水平走査に同期して順次出力する。

なお、垂直走査回路１２、カラム回路１６および水平走査回路１７等の動作の基準となるタイミング信号や制御信号は、図示せぬタイミング制御回路で生成される。

［画素回路］
図２は、単位画素２０の回路構成の一例を示す回路図である。本回路例に係る単位画素２０は、埋め込み型フォトダイオード等の光電変換素子（光電変換部）２１に加えて、例えば転送トランジスタ(転送素子)２２、リセットトランジスタ２３、増幅トランジスタ２４および選択トランジスタ２５の４つのトランジスタを有する画素回路となっている。ここでは、これらトランジスタ２２〜２５として、例えばＮチャネルのＭＯＳトランジスタを用いているが、これに限られるものではない。

転送トランジスタ２２は、光電変換素子２１のカソード電極と浮遊拡散容量（ＦＤ）２６との間に接続され、光電変換素子２１で光電変換され、ここに蓄積された信号電荷（ここでは、電子）を、ゲート電極（制御電極）に転送パルスＴＲＧが与えられることによって浮遊拡散容量２６に転送する。浮遊拡散容量２６は、信号電荷を電圧信号に変換する電荷電圧変換部として機能する

リセットトランジスタ２３は、リセット線１１５にドレイン電極が、浮遊拡散容量２６にソース電極がそれぞれ接続され、光電変換素子２１から浮遊拡散容量２６への信号電荷の転送に先立って、ゲート電極にリセットパルスＲＳＴが与えられることによって浮遊拡散容量２６の電位をリセット電圧Ｖｒｓｔにリセットする。

増幅トランジスタ２４は、浮遊拡散容量２６にゲート電極が、電源電圧Ｖｄｄの画素電源にドレイン電極がそれぞれ接続され、リセットトランジスタ２３によってリセットされた後の浮遊拡散容量２６の電位をリセットレベルとして出力し、さらに転送トランジスタ２２によって信号電荷が転送された後の浮遊拡散容量２６の電位を信号レベルとして出力する。

選択トランジスタ２５は、例えば、ドレイン電極が増幅トランジスタ２４のソース電極に、ソース電極が垂直信号線１１１にそれぞれ接続され、ゲート電極に選択パルスＳＥＬが与えられることによってオン状態となり、画素２０を選択状態として増幅トランジスタ２４から出力される信号を垂直信号線１１１に出力する。選択トランジスタ２５については、画素電源（Ｖｄｄ）と増幅トランジスタ２４のドレイン電極との間に接続した構成を採ることも可能である。

なお、ここでは、転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４および選択トランジスタ２５を有する４トランジスタ構成の単位画素２０を有するＣＭＯＳイメージセンサに適用する場合を例に挙げたが、この適用例に限られるものではない。

具体的には、図３に示すように、選択トランジスタ２５を省略し、電源電圧ＳＥＬＶｄｄを可変とすることにより、増幅トランジスタ２４に選択トランジスタ２５の機能を持たせた３トランジスタ構成の単位画素２０′を有するＣＭＯＳイメージセンサや、図２９に示すように、浮遊拡散容量ＦＤや読み出し回路２００を複数の画素で共有した構成を採るＣＭＯＳイメージセンサなどにも適用可能である。

［供給電圧制御回路］
供給電圧制御回路１３は、垂直走査回路１２で選択走査された行を駆動するアドレス信号ＡＤＲを入力とし、電圧供給回路１４から与えられる複数の電圧のうちの１つを選択して転送パルスＴＲＧとして単位画素２０内の転送トランジスタ２２のゲート電極に供給する。

複数の電圧としては、転送トランジスタ２２をオン（導通）状態にするオン電圧Ｖｏｎと、転送トランジスタ２２をオフ（非導通）状態にするオフ電圧Ｖｏｆｆと、オン電圧Ｖｏｎとオフ電圧Ｖｏｆｆの間の中間電圧Ｖｍｉｄが電圧供給回路１４から供給される。ここで、中間電圧Ｖｍｉｄとは、光電変換素子２１の蓄積電荷の一部を保持したまま、残りの蓄積電荷を部分的に浮遊拡散容量２６へ転送できる電圧である。

上述した画素回路では、転送トランジスタ２２がＮチャネルであることから、オン電圧Ｖｏｎを電源電圧Ｖｄｄとし、オフ電圧Ｖｏｆｆを接地電圧、好ましくは接地電圧よりも低い電圧とする。また、本例では、中間電圧Ｖｍｉｄとして、電圧値が異なる２つの中間電圧、具体的にはオフ電圧Ｖｏｆｆよりも大きく、オン電圧Ｖｏｎよりも小さい２つの中間電圧Ｖｍｉｄ０，Ｖｍｉｄ１を用いるものとする。因みに、転送トランジスタ２２がＰチャネルの場合には、接地電圧がオン電圧Ｖｏｎ、電源電圧Ｖｄｄがオフ電圧Ｖｏｆｆとなることから、中間電圧Ｖｍｉｄは、オン電圧Ｖｏｎよりもよりも大きく、オフ電圧Ｖｏｆｆよりも小さい２つの中間電圧Ｖｍｉｄ０，Ｖｍｉｄ１となる。

これにより、電圧供給回路１４から供給電圧制御回路１３に対して、オン電圧Ｖｏｎ、中間電圧Ｖｍｉｄ０，Ｖｍｉｄ１およびオフ電圧Ｖｏｆｆの４つの電圧が供給される。これら４つの電圧の電圧値は、Ｖｏｆｆ＜Ｖｍｉｄ０＜Ｖｍｉｄ１＜Ｖｏｎの関係にある。そして、４つの電圧のうち、中間電圧Ｖｍｉｄ０，Ｖｍｉｄ１およびオン電圧Ｖｏｎが転送パルスＴＲＧとして用いられる。

中間電圧Ｖｍｉｄ０，Ｖｍｉｄ１およびオン電圧Ｖｏｎの供給タイミングを制御するために、タイミング発生回路１５から３つのタイミング信号ＰＴＲＧ１，ＰＴＲＧ２，ＰＴＲＧ３が供給電圧制御回路１３に与えられる。供給電圧制御回路１３は、中間電圧Ｖｍｉｄ０，Ｖｍｉｄ１およびオン電圧Ｖｏｎのうちの１つを、タイミング信号ＰＴＲＧ１，ＰＴＲＧ２，ＰＴＲＧ３を基に選択して転送トランジスタ２２のゲート電極に中間電圧Ｖｍｉｄとして供給する。

図４は、供給電圧制御回路１３の回路構成の一例を示す回路図である。図４に示すように、本例に係る供給電圧制御回路１３は、４つの電圧、即ち中間電圧Ｖｍｉｄ０，Ｖｍｉｄ１、オン電圧Ｖｏｎおよびオフ電圧Ｖｏｆｆに対応した４つの回路ブロック１３１〜１３４と３入力のＮＯＲ回路１３５とを有する構成となっている。

回路ブロック１３１〜１３４には、垂直走査回路１２からアドレス信号ＡＤＲが共通に与えられる。ＮＯＲ回路１３５には、タイミング発生回路１５からタイミング信号ＰＴＲＧ１，ＰＴＲＧ２，ＰＴＲＧ３が３入力として与えられる。

回路ブロック１３１は、アドレス信号ＡＤＲとタイミング信号ＰＴＲＧ１とを２入力とするＮＡＮＤ回路１３１１、レベルシフタ１３１２およびＰチャネルの駆動トランジスタ１３１３によって構成され、中間電圧Ｖｍｉｄ０を選択して転送トランジスタ２２のゲート電極に供給する。

回路ブロック１３２は、アドレス信号ＡＤＲとタイミング信号ＰＴＲＧ２とを２入力とするＡＮＤ回路１３２１およびＰチャネルの駆動トランジスタ１３２２によって構成され、中間電圧Ｖｍｉｄ１を選択して転送トランジスタ２２のゲート電極に供給する。

回路ブロック１３３は、アドレス信号ＡＤＲとタイミング信号ＰＴＲＧ３とを２入力とするＮＡＮＤ回路１３３１およびＮチャネルの駆動トランジスタ１３３２によって構成され、オン電圧Ｖｏｎを選択して転送トランジスタ２２のゲート電極に供給する。

回路ブロック１３４は、アドレス信号ＡＤＲとＮＯＲ回路１３５の出力信号とを２入力とするＡＮＤ回路１３４１、アドレス信号ＡＤＲを一方の（否定）入力とし、ＡＮＤ回路１３４１の出力信号を他方の入力とするＯＲ回路１３４２、レベルシフタ１３４３およびＮチャネルの駆動トランジスタ１３４４によって構成され、オフ電圧Ｖｏｆｆを選択して転送トランジスタ２２のゲート電極に供給する。

この回路ブロック１３４では、転送トランジスタ２２をオフするためのオフ電圧Ｖｏｆｆとして、接地電圧よりも低い電圧、例えば−１．０Ｖを供給するために、ＮＯＲ回路１３５の作用により他の回路ブロック１３１，１３２，１３３とは排他的に動作する回路構成となっている。

図５に、供給電圧制御回路１３の入出力のタイミング関係を示す。転送トランジスタ２２のゲート電極に供給する電圧を中間電圧Ｖｍｉｄ０，Ｖｍｉｄ１、オン電圧Ｖｏｎおよびオフ電圧Ｖｏｆｆとした場合において、アドレス信号ＡＤＲによって行が選択された際に、タイミング信号ＰＴＲＧ１，ＰＴＲＧ２，ＰＴＲＧ３によって、それぞれに対応する電圧Ｖｍｉｄ０，Ｖｍｉｄ１，Ｖｏｎを供給し、それ以外は電圧Ｖｏｆｆを供給する。

このようにして、供給電圧制御回路１３による制御の下に、垂直走査回路１２による垂直走査に同期して画素行ごとに、中間電圧Ｖｍｉｄ０，Ｖｍｉｄ１およびオン電圧Ｖｏｎをその順番で順次転送トランジスタ２２のゲート電極に供給することにより、光電変換素子２１に蓄積された信号電荷を例えば３回に分割して浮遊拡散容量２６へ転送する３分割転送を実現できる。

（３分割転送）
以下に、ある画素行における３分割転送の場合の具体的な動作について、図６のタイミングチャートおよび図７の動作説明図を用いて説明する。図７において、各動作（１）〜（１１）は図６の各期間（１）〜（１１）に対応している。

ある画素行の一単位の蓄積期間中において、３分割転送を行なう場合は、垂直走査回路１２からリセットトランジスタ２３のゲート電極に対してリセットパルスＲＴＳが一定の間隔で３回与えられることで、浮遊拡散容量２６のリセット動作が３回実行される。このリセット動作に同期して供給電圧制御回路１３から、各リセット動作の一定時間後に中間電圧Ｖｍｉｄ０、中間電圧Ｖｍｉｄ１およびオン電圧Ｖｏｎがこの順番で転送トランジスタ２２のゲート電極に与えられる。

期間（１）では、光電変換素子２１に電荷Ｑｐｄが蓄積している。このとき、転送トランジスタ２２のゲート電極にオフ電圧Ｖｏｆｆが印加されており、また浮遊拡散容量２６が１回目のリセットパルスＲＳＴによってリセット済みであり、そのリセットレベルが１回目のリセットレベルとして増幅トランジスタ２４および選択トランジスタ２５を通して垂直信号線１１１に読み出される。

リセットレベルの１回目の読み出し後、期間（２）で中間電圧Ｖｍｉｄ０が転送トランジスタ２２のゲート電極に印加される。この中間電圧Ｖｍｉｄ０の印加により、光電変換素子２１の蓄積電荷Ｑｐｄの一部の電荷Ｑｍｉｄ０を残し、（Ｑｐｄ−Ｑｍｉｄ０）の電荷が浮遊拡散容量２６へ転送される。

次に、期間（３）で、転送トランジスタ２２のゲート電極にオフ電圧Ｖｏｆｆが印加され、浮遊拡散容量２６に転送された電荷（Ｑｐｄ−Ｑｍｉｄ０）に応じた信号が１回目の信号レベルとして垂直信号線１１１に読み出される。

次に、期間（４）では、２回目のリセットパルスＲＳＴがリセットトランジスタ２３のゲート電極に印加されることで浮遊拡散容量２６がリセットされる。次いで、期間（５）で、そのリセットレベルが２回目のリセットレベルとして垂直信号線１１１に読み出される。

次に、期間（６）で、中間電圧Ｖｍｉｄ１が転送トランジスタ２２のゲート電極に印加される。この中間電圧Ｖｍｉｄ１の印加により、光電変換素子２１に残っている電荷Ｑｍｉｄ０の一部の電荷Ｑｍｉｄ１を残し、（Ｑｐｄ０−Ｑｍｉｄ１）の電荷が浮遊拡散容量２６へ転送される。

次に、期間（７）で、転送トランジスタ２２のゲート電極にオフ電圧Ｖｏｆｆが印加され、浮遊拡散容量２６に転送された電荷（Ｑｐｄ０−Ｑｍｉｄ１）に応じた信号が２回目の信号レベルとして垂直信号線１１１に読み出される。

次に、期間（８）では、３回目のリセットパルスＲＳＴがリセットトランジスタ２３のゲート電極に印加されることで浮遊拡散容量２６がリセットされる。次いで、期間（９）で、そのリセットレベルが３回目のリセットレベルとして垂直信号線１１１に読み出される。

次に、期間（１０）で、オン電圧Ｖｏｎが転送トランジスタ２２のゲート電極に印加される。このオン電圧Ｖｏｎの印加により、光電変換素子２１の残りの電荷Ｑｍｉｄ１が浮遊拡散容量２６へ転送される。

次に、期間（１１）で、転送トランジスタ２２のゲート電極にオフ電圧Ｖｏｆｆが印加され、浮遊拡散容量２６に転送された電荷Ｑｍｉｄ１に応じた信号が３回目の信号レベルとして垂直信号線１１１に読み出される。

図８に、ＴＲＧ駆動電圧（転送トランジスタ２２のゲート電極に印加する転送パルスＴＲＧ）と光電変換素子２１の保持電荷数の関係例として実験結果を示す。

ここでは、飽和電子数約５，５００ｅ−の光電変換素子２１に、転送トランジスタ２２をオン／オフする電圧Ｖｏｎ／Ｖｏｆｆの中間電圧Ｖｍｉｄを印加した場合の光電変換素子２１に保持される電荷数を示している。

図８では、一例として、中間電圧ＶｍｉｄをＶｍｉｄ０，Ｖｍｉｄ１とし、３分割転送の駆動を実行した場合の保持電荷数Ｑｍｉｄ０，Ｑｍｉｄ１を示している。このように、中間電圧Ｖｍｉｄの電圧値および数を設定することにより、任意の転送電荷単位、任意の分割数で、光電変換素子１に蓄積された電荷を転送し、その電荷に応じた信号を出力することができる。

３分割転送の場合には、中間電圧Ｖｍｉｄ０，Ｖｍｉｄ１が第１制御電圧となり、オン電圧Ｖｏｎが第２制御電圧となる。

（２分割転送）
図９に、ある画素行における２分割転送の場合の駆動タイミング例を、図１０に２分割転送の場合の動作説明図を示す。図１０において、各動作（１）〜（７）は図９の各期間（１）〜（７）に対応している。２分割転送の場合は、３分割転送に比べて転送動作が１回少なくなるだけであり、基本的な動作は同じである。

２分割転送の場合には、中間電圧Ｖｍｉｄ０が第１制御電圧となり、オン電圧Ｖｏｎが第２制御電圧となる。

（ｎ分割転送）
このことから明らかなように、転送動作の分割数は任意に設定可能である。そして、ｎ分割（ｎは２以上の整数）の転送を実行する場合には、図１１に示すように、ｎ−１個の中間電圧Ｖｍｉｄ０，Ｖｍｉｄ１，……，Ｖｍｉｄ（ｎ−２）と、オン電圧Ｖｏｎとを供給電圧制御回路１３から転送トランジスタ２２のゲート電極に印加して当該転送トランジスタ２２を駆動するようにすればよい。

ｎ分割転送の場合には、中間電圧Ｖｍｉｄ０〜Ｖｍｉｄ（ｎ−２）が第１制御電圧となり、オン電圧Ｖｏｎが第２制御電圧となる。

上述した３分割転送、２分割転送等のｎ分割転送による駆動の下に、画素行ごとに電荷の転送、リセット、画素選択が実行されることで、単位画素２０からリセットレベルおよび信号レベルの各信号（単位画素２０の出力信号）が列並列に、即ち画素列単位で並列的に垂直信号線１１１に読み出され、当該垂直信号線１１１を通してカラム回路１６に供給される。

上記構成のＣＭＯＳイメージセンサ１０において、単位画素２０の各構成素子（転送トランジスタ２２、リセットトランジスタ２３および選択トランジスタ２５）を駆動する垂直走査回路１２は、一単位の蓄積期間中に光電変換素子２１に蓄積された信号電荷の一部を当該光電変換素子２１に保持したまま、その保持量を超えた蓄積電荷を転送トランジスタ２２によって転送する第１制御電圧を用いて転送トランジスタ２２を駆動する第１駆動手段と、光電変換素子２１に保持された信号電荷の全てを転送トランジスタ２２によって転送する第２制御電圧を用いて転送トランジスタ２２を駆動する第２駆動手段と、前記第１駆動手段による駆動と前記第２駆動手段による駆動とを順次実行して転送される信号電荷の各々を読み出すべく出力手段（リセットトランジスタ２３および選択トランジスタ２５）を駆動する第３駆動手段を構成している。

［カラム回路］
以下に、カラム回路１６の構成例について、実施例１〜実施例３として具体的に例を挙げて説明する。実施例１〜実施例３では、３分割転送に対応した構成の場合を例に挙げて説明するものとする。

（実施例１）
図１２は、実施例１に係るカラム回路１６Ａの構成例を示すブロック図であり、図中、図１と同等部分には同一符号を付して示している。ここでは、図面の簡略化のために、２列分の単位画素２０およびカラム回路１６Ａを示している。

本実施例１に係るカラム回路１６Ａは、ノイズ除去回路１６１、出力信号選択回路１６２、出力信号保持回路１６３および出力信号加算回路１６４を有する構成となっている。

ノイズ除去回路１６１はＣＤＳ回路であり、単位画素２０から順次供給される１回目、２回目、３回目のリセットレベルと信号レベルの差分を順にとることにより、リセットノイズや増幅トランジスタ２４の閾値ばらつき等の画素固有の固定パターンノイズを除去する。

ここでは、ノイズ除去回路１６１を画素列毎に配置する構成の場合を例に挙げて示したが、ノイズ除去回路１６１を出力アンプ３０の部位に設ける一方、リセットレベルと信号レベルを個別にカラム信号選択回路１７によって選択し出力アンプ３０のノイズ除去回路１６１に供給し、当該ノイズ除去回路１６１にてＣＤＳ処理を実行する構成を採ることも可能である。

出力信号選択回路１６２は、１回目、２回目、３回目の分割転送に対応してノイズ除去回路１６１から順に出力される出力信号を選択して出力信号保持回路１６２の保持部１６３−１，１６３−２，１６３−３に保持させる。出力信号加算回路１６４は、保持部１６３−１，１６３−２，１６３−３に保持された１回目、２回目、３回目の各出力信号を加算する。

ここでは、１回目、２回目、３回目の分割転送に対応した各出力信号について、カラム回路１６Ａにおいて加算処理するとしたが、これら各出力信号をＣＭＯＳイメージセンサ１０の外部に読み出した後、外部の信号処理系にて加算処理を実行する構成を採ることも可能である。

図１３は、出力信号選択回路１６２、出力信号保持回路１６３および出力信号加算回路１６４の具体的な回路例を示す回路図である。

出力信号選択回路１６２は、ＭＯＳトランジスタ１６２−１，１６２−２，１６２−３からなり、これらＭＯＳトランジスタ１６２−１，１６２−２，１６２−３が１回目、２回目、３回目の分割転送に同期した選択パルスＳ１，Ｓ２，Ｓ３に応答して順次オン（導通）状態になることで、１回目、２回目、３回目の各出力信号を選択する。

出力信号保持回路１６２の保持部１６３−１，１６３−２，１６３−３は、例えばＭＯＳトランジスタ１６２−１，１６２−２，１６２−３に対して直列に接続された容量によって構成され、ＭＯＳトランジスタ１６２−１，１６２−２，１６２−３によって選択された各出力信号を保持する。

出力信号加算回路１６４は、リセット電源ＶＲＳＴと出力信号保持回路１６３の出力ノードの間に接続され、リセットパルスＡＤＤＲＳＴに応答してオン状態になるＭＯＳトランジスタ１６４と、出力信号保持回路１６３の出力ノードにゲート電極が、電源Ｖｄｄにドレイン電極がそれぞれ接続されたＭＯＳトランジスタ１６４−２と、ＭＯＳトランジスタ１６４−２のソース電極とグランドの間に接続された電流源１６４−３とによって構成されている。

図１４に、リセットパルスＡＤＤＲＳＴおよび選択パルスＳ１，Ｓ２，Ｓ３のタイミング関係を示す。

上記構成のカラム回路１６Ａにおいて、リセットパルスＡＤＤＲＳＴに応答してＭＯＳトランジスタ１６４がオンすることで加算回路１６４が初期状態になる。次に、１回目、２回目、３回目の分割転送による各出力信号に対して、選択パルスＳ１，Ｓ２，Ｓ３に応答してＭＯＳトランジスタ１６２−１，１６２−２，１６２−３が順次オンすることで、これら出力信号が保持部１６３−１，１６３−２，１６３−３に保持される。そして、分割転送による全て各出力信号が出力信号保持回路１６３に保持された時点で、ＭＯＳトランジスタ１６４−２のソース電極から加算された出力信号が得られる。

上述したように、一単位の蓄積期間中に単位画素２０に蓄積された信号電荷をｎ分割転送にて転送し、当該分割転送に対応した各出力信号を加算することにより、飽和レベルを損なうことなく、高い変換効率にて蓄積電荷を読み出すことができるために、高感度なイメージセンサを実現できるとともに、出力レートが分割数ｎに比例して増加することがなくなるため、高フレームレート化を図ることが可能になる。

因みに、高感度なイメージセンサを実現する方法として、浮遊拡散容量（電荷電圧変換部）２６の寄生容量を減らすなどして変換効率を上げる方法や、読み出し回路の電圧増幅率を高めるなどの方法があるが、これらの方法では、光電変換素子２１から電荷転送して読み出すことのできる最大電荷量を制限し、飽和レベルを損なうことになる。

これに対して、本実施例１によれば、中間電圧Ｖｍｉｄを用いた転送駆動によって、任意の電荷量単位で任意の回数に分割することが可能であるため、浮遊拡散容量（電荷電圧変換部）２６の容量や初期電圧に依らず、複数回の読み出しに分割して、光電変換素子２１に蓄積した全電荷を読み出すことができる。

（実施例２）
図１５は、実施例２に係るカラム回路１６Ｂの構成例を示すブロック図であり、図中、図１２と同等部分には同一符号を付して示している。

本実施例２に係るカラム回路１６Ｂは、ノイズ除去回路１６１の後段にＡＤＣ（アナログ−デジタル変換）回路１６５を有し、１回目、２回目、３回目の分割転送に対応してノイズ除去回路１６１から順に出力され、ＡＤＣ回路１６５でデジタル化された出力信号を出力信号選択回路１６２で選択して出力信号保持回路１６２の保持部１６３−１，１６３−２，１６３−３に保持し、加算回路１６４で１回目、２回目、３回目の各デジタル出力信号を加算する構成を採っている。

すなわち、１回目、２回目、３回目の分割転送による各出力信号について、実施例１に係るカラム回路１６Ａではアナログ処理にて加算処理を実行するのに対し、実施例２に係るカラム回路１６Ｂではデジタル処理にて加算処理を実行する点で相違するだけであり、基本的な回路動作は同じである。

（実施例３）
図１６は、実施例３に係るカラム回路１６Ｃの構成例を示すブロック図であり、図中、図１２と同等部分には同一符号を付して示している。

本実施例３に係るカラム回路１６Ｃは、加算機能を持つＡＤＣ回路１６６によって構成されている。このＡＤＣ回路１６６は、加算機能に加えて、ノイズ除去（ＣＤＳ処理）機能をも備えている。ただし、ＡＤＣ回路１６６がノイズ除去機能を持つことは必須ではなく、実施例２の場合のように、ＡＤＣ回路１６６の前段側にノイズ除去回路１６１を配置する構成を採ることも可能である。

図１７は、ＡＤＣ回路１６６の具体的な構成例を示すブロック図である。図１７に示すように、本例に係るＡＤＣ回路１６６は、電圧比較器１６６１とカウンタ１６６２によって構成されている。

電圧比較器１６６１は、ランプ（ＲＡＭＰ）波形の参照信号Ｖｒｅｆを反転（−）入力とし、垂直信号線１１１を通して供給される単位画素２０の出力信号Ｖｏｕｔを非反転（＋）とし、出力信号Ｖｏｕｔが参照信号Ｖｒｅｆよりも大きいときに比較結果Ｖｃｏを出力する。

カウンタ１６６２はアップ／ダウンカウンタからなり、電圧比較器１６６１の比較結果Ｖｃｏが遷移するまでの期間、アップ／ダウン制御信号による制御の下に、クロックＣＫに同期してアップカウント／ダウンカウントのカウント動作を行なうことにより、カウント値を増減する。

図１８に、ランプ波形の参照信号Ｖｒｅｆおよび電圧比較器１６６１の比較結果Ｖｃｏの各波形とカウンタ１６６２のカウント値を示す。

本例では、３分割転送による各出力信号に対して、１回目のリセットレベルの読み出しではカウンタ１６６２のカウント値を減じ、次の１回目の信号レベルの読み出しではカウンタ１６６２のカウント値を増やすことで、結果的にリセットレベルと信号レベルの差分に相当するカウント値を得る（ノイズ除去処理）。

これにより、ノイズ除去処理をＡＤ変換処理と同時に実行している。また、１回目のＡＤ変換処理に引き続き、２回目のリセットレベルの読み出しではカウンタ１６６２のカウント値を減じ、２回目の信号レベルの読み出しではカウンタ１６６２のカウント値を増やすことで、２回目のノイズ除去処理後の結果を、１回目のノイズ除去処理結果に加算することができる（加算処理）。

すなわち、３分割転送による各出力信号に対して、リセットレベルと信号レベルの差分に相当するカウント値を得る動作を繰り返すことにより、カウンタ１６６２のカウント値は増減を繰り返し、各分割転送の読み出しにおけるリセットレベルと信号レベルの差分を加算したデジタル出力信号を得ることができる。これにより、図１２のノイズ除去回路１６１、出力信号保持回路１６３および出力信号加算回路１６４の各機能をＡＤＣ回路１６６に持たせることができる。

上述したように、加算機能を持つＡＤＣ回路１６６によってカラム回路１６Ｃを構成することにより、実施例１の作用効果に加えて、実施例２における出力信号保持回路１６２の保持部１６３−１，１６３−２，１６３−３が不要となり、しかも保持部１６３−１，１６３−２，１６３−３の数を分割転送の分割数に応じて増加させる必要もないため、カラム回路１６Ｃの回路構成の簡略化を図ることができる。

また、ＡＤＣ回路１６６がノイズ除去機能をも持つ構成を採ることにより、ノイズ除去回路１６１も不要になるため、カラム回路１６Ｃの回路構成のさらなる簡略化を図ることができる。

＜異なる変換精度のＡＤ変換＞
ここで、図１８に示すように、ｎ分割の全ての読み出しにおいて同じ変換精度でＡＤ変換を行なうと、ＡＤ変換の実行時間および消費電力が分割数に比例して増加することになる。

これに対して、ｎ分割転送による各出力信号に対して、異なる変換精度でＡＤ変換を施して加算することにより、画質を損なうことなく、ＡＤ変換の実行時間（変換速度）の向上や、消費電力の低減などの効果を得ることができる。このことについて、以下により具体的に説明する。

図１９は、３分割転送の際に異なる変換精度でＡＤ変換を行なうときの処理の説明図である。この処理は、１回目に相対的に低い変換精度でＡＤ変換を実行し、２回目、３回目の読み出しに対して順次変換精度を上げていく例である。このように、分割転送によるｎ回分の出力信号に対して、異なる変換精度のＡＤ変換を施して加算することにより、輝度に応じて変換精度を切り替えたＡＤ変換特性を得ることができる。

これは、入射輝度が低い場合は光電変換素子２１の蓄積電荷数が少ないため、最初の分割転送では出力が発生せず、中間電圧で決まる閾値を超える蓄積電荷を発生させるような輝度の場合のみ電荷が転送されることによる。

図８に示す例のように３分割して転送した場合、保持電荷数Ｑｍｉｄ１を下回る蓄積電荷を発生しているとき、即ち入射光輝度が低いときは、３回目の転送においてのみ出力信号が得られる。一方、保持電荷数Ｑｍｉｄ０を超える蓄積電荷があるとき、即ち入射光輝度が高いときは、１回目の転送から電荷が転送されるために出力信号が得られる。

これにより、図１９に示すように、輝度が低い場合においては高いＡＤ変換精度を適用し、輝度が高い場合においては、順次低いＡＤ変換精度を混在させて適用した特性を得ることができる。

ここで、出力信号のノイズレベルは、入射光輝度がない場合に回路等で発生する暗時ノイズと、入射光輝度に応じて入射光輝度の平方根のエネルギーで発生する光ショットノイズに大きく分けられる。それゆえ、図２０に示すように、入射光輝度に比例する信号レベルに対して、ノイズレベルは、暗時ノイズに、信号レベルの平方根の特性を持つ光ショットノイズを加えた特性を有する。

ＡＤ変換精度、即ちＡＤ変換における最小検知単位はノイズレベルを下回っていることが好ましいため、低輝度では高い精度のＡＤ変換が必要であるが、高輝度では光ショットノイズが支配的となり、低精度のＡＤ変換を施してＡＤ変換の量子化誤差を大きくしても画質を損なうことがほとんどない。

＜異なるＡＤ変換精度を設定する具体例＞
続いて、図１７に示したＡＤＣ回路１６６の構成にて、異なるＡＤ変換精度を設定する具体例について、図２１を用いて説明する。

参照信号Ｖｒｅｆの傾きをＮ倍に大きくすることで、１カウントあたりの電圧値、即ちＡＤ変換の最小検知量を荒くすることができる。例えば、図２１に示すように、１回目の読み出しにおいて、参照信号Ｖｒｅｆの傾きを２回目の読み出しの２倍の傾きとすることで、１回目の読み出しに変換精度の低いＡＤ変換を適用している。

一方で、３分割転送による各出力信号の加算を実行する場合には、カウンタ１６６２を動作させるクロックＣＫの１クロックにおいて、カウント値をＮカウントすることで、分割転送された出力信号を同じ重みで加算することができる。

例えば、図２１に示すように、参照信号Ｖｒｅｆを２倍の傾きとした場合には、１クロックあたり２カウントを増減することで、変換精度を落としながら同じ重みでの加算を実行している。

また、敢えてカウント値をＮ倍せずに参照信号Ｖｒｅｆの傾きを変える、あるいは参照信号Ｖｒｅｆの傾きを変えずにカウント値をＮ倍することで、分割転送された出力信号にそれぞれ任意の重みを掛けて加算することも可能である。

図２２は、光電変換素子２１の最大蓄積電荷量を１０，０００電子とした場合の、入射光強度（蓄積電荷）と読み出された信号のノイズレベルの関係を示す特性図である。ここでは、読み出しの固定パターンノイズを２ｅ−相当、読み出しのランダムノイズを７ｅ−相当、そして蓄積電荷に応じた光ショットノイズをノイズ成分として含めている。

図２２に示すように、蓄積電荷の少ない低輝度においては暗時ノイズレベルが支配的であるが、入射光強度が強くなり、蓄積電荷が多くなると、光ショットノイズが支配的となる。それゆえに、低輝度には高い変換精度のＡＤ変換を適用すれば、高輝度には低い変換精度のＡＤ変換を適用しても、例えば図２２に示すように、ＡＤ変換の量子化誤差は支配的とならず、画質劣化をほとんど引き起こさない。

この例では、１２ｂｉｔ、１０ｂｉｔ、８ｂｉｔのＡＤ変換の変換精度は１ＬＳＢあたり２．４ｅ−，９．８ｅ−，３９．１ｅ−となるため、図２２に示すように、蓄積電荷を４分割して転送した場合に、各々に図２２のような変換精度を適用すれば、１ＬＳＢに相当する電子数で決まる量子化誤差は、光ショットノイズなどのノイズ成分を大きく下回るため画質への影響がほとんどない。

［変形例］
上記実施形態では、光電変換素子２１の電荷を１つの転送トランジスタ２２によって共通の浮遊拡散容量２６にｎ分割転送し、共通の垂直信号線１１１に順次読み出す構成の単位画素２０を有するＣＭＯＳイメージセンサに適用した場合を例に挙げて説明したが、これに限られるものではなく、種々の変形例が可能である。

（変形例１）
図２３は、変形例１に係る単位画素２０Ａの画素回路を示す回路図であり、図中、図２と同等部分には同一符号を付して示している。

図２３に示すように、本変形例１に係る単位画素２０Ａは、単一の光電変換素子２１に対して、分割転送の分割数ｎだけ転送トランジスタ２２−１〜２２−ｎ、リセットトランジスタ２３−１〜２３−ｎ、増幅トランジスタ２４−１〜２４−ｎ、選択トランジスタ２５−１〜２５−ｎおよび浮遊拡散容量２６−１〜２６−ｎを有する構成となっている。

この単位画素２０Ａにおいては、光電変換素子２１の電荷を転送トランジスタ２２−１〜２２−ｎによって別々の浮遊拡散容量２６−１〜２６−ｎに分割転送することにより、別々の出力回路（リセットトランジスタ２３−１〜２３−ｎ、増幅トランジスタ２４−１〜２４−ｎ、選択トランジスタ２５−１〜２５−ｎ）からｎ系統の出力信号Ｖｏｕｔ−１〜Ｖｏｕｔ−ｎとして得られることになる。

このように、転送トランジスタ２２−１〜２２−ｎによって各々分割転送された電荷を別々の浮遊拡散容量２６−１〜２６−ｎに転送し、個別の出力回路によって読み出す構成の単位画素２０Ａを有するＣＭＯＳイメージセンサに対しても本発明を適用することが可能であり、個別の出力回路によって読み出されたｎ系統の出力信号Ｖｏｕｔ−１〜Ｖｏｕｔ−ｎを加算することで、上記実施形態の場合と同様の作用効果を得ることができる。

（変形例２）
図２４は、変形例２に係る単位画素２０Ｂの画素回路を示す回路図であり、図中、図２と同等部分には同一符号を付して示している。

図２４に示すように、本変形例２に係る単位画素２０Ｂは、増幅トランジスタ２４に対して直列に接続された選択トランジスタ２５のドレイン電極と電源Ｖｄｄとの間に電流源３１を接続し、選択トランジスタ２５のドレインノードから出力信号Ｖｏｕｔを導出する構成となっている。

この単位画素２０Ｂにおいて、浮遊拡散容量２６での電荷電圧変換の変換効率は、浮遊拡散容量２６と垂直信号線１１１の間の寄生容量の容量値Ｃｉで決まり、この寄生容量の容量値Ｃｉを浮遊拡散容量２６の容量値Ｃｆｄよりも小さくすることで、変換効率を上げることができる。

ここで、浮遊拡散容量２６の最大蓄積電荷量をＱfd.max、寄生容量Ｃｉの最大蓄積電荷量をＱi.maxとした場合、高変換効率の効果を得るには、
Ｑi.max＜Ｑfd.max
が条件となる。このため、最大蓄積電荷量Ｑfd.maxよりも小さい最大蓄積電荷量Ｑi.maxを単位として光電変換素子２１の蓄積電荷Ｑpdを分割転送する必要がある。

このように、電荷電圧変換効率が高い、あるいは、電圧増幅率が高い単位画素２０Ｂを有するＣＭＯＳイメージセンサは、Ｓ／Ｎにおいて有利である一方で、１回の読み出しで出力できる電荷量に制限が発生する場合がある。

この単位画素２０Ｂを有するＣＭＯＳイメージセンサに対して、本発明に係る分割転送を適用し、光電変換素子２１の電荷を任意に分割して転送することにより、光電変換素子２１で発生した全ての電荷を、読み出し回路の出力範囲に応じて効率よく出力することができる。

また、図２４に示す単位画素２２Ｂの例では、リセット時の電荷電圧変換部（浮遊拡散容量２６）の電圧を読み出し回路の動作点に設定する必要があるが、本発明に係る分割転送を適用することにより、電荷電圧変換部の電位に依らず分割転送量を制御できる。

（変形例３）
図２５は、変形例３に係る単位画素２０Ｃの画素回路を示す回路図であり、図中、図２と同等部分には同一符号を付して示している。

図２５に示すように、本変形例３に係る単位画素２０Ｃは、増幅トランジスタ２４に代えて、浮遊拡散容量２６と選択トランジスタ２５の間に反転増幅回路２７を接続するとともに、当該反転増幅回路２７に対してリセットトランジスタ２３を並列に接続した構成となっている。このように、反転増幅回路２７を画素内に持つことにより、信号レベルを増幅し、Ｓ／Ｎの改善を図ることができる。

このように、反転増幅回路２７を画素内に持つ単位画素２０Ｃを有するＣＭＯＳイメージセンサでは、反転増幅回路２７の増幅率を−Ａとすると、浮遊拡散容量２６に最大蓄積電荷量Ｑfd.maxが転送されたときの出力電圧Ｖｏｕｔの振幅−Ａ・Ｑfd.max／Ｃfdが、出力電圧Ｖｏｕｔの出力可能範囲ΔＶｏｕｔ．ｐｐを超える場合がある。

この場合、全ての電荷を信号出力するために、浮遊拡散容量２６の最大蓄積電荷量Ｑfd.maxよりも小さい電荷Ｑmid（＜Ｑfd.max）を最大とした電荷量の単位で分割転送する必要がある。

この単位画素２０Ｃを有するＣＭＯＳイメージセンサに対して、本発明に係る分割転送を適用し、光電変換素子２１の電荷を任意に分割して転送することにより、光電変換素子２１で発生した全ての電荷を、出力電圧Ｖｏｕｔの出力可能範囲ΔＶｏｕｔ．ｐｐに応じて効率よく出力することができる。

なお、上記実施形態では、可視光の光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されてなるＣＭＯＳイメージセンサに適用した場合を例に挙げて説明したが、本発明はＣＭＯＳイメージセンサへの適用に限られるものではなく、画素アレイ部の画素列ごとにカラム回路を配置してなるカラム方式の固体撮像装置全般に対して適用可能である。

また、本発明は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。

さらに、本発明は、画素アレイ部の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像装置に限らず、画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すＸ−Ｙアドレス型の固体撮像装置に対しても適用可能である。

なお、固体撮像装置はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。

また、本発明は、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。

［撮像装置］
図２６は、本発明に係る撮像装置の構成の一例を示すブロック図である。図２６に示すように、本発明に係る撮像装置５０は、レンズ群５１を含む光学系、固体撮像装置５２、カメラ信号処理回路であるＤＳＰ回路５３、フレームメモリ５４、表示装置５５、記録装置５６、操作系５７および電源系５８等を有し、ＤＳＰ回路５３、フレームメモリ５４、表示装置５５、記録装置５６、操作系５７および電源系５８がバスライン５９を介して相互に接続された構成となっている。

レンズ群５１は、被写体からの入射光（像光）を取り込んで固体撮像装置５２の撮像面上に結像する。固体撮像装置５２は、レンズ群５１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置５２として、先述した実施形態に係るＣＭＯＳイメージセンサ１０が用いられる。

表示装置５５は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置等のパネル型表示装置からなり、固体撮像装置５２で撮像された動画または静止画を表示する。記録装置５６は、固体撮像装置５２で撮像された動画または静止画を、ビデオテープやＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。

操作系５７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系５８は、ＤＳＰ回路５３、フレームメモリ５４、表示装置５５、記録装置５６および操作系５７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。

上述したように、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置において、その固体撮像装置５２として先述した実施形態に係るＣＭＯＳイメージセンサ１０を用いることで、当該ＣＭＯＳイメージセンサ１０では、飽和レベルを損なうことなく、高い変換効率にて蓄積電荷を読み出すことができるため、高感度な撮像装置を実現できる。

本発明の一実施形態に係るＣＭＯＳイメージセンサの構成を示すシステム構成図である。 画素回路の構成の一例を示す回路図である。 画素回路の構成の他の例を示す回路図である。 供給電圧制御回路の回路構成の一例を示す回路図である。 供給電圧制御回路の入出力のタイミング関係を示すタイミングチャートである。 ３分割転送の場合の駆動タイミング例を示すタイミングチャートである。 ３分割転送の場合の動作説明図である。 ＴＲＧ駆動電圧と光電変換素子の保持電荷数の関係例として実験結果を示す図である。 ２分割転送の場合の駆動タイミング例を示すタイミングチャートである。 ２分割転送の場合の動作説明図である。 ｎ分割転送の場合の駆動タイミング例を示すタイミングチャートである。 実施例１に係るカラム回路の構成例を示すブロック図である。 出力信号選択回路、出力信号保持回路および出力信号加算回路の具体的な回路例を示す回路図である。 リセットパルスＡＤＤＲＳＴおよび選択パルスＳ１，Ｓ２，Ｓ３のタイミング関係を示すタイミングチャートである。 実施例２に係るカラム回路の構成例を示すブロック図である。 実施例３に係るカラム回路の構成例を示すブロック図である。 実施例３に係るＡＤＣ回路の具体的な構成例を示すブロック図である。 参照信号Ｖｒｅｆおよび電圧比較器の比較結果Ｖｃｏの各波形とカウンタのカウント値を示すタイミング波形図である。 ３分割転送の際に異なる変換精度でＡＤ変換を行なうときの処理の説明図である。 入射光輝度に比例する信号レベルとノイズレベルの関係を示す特性図である。 異なるＡＤ変換精度を設定する具体例の説明図である。 入射光強度（蓄積電荷）と読み出された信号のノイズレベルの関係を示す特性図である。 変形例１に係る単位画素の画素回路を示す回路図である。 変形例２に係る単位画素の画素回路を示す回路図である。 変形例３に係る単位画素の画素回路を示す回路図である。 本発明に係る撮像装置の構成の一例を示すブロック図である。 単位画素の構成の一例を示す回路図である。 従来技術の課題の説明図（その１）である。 従来技術の課題の説明図（その１）である。

符号の説明

１０…ＣＭＯＳイメージセンサ、１１…画素アレイ部、１２…垂直走査回路、１３…供給電圧制御回路、１４…電圧供給回路、１５…タイミング発生回路（ＴＧ）、１６（１６Ａ，１６Ｂ，１６Ｃ）…カラム回路、１７…水平走査回路、１８…カラム信号選択回路、２０（２０Ａ，２０Ｂ，２０Ｃ）…単位画素、２１…光電変換素子、２２…転送トランジスタ、２３…リセットトランジスタ、２４…増幅トランジスタ、２５…選択トランジスタ

Claims (17)

1. 光信号を信号電荷に変換する光電変換部と、当該光電変換部で光電変換された信号電荷を転送する転送素子と、当該転送素子によって転送された信号電荷を出力する出力手段とを含む単位画素が行列状に配置された画素アレイ部と、
   一単位の蓄積期間中に前記光電変換部に蓄積された信号電荷の一部を当該光電変換部に保持したまま、その保持量を超えた蓄積電荷を前記転送素子によって転送する第１制御電圧を用いて前記転送素子を駆動する第１駆動手段と、
   前記光電変換部に保持された信号電荷の全てを前記転送素子によって転送する第２制御電圧を用いて前記転送素子を駆動する第２駆動手段と、
   前記第１駆動手段による駆動と前記第２駆動手段による駆動とを順次実行して転送される信号電荷の各々を読み出すべく前記出力手段を駆動する第３駆動手段と
   を備えたことを特徴とする固体撮像装置。
2. 前記第１駆動手段は、前記第１制御電圧として、電圧値が異なる制御電圧を前記転送素子に２回以上供給し、前記光電変換部に蓄積された信号電荷を２回以上に分割して転送する
   ことを特徴とする請求項１記載の固体撮像装置。
3. 前記第１，第２駆動手段による前記転送素子の駆動の下に、前記第３駆動手段による駆動によって前記出力手段から順次読み出される複数の出力信号を加算する加算手段を有する
   ことを特徴とする請求項１記載の固体撮像装置。
4. 前記第１，第２駆動手段による前記転送素子の駆動の下に、前記第３駆動手段による駆動によって前記出力手段から順次読み出される複数の出力信号に対して加算しながらアナログ−デジタル変換を行なうアナログ−デジタル変換手段を有する
   ことを特徴とする請求項１記載の固体撮像装置。
5. 前記第１，第２駆動手段による前記転送素子の駆動の下に、前記第３駆動手段による駆動によって前記出力手段から順次読み出される複数の出力信号の各々に対して異なる変換精度のアナログ−デジタル変換を行なうアナログ−デジタル変換手段を有する
   ことを特徴とする請求項１記載の固体撮像装置。
6. 前記第１，第２駆動手段による前記転送素子の駆動の下に、前記第３駆動手段による駆動によって前記出力手段から順次読み出される複数の出力信号を加算しながら、各々異なる変換精度のアナログ−デジタル変換を行なうアナログ−デジタル変換手段を有する
   ことを特徴とする請求項１記載の固体撮像装置。
7. 前記アナログ−デジタル変換手段は、前記変換精度を前記出力手段からの読み出しに応じて徐々に高めていく
   ことを特徴とする請求項５または６記載の固体撮像装置。
8. 前記単位画素は、前記光電変換部で光電変換された信号電荷を分割して転送する複数の転送素子と、当該複数の転送素子によって転送された信号電荷を出力する複数の出力手段とを有する
   ことを特徴とする請求項１記載の固体撮像装置。
9. 前記単位画素は、前記光電変換部で光電変換された信号電荷の一部が当該光電変換部から前記転送素子によって転送される電荷電圧変換部を含み、
   前記出力手段によって前記電荷電圧変換部から前記信号電荷の一部が読み出された後、前記電荷電圧変換部を所定電位にリセットする手段を有する
   ことを特徴とする請求項１記載の固体撮像装置。
10. 光信号を信号電荷に変換する光電変換部と、当該光電変換部で光電変換された信号電荷を転送する転送素子と、当該転送素子によって転送された信号電荷を出力する出力手段とを含む単位画素が行列状に配置されてなる固体撮像装置の駆動方法であって、
    一単位の蓄積期間中に前記光電変換部に蓄積された信号電荷の一部を当該光電変換部に保持したまま、その保持量を超えた蓄積電荷を前記転送素子によって転送する第１制御電圧を用いて前記転送素子を駆動し、
    前記光電変換部に保持された信号電荷の全てを前記転送素子によって転送する第２制御電圧を用いて前記転送素子を駆動し、
    前記第１制御電圧を用いた駆動と前記第２制御電圧を用いた駆動とを順次実行して転送される信号電荷の各々を読み出す
    ことを特徴とする固体撮像装置の駆動方法。
11. 前記第１制御電圧として、電圧値が異なる制御電圧を前記転送素子に２回以上供給し、前記光電変換部に蓄積された信号電荷を２回以上に分割して転送する
    ことを特徴とする請求項１０記載の固体撮像装置の駆動方法。
12. 前記単位画素は、前記光電変換部で光電変換された信号電荷の一部が当該光電変換部から前記転送素子によって転送される電荷電圧変換部を含み、
    前記出力手段によって前記電荷電圧変換部から前記信号電荷の一部を読み出した後、前記電荷電圧変換部を所定電位にリセットする
    ことを特徴とする請求項１０記載の固体撮像装置の駆動方法。
13. 光信号を信号電荷に変換する光電変換部と、当該光電変換部で光電変換された信号電荷を転送する転送素子と、当該転送素子によって転送された信号電荷を出力する出力手段とを含む単位画素が行列状に配置された画素アレイ部と、
    一単位の蓄積期間中に前記光電変換部に蓄積された信号電荷の一部を当該光電変換部に保持したまま、その保持量を超えた蓄積電荷を前記転送素子によって転送する第１制御電圧を用いて前記転送素子を駆動する第１駆動手段と、
    前記光電変換部に保持された信号電荷の全てを前記転送素子によって転送する第２制御電圧を用いて前記転送素子を駆動する第２駆動手段と、
    前記第１駆動手段による駆動と前記第２駆動手段による駆動とを順次実行して転送される信号電荷の各々を読み出すべく前記出力手段を駆動する第３駆動手段とを備えた固体撮像装置の信号処理方法であって、
    前記第１，第２駆動手段による前記転送素子の駆動の下に、前記第３駆動手段による駆動によって前記出力手段から順次読み出される複数の出力信号を加算する
    ことを特徴とする固体撮像装置の信号処理方法。
14. 前記複数の出力信号の各々に対して異なる変換精度のアナログ−デジタル変換を行なう
    ことを特徴とする請求項１３記載の固体撮像装置の信号処理方法。
15. 前記複数の出力信号に対して加算しながらアナログ−デジタル変換を行なう
    ことを特徴とする請求項１４記載の固体撮像装置の信号処理方法。
16. 前記複数の出力信号に対する前記変換精度を、前記出力手段からの読み出しに応じて徐々に高めていく
    ことを特徴とする請求項１４記載の固体撮像装置の信号処理方法。
17. 光信号を信号電荷に変換する光電変換部と、当該光電変換部で光電変換された信号電荷を転送する転送素子と、当該転送素子によって転送された信号電荷を出力する出力手段とを含む単位画素が行列状に配置されてなる固体撮像装置と、
    入射光を前記固体撮像装置の撮像面上に結像する光学系とを具備し、
    前記固体撮像装置は、
    一単位の蓄積期間中に前記光電変換部に蓄積された信号電荷の一部を当該光電変換部に保持したまま、その保持量を超えた蓄積電荷を前記転送素子によって転送する第１制御電圧を用いて前記転送素子を駆動する第１駆動手段と、
    前記光電変換部に保持された信号電荷の全てを前記転送素子によって転送する第２制御電圧を用いて前記転送素子を駆動する第２駆動手段と、
    前記第１駆動手段による駆動と前記第２駆動手段による駆動とを順次実行して転送される信号電荷の各々を読み出すべく前記出力手段を駆動する第３駆動手段と、
    前記第１，第２駆動手段による前記転送素子の駆動の下に、前記第３駆動手段による駆動によって前記出力手段から順次読み出される複数の出力信号を加算処理する信号処理手段とを備えた
    ことを特徴とする撮像装置。

Images