[go: up one dir, main page]

JP2008262006A - アクティブマトリクス基板及び液晶パネル - Google Patents

アクティブマトリクス基板及び液晶パネル Download PDF

Info

Publication number
JP2008262006A
JP2008262006A JP2007104179A JP2007104179A JP2008262006A JP 2008262006 A JP2008262006 A JP 2008262006A JP 2007104179 A JP2007104179 A JP 2007104179A JP 2007104179 A JP2007104179 A JP 2007104179A JP 2008262006 A JP2008262006 A JP 2008262006A
Authority
JP
Japan
Prior art keywords
wiring
electrode
data
counter electrode
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007104179A
Other languages
English (en)
Inventor
Takeshi Sasaki
健 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Japan Ltd
Original Assignee
NEC LCD Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC LCD Technologies Ltd filed Critical NEC LCD Technologies Ltd
Priority to JP2007104179A priority Critical patent/JP2008262006A/ja
Priority to US12/078,765 priority patent/US7782415B2/en
Priority to CN2008100915039A priority patent/CN101286516B/zh
Publication of JP2008262006A publication Critical patent/JP2008262006A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】開口率を向上させることができるアクティブマトリクス基板及びIPS方式の液晶パネルの提供。
【解決手段】基板上に、互いに略直交するゲート配線1及びデータ配線3と、ゲート配線1に略平行な共通配線2とを備え、ゲート配線1とデータ配線3との交点近傍にTFT6を備え、ゲート配線1とデータ配線3とで囲まれる画素内に、画素電極4と対向電極5とが交互に配置されてなるアクティブマトリクス基板において、画素電極4にはTFT6を介して共通配線2の共通電圧が供給され、対向電極5にはデータ配線3のドレイン電圧が供給されるものであり、データ配線3と対向電極5とが同電位となるためデータ配線3を電気的にシールドするための配線を設ける必要がなく、また、データ配線3自体が対向電極5の一部となるため、開口部として利用できる面積を広く確保して開口率を向上させることができる。
【選択図】図1

Description

本発明は、アクティブマトリクス基板及び液晶パネルに関し、特に、画素電極と対向電極とが同一基板内に形成されるアクティブマトリクス基板及び該アクティブマトリクス基板を備えるIPS方式の液晶パネルに関する。
AV機器やOA機器の表示装置として、薄型、軽量、低消費電力等の利点から液晶表示装置が広く用いられている。この液晶表示装置は、TFT(Thin Film Transistor)等のスイッチング素子がマトリクス状に形成されたアクティブマトリクス基板(以下、TFT基板と呼ぶ。)と、カラーフィルター(CF)やブラックマトリクス(BM)等が形成された基板(以下、対向基板と呼ぶ。)との間に液晶が挟持された液晶パネルと、液晶パネルにバックライト光を照射するバックライトユニットなどを備えている。
一般に、液晶表示装置の動作モードには、配向した液晶分子のダイレクタの方向をガラス基板に対して垂直な方向に回転させるツイステッド・ネマティック(Twisted Nematic:TN)方式と、ガラス基板に対して平行な方向に回転させるIPS(In Plane Switching)方式とがある。
IPS方式の液晶表示装置は、ガラス基板上に互いに平行な画素電極と対向電極とを交互に形成し、これらの間に電圧を印加して基板面に平行な電界を形成することにより、液晶のダイレクタの向きを変化させ、これによって透過光量を制御するものであり、この表示方式ではダイレクタが基板面内で回転するため、TN方式の場合のようにダイレクタの方向から見たときと基板法線方向から見込んだときで透過光量と印加電圧との関係が大きく異なってしまうといった問題は発生せず、非常に広い視角から見て、良好な画像を得ることができる(例えば、下記特許文献1参照)。
しかしながら、IPS方式の液晶表示装置では、液晶分子が1方向のみに回転するため、白表示状態において斜め方向から見たときに色づきが発生するという問題があり、この問題を解決するために、1画素内で画素電極と共通電極を屈曲させる方法が利用されている。
図8は、従来のIPS方式の液晶表示装置を構成するTFT基板内の一画素の構造を模式的に示す平面図である。
図8に示すように、従来のTFT基板は、画面の水平方向に延在するゲート配線11と、ゲート配線11にほぼ平行に隣接する共通配線(いわゆるCOM配線)12と、ゲート配線11とほぼ直交する方向に延在するデータ配線13と、ゲート配線11とデータ配線13の交点近傍に設けられたTFT16と、ゲート配線11とデータ配線13とに囲まれた領域内にあり、データ配線13とほぼ平行な線状の画素電極14及び対向電極15と、データ配線13の両脇に隣接し、データ配線13からの漏れ電界をシールドすると共に対向電極15の機能も兼ね備えたシールド共通配線20などで構成される。
また、対向電極15は共通配線12に接続され、画素電極14はTFT16を介してデータ配線13に接続され、対向電極15と画素電極14とは一定の間隔を空けて交互に配置されると共に、上記色づきを低減するために、屈曲して形成される。更に、各々の屈曲点にはゲート配線11方向に延在するドメイン安定化電極17が形成され、各々の両端部には液晶分子の回転方向を規制する逆回転防止構造18が形成されている。
上記TFT基板は以下の方法で形成される。
まず、ガラス基板上にゲート金属層を低抵抗金属膜にて成膜後、フォトリソグラフィを用いてゲート配線11、ゲート電極、共通配線12、対向電極15、シールド共通配線20を形成する。
次に、ゲート絶縁膜を成膜し、連続して半導体層を成膜する。半導体層はフォトリソグラフィを用いて所定の形状に形成する。
次に、データ金属層を低抵抗金属膜にて成膜後、フォトリソグラフィを用いてデータ配線13、ソース/ドレイン電極、画素電極14を形成する。ソース電極はドレイン配線金属で作られたデータ配線13に接続され、ドレイン電極はドレイン配線金属で作られた画素電極14に接続される。
次に、パッシベーション絶縁膜を成膜し、フォトリソグラフィを用いて所定の箇所にコンタクトホールを形成する。なお、本従来例ではコンタクトホールの必要が無い構造を一例に上げたため図中にコンタクトホールは記載していないが、画素部以外の周辺回路でコンタクトホールが必要なため、コンタクトホール形成工程が省略されるものではない。
上記方法で形成されたTFT基板を備える液晶パネルの動作を説明する。指定したゲート配線11にON電圧を印加することでその行に接続されたTFT16を導通状態にし、指定した行の各画素電極14に各TFT16に接続されたデータ配線13から信号電圧を印加する。
対向電極15には常時、共通電圧(いわゆるCOM電圧)が印加されているので画素電極14と対向電極15の間に電位差が発生し、画素電極14と対向電極15を絶縁膜を介して積層したストレージ容量部分(図中のストレージ19)及び画素電極14と対向電極15との間の液晶部分の容量、すなわち液晶容量に電位差が蓄積、保持される。
その後、ゲート配線11をOFF電圧に切り替えることで、画素電極14はデータ配線13と切断され、対向電極15に対して前記ストレージ容量及び液晶容量で容量結合されたフローティング状態になる。
対向電極14は常に一定の共通電位であり、画素電圧もトランジスタON状態で書き込まれた時の電圧が維持されるので、液晶にかかる電圧も維持され、電圧印加に伴う一定の方位変移状態を維持することが出来る。
特開2004−280130号公報
このように、IPS方式の液晶表示装置においては、液晶を駆動させるために、画素電極と対向電極との間の電位差によって生じる横電界を利用するが、近傍に上記以外の電位が存在すると電界強度が変化し、所定の表示状態が得られない。そこで、従来は少なくともデータ配線脇にシールド共通配線を設けており、その結果、開口部として活用できる面積が狭くなり、開口率(画素の面積に対する開口部の面積の比率)が低下してしまうという問題があった。
また、データ配線自体は画素開口部を構成する電極ではないので、更に開口部として活用できる面積が狭くなり、開口率が低下してしまうという問題があった。
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、開口率を向上させることができるアクティブマトリクス基板及び該アクティブマトリクス基板を備えるIPS方式の液晶パネルを提供することにある。
上記目的を達成するため、本発明は、基板上に、互いに略直交するゲート配線及びデータ配線と、前記ゲート配線に略平行な共通配線とを備え、前記ゲート配線と前記データ配線との交点近傍にスイッチング素子を備え、前記ゲート配線と前記データ配線とで囲まれる画素内に、画素電極と対向電極とが交互に配置されてなるアクティブマトリクス基板において、前記共通配線は、前記スイッチング素子の一方の電極に接続され、前記画素電極は、前記スイッチング素子の他方の電極に接続され、前記対向電極は、前記データ配線に接続されているものである。
本発明においては、前記画素電極は、前記ゲート配線及び前記共通配線と同層に形成され、前記対向電極は、前記データ配線と同層に形成される構成とすることができる。
また、本発明においては、前記画素電極及び前記対向電極は、前記ゲート配線、前記共通配線及び前記データ配線よりも上層に形成され、前記画素電極は、コンタクトホールを介して前記共通配線に接続され、前記対向電極は、コンタクトホールを介して前記データ配線に接続される構成とすることができ、前記対向電極は、前記基板の法線方向からみて、前記画素内の前記データ配線と相重なる領域にも形成されている構成とすることもできる。
また、本発明においては、前記画素電極は、前記ゲート配線、前記共通配線及び前記データ配線よりも上層に形成され、コンタクトホールを介して前記共通配線に接続され、前記対向電極は、前記データ配線と同層に形成される構成とすることができる。
また、本発明においては、前記共通配線は、前記ゲート配線よりも上層に形成され、前記画素電極は、前記共通配線と同層に形成され、前記対向電極は、前記データ配線と同層に形成される構成とすることができる。
また、本発明においては、前記共通配線は、前記ゲート配線よりも上層に形成され、前記画素電極及び前記対向電極は、前記ゲート配線、前記共通配線及び前記データ配線よりも上層に形成され、前記画素電極は、コンタクトホールを介して前記共通配線に接続され、前記対向電極は、コンタクトホールを介して前記データ配線に接続される構成とすることができる。
また、本発明においては、前記共通配線は、前記ゲート配線よりも上層に形成され、前記画素電極は、前記共通配線と同層に形成され、前記対向電極は、前記ゲート配線、前記共通配線及び前記データ配線よりも上層に形成され、コンタクトホールを介して前記データ配線に接続される構成とすることができる。
また、本発明の液晶パネルは、上記いずれか一に記載のアクティブマトリクス基板と、該アクティブマトリクス基板に対向する対向基板との間に液晶が挟持されているものである。
このように、本発明では、データ配線と対向電極とが同電位となり、データ信号の漏れ電界が液晶の方位を乱さないため、データ配線を電気的にシールドするための配線を設ける必要がなく、また、データ配線自体が対向電極の一部となるため、開口部として利用できる面積を広く確保することができ、開口率を向上させることができる。
本発明のアクティブマトリクス基板及び該アクティブマトリクス基板を備えるIPS方式の液晶パネルによれば、開口率を大きくすることができる。
その理由は、通常の画素電極に相当する部分に共通電圧を供給し、通常の対向電極に相当する部分にドレイン電圧を供給する構造を採用することにより、データ配線と対向電極とが同電位となり、データ信号の漏れ電界が液晶の方位を乱さないため、データ配線を電気的にシールドするための配線を設ける必要がなくなるからである。
また、データ配線自体が対向電極の一部となるため、対向電極を一本省略することができるからである。
上記理由で画素電極と対向電極の間に作られる開口部として利用できる面積を広く確保することができるため、開口率が高く、明るい表示特性を得ることができる。
本発明は、その好ましい一実施の形態において、基板上に、互いに略直交するゲート配線及びデータ配線と、ゲート配線に略平行な共通配線とを備え、ゲート配線とデータ配線との交点近傍にスイッチング素子を備え、ゲート配線とデータ配線とで囲まれる画素内に、画素電極と対向電極とが交互に配置されてなるアクティブマトリクス基板において、画素電極にはスイッチング素子を介して共通配線の共通電圧が供給され、対向電極にはデータ配線のドレイン電圧が供給されるものであり、データ配線と対向電極とが同電位となるため、データ配線を電気的にシールドするための配線を設ける必要がなく、また、データ配線自体が対向電極の一部となるため、開口部として利用できる面積を広く確保することができ、これにより、開口率を向上させることができる。
上述した本発明の一実施の形態について更に詳細に説明すべく、本発明の第1の実施例に係るアクティブマトリクス基板及び該アクティブマトリクス基板を備えるIPS方式の液晶パネルについて、図1を参照して説明する。図1は、本実施例のIPS方式の液晶パネルを構成するTFT基板の一画素の構成を模式的に示す平面図である。
液晶表示装置は、アクティブマトリクス基板と対向基板との間に液晶が挟持された液晶パネルと、バックライトユニットなどで構成され、本実施例のアクティブマトリクス基板(TFT基板)は、図1に示すように、画面の水平方向に延在するゲート配線(走査線)1と、ゲート配線1に略平行に隣接する共通配線(COM配線)2と、ゲート配線1に略直交する方向に延在するデータ配線(信号線)3と、ゲート配線1とデータ配線3との交点近傍に設けられたTFT6などのスイッチング素子と、ゲート配線1とデータ配線3とに囲まれた領域内にあり、データ配線3とほぼ平行な線状の画素電極4及び対向電極5とを備え、画素電極4及び対向電極5は略一定の間隔を空けて交互に配置されている。
ここで、従来のTFT基板では、図8に示すように、対向電極15は共通配線12に接続され、画素電極14はTFT16を介してデータ配線13に接続されるが、この構成では、データ信号の漏れ電界によって電界強度が変化することから、少なくともデータ配線脇にシールド共通配線を設けており、また、データ配線自体は開口部を構成する電極とはならないため、開口部として活用できる面積が狭くなり、開口率が低下してしまうという問題があった。
そこで、本実施例では、TFT6の一方の電極(本実施例ではソース電極)をゲート配線金属で作られた共通配線2に接続し、他方の電極(本実施例ではドレイン電極)をゲート配線金属で作られた画素電極4に接続する。また、ドレイン配線金属で作られた対向電極5をデータ配線3に接続する。すなわち、通常の画素電極に相当する部分に共通電圧を供給し、通常の対向電極に相当する部分にドレイン電圧を供給する構成として上記問題を解決する。
以下、上記構成のTFT基板の製造方法について具体的に説明する。
まず、ガラスやプラスチック等の透明絶縁性基板上に、スパッタリング法等を用いて、ゲート金属層をCr等の低抵抗金属膜にて成膜後、フォトリソグラフィを用いてゲート配線1、ゲート電極、共通配線2、画素電極4を形成する。
次に、プラズマCVD法等を用いて、シリコン酸化膜やシリコン窒化膜等のゲート絶縁膜を成膜し、連続してアモルファスシリコンやポリシリコン等の半導体層を成膜する。この半導体層はフォトリソグラフィを用いて所定の形状に形成する。
次に、スパッタリング法等を用いて、データ金属層をCr等の低抵抗金属膜にて成膜後、フォトリソグラフィを用いてデータ配線3、ソース/ドレイン電極、対向電極5を形成する。
次に、プラズマCVD法等を用いて、シリコン酸化膜やシリコン窒化膜等のパッシベーション絶縁膜を成膜し、フォトリソグラフィを用いて所定の箇所(例えば、ソース電極と共通配線2とが重なる領域及びドレイン電極と画素電極4とが重なる領域など)にコンタクトホール10を形成する。
次に、ITO(Indium Tin Oxide)等の透明導電膜を成膜後、フォトリソグラフィを用いてパターニングし、コンタクトホール10を介してゲート金属層とドレイン金属層を導通させる。なお、導通に用いる材料はITOのような透明導電膜に限定されない。また、最上層金属を用いず、ドレイン金属層成膜前にゲート絶縁膜にコンタクトホールを形成しゲート金属層とドレイン金属層を直接導通させても良い。
上記構成のTFT基板の場合、指定したゲート配線1にON電圧を印加することでその行に接続されたTFT6を導通状態にし、指定した行の各画素電極4に共通電圧を印加する。
このとき、データ配線3に画像データに相当する電圧信号を印加することで、画素電極4とデータ配線3に接続された対向電極5との間に電位差が発生し、画素電極4と対向電極5を絶縁膜を介して積層したストレージ容量部分(ストレージ9の部分)及び画素電極4と対向電極5との間の液晶部分の容量、すなわち液晶容量に電位差が蓄積、保持される。
その後、ゲート配線1をOFF電圧に切り替えることで、画素電極4は共通配線2と切断され、対向電極5に対して前記ストレージ容量及び液晶容量で容量結合されたフローティング状態になる。
この状態でデータ配線電圧を変化させると、画素電圧も同様に電圧変化を起こすが、対向電極5−画素電極4間の電位差は維持されるので液晶にかかる電圧も維持され、電圧印加に伴う一定の方位変移状態を維持することが出来る。
このように、画素電極4に共通電圧を供給し、対向電極5にドレイン電圧を供給することにより、データ配線3と対向電極5が同電位となり、データ信号の漏れ電界が液晶の方位を乱さないため、データ配線3を電気的にシールドするためのシールド共通配線(図8の20)を設ける必要がなくなり、また、データ配線3自体が対向電極5の一部となるため対向電極5を一本省略することができ、これらにより、開口部の面積を大きくし、開口率を高めることができる。
なお、図1は例示であり、画素電極4がゲート配線1及び共通配線2と同層に形成され、対向電極5がデータ配線3と同層に形成され、TFT6のソース電極に共通配線2が接続され、ドレイン電極に画素電極4が接続され、データ配線3に対向電極5が接続される限りにおいて、各配線や電極の形状や配置、数量、材料などは適宜変更可能である。
次に、本発明の第2の実施例に係るアクティブマトリクス基板及び該アクティブマトリクス基板を備えるIPS方式の液晶パネルについて、図2を参照して説明する。図2は、本実施例のIPS方式の液晶パネルを構成するTFT基板の一画素の構成を模式的に示す平面図である。
本実施例は、図2に示すように、画素電極4及び対向電極5を最上層(すなわち、ゲート配線1、共通配線2及びデータ配線3よりも上層)の導電膜(例えばITOのような透明導電膜)で形成したことを特徴としている。
この構成では、ストレージ容量を、画素電極4に接続された上部ストレージ電極(ストレージ9の上層側の電極)とデータ配線3に接続された下部ストレージ電極(ストレージ9の下層側の電極)とで構成する。
また、対向電極5は、コンタクトホール10aを介して下部ストレージ電極と接続されるため、データ配線3と同電位となる。また、対向電極5群を同じ層で形成するため、データ配線3上にデータ配線3と同形状の対向電極5を設け、コンタクトホール10bを介してデータ配線3と対向電極5を接続する。
なお、データ配線3上の最上層の導電膜で作られた対向電極5については、必ずしも設ける必要は無い。また、最上層の導電膜は必ずしもITOのような透明導電膜に限定されない。また、図2は例示であり、画素電極4及び対向電極5が最上層の導電膜で形成され、TFT6のソース電極に共通配線2が接続され、ドレイン電極に画素電極4が接続され、データ配線3に対向電極5が接続される限りにおいて、各配線や電極の形状や配置、数量、材料などは適宜変更可能である。
次に、本発明の第3の実施例に係るアクティブマトリクス基板及び該アクティブマトリクス基板を備えるIPS方式の液晶パネルについて、図3を参照して説明する。図3は、本実施例のIPS方式の液晶パネルを構成するTFT基板の一画素の構成を模式的に示す平面図である。
本実施例は、図3に示すように、画素電極4を最上層(すなわち、ゲート配線1、共通配線2及びデータ配線3よりも上層)の導電膜(例えばITOのような透明導電膜)で形成し、対向電極5をデータ配線層で形成したことを特徴としている。
この構成では、対向電極5と下部ストレージ電極が同層であるため、コンタクトホール(図2のコンタクトホール10a、10b)を設ける必要が無く、第2の実施例に比べて、よりストレージ容量及び開口率を大きく取ることが出来る。
なお、図3は例示であり、画素電極4が最上層の導電膜で形成され、対向電極5がデータ配線3と同層に形成され、TFT6のソース電極に共通配線2が接続され、ドレイン電極に画素電極4が接続され、データ配線3に対向電極5が接続される限りにおいて、各配線や電極の形状や配置、数量、材料などは適宜変更可能である。
次に、本発明の第4の実施例に係るアクティブマトリクス基板及び該アクティブマトリクス基板を備えるIPS方式の液晶パネルについて、図4を参照して説明する。図4は、本実施例のIPS方式の液晶パネルを構成するTFT基板の一画素の構成を模式的に示す平面図である。
本実施例は、図4に示すように、第1の実施例の構造において、共通配線2をゲート配線層とは別の層(本実施例では、ゲート配線層とデータ配線層の間)に設けたことを特徴としている。
本構造では、TFT6のソース電極と共通配線2とを同一層で形成することができ、コンタクトホール(図1のコンタクトホール10)が省略できるため、簡単に本構造を実現することが出来る。
なお、本構造ではデータ配線層を共通配線層の上層に設置することも、共通配線の下層に設置することも出来る。また、図4は例示であり、画素電極4が共通配線2と同層に形成され、対向電極5がデータ配線3と同層に形成され、TFT6のソース電極に共通配線2が接続され、ドレイン電極に画素電極4が接続され、データ配線3に対向電極5が接続される限りにおいて、各配線や電極の形状や配置、数量、材料などは適宜変更可能である。
次に、本発明の第5の実施例に係るアクティブマトリクス基板及び該アクティブマトリクス基板を備えるIPS方式の液晶パネルについて、図5を参照して説明する。図5は、本実施例のIPS方式の液晶パネルを構成するTFT基板の一画素の構成を模式的に示す平面図である。
本実施例は、図5に示すように、第2の実施例の構造において、共通配線2をゲート配線層とは別の層(本実施例では、ゲート配線層とデータ配線層の間)に設けたことを特徴としている。
本構造では、TFT6のソース電極と共通配線2とを同一層で形成することができ、コンタクトホールが一部省略できるため、比較的簡単に本構造を実現することが出来る。
なお、図5は例示であり、画素電極4及び対向電極5が最上層に形成され、TFT6のソース電極に共通配線2が接続され、ドレイン電極に画素電極4が接続され、データ配線3に対向電極5が接続される限りにおいて、各配線や電極の形状や配置、数量、材料などは適宜変更可能である。
次に、本発明の第6の実施例に係るアクティブマトリクス基板及び該アクティブマトリクス基板を備えるIPS方式の液晶パネルについて、図6を参照して説明する。図6は、本実施例のIPS方式の液晶パネルを構成するTFT基板の一画素の構成を模式的に示す平面図である。
本実施例は、図6に示すように、前記した第5の実施例の構造において、画素電極4の一部で共通配線2を縦方向に接続し、COM電圧供給能力の強化を図ったことを特徴としている。
なお、図6は例示であり、画素電極4及び対向電極5が最上層に形成され、TFT6のソース電極に共通配線2が接続され、ドレイン電極に画素電極4が接続され、データ配線3に対向電極5が接続される限りにおいて、各配線や電極の形状や配置、数量、材料などは適宜変更可能である。
次に、本発明の第7の実施例に係るアクティブマトリクス基板及び該アクティブマトリクス基板を備えるIPS方式の液晶パネルについて、図7を参照して説明する。図7は、本実施例のIPS方式の液晶パネルを構成するTFT基板の一画素の構成を模式的に示す平面図である。
本実施例は、図7に示すように、前記した第3の実施例の構造において、共通配線2をゲート配線層とは別の層(本実施例では、ゲート配線層とデータ配線層の間)に設けたことを特徴としている。
なお、図7では、説明のためにデータ配線3上に電極を設けていないが、最上層の電極をデータ配線上にも配置する構造とすることも出来る。また、図7は例示であり、画素電極4が共通配線2と同層に形成され、対向電極5が最上層に形成され、TFT6のソース電極に共通配線2が接続され、ドレイン電極に画素電極4が接続され、データ配線3に対向電極5が接続される限りにおいて、各配線や電極の形状や配置、数量、材料などは適宜変更可能である。
また、本発明は上記各実施例に限定されるものではなく、画素電極3及び対向電極4が直線状と形成された構造や、ドメイン安定化電極7や逆回転防止構造8を省略した構造に対しても同様に適用することができる。また、上記各実施例では、TFT6を、半導体層の下側にゲート電極、上側にソース/ドレイン電極が配置される逆スタガ形(ボトムゲート形)としたが、半導体層の下側にソース/ドレイン電極、上側にゲート電極が配置される正スタガ形(トップゲート形)に対しても同様に適用することができる。
本発明は、液晶表示装置、特に、IPS方式の液晶表示装置に利用可能である。
本発明の第1の実施例に係るIPS方式の液晶パネルを構成するTFT基板の一画素の構成を模式的に示す平面図である。 本発明の第2の実施例に係るIPS方式の液晶パネルを構成するTFT基板の一画素の構成を模式的に示す平面図である。 本発明の第3の実施例に係るIPS方式の液晶パネルを構成するTFT基板の一画素の構成を模式的に示す平面図である。 本発明の第4の実施例に係るIPS方式の液晶パネルを構成するTFT基板の一画素の構成を模式的に示す平面図である。 本発明の第5の実施例に係るIPS方式の液晶パネルを構成するTFT基板の一画素の構成を模式的に示す平面図である。 本発明の第6の実施例に係るIPS方式の液晶パネルを構成するTFT基板の一画素の構成を模式的に示す平面図である。 本発明の第7の実施例に係るIPS方式の液晶パネルを構成するTFT基板の一画素の構成を模式的に示す平面図である。 従来のIPS方式の液晶パネルを構成するTFT基板の一画素の構成を模式的に示す平面図である。
符号の説明
1 ゲート配線
2 共通配線(共通配線)
3 データ配線
4 画素電極
5 対向電極
6 TFT
7 ドメイン安定化電極
8 逆回転防止機構
9 ストレージ
10、10a、10b、10c コンタクトホール
11 ゲート配線
12 共通配線(COM配線)
13 データ配線
14 画素電極
15 対向電極
16 TFT
17 ドメイン安定化電極
18 逆回転防止機構
19 ストレージ
20 シールド共通配線(シールドCOM)
21 コラム

Claims (9)

  1. 基板上に、互いに略直交するゲート配線及びデータ配線と、前記ゲート配線に略平行な共通配線とを備え、前記ゲート配線と前記データ配線との交点近傍にスイッチング素子を備え、前記ゲート配線と前記データ配線とで囲まれる画素内に、画素電極と対向電極とが交互に配置されてなるアクティブマトリクス基板において、
    前記共通配線は、前記スイッチング素子の一方の電極に接続され、
    前記画素電極は、前記スイッチング素子の他方の電極に接続され、
    前記対向電極は、前記データ配線に接続されていることを特徴とするアクティブマトリクス基板。
  2. 前記画素電極は、前記ゲート配線及び前記共通配線と同層に形成され、
    前記対向電極は、前記データ配線と同層に形成されることを特徴とする請求項1記載のアクティブマトリクス基板。
  3. 前記画素電極及び前記対向電極は、前記ゲート配線、前記共通配線及び前記データ配線よりも上層に形成され、
    前記画素電極は、コンタクトホールを介して前記共通配線に接続され、
    前記対向電極は、コンタクトホールを介して前記データ配線に接続されることを特徴とする請求項1記載のアクティブマトリクス基板。
  4. 前記対向電極は、前記基板の法線方向からみて、前記画素内の前記データ配線と相重なる領域にも形成されていることを特徴とする請求項3記載のアクティブマトリクス基板。
  5. 前記画素電極は、前記ゲート配線、前記共通配線及び前記データ配線よりも上層に形成され、コンタクトホールを介して前記共通配線に接続され、
    前記対向電極は、前記データ配線と同層に形成されることを特徴とする請求項1記載のアクティブマトリクス基板。
  6. 前記共通配線は、前記ゲート配線よりも上層に形成され、
    前記画素電極は、前記共通配線と同層に形成され、
    前記対向電極は、前記データ配線と同層に形成されることを特徴とする請求項1記載のアクティブマトリクス基板。
  7. 前記共通配線は、前記ゲート配線よりも上層に形成され、
    前記画素電極及び前記対向電極は、前記ゲート配線、前記共通配線及び前記データ配線よりも上層に形成され、
    前記画素電極は、コンタクトホールを介して前記共通配線に接続され、
    前記対向電極は、コンタクトホールを介して前記データ配線に接続されることを特徴とする請求項1記載のアクティブマトリクス基板。
  8. 前記共通配線は、前記ゲート配線よりも上層に形成され、
    前記画素電極は、前記共通配線と同層に形成され、
    前記対向電極は、前記ゲート配線、前記共通配線及び前記データ配線よりも上層に形成され、コンタクトホールを介して前記データ配線に接続されることを特徴とする請求項1記載のアクティブマトリクス基板。
  9. 請求項1乃至8のいずれか一に記載のアクティブマトリクス基板と、該アクティブマトリクス基板に対向する対向基板との間に液晶が挟持されてなることを特徴とする横電界方式の液晶パネル。
JP2007104179A 2007-04-11 2007-04-11 アクティブマトリクス基板及び液晶パネル Pending JP2008262006A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007104179A JP2008262006A (ja) 2007-04-11 2007-04-11 アクティブマトリクス基板及び液晶パネル
US12/078,765 US7782415B2 (en) 2007-04-11 2008-04-04 Active matrix subtrate, liquid crystal display panel and method of manufacturing the same
CN2008100915039A CN101286516B (zh) 2007-04-11 2008-04-11 有源矩阵衬底,液晶显示面板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007104179A JP2008262006A (ja) 2007-04-11 2007-04-11 アクティブマトリクス基板及び液晶パネル

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012192857A Division JP2012234212A (ja) 2012-09-03 2012-09-03 アクティブマトリクス基板及び液晶パネル

Publications (1)

Publication Number Publication Date
JP2008262006A true JP2008262006A (ja) 2008-10-30

Family

ID=39853395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007104179A Pending JP2008262006A (ja) 2007-04-11 2007-04-11 アクティブマトリクス基板及び液晶パネル

Country Status (3)

Country Link
US (1) US7782415B2 (ja)
JP (1) JP2008262006A (ja)
CN (1) CN101286516B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019211542A (ja) * 2018-05-31 2019-12-12 Jnc株式会社 液晶表示素子

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8804081B2 (en) * 2009-12-18 2014-08-12 Samsung Display Co., Ltd. Liquid crystal display device with electrode having opening over thin film transistor
JP5344253B2 (ja) * 2010-01-19 2013-11-20 Nltテクノロジー株式会社 横電界方式の液晶表示装置
JP2013214091A (ja) * 2013-06-21 2013-10-17 Japan Display Inc 液晶表示装置
KR102108122B1 (ko) 2013-09-12 2020-05-08 삼성디스플레이 주식회사 액정 표시 장치
KR20240033151A (ko) 2013-09-13 2024-03-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US11256308B2 (en) * 2019-03-14 2022-02-22 Sharp Kabushiki Kaisha Wiring substrate and display panel
CN111580293B (zh) * 2020-06-05 2021-07-09 厦门天马微电子有限公司 一种阵列基板及其驱动方法、显示面板、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10142633A (ja) * 1996-11-15 1998-05-29 Mitsubishi Electric Corp 薄膜トランジスタ集積装置およびその製造方法並びに液晶表示装置
JPH11326940A (ja) * 1998-05-11 1999-11-26 Sharp Corp 液晶表示装置
JP2000047250A (ja) * 1998-07-24 2000-02-18 Nec Corp 液晶表示パネル

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4248306B2 (ja) * 2002-06-17 2009-04-02 シャープ株式会社 液晶表示装置
KR101157223B1 (ko) * 2003-10-29 2012-06-15 엘지디스플레이 주식회사 횡전계방식 액정표시소자 및 그 제조방법
KR100689312B1 (ko) * 2003-11-11 2007-03-08 엘지.필립스 엘시디 주식회사 수평전계방식 액정표시소자 및 그 제조방법
JP3643588B2 (ja) 2004-06-24 2005-04-27 株式会社 日立ディスプレイズ 液晶表示装置
KR101147090B1 (ko) * 2005-06-29 2012-05-17 엘지디스플레이 주식회사 액정표시소자
JP5266578B2 (ja) * 2008-07-22 2013-08-21 Nltテクノロジー株式会社 横電界方式の液晶表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10142633A (ja) * 1996-11-15 1998-05-29 Mitsubishi Electric Corp 薄膜トランジスタ集積装置およびその製造方法並びに液晶表示装置
JPH11326940A (ja) * 1998-05-11 1999-11-26 Sharp Corp 液晶表示装置
JP2000047250A (ja) * 1998-07-24 2000-02-18 Nec Corp 液晶表示パネル

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019211542A (ja) * 2018-05-31 2019-12-12 Jnc株式会社 液晶表示素子
JP7124462B2 (ja) 2018-05-31 2022-08-24 Jnc株式会社 液晶表示素子

Also Published As

Publication number Publication date
CN101286516A (zh) 2008-10-15
US20080252836A1 (en) 2008-10-16
US7782415B2 (en) 2010-08-24
CN101286516B (zh) 2012-08-29

Similar Documents

Publication Publication Date Title
JP6116220B2 (ja) 液晶表示パネル
JP4356750B2 (ja) 液晶表示装置及びその製造方法
US10288955B2 (en) Liquid crystal display device
JP5408912B2 (ja) 液晶表示パネル
US8922742B2 (en) IPS-type liquid crystal display device having improved capacitance between pixel electrode and counter electrode
JP5452944B2 (ja) 液晶表示装置
KR100413743B1 (ko) 수직 배향형 액정 표시 장치
US9500923B2 (en) Liquid crystal display device and method of fabricating the same
JP2008197493A (ja) 液晶表示装置
US7663723B2 (en) In-plane switching mode liquid crystal display device and fabrication method thereof
JP2008262006A (ja) アクティブマトリクス基板及び液晶パネル
JP5514418B2 (ja) 液晶表示装置
JP4407732B2 (ja) 液晶表示装置
US8773604B2 (en) Horizontal electric field type liquid crystal display wherein a pixel common electrode is contacted with a common electrode pattern in a non-display pixel area where a width of a gate line narrows
WO2010103676A1 (ja) アクティブマトリクス基板、表示パネル、表示装置、並びに電子機器
CN108490705A (zh) 阵列基板、液晶显示面板与显示装置
US8159642B2 (en) In-plane switching mode liquid crystal display device having auxiliary pixel electrodes
JP2012234212A (ja) アクティブマトリクス基板及び液晶パネル
KR101888446B1 (ko) 액정 표시 장치 및 이의 제조 방법
JP2011237671A (ja) 液晶表示装置
JP2023141674A (ja) 液晶表示装置
KR20070073171A (ko) 표시 기판 및 이를 갖는 액정 표시 패널
JP4946458B2 (ja) 表示装置
KR20070071987A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20080061720A (ko) 액정 표시 장치용 어레이 기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120306

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120903

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120910

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20121012