JP2008135649A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】 パターン形成を簡略化した半導体装置の製造方法を提供することを目的とする。
【解決手段】 被加工膜１００上に第一のパターン１０５を形成し、第一のパターン１０５が形成された領域を含む被加工膜１００上に反射防止膜１０６及びレジスト膜１０７を順に形成し、レジスト膜１０７を加工してレジストパターン１０３を形成し、レジストパターン１０８下に露出した反射防止膜１０６をレジスト膜１０７の加工に使用した現像液と同一の現像液により加工して、被加工膜１００の一部及び第一のパターン１０５の少なくとも一部を露出し、第一のパターン１０５及びレジストパターン１０８をマスクに被加工膜１００を加工することにより、被加工膜１００に配線パターン１１０等を形成する。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関し、特に微細パターンの形成方法に関する。

一般に、半導体装置に配線パターン等の微細パターンを形成するとき、フォトリソグラフィが使用される。ここで、被加工膜上に塗布したレジスト膜にマスクパターンを露光する際、入射した光が被加工膜で反射することを抑えるため、被加工膜とレジストパターン間に反射防止膜を塗布する場合がある（例えば、特許文献１参照。）。

しかしながら、被加工膜をフォトリソグラフィにより加工するとき、被加工膜上にマスクパターン等の段差部が予め形成されている場合、反射防止膜が被加工膜上全体に亘って均一な膜厚で成膜されない恐れがある。例えば、予め形成されたマスクパターンのスペース部が微細である場合には、スペース部に形成される反射防止膜の膜厚が他の部分に形成される反射防止膜の膜厚よりも局所的に厚くなる場合等がある。

このように、被加工膜上に成膜された反射防止膜の膜厚が均一でなければ、レジストパターンを剥離して反射防止膜を除去する工程において、膜厚が異なる部分を別々の工程により除去する必要が生じる場合があり、パターン形成工程が複雑化することがある。
特開平０６−２０４１３０号公報（図４）

本発明は、上記問題点を解決するためになされたもので、パターン形成を簡略化した半導体装置の製造方法を提供することを目的とする。

上記目的を達成するために、本発明の一態様の半導体装置の製造方法は、被加工膜上に第一のパターンを形成する工程と、前記第一のパターンが形成された領域を含む前記被加工膜上に反射防止膜及びレジスト膜を順に形成する工程と、前記レジスト膜を現像してレジストパターンを形成することにより前記反射防止膜を露出し、露出した前記反射防止膜を前記レジスト膜の現像に使用される現像液を用いて除去し、前記被加工膜の一部及び前記第一のパターンの少なくとも一部を露出する工程と、前記第一のパターン及び前記レジストパターンをマスクに前記被加工膜を加工する工程を備えることを特徴とする。

また、本発明の別の一態様の半導体装置の製造方法は、被加工膜上に第一のパターンを形成する工程と、前記第一のパターンが形成された領域を含む前記被加工膜上に反射防止膜及びレジスト膜を順に形成する工程と、前記レジスト膜を現像してレジストパターンを形成することにより前記反射防止膜を露出し、露出した前記反射防止膜を前記レジスト膜の現像に使用される現像液を用いて除去し、前記第一のパターンの一部を露出する工程と、露出した前記第一のパターン部を加工する工程と、前記レジストパターン及び前記反射防止膜を除去する工程を備えることを特徴とする。

また、本発明の別の一態様の半導体装置の製造方法は、被加工膜上に反射防止絶縁膜を形成する工程と、前記反射防止絶縁膜上に第一のパターンを形成する工程と、前記第一のパターンが形成された領域を含む前記反射防止絶縁膜上にレジスト膜を形成する工程と、前記レジスト膜にレジストパターンを形成して前記反射防止絶縁膜の一部及び前記第一のパターンの少なくとも一部を露出する工程と、露出した前記第一のパターン及び前記レジストパターンをマスクにして前記反射防止絶縁膜を加工して前記被加工膜を露出する工程と、露出した前記被加工膜を加工する工程を備えることを特徴とする。

また、本発明の別の一態様の半導体装置の製造方法は、被加工膜上に反射防止絶縁膜を形成する工程と、前記反射防止絶縁膜上に第一のパターンを形成する工程と、前記第一のパターンが形成された領域を含む前記反射防止絶縁膜上にレジスト膜を形成する工程と、前記レジスト膜にレジストパターンを形成して前記第一のパターンの一部を露出する工程と、露出した前記第一のパターンを加工する工程と、前記レジストパターンを加工除去した後、前記反射防止絶縁膜を加工して前記被加工膜を露出する工程と、露出した前記被加工膜を加工する工程を備えることを特徴とする。

本発明によれば、パターン形成を簡略化した半導体装置の製造方法を提供することができる。

以下、本発明の実施形態に係る半導体装置の製造方法について図面を参照して説明する。

図１を参照して、本発明の実施例１に係る半導体装置の製造方法により、半導体装置に配線パターンを形成する方法を説明する。図１は、本実施例に係る半導体装置の製造方法を示す工程断面図である。

まず、図１（ａ）に示すように、単結晶シリコン等の半導体基板（図示を省略）上に、例えばシランガス又はＴＥＯＳを用いたプラズマＣＶＤ（Chemical Vapor Deposition）、あるいは高密度プラズマ源を用いたＣＶＤ等により、ポリシリコン膜等を構成材料とする被加工膜１００を形成する。

さらに被加工膜１００上には、ＣＶＤ法等を利用して、最終的に被加工膜１００を加工して配線パターンを形成する際のマスク材となる第一の膜１０１、例えばシリコン窒化膜等を形成する。

続いて、フォトリソグラフィにより、第一の膜１０１上に反射防止膜１０２、反射防止膜１０２上にレジストパターン１０３を形成する。すなわち、スピン塗布法等を使用して、被加工膜１００上に反射防止膜１０２を形成し、その後、反射防止膜１０２上にレジスト膜を塗布する。さらに、フォトマスクを用いてレジスト膜を露光し、レジスト膜の感光部を現像液により除去してレジストパターン１０３を形成する。

ここで反射防止膜１０２は、露光時にレジスト膜へ入射された光が被加工膜１００表面まで到達して反射することにより入射波と反射波の干渉が生じることを抑制する機能等を有する薄膜であり、例えば、塗布有機膜又はアモルファスカーボン、ＳｉＯＮ膜等の無機ＣＶＤ膜等である。またレジスト膜は、例えばアクリル系樹脂又はメタクリル系樹脂等を構成材料としており、その感光部は現像液として使用されるアルカリ水溶液等に対して溶解性を有している。

次に、図１（ｂ）に示すように、フッ素ガスを用いたＲＩＥ（Reactive Ion Etching）等を利用して、レジストパターン１０３をマスクに反射防止膜１０２を加工し、さらに第一の膜１０１を順に加工し第一のパターン１０５を形成する。さらに、第一のパターン１０５上に残存したレジストパターン１０３及び反射防止膜１０２を、酸素プラズマ等を用いたアッシング及びエッチング等により除去する。

次に、図１（ｃ）に示すように、スピン塗布法等を利用して、被加工膜１００上に第一のパターン１０５を覆うように反射防止膜１０６を形成する。この反射防止膜１０６は、後のレジスト膜１０７の現像工程で使用される現像液、例えばアルカリ系水溶液に可溶性の材料から構成される膜であり、以下では現像液可溶性反射防止膜１０６と呼ぶ。この現像液可溶性反射防止膜１０６には、光照射により酸を発生する光酸発生剤、例えばトリフェニルスルホニウムトリフラート、トリフェニルスルホニウムノナフラート等が含まれている。

なお、図１（ｃ）では明示しないものの、現像液可溶性反射防止膜１０６の膜厚は必ずしも被加工膜１００上全体において均一に形成されることはなく、間隔の狭い第一のパターン間のスペース部上に形成された現像液可溶性反射防止膜１０６の膜厚が局所的に厚くなる場合がある。

次に、図１（ｄ）に示すように、現像液可溶性反射防止膜１０６上にレジスト膜１０７を塗布形成する。レジスト膜１０７は、現像液可溶性反射防止膜１０６を溶解することができる現像液により現像される材料、例えば上述したレジスト膜１０７と同様、アクリル系樹脂等を構成材料とする。

次に、図１（ｅ）に示すように、フォトマスクを用いてレジスト膜１０７を露光して、レジスト膜１０７の感光部をアルカリ水溶液等の現像液で現像してレジストパターン１０８を形成し、さらにその下方の現像液可溶性反射防止膜１０６も同一の現像液を用いて連続的に溶解除去し、被加工膜１００表面の一部及び第一のパターン１０５を露出させる。

本実施例では、図１（ｅ）に示すように、レジストパターン１０８を第一のパターン１０５の中間位置に残すように形成する。これにより被加工膜１００上に、第一のパターン１０５及びレジストパターン１０８間がリソグラフィ限界のハーフピッチとなるように、第一のパターン１０５及びレジストパターン１０８をそれぞれ形成することが可能となる。

なお、本実施例では第一のパターン１０５全てを露出するようにレジストパターン１０８を形成しているが、第一のパターン１０５の一部を覆うようにレジストパターン１０８を形成してもよい。

一般的に、パターン等の段差部が形成されている被加工膜上に反射防止膜及びレジスト膜を形成する場合において、特に近接する段差間（パターンスペース部等）が微細である場合には、段差間に形成される反射防止膜の膜厚が他の部分に形成される反射防止膜の膜厚よりも局所的に厚くなる場合等がある。

このように、被加工膜上に成膜された反射防止膜の膜厚が均一でなければ、反射防止膜を除去する工程において、膜厚が異なる部分を別々の工程により除去する必要が生じる場合があるため、半導体装置のパターン形成工程が複雑化することがある。

しかしながら、本実施例のように、反射防止膜にレジストパターン形成に用いられる現像液に可溶性の材料（現像液可溶性反射防止膜１０６）を使用することで、レジスト膜１０７の現像工程に引き続き、レジスト膜１０７下に形成された現像液可溶性反射防止膜１０６の膜厚の異なるそれぞれの部分を一斉に現像液により溶解することができる。これにより、パターン等の段差部を有する被加工膜上に形成される反射防止膜の除去工程を削減して、パターン形成工程を簡易化することができる。

次に、図１（ｆ）に示したように、ＲＩＥにより、第一のパターン１０５、レジストパターン１０８及び現像液可溶性反射防止膜１０６をマスクにして、被加工膜１００を加工し配線溝１０９を形成する。

最後に、図１（ｇ）に示したように、レジストパターン１０８、第一のパターン１０５及び現像液可溶性反射防止膜１０６をアッシング及びエッチング等により除去した後、電気めっき法等を使用して配線溝１０９に銅等の配線材料を埋め込み、さらにＣＭＰ（Chemical Mechanical Polishing）により配線溝１０９外部の銅を研磨除去して被加工膜１００に配線パターン１１０を形成する。この配線パターン１１０は、例えばライン状パターンとして形成される。

以上のように、本実施例に係る半導体装置の製造方法を用いることにより、反射防止膜の除去工程を簡略化することができ、簡易な方法で配線パターンを形成することができる。

（実施例１の変形例）
次に、図２を参照して、上述の実施例１に係る半導体装置の製造方法の変形例を説明する。図２は、本変形例に係る半導体装置の製造方法を示す工程断面図である。本変形例に係る半導体装置の製造方法が、実施例１に係る半導体装置の製造方法と異なる点は、被加工膜上に形成した第一のパターンをさらに加工して微細パターンを形成し、加工した第一のパターンをマスクに被加工膜を加工する点にある。このため、実施例１で説明した半導体装置と同一部分には同一符号を付して、実施例１で説明した半導体装置の製造方法と同一工程の説明は省略する。

まず、上述の図１（ａ）〜図１（ｄ）に示した製造工程と同様、被加工膜上に第一のパターン、現像液可溶性反射防止膜及びレジスト膜を順に形成する。次に、図２（ａ）に示すように、所定のパターンを有するフォトマスクを用いてレジスト膜を露光し、レジスト膜の感光部を、例えばアルカリ系水溶液等の現像液を用いて現像除去する。続いて、レジスト膜を現像後、レジスト膜の現像に使用した現像液と同一の現像液を用いて、現像液可溶性反射防止膜１０６の露出部を溶解し、第一のパターン１０５の所定部分を露出する。

なおこのとき、図示を省略するものの、第一のパターン１０５を露出するのみならず、被加工膜１００を露出するようにレジスト膜及び現像液可溶性反射防止膜１０６を除去してもよい。

このように本変形例においても、反射防止膜１０６をレジスト膜の現像液で溶解することで、膜厚の異なる反射防止膜部分を纏めて加工除去することが可能であり、反射防止膜の除去工程を簡略化することができる。

次に、図２（ｂ）に示すように、ＲＩＥにより、露出した第一のパターン１０５部分を除去して被加工膜１００を露出する。このように第一のパターン１０５を加工することで、第一のパターン１０５に更にパターンを追加形成して微細なパターンを形成することができる。

次に、図２（ｃ）に示すように、レジストパターン１０８及び現像液可溶性反射防止膜１０６をそれぞれアッシング及びエッチング等により除去した後、第一のパターン１０５をマスクに露出した被加工膜１００を加工して、被加工膜１００に配線溝１０９を形成する。

その後、エッチング等により第一のパターン１０５を除去後、図１（ｇ）で示した製造工程と同様に、配線溝１０９に配線材料を埋め込み形成して配線パターンを形成する。

以上のように、本変形例に係る半導体装置の製造方法を用いても、反射防止膜の除去工程を簡略化することができ、簡易な方法で配線パターンを形成することができる。

次に、図３を参照して、本発明の実施例２に係る半導体装置の製造方法により、半導体装置に配線パターンを形成する方法を説明する。図３は、本実施例に係る半導体装置の製造方法を示す工程断面図である。本実施例に係る半導体装置の製造方法が、実施例１に係る半導体装置の製造方法と異なる点は、現像液可溶性反射防止膜を使用せずに、反射防止機能を有する絶縁膜を被加工膜と第一のパターンに介在することにある。このため、実施例１で説明した半導体装置と同一部分には同一符号を付して、実施例１で説明した半導体装置の製造方法と同一工程の説明は省略する。

まず、図３（ａ）に示すように、ポリシリコン膜等の被加工膜１００上に、塗布法等により反射防止機能を有する絶縁膜１１１（以下、反射防止絶縁膜１１１と呼ぶ）を形成する。この反射防止絶縁膜１１１には、例えばケイ素系化合物、すなわちメチルシロキサン、メチルシルセスキオキサン、フェニルシロキサン、フェニルシルセスキオキサン、メチルフェニルシロキサン、メチルフェニルシルセスキオキサン、シリケートポリマー及びそれらの混合物を構成材料とするものであり、より具体的にはＤＡＲＣ^ＴＭ（Dielectric Anti Reflective Coating、米アプライドマテリアルズ社製）、ＴＥＲＡ（Tunable Etch-Resistant Anti-Reflective Coating、米ＩＢＭ社、東京エレクトロン社製）等が使用される。さらに、実施例１と同様、反射防止絶縁膜１１１上に、第一の膜１０１、反射防止膜１０２及びレジスト膜を積層した後、レジストパターン１０３を形成する。

次に、図３（ｂ）に示すように、ＲＩＥにより、レジストパターン１０３をマスクに反射防止膜１０２を加工し、引き続いて第一の膜１０１を加工して第一のパターン１０５を形成する。

次に、図３（ｃ）に示すように、レジストパターン１０３及び反射防止膜１０２をアッシング及びエッチング等により除去した後、反射防止絶縁膜１１１上に第一のパターン１０５を覆うように再度レジスト膜１０７を形成する。

次に、図３（ｄ）に示すように、フォトマスクを用いてレジスト膜１０７を露光し、その感光部を加工して、第一のパターン１０５及び反射防止絶縁膜１１１を露出するようにレジストパターン１０８を形成する。ここで本実施例では、レジストパターン１０８を第一のパターン１０５の中間位置に形成する。これにより反射防止絶縁膜１１１上に、第一のパターン１０５及びレジストパターン１０８間をリソグラフィ限界のハーフピッチとなるように、第一のパターン１０５及びレジストパターン１０８をそれぞれ形成することが可能となる。なおこのとき、レジスト膜１０７下には反射防止機能を有する反射防止絶縁膜１１１が形成されているため、露光時にレジスト膜１０７へ入射した光がレジスト膜１０７と第一のパターン１０５及び反射防止絶縁膜１１１との界面で反射することを防止することができる。

次に、図３（ｅ）に示すように、第一のパターン１０５及びレジストパターン１０８をマスクにして、反射防止絶縁膜１１１を加工する。続いて、第一のパターン１０５及びレジストパターン１０８をマスクにして被加工膜１００を加工して、被加工膜１００に配線溝１０９を形成する。またこのとき、レジストパターン１０８及び第一のパターン１０５をマスクに反射防止絶縁膜１１１を加工後、レジストパターン１０８及び第一のパターン１０５を除去して反射防止絶縁膜１１１のみをマスクに被加工膜１００を加工してもよい。

その後、第一のパターン１０５、レジストパターン１０８及び反射防止絶縁膜１１１をエッチング及びアッシング等により除去した後、配線溝１０９に配線材料を埋め込み、配線パターンを形成する。

以上のようにして、本実施例に係る半導体装置の製造方法を用いることにより、半導体装置の配線パターンを形成することができる。

本実施例に係る半導体装置の製造方法では、被加工膜とパターン等の間に反射防止機能を有する反射防止絶縁膜を形成しており、実施例１のようにパターン等が形成された被加工膜上に反射防止膜を形成しない。

このため、本実施例に係る半導体装置の製造方法では、被加工膜上に形成した反射防止膜の膜厚が不均一となり反射防止膜を別々の工程により除去するといった必要がなく、配線パターン等の形成を簡易化することが可能である。

また一般に、パターン等の段差部を有する被加工膜上に形成された反射防止膜を加工除去する際、スペースが狭いパターン部間に形成された反射防止膜の除去速度が、その他のパターン部間に形成された反射防止膜の除去速度に対して相対的に異なる恐れがあり、反射防止膜全体を所望の形状に加工することが困難となる場合がある。

これに対し、本実施例では、反射防止絶縁膜１１１が平坦な被加工膜１００上に形成されているため、反射防止絶縁膜１１１の除去速度が特定の箇所においてばらつく恐れがなく、除去速度を一定に保つことができる。このため、第一のパターン１０５及びレジストパターン１０８をマスクに反射防止絶縁膜１１１を所望の形状に加工することが容易になり、反射防止絶縁膜１１１をマスクにして加工される配線パターンの形状を所望の形状・サイズに加工することが容易となる。

（実施例２の変形例）
次に、図４を参照して、上述の実施例２に係る半導体装置の製造方法の変形例を説明する。図４は、本変形例の半導体装置の製造方法を示す工程断面図である。本変形例に係る半導体装置の製造方法が、実施例２に係る半導体装置の製造方法と異なる点は、被加工膜上に形成した第一のパターンをさらに加工して微細パターンを形成する点にある。このため、実施例１、２で説明した半導体装置と同一部分には同一符号を付して、実施例１、２で説明した半導体装置の製造方法と同一工程の説明は省略する。

まず、図３（ａ）〜図３（ｃ）に示す工程と同様にして、被加工膜１００上に反射防止絶縁膜１１１、反射防止絶縁膜１１１上に第一のパターン１０５、レジスト膜を順に形成する。その後、図４（ａ）に示すように、フォトマスクを用いてレジスト膜を現像して、第一のパターン１０５を露出するようにレジストパターン１０８を形成する。

なおこのとき、図示を省略するものの、第一のパターン１０５を露出するのみならず、被加工膜１００を露出するようにレジスト膜及び第一の膜１０１を除去してもよい。

このように本変形例においても、レジスト膜下には反射防止機能を有する反射防止絶縁膜１１１が形成されているため、露光時にレジスト膜へ入射した光がレジスト膜と第一のパターン１０５との界面で反射することを防止することができる。

次に、図４（ｂ）に示すように、ＲＩＥにより、露出した第一のパターン１０５部分を加工して反射防止絶縁膜１１１を露出する。このように第一のパターン１０５をさらに加工することで、第一のパターン１０５にパターンを追加し、第一の膜１０１に微細なパターンを形成することができる。

次に、図４（ｃ）に示すように、レジストパターン１０８をアッシングにより除去した後、ＲＩＥにより、第一のパターン１０５をマスクに露出した反射防止絶縁膜１１１を加工する。

続いて、図４（ｄ）に示すように、第一のパターン１０５及び反射防止絶縁膜１１１をマスクに被加工膜１００を加工して、被加工膜１００に配線溝１０９を形成する。なおこのとき、第一のパターン１０５を除去した後、反射防止絶縁膜１１１をマスクにして被加工膜１００を加工してもよい。

その後、エッチング等により第一のパターン１０５及び反射防止絶縁膜１１１を除去した後、図１（ｇ）で示した製造工程と同様に、配線溝１０９に配線材料を埋め込み形成して配線パターンを形成する。

以上のように、本変形例に係る半導体装置の製造方法を用いることにより、反射防止膜の除去工程を簡略化することができ、簡易な方法で配線パターンを形成することができる。

本変形例に係る半導体装置の製造方法によっても、平坦な被加工膜１００とパターン等の間に反射防止機能を有する反射防止絶縁膜１１１を形成しているため、被加工膜上に形成した反射防止膜の膜厚が不均一となり反射防止膜を別々の工程により除去する必要がなく、配線パターン等の形成を簡易化することが可能である。

また、反射防止絶縁膜１１１が平坦な被加工膜１００上に形成されるため、反射防止絶縁膜１１１の加工速度が特定の箇所においてばらつく恐れがなく、加工速度を一定に保つことができる。このため、反射防止絶縁膜１１１を所望の形状に加工することが容易になる。

次に、図５〜図７を参照して、本発明の実施例３に係る半導体装置の製造方法により、半導体装置に配線パターンを形成する方法を説明する。図５〜図７は、本実施例に係る半導体装置の製造方法を示す工程図である。本実施例に係る半導体装置の製造方法が、実施例１に係る半導体装置の製造方法と異なる点は、第一のパターンの形成方法である。このため、実施例１で説明した半導体装置と同一部分には同一符号を付して、実施例１で説明した半導体装置の製造方法と同一工程の説明は省略する。

また、本実施例は、例えばＮＡＮＤ型フラッシュメモリ等のメモリＣｅｌｌ領域とその周辺回路領域のそれぞれの配線パターンを同時に形成する方法を示すものであり、図５〜図７のうち、左図が工程断面図、右図が工程平面図である。なお、それぞれの図において、右側をメモリＣｅｌｌ領域Ａ_１、左側をメモリ周辺回路領域Ａ_２としている。

まず、図５（ａ）に示すように、単結晶シリコン等の半導体基板（図示を省略）上に、例えばシランガス又はＴＥＯＳを用いたプラズマＣＶＤ、あるいは高密度プラズマ源を用いたＣＶＤ等により、ポリシリコン膜等を構成材料とする被加工膜１００を形成する。続いて、プラズマＣＶＤ法等を使用して、被加工膜１００上にＢＳＧ膜等の犠牲膜１１２を形成する。

次に、フォトリソグラフィにより、犠牲膜１１２上に反射防止膜１０２（図示を省略）を介してレジスト膜を塗布し、メモリＣｅｌｌ領域Ａ_１のレジスト膜に所定のライン状パターンを転写する。これにより、メモリＣｅｌｌ領域Ａ_１の犠牲膜１１２上にライン状のレジストパターン１０３が形成される。このとき、本実施例ではライン状のレジストパターン１０３の幅を約６０ｎｍ程とし、レジストパターン１０３のピッチを１２０ｎｍ程度とする。

次に、図５（ｂ）に示すように、エッチングにより、レジストパターン１０３のスリミングを行う。このとき、スリミング後のレジストパターン１０３の幅は、最終的にライン状の配線パターンの幅とほぼ同等となり、本実施例では約３０ｎｍ程度とする。なお、このスリミング工程が不必要であれば、スリミング工程を省略することも可能である。

次に、図５（ｃ）に示すように、レジストパターン１０３をマスクにして、ＲＩＥにより犠牲膜１１２を加工し、メモリＣｅｌｌ領域Ａ_１の被加工膜１００上に犠牲膜パターン１１３を形成する。さらに、犠牲膜パターン１１３上の反射防止膜１０２及びレジストパターン１０３をエッチング及びアッシングにより除去する。

次に、図６（ａ）に示すように、ＣＶＤ法等を用いて、シリコン窒化膜等を構成材料とする第一の膜１０１を、犠牲膜パターン１１３を覆うように被加工膜１００上に形成する。ここで、第一の膜１０１の膜厚は、後のエッチバック工程により加工形成される第一のパターン１０５の幅とほぼ同一寸法となり、最終的に形成されるライン状の配線パターンのスペース寸法となる。本実施例では、第一の膜１０１の膜厚を、ライン状の配線パターンの設計幅と同様となるように、約３０ｎｍ程度とする。

次に、図６（ｂ）に示すように、第一の膜１０１をエッチバックにより全面加工して、周辺回路領域Ａ_２及びメモリＣｅｌｌ領域Ａ_１の犠牲膜パターン１１３間において被加工膜１００を露出させるとともに、犠牲膜パターン１１３側壁部に第一のパターン１０５を形成する。なおここで、第一のパターン１０５は、図６（ｂ）の工程平面図に示すように、犠牲膜パターン１１３を囲うループ状の平面形状を有している。

次に、図６（ｃ）に示すように、中性ＨＦ分子を含有する溶液等を用いたエッチングにより、犠牲膜パターン１１３を選択的に剥離する。

次に、図６（ｄ）に示すように、スピン塗布法等により、被加工膜１００上に反射防止膜１０６を形成する。この反射防止膜１０６は、後のレジスト膜現像工程において使用される現像液、例えばアルカリ水溶液等に溶解する現像液可溶性反射防止膜１０６である。なおここで、図示したように、パターンスペースの狭い部分においては反射防止膜１０６の膜厚が局所的に厚くなり第一のパターン１０５の高さ位置付近まで反射防止膜１０６が形成される場合がある。

次に、図７（ａ）に示すように、現像液可溶性反射防止膜１０６上に、第一のパターン１０５を覆うようにレジスト膜１０７を塗布形成する。

次に、図７（ｂ）に示すように、Ｃｅｌｌ領域Ａ_１の第一のパターン１０５を露出するとともに、周辺辺回路領域Ａ_２の配線パターンを形成するため、被加工膜１００上のレジスト膜１０７を露光し、更に感光部を現像液により現像してレジストパターン１０８を形成する。なおこのとき、図７（ｂ）の工程平面図に示すように、レジストパターン１０８は、ループ状に閉じられた第一のパターン１０５の両端部を覆うように形成される。

またこのレジスト膜１０７の現像時において、レジスト膜１０７下の現像液可溶性反射防止膜１０６を現像液により溶解させて除去する。このように、現像液可溶性反射防止膜１０６を現像液により溶解することで、現像液可溶性反射防止膜１０６の膜厚の異なる部分、例えば本実施例ではＣｅｌｌ領域Ａ_１と周辺辺回路領域Ａ_２において形成されている現像液可溶性反射防止膜部をそれぞれ別々の工程で除去する必要がなく一斉に除去することができる。

次に、図７（ｃ）に示すように、ＲＩＥにより、第一のパターン１０５をマスクにして被加工膜１００を加工しＣｅｌｌ領域Ａ_１に配線溝１０９を形成し、同時にレジストパターン１０８をマスクにして被加工膜１００を加工し周辺回路領域Ａ_２に配線溝１０９を形成する。このとき、第一のパターン１０５の両端部がレジストパターン１０８によって覆われているため、第一のパターン１０５の両端部近傍下に位置する被加工膜１００領域は加工されない。これにより、Ｃｅｌｌ領域Ａ_１の被加工膜１００には互いに約３０ｎｍのスペースで隔離された幅約３０ｎｍのライン状の配線溝１０９が形成される。配線溝１０９形成後には、エッチング処理及び酸素を含むプラズマ処理等により、第一のパターン１０５及びレジストパターン１０８をそれぞれ除去する。

なおこの配線溝１０９形成時には、後の配線材料のＣＭＰ工程における平坦化を安定させるため、被加工膜１００に形成される配線パターン１１０の被覆率を一定にするよう、被加工膜１００にはダミー溝１１４も同時に形成する。

次に、図７（ｄ）に示すように、電気めっき法等により、Ｃｕ等の配線材料を配線溝１０９及びダミー溝１１４に埋め込み、さらにＣＭＰにより、被加工膜１００上のＣｕを研磨除去して、被加工膜１００のメモリＣｅｌｌ領域Ａ_１にライン状の配線パターン１１０を、被加工膜１００の周辺回路領域Ａ_２に回路配線パターン１１０をそれぞれ形成する。また同時に、ダミー溝１１４にはダミーパターン１１５が形成される。

以上のように、本実施例に係る半導体装置の製造方法を用いることにより、膜厚が不均一に形成される反射防止膜の除去工程を簡略化して、メモリＣｅｌｌ領域Ａ_１及び周辺回路領域Ａ_２にそれぞれの配線パターン１１０を形成することができる。

なお、本実施例に係る半導体装置の製造方法においても、実施例２に係る半導体装置の製造方法と同様に、第一のパターン１０５上に形成したレジスト膜１０７の現像時に第一のパターン１０５のみを露出して、露出した第一のパターン１０５を加工し、第一のパターン１０５にさらにパターンを追加してもよい。その場合には、レジストパターン１０８を除去して、第一のパターン１０５をマスクに被加工膜１００を加工し、配線溝１０９を形成することができる。

（実施例３の変形例）
次に、図８を参照して、実施例３の変形例に係る半導体装置の製造方法を説明する。図８は、本変形例の半導体装置の製造方法を示す工程図である。本変形例に係る半導体装置の製造方法が、実施例３に係る半導体装置の製造方法と異なる点は、被加工膜上に反射防止絶縁膜を形成し、反射防止絶縁膜上に第一のパターンをさらに形成する点にある。このため、実施例１、３で説明した半導体装置と同一部分には同一符号を付して、実施例１、３で説明した半導体装置の製造方法と同一工程の説明は省略する。

まず、図８（ａ）に示したように、ポリシリコン膜等の被加工膜１００上に、塗布法等により、上述した反射防止絶縁膜１１１を形成する。さらに、実施例３と同様、反射防止絶縁膜１１１上に、犠牲膜１１２、反射防止膜（図示を省略）及びレジスト膜を積層した後、レジスト膜にレジストパターン１０３を形成する。

次に、図８（ｂ）に示したように、ＲＩＥにより、レジストパターン１０３をマスクに反射防止膜を除去し、犠牲膜１１２を加工して犠牲膜パターン１１３を形成した後、レジストパターン１０３及び反射防止膜を除去し、反射防止絶縁膜１１１上に犠牲膜パターン１１３を覆うように第一の膜を形成する。続いて、反射防止絶縁膜１１１を露出するように第一の膜をエッチバックして、犠牲膜パターン１１３の側壁部に第一のパターン１０５を形成する。その後、犠牲膜パターン１１３をエッチング除去する。

次に、図８（ｃ）に示すように、反射防止絶縁膜１１１上に第一のパターン１０５上にレジスト膜を塗布後、Ｃｅｌｌ領域Ａ_１の第一のパターン１０５及び周辺回路領域Ａ_２の反射防止絶縁膜１１１を露出するように所定のパターンをレジスト膜に形成する。

次に、図８（ｄ）に示すように、ＲＩＥにより、第一のパターン１０５及びレジストパターン１０８をマスクに反射防止絶縁膜１１１を加工し、さらに第一のパターン１０５及びレジストパターン１０３を除去後、反射防止絶縁膜１１１をマスクにして被加工膜１００を加工し、Ｃｅｌｌ領域Ａ_１及び周辺回路領域Ａ_２に所定の配線溝１０９を形成する。また、被加工膜１００に形成される配線パターンの被覆率を一定にするため、被加工膜１００に配線溝１０９と同時にダミー溝１１４も加工する。なお、この被加工膜１００の加工工程においては、第一のパターン１０５及びレジストパターン１０８を除去せずに、第一のパターン１０５及びレジストパターン１０８をマスクにしたＲＩＥにより、被加工膜１００を加工することもできる。

さらに反射防止絶縁膜１１１を除去した後、配線溝１０９及びダミー溝１１４に配線材料を埋め込み、ＣＭＰにより被加工膜１００上の配線材料を研磨除去して、Ｃｅｌｌ領域Ａ_１及び周辺回路領域Ａ_２に所定の配線パターン及びダミーパターンを形成する。

以上のように、本変形例に係る半導体装置の製造方法を用いることにより、配線パターンを形成することができる。本変形例に係る半導体装置の製造方法によっても、被加工膜１００と第一のパターン１０５間に反射防止絶縁膜１１１を形成しているため、被加工膜上に成膜された膜厚の不均一な反射防止膜を別々の工程により除去するといった必要がなく、配線パターン等の形成を簡易化することが可能である。

また、反射防止絶縁膜１１１が平坦な被加工膜１００上に形成されるため、反射防止絶縁膜１１１の加工速度が特定の箇所においてばらつく恐れがなく、加工速度を一定に保つことができる。

なお、上述した各実施例及び変形例では、本発明を配線パターンの形成方法に適用した例を示しているが、本発明をゲートパターンやホールパターン等の形成方法に適用することも可能である。

本発明の実施例１に係る半導体装置の製造方法を示す工程断面図。 本発明の実施例１の変形例に係る半導体装置の製造方法を示す工程断面図。 本発明の実施例２に係る半導体装置の製造方法を示す工程断面図。 本発明の実施例２の変形例に係る半導体装置の製造方法を示す工程断面図。 本発明の実施例３に係る半導体装置の製造方法を示す工程図。 本発明の実施例３に係る半導体装置の製造方法を示す工程図。 本発明の実施例３に係る半導体装置の製造方法を示す工程図。 本発明の実施例３の変形例に係る半導体装置の製造方法を示す工程図。

符号の説明

１００：被加工膜
１０１：第一の膜
１０５：第一のパターン
１０６：反射防止膜（現像液可溶性反射防止膜）
１０７：レジスト膜
１０８：レジストパターン
１０９：配線溝
１１０：配線パターン
１１１：反射防止絶縁膜
１１２：犠牲膜
１１３：犠牲膜パターン

Claims (5)

1. 被加工膜上に第一のパターンを形成する工程と、
   前記第一のパターンが形成された領域を含む前記被加工膜上に反射防止膜及びレジスト膜を順に形成する工程と、
   前記レジスト膜を現像してレジストパターンを形成することにより前記反射防止膜を露出し、露出した前記反射防止膜を前記レジスト膜の現像に使用される現像液を用いて除去し、前記被加工膜の一部及び前記第一のパターンの少なくとも一部を露出する工程と、
   前記第一のパターン及び前記レジストパターンをマスクに前記被加工膜を加工する工程と、
   を備えることを特徴とする半導体装置の製造方法。
2. 被加工膜上に第一のパターンを形成する工程と、
   前記第一のパターンが形成された領域を含む前記被加工膜上に反射防止膜及びレジスト膜を順に形成する工程と、
   前記レジスト膜を現像してレジストパターンを形成することにより前記反射防止膜を露出し、露出した前記反射防止膜を前記レジスト膜の現像に使用される現像液を用いて除去し、前記第一のパターンの一部を露出する工程と、
   露出した前記第一のパターン部を加工する工程と、
   前記レジストパターン及び前記反射防止膜を除去する工程と、
   を備えることを特徴とする半導体装置の製造方法。
3. 被加工膜上に反射防止絶縁膜を形成する工程と、
   前記反射防止絶縁膜上に第一のパターンを形成する工程と、
   前記第一のパターンが形成された領域を含む前記反射防止絶縁膜上にレジスト膜を形成する工程と、
   前記レジスト膜にレジストパターンを形成して前記反射防止絶縁膜の一部及び前記第一のパターンの少なくとも一部を露出する工程と、
   露出した前記第一のパターン及び前記レジストパターンをマスクにして前記反射防止絶縁膜を加工して前記被加工膜を露出する工程と、
   露出した前記被加工膜を加工する工程と、
   を備えることを特徴とする半導体装置の製造方法。
4. 被加工膜上に反射防止絶縁膜を形成する工程と、
   前記反射防止絶縁膜上に第一のパターンを形成する工程と、
   前記第一のパターンが形成された領域を含む前記反射防止絶縁膜上にレジスト膜を形成する工程と、
   前記レジスト膜にレジストパターンを形成して前記第一のパターンの一部を露出する工程と、
   露出した前記第一のパターンを加工する工程と、
   前記レジストパターンを加工除去した後、前記反射防止絶縁膜を加工して前記被加工膜を露出する工程と、
   露出した前記被加工膜を加工する工程と、
   を備えることを特徴とする半導体装置の製造方法。
5. 前記被加工膜上に前記第一のパターンを形成する工程は、
   前記被加工膜上に犠牲膜を形成する工程と、
   前記犠牲膜を加工して犠牲膜パターンを形成する工程と、
   前記被加工膜上に前記犠牲膜パターンを覆うように第一の膜を形成する工程と、
   前記被加工膜を露出するように前記第一の膜を加工して、前記犠牲膜パターンの側壁部に前記第一のパターンを形成する工程と、
   前記犠牲膜パターンを除去する工程と、
   を備えることを特徴とする請求項１乃至４のいずれか一項記載の半導体装置の製造方法。

Images