JP2008131407A - 固体撮像素子およびそれを用いた撮像装置 - Google Patents

Abstract

【課題】回路規模を増大させることなく、ＭＯＳ型イメージセンサから画素状態を任意の領域で読出すことができる固体撮像素子およびそれを用いた撮像装置を提供する。
【解決手段】シフトレジスタ回路のスタートパルス（１１２７）を、各段回路の全てのブートストラップコンデンサのリセット回路（１１１６、１１１９、１１２０、・・・）に接続し、シフトレジスタ回路のスタートパルス（１１２７）の周期を制御することによって、シフトレジスタ回路によるセンサ部の走査開始位置および走査終了位置を制御する。
【選択図】図１０

Description

本発明は、被写体の撮像画像を得るためのイメージセンサとして用いられる固体撮像素子およびそれを用いた撮像装置に関するものである。

従来から、被写体の撮像画像を得るためのイメージセンサとして各種の固体撮像素子が用いられており、これら固体撮像素子の１つであるＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型イメージセンサは、技術進歩によりノイズ面の改善がなされ、製造コストが安いことから、撮像装置として、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンサが主流であったデジタルカメラシステムの分野にも急速に普及している。

ＭＯＳ型イメージセンサの中でも、駆動方式を大きく分けて、「デコード方式」と「シフトレジスタ方式」がある。前者の「デコード方式」は、読み出す領域をデコード回路によって、撮像部の走査を開始する位置、走査を停止する位置をユーザーが指定することができる「任意読み出し」が可能となるが、後者の「シフトレジスタ方式」に比べて、デコード回路規模が大きくなるデメリットがある。回路規模が大きくなるということはコストＵＰにつながり、さらに小型カメラシステムの構築が難しくなる。

一方、後者の「シフトレジスタ方式」は、シフトレジスタ回路（ダイナミック回路）を用いることによって駆動回路規模を小さくすることが可能となるが、「任意読み出し」ができないというデメリットがある。

以上のようなＭＯＳ型イメージセンサの中で「シフトレジスタ方式」の場合を、図面を用いて以下に説明する。
図１は従来の固体撮像素子およびそれを用いた撮像装置の構成を示すブロック図であり、「シフトレジスタ方式」のＭＯＳ型イメージセンサおよびそれを用いたデジタルカメラシステムを簡易的に示した図である。図１に示すように、固体撮像素子（ＭＯＳ型イメージセンサ）（１０１）は、入射光を電気信号に光電変換する複数の単位画素からなるセンサ部（１０２）と、その単位画素を選択する信号を生成する水平シフトレジスタ部（１０３）および垂直シフトレジスタ部（１０４）と、センサ部（１０２）から出力された電気信号のノイズ成分を除去するノイズキャンセラ部（１０５）と、ノイズ成分を除去した電気信号を増幅して、後段の信号処理回路（１１６）に出力するＡＭＰ部（出力部）（１０６）を具備している。

また、後段の信号処理回路（１１６）は、ＭＯＳ型イメージセンサ（１０１）の出力信号（センサ出力信号）（１１１）を処理するＡＦＥ（アナログフロントエンド）部（１１２）と、ＡＦＥ部（１１２）の出力（１１３）をデジタル信号処理する信号処理部（１１４）と、水平シフトレジスタ部（１０３）および垂直シフトレジスタ部（１０４）を駆動するためのセンサ駆動パルス（１０８）やＡＦＥ部（１１２）を駆動するためのＡＦＥ（アナログフロントエンド）駆動パルス（１０９）および信号処理部（１１４）と同期をとるための同期パルス（１１０）を生成して出力するＴＧ部（１０７）から成る。

ＭＯＳ型イメージセンサ（１０１）に用いられる水平シフトレジスタ部（１０３）および垂直シフトレジスタ部（１０４）は、図２に示すようなＭＯＳのダイナミック回路（例えば、特許文献１を参照）により構成される。

図２は従来の固体撮像素子におけるシフトレジスタ回路の回路構成を示す回路図であり、４段構成のシフトレジスタ回路の例である。また、図２の点線部の１つがシフトレジスタ回路の１段分を表している。なお、図２を用いてＭＯＳダイナミック回路動作を説明するが、各駆動パルス信号は、図１のＴＧ部（１０７）から入力される。

シフトレジスタ転送パルス１：Ｖ１（２０２）が、図３のようにＨｉｇｈの時にスタートパルス：ＶＳＴ（２０１）がＨｉｇｈで入力される（図３の点線部３０１のタイミング）と、シフトレジスタ入力回路のトランジスタ（２０４）がオンしてブートストラップコンデンサ（２０５）に電荷が蓄積される。

次に、シフトレジスタ転送パルス１：Ｖ１（２０２）がＬｏｗになってシフトレジスタ転送パルス２：Ｖ２（２０３）がＨｉｇｈになる（図３の点線部３０２のタイミング）と、トランジスタ（２０４）がオフして、ブートストラップコンデンサ（２０５）に蓄積されていた電荷によって発生する電圧によりトランジスタ（２０６）がオンして、シフトレジスタ転送パルス２：Ｖ２（２０３）がシフトレジスタパルス１：ＶＳＯＵＴ１（２１２）として出力されると共に、トランジスタ（２０７）をオンするので、シフトレジスタ転送パルス２：Ｖ２（２０３）によってオンしている次段のシフトレジスタ入力回路のトランジスタ（２０８）を経由してブートストラップコンデンサ（２０９）に電荷が蓄積される。

同様に、シフトレジスタ転送パルス２：Ｖ２（２０３）がＬｏｗになる（図３の点線部３０３のタイミング）と、トランジスタ（２０８）がオフして、ブートストラップコンデンサ（２０９）に蓄積されていた電荷によってトランジスタ（２１０）がオンして、シフトレジスタ転送パルス１：Ｖ１（２０２）がシフトレジスタパルス２：ＶＳＯＵＴ２（２１３）として出力されると共に、トランジスタ（２１１）をオンするので、シフトレジスタ転送パルス１：Ｖ１（２０２）によってオンしているトランジスタ（２１６）を経由してブートストラップコンデンサ（２１７）に電荷が蓄積される。

また、ブートストラップコンデンサ（２０９）に蓄積されていた電荷は、シフトレジスタ転送パルス２：Ｖ２（２０３）によってオンしているトランジスタ（２０８）と、シフトレジスタパルス３：ＶＳＯＵＴ３（２１４）が出力される際にトランジスタ（２１５）とをオンすることによって、ＧＮＤに排出される。

図３のタイミングチャートに示すように、これらのシフト動作を繰り返すことによって、スタートパルス：ＶＳＴをシフトレジスタパルス１：ＶＳＯＵＴ１、シフトレジスタパルス２：ＶＳＯＵＴ２へとシフトして、ＭＯＳダイナミック回路（シフトレジスタ回路）では単位画素（行および列）を選択するパルスを生成することが可能となる。

しかし、ＭＯＳダイナミック回路（シフトレジスタ回路）では、単位画素を選択するパルス転送（シフト）を転送経路の途中で止めたり、転送経路の途中から開始したりする駆動パルス生成ができないため、画面走査を任意的な位置で停止したり、画面走査を任意的な位置から開始したりすることができない。

そこで、他の従来技術（例えば、特許文献２を参照）として、「シフトレジスタ方式」のＭＯＳ型イメージセンサでも、複数個の垂直シフトレジスタ部と複数個の水平シフトレジスタ部を用いることによって、画面の任意的な所で撮像を停止したり、画面の任意的な所から撮像を開始したりする取り組みも行われている。
特開２００３−１０１４０６号公報 特開２００５−３３３２６５号公報

しかしながら上記のような従来の「シフトレジスタ方式」のＭＯＳ型イメージセンサでは、複数個の垂直シフトレジスタ部と複数個の水平シフトレジスタ部を用いることが必要となり、すなわち、回路規模の増大につながり、「シフトレジスタ方式」のＭＯＳ型イメージセンサの最大の特徴である小型駆動回路による小型センサのメリットを活かせないという問題点がある。

また、カメラ付き携帯電話や医療用小型カメラや車載カメラ等のように、カメラシステムの小型化を求める市場に対し、回路規模増大によるセンサチップ面積の増加からカメラ形状の大型化につながり、さらにＭＯＳ型イメージセンサの画面走査駆動についても複雑になるという問題もある。

本発明は、上記従来の問題点を解決するもので、回路規模を増大させることなく、ＭＯＳ型イメージセンサの画面走査を任意の位置から開始および停止可能なダイナミック回路を実現し、ＭＯＳ型イメージセンサの画面上での画素状態を読み出す際の読み出し領域を任意に設定することができ、ＭＯＳ型イメージセンサに対する画素状態の読み出し領域についての自由度を増大することができる固体撮像素子およびそれを用いた撮像装置を提供する。

上記の課題を解決するために、本発明の請求項１に記載の固体撮像素子は、半導体基板に、入射光の輝度に応じて信号電荷を蓄積する画素セルが複数形成され、前記画素セルを走査する水平走査部および垂直走査部と、前記水平走査部および前記垂直走査部によって前記画素セルを走査した結果読み出された画像信号を出力する出力部とを具備した固体撮像素子であって、複数段回路からなるダイナミック回路にて構成され、その初段回路に入力される駆動スタートパルスの電圧を各段回路のブートストラップ用容量に蓄積し、その蓄積された前記駆動スタートパルスの電圧の後段回路への転送を繰り返して、前記各段回路から前記駆動スタートパルスに応じたシフトレジスタパルスを順次出力し、前記シフトレジスタパルスにより前記画素セルを走査するとともに、前記初段回路に入力される駆動スタートパルスが前記各段回路のブートストラップ用容量をリセットする回路に接続される信号伝送回路が、前記水平走査部または前記垂直走査部の片方に、あるいは前記水平走査部および前記垂直走査部の両方に用いられたことを特徴とする。

また、本発明の請求項２に記載の固体撮像素子は、半導体基板に、入射光の輝度に応じて信号電荷を蓄積する画素セルが複数形成され、前記画素セルを走査する水平走査部および垂直走査部と、前記水平走査部および前記垂直走査部によって前記画素セルを走査した結果読み出された画像信号を出力する出力部とを具備した固体撮像素子であって、複数段回路からなるダイナミック回路にて構成され、その初段回路に入力される駆動スタートパルスの電圧を各段回路のブートストラップ用容量に蓄積し、その蓄積された前記駆動スタートパルスの電圧の後段回路への転送を繰り返して、前記各段回路から前記駆動スタートパルスに応じたシフトレジスタパルスを順次出力し、前記シフトレジスタパルスにより前記画素セルを走査するとともに、前記初段回路に入力される駆動スタートパルスとは別のスタートパルスが前記各段回路の入力部に接続される信号伝送回路が、前記水平走査部または前記垂直走査部の片方に、あるいは前記水平走査部および前記垂直走査部の両方に用いられたことを特徴とする。

また、本発明の請求項３に記載の固体撮像素子は、半導体基板に、入射光の輝度に応じて信号電荷を蓄積する画素セルが複数形成され、前記画素セルを走査する水平走査部および垂直走査部と、前記水平走査部および前記垂直走査部によって前記画素セルを走査した結果読み出された画像信号を出力する出力部とを具備した固体撮像素子であって、複数段回路からなるダイナミック回路にて構成され、その初段回路に入力される駆動スタートパルスの電圧を各段回路のブートストラップ用容量に蓄積し、その蓄積された前記駆動スタートパルスの電圧の後段回路への転送を繰り返して、前記各段回路から前記駆動スタートパルスに応じたシフトレジスタパルスを順次出力し、前記シフトレジスタパルスにより前記画素セルを走査するとともに、前記初段回路に入力される駆動スタートパルスが前記各段回路のブートストラップ用容量をリセットする回路に接続され、かつ前記初段回路に入力される駆動スタートパルスとは別のスタートパルスが前記各段回路の入力部に接続される信号伝送回路が、前記水平走査部または前記垂直走査部の片方に、あるいは前記水平走査部および前記垂直走査部の両方に用いられたことを特徴とする。

また、本発明の請求項４に記載の固体撮像素子は、半導体基板に、入射光の輝度に応じて信号電荷を蓄積する画素セルが複数形成され、前記画素セルを走査する水平走査部および垂直走査部と、前記水平走査部および前記垂直走査部によって前記画素セルを走査した結果読み出された画像信号を出力する出力部とを具備した固体撮像素子であって、複数段回路からなるダイナミック回路にて構成され、その初段回路に入力される駆動スタートパルスの電圧を各段回路のブートストラップ用容量に蓄積し、その蓄積された前記駆動スタートパルスの電圧の後段回路への転送を繰り返して、前記各段回路から前記駆動スタートパルスに応じたシフトレジスタパルスを順次出力し、前記シフトレジスタパルスにより前記画素セルを走査するとともに、光の入射制御による光電効果によって、前記各段回路のブートストラップ用容量を個別にリセットする信号伝送回路が、前記水平走査部または前記垂直走査部の片方に、あるいは前記水平走査部および前記垂直走査部の両方に用いられたことを特徴とする。

また、本発明の請求項５に記載の固体撮像素子は、請求項１から請求項４のいずれかに記載の固体撮像素子であって、前記画素セルの非走査領域に対して一定時間毎に走査を実行することを特徴とする。

また、本発明の請求項６に記載の固体撮像素子は、請求項１から請求項４のいずれかに記載の固体撮像素子であって、前記画素セルの非走査領域に隣接する画素の輝度レベルを算出し、その算出値が予め設定された一定レベルに達した時に、前記画素セルの非走査領域の走査を実行するパルスを出力することを特徴とする。

また、本発明の請求項７に記載の固体撮像素子は、請求項５または請求項６記載の固体撮像素子であって、非走査領域を走査する指示を出すことを特徴とする。
また、本発明の請求項８に記載の固体撮像素子は、請求項１から請求項７のいずれかに記載の固体撮像素子であって、前記画素セルの走査領域が「偶数ライン×偶数画素」となるように、走査開始位置と走査終了位置を設定することを特徴とする。

また、本発明の請求項９に記載の撮像装置は、請求項１から請求項８のいずれかに記載の固体撮像素子を用いて構成された撮像装置であって、前記固体撮像素子に対して前記画素セルの走査を駆動制御するためのセンサ駆動パルスを出力し、前記センサ駆動パルスに従って前記固体撮像素子から出力されるセンサ出力に基づいて、前記画素セルの走査結果に対応する画像信号を出力する信号処理回路を有することを特徴とする。

以上のように本発明によれば、シフトレジスタ回路のスタートパルスを全シフトレジスタ回路のブートストラップコンデンサのリセット回路に接続し、シフトレジスタ回路のスタートパルスの周期を制御することによって、イメージセンサの走査終了位置を制御することができる。

そのため、回路規模を増大させることなく、ＭＯＳ型イメージセンサの画面走査を任意の位置から開始および停止可能なダイナミック回路を実現し、ＭＯＳ型イメージセンサの画面上での画素状態を読み出す際の読み出し領域を任意に設定することができ、ＭＯＳ型イメージセンサに対する画素状態の読み出し領域についての自由度を増大することができる。

また、シフトレジスタ回路を増加させることなく、画面の走査を任意の位置から開始および停止可能なダイナミック回路を用いたシフトレジスタ回路、および、そのシフトレジスタ回路を用いた「シフトレジスタ方式」のＭＯＳ型イメージセンサとカメラシステムを提供することが可能となり、必要な画像のみを任意に設定して読み出すことによって高フレームレートを実現し、読み出していない部分の信号処理を実施しないことによる低消費電力なカメラシステムの提供が可能となる。

また、カメラ付き携帯電話や医療用小型カメラや車載カメラ等のカメラシステムの小型化を求める市場に対し、最適なカメラシステムの提案が可能となる。

以下、本発明の実施の形態を示す固体撮像素子およびそれを用いた撮像装置について、図面を参照しながら具体的に説明する。
（基本構成１）
後述の実施の形態に示す本発明の固体撮像素子は、センサ部の走査を任意の位置で停止させる手段として、複数段回路で構成され、駆動スタートパルスの電圧を各段回路のブートストラップ用容量に蓄積し、後段の回路にその蓄積された駆動スタートパルス電圧の転送を繰り返すことによって、各段回路から駆動スタートパルスに従ったシフトレジスタパルスが順次出力されるシフトレジスタ回路（信号伝送回路）であって、初段回路に入力する駆動スタートパルスを各段回路のブートストラップ用容量をリセットする回路に接続していることを特徴とするＭＯＳダイナミック回路にて構成されているシフトレジスタ回路を用いる。

この構成により、初段回路に入力するシフトレジスタ回路の駆動スタートパルスを、センサ部の走査を停止させたい位置に応じて定期的に入力し、その駆動スタートパルスによって、ブートストラップコンデンサに蓄積された電荷をリセットする回路をオンして、ブートストラップコンデンサに蓄積された電荷を抜くことによって、シフトレジスタパルスを任意位置で停止させることが可能となる。
（基本構成２）
また、センサ部の走査を任意の位置から開始させる手段として、複数段回路で構成され、駆動スタートパルスの電圧を各段回路のブートストラップ用容量に蓄積し、後段の回路にその蓄積された駆動スタートパルス電圧の転送を繰り返すことによって、各段回路から駆動スタートパルスに従ったシフトレジスタパルスが順次出力されるシフトレジスタ回路（信号伝送回路）であって、駆動スタートパルスを各段回路の入力に接続していることを特徴とするＭＯＳダイナミック回路にて構成されているシフトレジスタ回路を用いる。

この構成により、初段回路に入力していた駆動スタートパルスを、センサ部の走査を開始させたい位置に応じた段数から入力することによって、シフトレジスタパルスを任意位置から開始させることが可能となる。
（基本構成３）
また、水平および垂直の走査を任意の位置で停止可能な固体撮像素子として、半導体基板に、入射光の輝度に応じて信号電荷を生成する光電変換部を持つ画素セルが複数形成された固体撮像素子であって、画素セルを走査する水平走査部および垂直走査部と、水平走査部および垂直走査部によって画素セルを走査した結果読み出された画像信号を出力する出力部を具備し、水平走査部および垂直走査部の両方に上記構成１のシフトレジスタ回路を用いる。

この構成により、順次出力されるシフトレジスタパルスによってセンサ部を走査する固体撮像素子を用いることによって、水平および垂直の走査を任意位置で停止させることが可能となる。
（基本構成４）
また、水平または垂直の走査を任意の位置で停止可能な固体撮像素子として、半導体基板に、入射光の輝度に応じて信号電荷を生成する光電変換部を持つ画素セルが複数形成された固体撮像素子であって、画素セルを走査する水平走査部および垂直走査部と、水平走査部および垂直走査部によって画素セルを走査した結果読み出された画像信号を出力する出力部を具備し、水平走査部または垂直走査部の片方に上記構成１のシフトレジスタ回路を用いる。

この構成により、順次出力されるシフトレジスタパルスによってセンサ部を走査する固体撮像素子を用いることによって、水平または垂直の走査を任意位置で停止させることが可能となる。
（基本構成５）
また、水平および垂直の走査を任意の位置から開始可能な固体撮像素子として、半導体基板に、入射光の輝度に応じて信号電荷を生成する光電変換部を持つ画素セルが複数形成された固体撮像素子であって、画素セルを走査する水平走査部および垂直走査部と、水平走査部および垂直走査部によって画素セルを走査した結果読み出された画像信号を出力する出力部を具備し、水平走査部および垂直走査部の両方に上記構成２のシフトレジスタ回路を用いる。

この構成により、順次出力されるシフトレジスタパルスによってセンサ部を走査する固体撮像素子を用いることによって、水平および垂直の走査を任意位置から開始させることが可能となる。
（基本構成６）
また、水平または垂直の走査を任意の位置から開始可能な固体撮像素子として、半導体基板に、入射光の輝度に応じて信号電荷を生成する光電変換部を持つ画素セルが複数形成された固体撮像素子であって、画素セルを走査する水平走査部および垂直走査部と、水平走査部および垂直走査部によって画素セルを走査した結果読み出された画像信号を出力する出力部を具備し、水平走査部または垂直走査部の片方に上記構成２のシフトレジスタ回路を用いる。

この構成により、順次出力されるシフトレジスタパルスによってセンサ部を走査する固体撮像素子を用いることによって、水平または垂直の走査を任意位置から開始させることが可能となる。
（基本構成７）
また、水平および垂直の走査位置を任意設定可能な固体撮像素子として、半導体基板に、入射光の輝度に応じて信号電荷を生成する光電変換部を持つ画素セルが複数形成された固体撮像素子であって、画素セルを走査する水平走査部および垂直走査部と、水平走査部および垂直走査部によって画素セルを走査した結果読み出された画像信号を出力する出力部を具備し、水平走査部および垂直走査部の両方に上記構成１のシフトレジスタ回路、あるいは水平走査部または垂直走査部の片方に上記構成２のシフトレジスタ回路を用いる。

この構成により、順次出力されるシフトレジスタパルスによってセンサ部を走査する場所を決定する固体撮像素子を用いることによって、水平および垂直の走査位置を任意に設定することが可能となる。
（基本構成８）
また、光入射によってセンサ部の走査を任意の位置で停止させる手段として、複数段回路で構成され、駆動スタートパルスの電圧を各段回路のブートストラップ用容量に蓄積し、後段の回路にその蓄積された駆動スタートパルス電圧の転送を繰り返すことによって、各段回路から駆動スタートパルスに従ったシフトレジスタパルスが順次出力されるシフトレジスタ回路（信号伝送回路）であって、光の入射制御による光電効果によって、各段回路のブートストラップ用容量を個別にリセットすることを特徴とするシフトレジスタ回路を用いる。

この構成により、シフトレジスタパルスを任意位置で停止させることが可能となる。
（基本構成９）
また、光入射により、水平および垂直の走査を任意の位置で停止可能な固体撮像素子として、半導体基板に、入射光の輝度に応じて信号電荷を生成する光電変換部を持つ画素セルが複数形成された固体撮像素子であって、画素セルを走査する水平走査部および垂直走査部と、水平走査部および垂直走査部によって画素セルを走査した結果読み出された画像信号を出力する出力部を具備し、水平走査部および垂直走査部の両方に上記構成８のシフトレジスタ回路を用いる。

この構成により、順次出力されるシフトレジスタパルスによってセンサ部を走査する場所を決定する固体撮像素子を用いることによって、水平および垂直の走査を任意位置で停止させることが可能となる。
（基本構成１０）
また、光入射により、水平または垂直の走査を任意の位置で停止可能な固体撮像素子として、半導体基板に、入射光の輝度に応じて信号電荷を生成する光電変換部を持つ画素セルが複数形成された固体撮像素子であって、画素セルを走査する水平走査部および垂直走査部と、水平走査部および垂直走査部によって画素セルを走査した結果読み出された画像信号を出力する出力部を具備し、水平走査部または垂直走査部の片方に上記構成８のシフトレジスタ回路を用いる。

この構成により、順次出力されるシフトレジスタパルスによってセンサ部を走査する場所を決定する固体撮像素子を用いることによって、水平または垂直の走査を任意位置で停止させることが可能となる。
（基本構成１１）
また、任意読出し可能なカメラ装置（撮像装置）として、上記構成３から上記構成７と、上記構成９から上記構成１０のいずれかの固体撮像素子の撮像部を走査する領域を設定し、固体撮像素子出力を信号処理する回路に対して、設定した走査部の画像領域のみ、同期信号を生成して出力することを特徴するタイミングジェネレータ回路、および非走査部の信号処理を実行しないことを特徴とする固体撮像素子出力を信号処理する回路、およびそれらを具備したカメラ装置を用いる。

この構成により、走査部以外の非走査部領域の信号処理を実行しないことにより、フレームレート向上および低消費電力化が可能となる。
（基本構成１２）
また、画面の走査部領域（撮像エリア）の設定手段として、上記構成７の固体撮像素子に対し、後段の信号処理回路で動き検出した結果によって、撮像部の走査領域を設定することを特徴とする上記構成１１のタイミングジェネレータ回路、および固体撮像素子出力を信号処理する回路、およびそれらを具備したカメラ装置を用いる。

この構成により、撮影している被写体が横方向に移動している可能性が高いと判断した場合は、画面縦方向の走査領域を狭めてフレームレートを向上させ、撮影している被写体が縦方向に移動している可能性が高いと判断した場合は、画面横方向の走査領域を狭めることによって、フレームレートを向上させることが可能となる。
（基本構成１３）
また、フォトダイオードをリセットする手段として、上記構成７の固体撮像素子に対し、撮像部の非走査領域を一定時間毎に走査を実行することを特徴とする上記構成１１のタイミングジェネレータ回路、および固体撮像素子出力を信号処理する回路、およびそれらを具備したカメラ装置を用いる。

この構成により、非走査部の画像領域に対し、一定時間毎に走査することによって、上記構成７の固体撮像素子の非走査部のフォトダイオードに蓄積された電荷をリセットすることが可能となる。
（基本構成１４）
また、走査画像をフォーマットする手段として、上記構成７の固体撮像素子に対し、撮像部の走査ライン（行）もしくは走査画素（列）がそれぞれ「偶数」となるように走査開始位置と走査終了位置を設定することを特徴とするタイミングジェネレータ回路、および固体撮像素子出力を信号処理する回路、およびそれらを具備したカメラ装置を用いる。

この構成により、色相のずれが発生しないようになる。
（基本構成１５）
また、フォトダイオードをオートリセットする手段として、上記構成７の固体撮像素子に対し、画素セルの非走査領域に隣接する画素の輝度レベルを算出し、その算出値が外部から設定した一定レベルに達した時に、画素セルの非走査領域の走査を実行するパルスを出力することを特徴とする上記構成１１のタイミングジェネレータ回路、および輝度レベルを積算する回路を含みタイミングジェネレータ回路に非走査領域を走査する指示を出す固体撮像素子出力を信号処理する回路、およびそれらを具備したカメラ装置を用いる。

この構成により、非走査部のフォトダイオードの電荷が設定した閾値以上になった場合に、非走査領域を走査することにより、リセット動作を自動的に実行することが可能になる。
（実施の形態１）
図４にＭＯＳ型イメージセンサに対して「画面の走査を任意位置で停止させるため」の「シフトレジスタ方式」のダイナミック回路（シフトレジスタ回路）を示す。なお、本構成例は、システム起動直後、最初にシフトレジスタ回路の駆動を開始する際の例である。すでに、シフトレジスタ回路を駆動させ、途中で画面走査を任意位置で停止する例は、実施の形態３に後述する。

図４の点線部の１つがシフトレジスタ回路の１段分を表しており、図４は４段構成のシフトレジスタ回路の例であるが、本発明のシフトレジスタ回路の段数は、これに拘束されるものではない。

スタートパルス：ＶＳＴ（４０１）を、配線（４２１）を通じて、ブートストラップコンデンサ（４０９）に貯まっている電荷をリセットする回路（トランジスタ（４１６））や、ブートストラップコンデンサ（４１８）に貯まっている電荷をリセットする回路（トランジスタ（４１９））などのブートストラップコンデンサの電荷をリセットする回路に接続する。それ以外の図４の構成は、図２の従来例と同様である。つまり、配線（４２１）以外は、従来の回路例から回路規模は増加しない。

図５に示したタイミングチャートのように、例えばスタートパルス：ＶＳＴ（４０１）を、シフトレジスタ転送パルス１：Ｖ１（４０２）やシフトレジスタ転送パルス２：Ｖ２（４０３）と同様の１周期毎に入力すると、ブートストラップコンデンサ（４１８）に蓄積された電荷が、シフトレジスタ転送パルス１：Ｖ１（４０２）とスタートパルス：ＶＳＴ（４０１）がＨｉｇｈになる度に、トランジスタ（４１７）とトランジスタ（４１９）のゲートがオンしてＧＮＤに排出されるため、シフトレジスタパルス３：ＶＳＯＵＴ３（４１４）は出力されず、シフトレジスタパルス１：ＶＳＯＵＴ１（４１２）とシフトレジスタパルス２：ＶＳＯＵＴ２（４１３）が出力され、それによって選択された２ラインが走査されて出力される。シフトレジスタ駆動パルス本数＝ｍ（整数）、シフトレジスタ転送パルスと同期したシフトレジスタ回路のスタートパルスの周期＝ｎ（ｎ≧１で整数）とすると、２ｎ＝ｍの関係が成り立つ。

以上のように、ブートストラップコンデンサの電荷をリセットする回路にスタートパルス：ＶＳＴ（４０１）を入力可能に配線して、走査を終えたいライン数に応じたスタートパルスを周期的に入力することによって、走査に用いるシフトレジスタ駆動パルスのみを出力できるので、画面の走査を任意位置で停止させることが可能となる。

図６に本シフトレジスタ回路を実装したイメージセンサを用いた画面走査イメージを示す。７０１は水平シフトレジスタ部（１０３）にのみ図４のシフトレジスタ回路を用いた例で、走査部（７０２）に対し、７０３で水平シフトレジスタ部（１０３）を停止するように、水平シフトレジスタ部（１０３）のスタートパルス（４０１）を周期的に入力した例であり、７０４は非走査領域となる。図１のＴＧ部（１０７）から映像同期信号として水平同期信号（７１４）、垂直同期信号（７１５）を出力することによって、後段の信号処理部（１１４）と同期をとることが可能となる。

７０５は垂直シフトレジスタ部（１０４）にのみ図４のシフトレジスタ回路を用いた例で、走査部（７０６）に対し、７０７で垂直シフトレジスタ部（１０４）を停止するように、垂直シフトレジスタ部（１０４）のスタートパルス（４０１）を周期的に入力した例であり、７０８は非走査領域となる。図１のＴＧ部（１０７）から映像同期信号として水平同期信号（７１６）、垂直同期信号（７１７）を出力することによって、後段の信号処理部（１１４）と同期をとることが可能となる。

７０９は水平シフトレジスタ部（１０３）および垂直シフトレジスタ部（１０４）に図４のシフトレジスタ回路を用いた例で、走査部（７１０）に対し、７１１で水平シフトレジスタ路（１０３）を停止するように、水平シフトレジスタ部（１０３）のスタートパルス（４０１）を周期的に入力し、７１２で垂直シフトレジスタ部（１０４）を停止するように、垂直シフトレジスタ部（１０４）のスタートパルス（４０１）を周期的に入力した例であり、７１３は非走査領域となる。

図１のＴＧ部（１０７）から映像同期信号として水平同期信号（７１８）、垂直同期信号（７１９）を出力することによって、後段の信号処理部（１１４）と同期をとることが可能となる。

図１に「ＭＯＳ型イメージセンサの構成」とカメラシステムの例を記載しているが、前記の水平シフトレジスタ部および垂直シフトレジスタ部は、図１において、水平シフトレジスタ部（１０３）および垂直シフトレジスタ部（１０４）であり、ＴＧ（タイミング生成）部（１０７）から図４のスタートパルス（４０１）やシフトレジスタ転送パルス１：Ｖ１（４０２）やシフトレジスタ転送パルス２：Ｖ２（４０３）が入力される。水平シフトレジスタ部（１０３）および垂直シフトレジスタ部（１０４）は、シフトレジスタパルス１：ＶＳＯＵＴ１（４１２）等の行（垂直シフトレジスタ部の場合）または列（水平シフトレジスタ部の場合）を選択するパルスを出力し、「選択された走査部のみ」を走査する。

図６の例で、７２０はＫ画素×Ｍラインの画像操作領域であり、７２１のように、Ｋ画素×Ｎラインの画像操作領域（Ｍ：Ｎ＝２：１）にすることによって、フレームレートは２倍にすることが可能となる。

従って、図６のように、非走査領域を設定することによって、フレームレートを可変可能となり、非走査領域を増やすことによって、フレームレートを向上することが可能となる。

この時、図１のタイミング生成部（１０７）は、センサ出力（１１１）をＣＤＳ（相関二重サンプリング）やＡ／Ｄ変換するＡＦＥ（アナログフロントエンド１１２）とＡＦＥ（１１２）の出力を信号処理する信号処理部（１１４）に対して、ＡＦＥ駆動パルス（１０９）と同期パルス（１１０）を、選択された走査部に合わせたパルスを出力することによって、出力する映像信号（１１５）の同期が取れるとともに、非走査領域となったエリアの部分の信号処理や走査を停止することによって、低消費電力化が図れる。

以上は、低消費電力で、必要な画像サイズを高速フレームで撮影が必要な医療用のカプセルカメラ等に有効な技術である。
（実施の形態２）
図７にＭＯＳ型イメージセンサに対して「画面の走査を任意位置から開始させるため」の「シフトレジスタ方式」のダイナミック回路を用いたシフトレジスタ回路を示す。なお、図７の点線部の１つがシフトレジスタ回路の１段分を表しており、図７は４段構成のシフトレジスタ回路の例であるが、本発明のシフトレジスタ回路の段数は、これに拘束されるものではない。

８０１から８２０は、図４の４０１から４２０と同じである。ＶＳＴ出力回路（８２１）から各段回路の各入力に、スタートパルス：ＶＳＴ（８２２）、（８２３）、（８２４）、（８２５）のそれぞれを入力可能とする。ＶＳＴ出力回路（８２１）は、走査をスタートさせたい行もしくは列のシフトレジスタ回路から、スタートパルス：ＶＳＴを入力する。

図８はスタートパルス：ＶＳＴ（８２３）を入力した例（タイミングチャート）である。入力されたスタートパルス：ＶＳＴ（８２３）は、シフトレジスタパルス２：ＶＳＯＵＴ２（８１３）、シフトレジスタパルス３：ＶＳＯＵＴ３（８１４）、シフトレジスタパルス４：ＶＳＯＵＴ４（８１５）と順次出力され、それによって選択された行もしくは列を走査する。また、スタートパルス：ＶＳＴ（８２２）が入力されないため、シフトレジスタパルス１：ＶＳＯＵＴ１（８１２）は出力されず、シフトレジスタパルス１：ＶＳＯＵＴ１（８１２）によって選択される行もしくは列は走査されない。

この際、図７でスタートパルス：ＶＳＴ（８２２）、（８２４）をシフトレジスタ回路に入力する場合は、トランジスタ（８０４）、（８１７）がオンしていないと入力されないため、シフトレジスタ転送パルス１：Ｖ１（８０２）がＨｉｇｈの時に、またスタートパルス：ＶＳＴ（８２３）、（８２５）をシフトレジスタ回路に入力する場合は、トランジスタ（８０８）、（８２６）がオンしていないと入力されないため、シフトレジスタ転送パルス２：Ｖ２（８０３）がＨｉｇｈの時に、スタートパルス：ＶＳＴをシフトレジスタ回路に入力する必要がある。図８に示すスタートパルス：ＶＳＴ（８２３）は、シフトレジスタ転送パルス２：Ｖ２（８０３）がＨｉｇｈの時に入力される例である。

以上のように、シフトレジスタ回路の各段回路にスタートパルス：ＶＳＴを入力可能に配線して、走査を開始したいライン数に応じた段数回路に対し、スタートパルスを周期的に入力することによって、「画面の走査を任意位置から開始させること」が可能となる。

シフトレジスタ駆動パルス本数＝ｍ（整数）、シフトレジスタ転送パルスと同期したシフトレジスタ回路のスタートパルスの周期＝ｎ（ｎ≧１で整数）とすると、２ｎ＝ｍの関係が成り立つ。

実施の形態１と同様に、図１に「ＭＯＳ型イメージセンサの構成」とカメラシステムの例を記載しているが、前記の水平シフトレジスタ部および垂直シフトレジスタ部は、図１において水平シフトレジスタ部（１０３）および垂直シフトレジスタ部（１０４）であり、ＴＧ（タイミング生成）部（１０７）から図８のスタートパルス（８２３〜８２５）やシフトレジスタ転送パルス１：Ｖ１（８０２）やシフトレジスタ転送パルス２：Ｖ２（８０３）が入力される。水平シフトレジスタ部（１０３）および垂直シフトレジスタ部（１０４）は、シフトレジスタパルス２：ＶＳＯＵＴ２（８１３）等の行（垂直シフトレジスタ部の場合）または列（水平シフトレジスタ部の場合）を選択するパルスを出力し、「選択された走査部のみ」を走査する。

図９（ｄ）の例において、１０２０はＫ画素×Ｍラインの画像操作領域であり、１０２１のようにＫ画素×Ｎラインの画像操作領域（Ｍ：Ｎ＝２：１）にすることによって、フレームレートは２倍にすることが可能となる。従って、図９（ｄ）のように、非走査領域を設定することによって、フレームレートを可変可能となり、非走査領域を増やすことによって、フレームレートを向上することが可能となる。

図９に本シフトレジスタ回路を実装したイメージセンサを用いた画面走査イメージを示す。１００１は水平シフトレジスタ部（１０３）にのみ図７のシフトレジスタ回路を用いた例で、走査部（１００２）に対し、１００３から水平シフトレジスタ部（１０３）による走査を開始するように、水平シフトレジスタ部（１０３）のスタートパルスを周期的に入力した例であり、１００４は非走査領域となる。図１のＴＧ部（１０７）から映像同期信号として、水平同期信号（１０１４）、垂直同期信号（１０１５）を出力することによって、後段の信号処理部（１１４）と同期をとることが可能となる。

１００７は垂直シフトレジスタ部（１０４）にのみ図７のシフトレジスタ回路を用いた例で、走査部（１００５）に対し、１００６から垂直シフトレジスタ部（１０４）による走査を開始するように、垂直シフトレジスタ部（１０４）のスタートパルスを周期的に入力した例であり、１００８は非走査領域となる。図１のＴＧ部（１０７）から映像同期信号として、水平同期信号（１０１６）、垂直同期信号（１０１７）を出力することによって、後段の信号処理部（１１４）と同期をとることが可能となる。

１０１０は水平シフトレジスタ部（１０３）および垂直シフトレジスタ部（１０４）に図７のシフトレジスタ回路を用いた例で、走査部（１０２２）に対し、１０１１から水平シフトレジスタ部（１０３）による走査を開始するように、水平シフトレジスタ部（１０３）のスタートパルスを周期的に入力し、１０１２から垂直シフトレジスタ部（１０４）による走査を開始するように、垂直シフトレジスタ部（１０４）のスタートパルスを周期的に入力した例であり、１００９は非走査領域となる。図１のＴＧ部（１０７）から映像同期信号として、水平同期信号（１０１８）、垂直同期信号（１０１９）を出力することによって、後段の信号処理部（１１４）と同期をとることが可能となる。

この時、図１のタイミング生成部（１０７）は、センサ出力（１１１）をＣＤＳ（相関二重サンプリング）やＡ／Ｄ変換するＡＦＥ（アナログフロントエンド）部（１１２）とＡＦＥ（１１２）の出力を信号処理する信号処理部（１１４）に対して、ＡＦＥ駆動パルス（１０９）と同期パルス（１１０）のように選択された走査部に合わせたパルスを出力することによって、出力する映像信号（１１５）の同期が取れるとともに、非走査領域となったエリア部分の信号処理や走査を停止することによって、低消費電力化が図れる。

これは、低消費電力で、必要な画像サイズを高速フレームで撮影が必要な医療用のカプセルカメラ等に有効な技術である。
（実施の形態３）
図１０にＭＯＳ型イメージセンサに対して「画面の走査を任意位置から開始させ、かつ任意位置で停止させるため」の「シフトレジスタ方式」のダイナミック回路を用いたシフトレジスタ回路を示す。実施の形態１のシフトレジスタ回路（図４）と実施の形態２のシフトレジスタ回路（図７）を混合したシフトレジスタ回路構成となる。

ＶＳＴ出力回路（１１２１）から、シフトレジスタ回路の各段（点線部）の入力部に、図１０のスタートパルス：ＶＳＴ（１１２２）、（１１２３）、（１１２４）、（１１２５）を入力可能とし、合わせて、配線（１１２７）を、シフトレジスタ回路の各段（点線部）のブートストラップコンデンサ（１１０９）、（１１１８）、（１１２８）の電荷をリセットするリセット回路（１１１６）、（１１１９）、（１１２０）に接続して、同スタートパルス：ＶＳＴにてリセット可能になるように構成する。ただし、この構成では、図１０に示すようなダイオード（１１２９）が必要となる。

例えば、このダイオード（１１２９）が無い状態で、シフトレジスタ転送パルス１：Ｖ１（１１０２）がＨｉｇｈの時にスタートパルス：ＶＳＴ（１１２２）が入力されると、スタートパルス：ＶＳＴ（１１２４）の配線経由およびトランジスタ（１１１７）経由で、ブートストラップコンデンサ（１１１８）にも電荷が蓄積され、次に、シフトレジスタ転送パルス２：Ｖ２（１１０３）がＨｉｇｈになった時に、シフトレジスタパルス１：ＶＳＯＵＴ１（１１１２）とシフトレジスタパルス３：ＶＳＯＵＴ３（１１１４）が同時に出力されてしまう。図示したようなダイオード（１１２９）は、各トランジスタ１個で形成可能であるので、回路規模増大にはならない。

図１１にスタートパルス：ＶＳＴ（１１２３）を、シフトレジスタ転送パルス１：Ｖ１（１１０２）やシフトレジスタ転送パルス２：Ｖ２（１１０３）と同様の１周期毎に入力し、２ラインのみ選択可能なタイミングチャートを示す。図１０のスタートパルス：ＶＳＴ（１１２２）が入力されないため、シフトレジスタパルス１：ＶＳＯＵＴ１（１１１２）は出力されず、またブートストラップコンデンサ（１１２８）のリセット回路（１１２０）にスタートパルス：ＶＳＴ（１１２３）が入力される度に、ブートストラップコンデンサ（１１２８）に蓄積された転送パルス容量がリセットされるので、シフトレジスタパルス４：ＶＳＯＵＴ４（１１１５）が出力されず、シフトレジスタパルス２：ＶＳＯＵＴ２（１１１３）とシフトレジスタパルス３：ＶＳＯＵＴ３（１１１４）のみ出力可能となるので、２ラインのみ選択可能となる。

ここでシフト動作の途中で走査停止位置を変更する場合を示す。
図１０で新たにスタートパルス：ＶＳＴ（１１２３）を入力する際、過去のシフト動作において、電荷が蓄積されているブートストラップコンデンサとしてブートストラップコンデンサ（１１２８）などの場合は、スタートパルス：ＶＳＴ（１１２３）を入力してもシフトレジスタ転送パルス２：Ｖ２（１１０３）がＨｉｇｈでないと、トランジスタ（１１２６）がオンにならないために、ブートストラップコンデンサ（１１２８）の電荷はリセットできずに任意位置での停止ができない。スタートパルス：ＶＳＴを入力するのがシフトレジスタ回路の偶数段目の場合、奇数段目がリセットできず、スタートパルス：ＶＳＴを入力するのがシフトレジスタ回路の奇数段目の場合、偶数段目がリセットができない。

そこで、図１７の周期（１８０３）のように、シフトレジスタ転送パルス１：Ｖ１（１２０２）とシフトレジスタ転送パルス２：Ｖ２（１２０３）が、それぞれＨｉｇｈ期間（１８０２）、（１８０１）にスタートパルス：ＶＳＴ（１２２３）を入力することによって、すべてのブートストラップコンデンサをリセットする。ただし、１８０４のように、この期間にシフトレジスタパルス２：ＶＳＯＵＴ２（１２１３）〜シフトレジスタパルス４：ＶＳＯＵＴ４（１２１５）は出力されない。

すべてのブートストラップコンデンサをリセットした後、１８０５のように、シフトレジスタ転送パルス２：Ｖ２（１２０３）がＨｉｇｈ期間にスタートパルス：ＶＳＴ（１２２３）を入力することによって、前例と同様のシフトレジスタパルス２：ＶＳＯＵＴ２（１２１３）とシフトレジスタパルス３：ＶＳＯＵＴ３（１２１４）のみ出力可能となるので、２ラインのみ選択可能となる。

図１２に本シフトレジスタ回路（図１０）を実装したイメージセンサを用いた画面走査イメージを示す。
１３０１は水平シフトレジスタ部（１０３）にのみ図１０のシフトレジスタ回路を用いた例で、走査部（１３０２）に対し、１３０３から水平シフトレジスタ部（１０３）による走査を開始し、１３０５で水平シフトレジスタ部（１０３）による走査を停止終了するように、水平シフトレジスタ部（１０３）のスタートパルスを周期的に入力した例である。１３０２が走査領域であり、１３０４は非走査領域（左右）となる。

映像同期信号として、水平同期信号（１３０６）、垂直同期信号（１３０７）を出力することによって、後段の信号処理部（１１４）と同期をとることが可能となる。また、縦長の液晶に表示する携帯電話カメラのように、通常の画像サイズよりも横方向の画像領域が不要なシステムに有効である。

同様に、１３０８は垂直シフトレジスタ部（１０４）にのみ図１０のシフトレジスタ回路を用いた例で、走査部（１３０９）に対し、１３１０から垂直シフトレジスタ部による走査を開始し、１３１２で垂直シフトレジスタ部による走査を停止終了するように、垂直シフトレジスタ部（１０４）のスタートパルスを周期的に入力した例である。１３０９が走査領域であり、１３１１は非走査領域（上下）となる。

映像同期信号として、水平同期信号（１３１３）、垂直同期信号（１３１４）を出力することによって、後段の信号処理部（１１４）と同期をとることが可能となる。また、後方監視用車載カメラのように、通常の画像サイズよりも縦方向の画像領域が不要なカメラシステムに有効である。

同様に、１３１５は水平シフトレジスタ部（１０３）および垂直シフトレジスタ部（１０４）に図１０のシフトレジスタ回路を用いた例で、走査部（１３２５）に対し、１３１９から垂直シフトレジスタ部（１０４）による走査を開始し、１３２２で垂直シフトレジスタ部（１０４）による走査を停止終了するように、垂直シフトレジスタ部（１０４）のスタートパルスを周期的に入力し、１３１６から水平シフトレジスタ部（１０３）による走査を開始し、１３１８で水平シフトレジスタ部（１０３）による走査を停止終了するように、水平シフトレジスタ部（１０３）のスタートパルスを周期的に入力した例である。１３２５が走査領域であり、１３１７は非走査領域（上下左右）となる。

映像同期信号として、水平同期信号（１３２３）、垂直同期信号（１３２４）を出力することによって、後段の信号処理部（１１４）と同期をとることが可能となる。また、医療用のカプセルカメラのように、撮影箇所によっては通常の画像サイズより画像領域が不要でフレームレートを必要とするカメラシステムに有効である。
（実施の形態４）
図１３に光の入射によってＭＯＳ型イメージセンサに対して「画面の走査を任意位置で停止させるため」のシフトレジスタ回路を備えた「シフトレジスタ方式」の固体撮像素子およびその固体撮像素子を用いたカメラシステムの構成例を示す。

シフトレジスタパルス２：ＶＳＯＵＴ２（１４１３）以降のシフトレジスタパルス３：ＶＳＯＵＴ３（１４１４）、シフトレジスタパルス４：ＶＳＯＵＴ４（１４２３）を出力せずに、シフトレジスタパルス２：ＶＳＯＵＴ２（１４１３）によって選択された領域までセンサ部（１０２）を走査する例である。

１４１８、１４１９、１４２０はシフトレジスタ回路の各段回路の入力トランジスタ（１４０４）、（１４０８）、（１４１６）に対して光を入射するか遮光するかを選択する入射光選択部分で、入射部（１４２０）はトランジスタ（１４１６）に対して光（１４２２）の入射を許可しており、その他の遮光部（１４１９など）は光（１４２４）を遮光している状態とする。

シフトレジスタ回路の入力トランジスタ（１４１６）に、ある一定光量の光（１４２２）が入射すると、入力トランジスタ（１４１６）のＰＮジャンクションで光電効果が起こり、発生した電子（１４２５）によって、ブートストラップコンデンサ（１４１７）に蓄積される電荷が減少し、トランジスタ（１４２６）がオンできなくなり、シフトレジスタパルス３：ＶＳＯＵＴ３（１４１４）は出力されない。また、ブートストラップコンデンサ（１４１７）に蓄積される電荷が減少することによって、トランジスタ（１４２８）もオンしなくなるので、ブートストラップコンデンサ（１４２７）へも電荷の転送が不可能となり、シフトレジスタパルス３：ＶＳＯＵＴ３（１４１４）以降のシフトレジスタパルス４：ＶＳＯＵＴ４（１４２３）等のシフトレジスタパルス出力も停止する。

なお、シフトレジスタ回路の入力トランジスタに対する光入射のオン／オフを電気的制御によって、プログラマブルに決定してもよいし、入射光選択部分（１４１８）、（１４１９）、（１４２０）等は、固体撮像素子上で製造時に遮光する／しないをマスクパターンによって固定してもよい。

これにより、シフトレジスタ回路の回路規模を増加させることなく、光の入射を制御することによって、センサ部に対して水平と垂直の走査を任意位置で停止可能にすることができる。

実施の形態１から３のように、図１のタイミング生成部（１０７）は、センサ出力（１１１）をＣＤＳ（相関二重サンプリング）やＡ／Ｄ変換するＡＦＥ（アナログフロントエンド）部（１１２）と、ＡＦＥ部（１１２）の出力（１１３）を信号処理する信号処理部（１１４）とに対して、ＡＦＥ駆動パルス（１０９）とセンサ部（１０２）上で選択された走査部に合わせた同期パルス（１１０）とを出力することによって、出力する映像信号（１１５）の同期が取れるとともに、非走査領域となったエリアの部分の信号処理や走査を停止することによって、カメラシステム全体での低消費電力化が図れる。
（実施の形態５）
図１４に「シフトレジスタ方式」のＭＯＳ型イメージセンサを用いたカメラシステムの動作例の説明図を示す。ここでは、図１４と図１を用いて、上記カメラシステムにおいて、画像に対する動き検出によって画面の走査領域を制御することによって、フレームレートを向上させる例を説明する。

図１４（ａ）の画面（１５０１）において、被写体（１５０５）の動きベクトル（１５０２）が横方向（矢印方向）に動いている場合に、その動きが図１（「シフトレジスタ方式」のＭＯＳ型イメージセンサを用いたカメラシステム）の信号処理部（１１４）で検出された場合、ＴＧ部（１０７）は固体撮像素子（１０１）に対してセンサ駆動パルス（１０８）を出力し、固体撮像素子（１０１）内で、垂直シフトレジスタ部（１０４）（実施の形態３で説明）を用いて、図１４の画面（１５０３）のように画面の上下に非走査部（１５０４）を設けて、走査領域を小さくすることにより、フレームレートを向上させることが可能となる。

また、図１４（ｂ）の画面（１５０６）において、被写体（１５０８）の動きベクトル（１５０７）が縦方向（矢印方向）に動いている場合に、その動きが図１の信号処理部（１１４）で検出された場合、ＴＧ部（１０７）は固体撮像素子（１０１）に対してセンサ駆動パルス（１０８）を出力し、固体撮像素子（１０１）内で、水平シフトレジスタ部（１０３）（実施の形態３で説明）を用いて、図１４の画面（１５０９）のように画面の左右に非走査部（１５１０）を設けて、走査領域を小さくすることにより、フレームレートを向上させることが可能となる。

例えば近年、１セグに対応したカメラ付き携帯電話などがあり、ＭＰＥＧ−４などの動画符号化信号処理が可能なチップの搭載が増加してきている。その動画符号化処理チップから動き検出した情報を信号処理部（１１４）経由で、ＴＧ部（１０７）に走査領域を決定する情報として与えても良い。

備え付けの監視カメラ（セキュリティーカメラ）や車室内に取り付ける車載カメラの場合は、被写体の動きがある同一方向に限定されることが多い。被写体の動き検出を行って、被写体に対する撮像領域を絞り込むことによって、フレームレートを向上することが可能となる。
（実施の形態６）
次に、図１５を用いて、数フレーム毎に１回非走査部を走査することにより、固体撮像素子のセンサ部（１０２）における各単位画素を形成するフォトダイオードにおいて、その非走査期間に蓄積された電荷をリセットする例を説明する。

図１５は本実施の形態６の固体撮像素子およびそれを用いた撮像装置において３フレームに１回非走査部の走査を行う場合の走査範囲例の説明図である。なおここでは、３フレームに１回全画面を走査する例を示すが、本発明はその周期に限定されないものとする。

図１５の画面（１６０１）から（１６０５）は被写体（１６０６）を順次に撮影した画像フレームであり、画面（１６０２）と（１６０３）のフレームにおいて画面領域（１６０７）、（１６０９）は非走査部とする。

固体撮像素子の走査部は、シフトレジスタ回路の駆動によって、そのフォトダイオードに蓄積された電荷が読み出されるが、非走査部は読み出されないだけでフォトダイオードに電荷が蓄積し続けることになるので、フレーム（１６１１）のように、非走査領域（１６１０）のフォトダイオードに蓄積された電荷が、走査部の領域（１６０８）に漏れ出すことがある。

図１の「シフトレジスタ方式」のＭＯＳ型イメージセンサを用いたカメラシステムにおいて、ＴＧ部（１０７）は固体撮像素子（１０１）に対してセンサ駆動パルス（１０８）を出力し、固体撮像素子（１０１）内の水平シフトレジスタ部（１０３）および垂直シフトレジスタ部（１０４）（ともに実施の形態３で説明）を用いて、画面（１６０４）のように、所定のある規定フレーム毎（例えば、３フレーム毎）に１回の割合で全画素を走査するようにして、前のフレームで非走査部であった画素を読み出すことによって、そのフォトダイオードに蓄積された電荷をリセットする。

このように読み出しても、同期パルスを出力せず、かつ信号処理部（１１４）で処理を実行せずに、画面（１６０４）における同期パルスの有効期間を、例えば画面（１６０３）の期間（１６１３）と同じ幅にすれば、出力信号（１１５）は、非走査部を含んだフレームと画像サイズは変わらないので、図１の信号処理部（１１４）の消費電力は増加しないことになる。つまり、領域（１６１２）に対して固体撮像素子（１０１）から読み出すが、信号処理を実行しない「元リセット領域」を表す。

また、非走査領域の隣接画素の輝度レベルを算出して外部からユーザーが設定可能な閾値と比較する回路を、図１の信号処理部（１１４）に設け、非走査領域の隣接画素の輝度レベルが設定した閾値を超えた場合は、非走査領域のフォトダイオードの電荷が溢れていると判断し、非走査領域を走査してリセットする動作を実行することも可能である。

なお、前記のように一定期間毎に非走査領域を走査する方式だと、急に強い光量が入射した場合などには、一定時間が経たないと対応できない。
（実施の形態７）
次に、図１６を用いて、センサ部（１０２）に対する走査開始から走査終了までのライン数および画素数について説明する。

図１６に本実施の形態７の固体撮像素子およびそれを用いた撮像装置におけるライン数および画素数の図を示す。１７０１は図１の固体撮像素子（１０１）においてベイヤー配列であるセンサ部（１０２）上で４ライン×８画素の領域を走査した例であり、信号処理部（１１４）によって、Ｒ（赤）・Ｇ（緑）・Ｂ（青）の各画素に対して、不足している画素情報について補間アルゴリズムに則って画像処理を行う。通常、固体撮像素子の画素配列は、偶数ライン×偶数画素の構成になっており、補間アルゴリズムは各社一定の法則に則って画像処理が実行される。

図１６の１７０２のように、走査開始ラインが通常の場合（１７０１）よりも１ライン遅く開始して、走査するライン数が奇数ライン（例では、３ライン）になる場合や、１７０３のように、走査開始する画素が通常の場合（１７０１）よりも１画素遅く開始して、走査する画素数が奇数（例では、７画素）になる場合は、図１の信号処理部（１１４）が、１７０１のようなパターンで固体撮像素子（１０１）からセンサ出力（１１１）が出力されて来ると想定して補間アルゴリズムが形成されている場合、信号処理部（１１４）で補間処理がずれる可能性がある。特に図１の信号処理部（１１４）が別チップでフレキシブルな補間処理に対応していない場合は、処理ができない。

従って、実施の形態１から５において、図１のＴＧ部（１０７）からセンサ駆動パルス（１０８）を出力し、走査開始位置および走査終了位置を設定する場合、偶数ライン×偶数画素の構成になるようにすることが望ましい。

本発明の固体撮像素子およびそれを用いた撮像装置は、回路規模を増大させることなく、ＭＯＳ型イメージセンサの画面走査を任意の位置から開始および停止可能なダイナミック回路を実現し、ＭＯＳ型イメージセンサの画面上での画素状態を読み出す際の読み出し領域を任意に設定することができ、ＭＯＳ型イメージセンサに対する画素状態の読み出し領域についての自由度を増大することができるもので、ＤＳＣ（デジタルスチルカメラ）やカメラ付き携帯電話などのモバイルカメラシステム、車載カメラやネットワークカメラなどのセキュリティーカメラ、医療用のカプセルカメラなど、小型でかつ低消費電力で高フレームレートが必要なカメラシステムに有効である。

従来の固体撮像素子およびそれを用いた撮像装置の構成を示すブロック図 同従来例の固体撮像素子におけるシフトレジスタ回路の回路構成を示す回路図 同従来例の固体撮像素子におけるシフトレジスタ回路の動作を示す各部波形図 本発明の実施の形態１の固体撮像素子およびそれを用いた撮像装置においてダイナミック回路の構成例１を用いたシフトレジスタ回路の回路構成を示す回路図 図４のシフトレジスタ回路（実施の形態１）の動作を示す各部波形図 図４のシフトレジスタ回路（実施の形態１）の動作を示す出力画像イメージ 本発明の実施の形態２の固体撮像素子およびそれを用いた撮像装置においてダイナミック回路の構成例２を用いたシフトレジスタ回路の回路構成を示す回路図 図７のシフトレジスタ回路（実施の形態２）の動作を示す各部波形図 図７のシフトレジスタ回路（実施の形態２）の動作を示す出力画像イメージ 本発明の実施の形態３の固体撮像素子およびそれを用いた撮像装置においてダイナミック回路の構成例３を用いたシフトレジスタ回路の回路構成を示す回路図 図１０のシフトレジスタ回路（実施の形態３）の動作を示す各部波形１図 図１０のシフトレジスタ回路（実施の形態３）の動作を示す出力画像イメージ 本発明の実施の形態４の固体撮像素子およびそれを用いた撮像装置においてダイナミック回路の構成例４を用いたシフトレジスタ回路の回路構成を示す回路図および動作を示す各部波形図 本発明の実施の形態５の固体撮像素子およびそれを用いた撮像装置における動き検出による走査範囲例の説明図 本発明の実施の形態６の固体撮像素子およびそれを用いた撮像装置において３フレームに１回非走査部の走査を行う場合の走査範囲例の説明図 本発明の実施の形態７の固体撮像素子およびそれを用いた撮像装置におけるライン数および画素数の説明図 図１０のシフトレジスタ回路（実施の形態３）の動作を示す各部波形２図

符号の説明

１０１ 固体撮像素子（ＭＯＳ型イメージセンサ）
１０２ センサ部
１０３ 水平シフトレジスタ部
１０４ 垂直シフトレジスタ部
１０５ ノイズキャンセラ部
１０６ ＡＭＰ部（出力部）
１０７ ＴＧ（タイミング生成）部
１０８ （シフトレジスタ方式のＭＯＳ型イメージセンサの）センサ駆動パルス
１０９ ＡＦＥ（アナログフロントエンド）駆動パルス
１１０ 同期パルス
１１１ （シフトレジスタ方式のＭＯＳ型イメージセンサの）センサ出力
１１２ ＡＦＥ（アナログフロントエンド）部
１１３ （ＡＦＥ部の）出力
１１４ 信号処理部
１１５ （信号処理部の）出力
１１６ 信号処理回路
２０１ （シフトレジスタ回路の）スタートパルス：ＶＳＴ
２０２ シフトレジスタ転送パルス１：Ｖ１
２０３ シフトレジスタ転送パルス２：Ｖ２
２０４、２０８、２１６ シフトレジスタ入力回路
２０５、２０９、２１７ ブートストラップコンデンサ
２０６、２１０ トランジスタＡ
２０７、２１１ トランジスタＢ
２１２ シフトレジスタパルス１：ＶＳＯＵＴ１
２１３ シフトレジスタパルス２：ＶＳＯＵＴ２
２１４ シフトレジスタパルス３：ＶＳＯＵＴ３
２１５ ブートストラップコンデンサのリセット回路
４０１ （シフトレジスタ回路の）スタートパルス：ＶＳＴ
４０２ シフトレジスタ転送パルス１：Ｖ１
４０３ シフトレジスタ転送パルス２：Ｖ２
４０４、４０８、４１７ シフトレジスタ入力回路
４０５、４０９、４１８ ブートストラップコンデンサ
４０６、４１０ トランジスタＡ
４０７、４１１ トランジスタＢ
４１２ シフトレジスタパルス１：ＶＳＯＵＴ１
４１３ シフトレジスタパルス２：ＶＳＯＵＴ２
４１４ シフトレジスタパルス３：ＶＳＯＵＴ３
４１５ シフトレジスタパルス４：ＶＳＯＵＴ４
４１６、４１９、４２０ ブートストラップコンデンサのリセット回路
４２１ （ブートストラップコンデンサのリセット回路にシフトレジスタ回路のスタートパルス：ＶＳＴを接続する）配線
７０１ （図４のシフトレジスタ回路を水平シフトレジスタ部に用いた場合の）走査イメージ
７０２、７０６、７１０ 走査部
７０３、７１１ 水平走査停止位置
７０４、７０８、７１３ 非走査部
７０５ （図４のシフトレジスタ回路を垂直シフトレジスタ部に用いた場合の）走査イメージ
７０７、７１２ 垂直走査停止位置
７０９ （図４のシフトレジスタ回路を水平と垂直シフトレジスタ部に用いた場合の）走査イメージ
７１４、７１６、７１８ 水平同期信号
７１５、７１７、７１９ 垂直同期信号
７２０ （Ｍライン×Ｋ画素の）走査領域
７２１ （Ｍ：Ｎ＝２：１の場合のＮライン×Ｋ画素の）走査領域
８０１、８２２、８２３、８２４、８２５ （シフトレジスタ回路の）スタートパルス：ＶＳＴ
８０２ シフトレジスタ転送パルス１：Ｖ１
８０３ シフトレジスタ転送パルス２：Ｖ２
８０４、８０８、８１７、８２６ シフトレジスタ入力回路
８０５、８０９、８１８ ブートストラップコンデンサ
８０６、８１０ トランジスタＡ
８０７、８１１ トランジスタＢ
８１２ シフトレジスタパルス１：ＶＳＯＵＴ１
８１３ シフトレジスタパルス２：ＶＳＯＵＴ２
８１４ シフトレジスタパルス３：ＶＳＯＵＴ３
８１５ シフトレジスタパルス４：ＶＳＯＵＴ４
８１６、８１９、８２０ ブートストラップコンデンサのリセット回路
８２１ ＶＳＴ出力回路
１００１ （図７のシフトレジスタ回路を水平シフトレジスタ部に用いた場合の）走査イメージ
１００２、１００５、１０２２ 走査部
１００３、１０１１ 水平走査開始位置
１００４、１００８、１００９ 非走査部
１００７ （図７のシフトレジスタ回路を垂直シフトレジスタ部に用いた場合の）走査イメージ
１００６、１０１２ 垂直走査開始位置
１０１０ （図７のシフトレジスタ回路を水平と垂直シフトレジスタ部に用いた場合の）走査イメージ
１０１４、１０１６、１０１８ 水平同期信号
１０１５、１０１７、１０１９ 垂直同期信号
１０２０ （Ｍライン×Ｋ画素の）走査領域
１０２１ （Ｍ：Ｎ＝２：１の場合のＮライン×Ｋ画素の）走査領域
１１０１、１１２２、１１２３、１１２４、１１２５ （シフトレジスタ回路の）スタートパルス：ＶＳＴ
１１０２ シフトレジスタ転送パルス１：Ｖ１
１１０３ シフトレジスタ転送パルス２：Ｖ２
１１０４、１１０８、１１１７、１１２６ シフトレジスタ入力回路
１１０５、１１０９、１１１８、１１２８ ブートストラップコンデンサ
１１０６、１１１０ トランジスタＡ
１１０７、１１１１ トランジスタＢ
１１１２ シフトレジスタパルス１：ＶＳＯＵＴ１
１１１３ シフトレジスタパルス２：ＶＳＯＵＴ２
１１１４ シフトレジスタパルス３：ＶＳＯＵＴ３
１１１５ シフトレジスタパルス４：ＶＳＯＵＴ４
１１１６、１１１９、１１２０ ブートストラップコンデンサのリセット回路
１１２１ ＶＳＴ出力回路
１１２７ （ブートストラップコンデンサのリセット回路の全てに入力されるシフトレジスタ回路のスタートパルス：ＶＳＴを接続する）配線
１１２９ ダイオード
１３０１ （図１０のシフトレジスタ回路を水平シフトレジスタ部に用いた場合の）走査イメージ
１３０２、１３０９、１３２５ 走査部
１３０３、１３１６ 水平走査開始位置
１３０５、１３１８ 水平走査終了位置
１３０４、１３１１、１３１７ 非走査部
１３０８ （図１０のシフトレジスタ回路を垂直シフトレジスタ部に用いた場合の）走査イメージ
１３１０、１３１９ 垂直走査開始位置
１３１２、１３２２ 垂直走査終了位置
１３１５ （図１０のシフトレジスタ回路を水平と垂直シフトレジスタ部に用いた場合の）走査イメージ
１３０６、１３１３、１３２３ 水平同期信号
１３０７、１３１４、１３２４ 垂直同期信号
１４０１ （シフトレジスタ回路の）スタートパルス：ＶＳＴ
１４０２ シフトレジスタ転送パルス１：Ｖ１
１４０３ シフトレジスタ転送パルス２：Ｖ２
１４０４、１４０８、１４１６ シフトレジスタ入力回路
１４０５、１４０９、１４１７、１４２７ ブートストラップコンデンサ
１４０６、１４１０、１４２６ トランジスタＡ
１４０７、１４１１、１４２８ トランジスタＢ
１４１２ シフトレジスタパルス１：ＶＳＯＵＴ１
１４１３ シフトレジスタパルス２：ＶＳＯＵＴ２
１４１４ シフトレジスタパルス３：ＶＳＯＵＴ３
１４２３ シフトレジスタパルス４：ＶＳＯＵＴ４
１４１５ ブートストラップコンデンサのリセット回路
１４１８、１４１９、１４２１ 遮光部
１４２０ 入射部
１４２２、１４２４ 入射光
１４２５ 光電効果で発生した電子
１５０１、１５０６ （動き検出対象の）フレーム
１５０２ （検出された水平方向に移動する）動きベクトル
１５０３ （垂直方向の走査範囲を少なくした）フレーム
１５０４、１５１０ 非走査部
１５０５ （水平方向に移動する）被写体
１５０７ （検出された垂直方向に移動する）動きベクトル
１５０８ （垂直方向に移動する）被写体
１５０９ （水平方向の走査範囲を少なくした）フレーム
１６０１ （全領域を走査領域とする）フレーム１
１６０２ （非走査領域がある）フレーム２
１６０３ （非走査領域がある）フレーム３
１６０４ （全領域を走査領域とする）フレーム４
１６０５ （フレーム１が最も時間的に過去とする非走査領域がある）フレーム５
１６０６ 被写体
１６０７、１６０９、１６１０ 非走査部
１６０８ （非走査部のフォトダイオードから漏れ込んだ）領域
１６１１ （漏れ込みがある）フレーム
１７０１ （偶数ライン（４ライン）×偶数画素（８画素）の）フレーム
１７０２ （奇数ライン（３ライン）×偶数画素（８画素）の）フレーム
１７０３ （偶数ライン（４ライン）×奇数画素（７画素）の）フレーム

Claims (9)

1. 半導体基板に、入射光の輝度に応じて信号電荷を蓄積する画素セルが複数形成され、前記画素セルを走査する水平走査部および垂直走査部と、前記水平走査部および前記垂直走査部によって前記画素セルを走査した結果読み出された画像信号を出力する出力部とを具備した固体撮像素子であって、
   複数段回路からなるダイナミック回路にて構成され、その初段回路に入力される駆動スタートパルスの電圧を各段回路のブートストラップ用容量に蓄積し、その蓄積された前記駆動スタートパルスの電圧の後段回路への転送を繰り返して、前記各段回路から前記駆動スタートパルスに応じたシフトレジスタパルスを順次出力し、前記シフトレジスタパルスにより前記画素セルを走査するとともに、前記初段回路に入力される駆動スタートパルスが前記各段回路のブートストラップ用容量をリセットする回路に接続される信号伝送回路が、
   前記水平走査部または前記垂直走査部の片方に、あるいは前記水平走査部および前記垂直走査部の両方に用いられた
   ことを特徴とする固体撮像素子。
2. 半導体基板に、入射光の輝度に応じて信号電荷を蓄積する画素セルが複数形成され、前記画素セルを走査する水平走査部および垂直走査部と、前記水平走査部および前記垂直走査部によって前記画素セルを走査した結果読み出された画像信号を出力する出力部とを具備した固体撮像素子であって、
   複数段回路からなるダイナミック回路にて構成され、その初段回路に入力される駆動スタートパルスの電圧を各段回路のブートストラップ用容量に蓄積し、その蓄積された前記駆動スタートパルスの電圧の後段回路への転送を繰り返して、前記各段回路から前記駆動スタートパルスに応じたシフトレジスタパルスを順次出力し、前記シフトレジスタパルスにより前記画素セルを走査するとともに、前記初段回路に入力される駆動スタートパルスとは別のスタートパルスが前記各段回路の入力部に接続される信号伝送回路が、
   前記水平走査部または前記垂直走査部の片方に、あるいは前記水平走査部および前記垂直走査部の両方に用いられた
   ことを特徴とする固体撮像素子。
3. 半導体基板に、入射光の輝度に応じて信号電荷を蓄積する画素セルが複数形成され、前記画素セルを走査する水平走査部および垂直走査部と、前記水平走査部および前記垂直走査部によって前記画素セルを走査した結果読み出された画像信号を出力する出力部とを具備した固体撮像素子であって、
   複数段回路からなるダイナミック回路にて構成され、その初段回路に入力される駆動スタートパルスの電圧を各段回路のブートストラップ用容量に蓄積し、その蓄積された前記駆動スタートパルスの電圧の後段回路への転送を繰り返して、前記各段回路から前記駆動スタートパルスに応じたシフトレジスタパルスを順次出力し、前記シフトレジスタパルスにより前記画素セルを走査するとともに、前記初段回路に入力される駆動スタートパルスが前記各段回路のブートストラップ用容量をリセットする回路に接続され、かつ前記初段回路に入力される駆動スタートパルスとは別のスタートパルスが前記各段回路の入力部に接続される信号伝送回路が、
   前記水平走査部または前記垂直走査部の片方に、あるいは前記水平走査部および前記垂直走査部の両方に用いられた
   ことを特徴とする固体撮像素子。
4. 半導体基板に、入射光の輝度に応じて信号電荷を蓄積する画素セルが複数形成され、前記画素セルを走査する水平走査部および垂直走査部と、前記水平走査部および前記垂直走査部によって前記画素セルを走査した結果読み出された画像信号を出力する出力部とを具備した固体撮像素子であって、
   複数段回路からなるダイナミック回路にて構成され、その初段回路に入力される駆動スタートパルスの電圧を各段回路のブートストラップ用容量に蓄積し、その蓄積された前記駆動スタートパルスの電圧の後段回路への転送を繰り返して、前記各段回路から前記駆動スタートパルスに応じたシフトレジスタパルスを順次出力し、前記シフトレジスタパルスにより前記画素セルを走査するとともに、光の入射制御による光電効果によって、前記各段回路のブートストラップ用容量を個別にリセットする信号伝送回路が、
   前記水平走査部または前記垂直走査部の片方に、あるいは前記水平走査部および前記垂直走査部の両方に用いられた
   ことを特徴とする固体撮像素子。
5. 前記画素セルの非走査領域に対して一定時間毎に走査を実行することを特徴とする請求項１から請求項４のいずれかに記載の固体撮像素子。
6. 前記画素セルの非走査領域に隣接する画素の輝度レベルを算出し、その算出値が予め設定された一定レベルに達した時に、前記画素セルの非走査領域の走査を実行するパルスを出力することを特徴とする請求項１から請求項４のいずれかに記載の固体撮像素子。
7. 非走査領域を走査する指示を出すことを特徴とする請求項５または請求項６記載の固体撮像素子。
8. 前記画素セルの走査領域が「偶数ライン×偶数画素」となるように、走査開始位置と走査終了位置を設定することを特徴とする請求項１から請求項７のいずれかに記載の固体撮像素子。
9. 請求項１から請求項８のいずれかに記載の固体撮像素子を用いて構成された撮像装置であって、
   前記固体撮像素子に対して前記画素セルの走査を駆動制御するためのセンサ駆動パルスを出力し、前記センサ駆動パルスに従って前記固体撮像素子から出力されるセンサ出力に基づいて、前記画素セルの走査結果に対応する画像信号を出力する信号処理回路を有する
   ことを特徴とする撮像装置。

Images