JP2008130075A - メモリカードパッケージ構造、及び、その製作方法 - Google Patents

Abstract

【課題】メモリカードパッケージ構造、及び、その製作方法を提供する。
【解決手段】メモリカードパッケージ構造７’は、プリント回路板５と少なくとも一つのチップパッケージ体４からなり、プリント回路板５の上表面に複数のソルダーパッドを設置し、下表面に露出するゴールドフィンガー５４を有する。各チップパッケージ体４は、少なくとも一つのチップと基板を有し、基板内部は少なくとも一層のトレースを有し、トレースは基板下表面に露出する複数の導電端子を有する。導電端子はソルダーパッドと粘着して電気的に接続する。メモリカードパッケージ方法は、基板をチップキャリアとする少なくとも一つのチップパッケージ体４を提供する工程と、チップパッケージ４体をプリント回路板５上に粘着し、チップパッケージ体４とプリント回路板５を電気的に接続する工程と、チップパッケージ体４とプリント回路板５を被覆する工程と、からなる。
【選択図】図１０

Description

本発明は、メモリカードパッケージ構造、及び、その方法に関するものであって、特に、チップパッケージ体を採用し、且つ、基板をチップキャリアとするメモリカードパッケージ構造、及び、その方法に関するものである。

メモリカード（ｍｅｍｏｒｙ ｃａｒｄ）は携帯に便利なデータ保存装置であり、科学技術の発展に伴い、メモリカードは例えば、パソコン（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ，ＰＣ）、携帯電話（ｃｅｌｌ ｐｈｏｎｅ）、デジタルカメラ（Ｄｉｇｉｔａｌ Ｃａｍｅｒａ，ＤＣ）、デジタルビデオ（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ，ＤＶ）、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）等の各種電子装置に幅広く応用されている。各種応用の異なる要求に基づき、メモリカードは様々な尺寸、外形と規格があり、例えば、ＳＤカード（Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌ ｃａｒｄ）、ミニＳＤカード（ｍｉｎｉ ＳＤ ｃａｒｄ）、マイクロＳＤカード（ｍｉｃｒｏ ＳＤ ｃａｒｄ，μＳＤ ｃａｒｄ）、マルチメディアカード（Ｍｕｌｔｉ Ｍｅｄｉａ Ｃａｒｄ，ＭＭＣ）、コンパクトフラッシュ（登録商標）カード（Ｃｏｍｐａｃｔ Ｆｌａｓｈ ｃａｒｄ，ＣＦ ｃａｒｄ）等である。

一般に、メモリカードは、少なくとも一つのチップ（ｃｈｉｐ）、例えば、フラッシュメモリ（ｆｌａｓｈ ｍｅｍｏｒｙ）チップからなり、チップは直接、プリント回路板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ，ＰＣＢ）上に粘着して、電気的に接続する。例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等、先にパッケージ体にパッケージして、プリント回路板と粘着し、電気的に接続してもよい。

公知のメモリカードに用いるチップパッケージ体、例えば、薄型スモールアウトラインパッケージ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔ―Ｌｉｎｅ Ｐａｃｋａｇｅ，ＴＳＯＰ）体は、リードフレーム（ｌｅａｄ ｆｒａｍｅ）によりチップを搭載し、プリント回路基板と電気的に接続する。図１は公知の薄型スモールアウトラインパッケージ体１の断面図である。図２は上視図であり、チップ１２はリードフレーム１４のチップキャリア（ｃｈｉｐ ｃａｒｒｉｅｒ）１４２上に設置され、リードフレーム１４は複数の外リード（ｏｕｔｅｒ ｌｅａｄ）１４４を有し、且つ、チップ１２は複数のボンディングワイヤ（ｂｏｎｄｉｎｇ ｗｉｒｅ）１６によりリードフレーム１４と電気的に接続し、成形材料（ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ)１８はチップ１２とチップキャリア１４２を被覆し、外リード１４４を露出する。

図３は公知のプリント回路板２の上視図であり、プリント回路板２の上表面は複数のソルダーパッド（ｓｏｌｄｅｒ ｐａｄ）２２を設置する。

図４は公知のメモリカードパッケージ構造３の上視図であり、薄型スモールアウトラインパッケージ１の複数の外リード１４４とプリント回路板２の複数のソルダーパッド２２は粘着すると共に電気的に接続し、且つ、レジスタ（ｒｅｓｉｓｔｏｒ）、キャパシタ（ｃａｐａｃｉｔｏｒ）、或いは、インダクタ（ｉｎｄｕｃｔｏｒ）等の受動素子３２はプリント回路板２上に設置され電気的に接続する。

上述のように、薄型スモールアウトラインパッケージはリードフレームをチップキャリアとし、薄型スモールアウトラインパッケージの厚さは規格に制限があるので、スタック型マルチチップパッケージ（Ｓｔａｃｋｅｄ―ｔｙｐｅ Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ，Ｓｔ．ＭＣＰ）に適用できず、空間に制限があるので、受動素子は薄型スモールアウトラインパッケージ内に置入しにくい。よって、公知のリードフレームを採用するチップパッケージ構造はメモリカードの功能と容量に制限を受け、更なる向上が不能である。

本発明は、ＳＤカード、ミニＳＤカード、マイクロＳＤカード、マルチメディアカード、コンパクトフラッシュ（登録商標）カード等に適用できる基板をチップキャリアとするチップパッケージ構造のメモリカードパッケージ構造と方法を提供することである。

本発明はメモリカードパッケージ構造を提供し、フリップチップ（ｆｌｉｐ ｃｈｉｐ）パッケージのチップパッケージ体を採用する。

本発明はメモリカードパッケージ構造を提供し、スタック型マルチチップパッケージのチップパッケージ体を採用する。

上述の目的を達成するため、本発明の実施例のメモリカードパッケージ構造は、第一上表面と第一下表面を有し、第一下表面は露出するゴールドフィンガーを有し、且つ、第一表面上に複数のソルダーパッドを設置するプリント回路板と、少なくとも一つのチップと基板を有し、基板は第二上表面と第二下表面を有し、第二表面上に設置され、基板内部に少なくとも一層のトレースを設置し、且つ、トレースは第二下表面を露出する複数の導電端子を有し、導電端子とソルダーパッドは粘着して電気的に導通する少なくとも一つのチップパッケージ体と、からなる。

上述の問題を達成するため、本発明の実施例のメモリカードパッケージ方法は、基板をチップキャリアとする少なくとも一つのチップパッケージ体を提供する工程と、チップパッケージ体をプリント回路板上に粘着し、チップパッケージ体とプリント回路板を電気的に接続する工程と、チップパッケージ体とプリント回路板を被覆する工程と、からなる。

本発明のメモリカードチップパッケージ体は基板をチップキャリアとし、多くの長所を有する。１．基板内に多層のトレースを設置して、パッケージ設計の自由度とフレキシブルさを増加すると共に、スタック型マルチチップパッケージを採用し、メモリカードの功能と保存容量を増加する。２．受動素子をチップパッケージ体内に設置してプリント回路板のパッケージ空間を節約し、これにより、プリント回路板上に二個以上のチップパッケージ体を設置して、更に、メモリカードの功能と保存容量を増加する。

図５と図６はそれぞれ本発明の実施例によるチップパッケージ体４の断面図と底面図であり、チップ４２は基板４４の上表面に設置され、基板４４内部は一層のトレース４４２を有し、トレース４４２は複数の導電端子４４２２を基板４４の下表面に露出し、複数のボンディングワイヤ４６はチップ４２と基板４４に電気的に接続する。成形材料４８はボンディングワイヤ４６、基板４４の上表面とチップ４２を被覆し、基板４４の下表面を露出し、実施例中、成形材料４８の材質はエポキシ樹脂である。

図７は本発明の実施例のプリント回路板５の上視図であり、プリント回路板５上表面は複数のソルダーパッド５２を設置する。

図８は本発明の実施例のメモリカードパッケージ構造６の上視図で、チップパッケージ体４はプリント回路板５の上表面に設置され、導電端子４４２２（図示しない）とソルダーパッド５２は粘着し電気的に接続する。

よって、本発明のメモリカードパッケージ構造の特徴は、チップパッケージ体を有し、基板をチップキャリアとする。よって、本発明のメモリカードパッケージ構造は、これらに制限されないが、ＳＤカード、ミニＳＤカード、マイクロＳＤカード、マルチメディアカード、コンパクトフラッシュ（登録商標）カード等の異なる尺寸、外形と規格のメモリカードに適用できる。

上述の説明を継続すると、チップパッケージ体の粘着完成後、上蓋、或いは、成形材料でチップパッケージ体と基板上表面を被覆し、メモリカードを保護して、外力やホコリでメモリカードを汚染し損壊するのを防止する。図９は本発明の実施例によるメモリカードパッケージ構造７の断面図であり、上蓋７２はチップパッケージ体４とプリント回路板５の上表面を被覆し、プリント回路板５の下表面を露出する。ゴールドフィンガー（ｇｏｌｄ ｆｉｎｇｅｒ）５４はプリント回路板５の下表面で露出し、メモリカードが電子装置（図示しない）の挿入される時、ゴールドフィンガー５４は電子装置とメモリカード間の電源伝送とデータ交換の電気的接続端子となる。図１０は本発明のもう一つの実施例によるメモリカードパッケージ構造７’の断面図であり、図９との差異は、メモリカードパッケージ構造７’が成形材料７４によりチップパッケージ体４とプリント回路板５の上表面を被覆することである。

本技術を熟知するものなら分かるように、本発明は、例えば、フラッシュメモリチップやＤＲＡＭ等、各種チップとチップパッケージ体に適用できる。また、本発明の基板をチップキャリアとするチップパッケージ体は、例えば、フリップチップパッケージ、各種異なるパッケージ構造を適用できる。図１１は本発明の実施例によるチップパッケージ体８の断面図であり、チップパッケージ体８はフリップチップパッケージ体で、チップ８２のアクティブ面は基板８４の上表面に向き、且つ、チップ８２は複数のフリップボール（ｆｌｉｐ ｂａｌｌ）８６により基板８４のトレース８４２と電気的に接続する。

本発明は基板をチップキャリアとするので、チップパッケージ体内部は充分な空間を有してスタック型マルチチップパッケージが可能である。図１２は本発明のもう一つの実施例によるチップパッケージ体８’の断面図であり、チップパッケージ体８’はスタック型マルチチップパッケージで、基板８５上にスタックされたチップ８１とチップ８３からなる。実施例中、チップ８１と８３はボンディングワイヤ８７により基板８５と電気的に接続し、もう一つの実施例中、フリップボール等のその他の方式を採用し、これにより、本発明の精神によると、チップパッケージ体を採用し、且つ、基板をチップキャリアとするメモリカードパッケージ構造は皆本発明の範囲内を涵蓋するので、ここで詳述しない。

この他、基板をチップキャリアとするもう一つの長所は基板内部に多層のトレースを設置して、パッケージ設計の自由度とフレキシブルさを増加し、例えば、基板８５内部は二層のトレース８５２を設置する（図１２を参照）。

一般に、メモリカードはレジスタ、キャパシタ、或いは、インダクタ等の受動素子を有して、ノイズ等をろ過する功能を有さなければならない。図１３は本発明の実施例のメモリカードパッケージ構造６’の上視図であり、チップパッケージ体４はプリント回路板５の上表面に設置され、且つ、レジスタ、キャパシタ、インダクタ等の受動素子９２はプリント回路板５の上表面に設置して、プリント回路板５と電気的に接続してもよい。

また、本発明の基板をチップキャリアとするチップパッケージ体内部は比較的大きな空間を有するので、レジスタ、キャパシタ、或いは、インダクタ等の受動素子をチップパッケージ体内部にパッケージしてプリント回路板のパッケージ空間を節約する。図１４は本発明の実施例によるチップパッケージ体４’の断面図であり、チップパッケージ体４’は少なくとも一つの受動素子４９を基板４４の上表面に設置し、基板４４と電気的に接続する。

本発明の受動素子はチップパッケージ体内部にパッケージでき、節約されたプリント回路板空間は更に一つ以上のチップパッケージ体を同一メモリカードにパッケージする。図１５は本発明の実施例によるメモリカードパッケージ構造９’の上視図であり、二個のチップパッケージ体４’はプリント回路板５’上に設置されて、メモリカードの功能と保存容量を増加する。

上述のように、本発明のメモリカードのチップパッケージ体は基板をチップキャリアとし、多くの長所を有する。１．基板内に多層のトレースを設置して、パッケージ設計の自由度とフレキシブルさを増加すると共に、スタック型マルチチップパッケージを採用し、メモリカードの功能と保存容量を増加する。２、受動素子をチップパッケージ体内に設置してプリント回路板のパッケージ空間を節約し、これにより、プリント回路板上に二個以上のチップパッケージ体を設置して、更に、メモリカードの功能と保存容量を増加する。

また、図１６は本発明の実施例によるメモリカードパッケージ構造の方法をフローチャートであり、工程（Ｓ１）で、基板をチップキャリアとする少なくとも一つのチップパッケージ体を提供する。工程（Ｓ２）で、チップパッケージ体をプリント回路板上に粘着し、チップパッケージ体とプリント回路板を電気的に接続する。工程（Ｓ３）で、チップパッケージ体とプリント回路板を被覆する。

実施例中、上蓋、或いは、成形材料によりチップパッケージ体とプリント回路板を被覆し、成形材料の材質はエポキシ樹脂で、また、本発明のメモリカードパッケージ方法は、少なくとも一つの受動素子をプリント回路板に粘着する工程を含む。

よって、本発明のメモリカードパッケージ方法は四つの工程からなり簡潔で、公知の製造工程と互換でき、実施しやすい。

本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。

公知の薄型スモールアウトラインパッケージ体の断面図である。 公知の薄型スモールアウトラインパッケージ体の上視図である。 公知のプリント回路の上視図である。 公知のメモリカードパッケージ構造の上視図である。 本発明の実施例によるチップパッケージ体の断面図である。 本発明の実施例によるチップパッケージ体の底面図である。 本発明の実施例によるプリント回路板の上視図である。 本発明の実施例によるメモリカードパッケージ構造の上視図である。 本発明の実施例によるメモリカードパッケージ体の断面図である。 本発明の実施例によるメモリカードパッケージ体の断面図である。 本発明の実施例によるチップパッケージ体の断面図である。 本発明の実施例によるチップパッケージ体の断面図である。 本発明の実施例によるメモリカードパッケージ構造の上視図である。 本発明の実施例によるチップパッケージ体の断面図である。 本発明の実施例によるメモリカードパッケージ構造の上視図である。 本発明の実施例によるメモリカードパッケージ方法のフローチャートである。

符号の説明

１ 薄型スモールアウトラインパッケージ
１２ チップ
１４ リードフレーム
１４２ チップキャリア
１４４ 外リード
１６ ボンディングワイヤ
１８ 成形材料
２ プリント回路板
２２ ソルダーパッド
３ メモリカードパッケージ構造
３２ 受動素子
４、４’ チップパッケージ体
４２ チップ
４４ 基板
４４２ トレース
４４２２ 導電端子
４６ ボンディングワイヤ
４８ 成形材料
４９ 受動素子
５、５’ プリント回路板
５２ ソルダーパッド
５４ ゴールドフィンガー
６、７、７’ メモリカードパッケージ構造
７２ 上蓋
７４ 成形材料
８、８’ チップパッケージ体
８１、８２、８３ チップ
８４、８５ 基板
８４２、８５２ トレース
８６ ソルダーボール
８７ ボンディングワイヤ
９、９’ メモリカードパッケージ構造
９２ 受動素子
Ｓ１ 工程１
Ｓ２ 工程２
Ｓ３ 工程３

Claims (22)

1. メモリカードパッケージ構造であって、
   第一上表面と第一下表面を有し、前記第一下表面は露出するゴールドフィンガーを有し、且つ、前記第一表面上に複数のソルダーパッドを設置するプリント回路板と、
   少なくとも一つのチップと基板を有し、前記基板は第二上表面と第二下表面を有し、前記第二表面上に設置され、基板内部に少なくとも一層のトレースを設置し、且つ、前記トレースは前記第二下表面を露出する複数の導電端子を有し、前記導電端子と前記ソルダーパッドは粘着して電気的に導通する少なくとも一つのチップパッケージ体と、
   からなることを特徴とするメモリカードパッケージ構造。
2. 上蓋を有し、前記プリント回路板の前記第一上表面と前記チップパッケージ体を被覆し、前記プリント回路板の前記第一下表面を露出することを特徴とする請求項１に記載のメモリカードパッケージ構造。
3. 成形材料を有し、前記プリント回路板の前記第一上表面と前記チップパッケージ体を被覆し、前記プリント回路板の前記第一下表面を露出することを特徴とする請求項１に記載のメモリカードパッケージ構造。
4. 前記成形材料はエポキシ樹脂であることを特徴とする請求項３に記載のメモリカードパッケージ構造。
5. 少なくとも一つの受動素子を有し、前記プリント回路板の前記第一上表面上に設置され、前記プリント回路板と電気的に接続することを特徴とする請求項１に記載のメモリカードパッケージ構造。
6. 前記受動素子はレジスタ、キャパシタ、インダクタであることを特徴とする請求項５に記載のメモリカードパッケージ構造。
7. 前記チップパッケージ体は複数のボンディングワイヤを有し、前記チップと前記基板に電気的に接続することを特徴とする請求項１に記載のメモリカードパッケージ構造。
8. 前記チップパッケージ体は少なくとも成形材料を有し、前記チップパッケージ体の前記基板の前記第二上表面と前記チップを被覆し、前記チップパッケージ体の前記基板の前記第二下表面を露出することを特徴とする請求項１に記載のメモリカードパッケージ構造。
9. 前記成形材料はエポキシ樹脂であることを特徴とする請求項８に記載のメモリカードパッケージ構造。
10. 前記チップパッケージ体はスタック型チップパッケージで、前記基板上の複数のチップに重畳し、且つ、前記チップと前記基板は電気的に接続することを特徴とする請求項１に記載のメモリカードパッケージ構造。
11. 複数のボンディングワイヤを有し、前記チップと前記基板を電気的に接続することを特徴とする請求項１０に記載のメモリカードパッケージ構造。
12. 前記チップパッケージ体はフリップチップパッケージで、前記チップのアクティブ面は前記第二上表面に向き、且つ、前記チップは複数のフリップボールにより前記基板と電気的に接続することを特徴とする請求項１に記載のメモリカードパッケージ構造。
13. 前記チップパッケージ体は少なくとも受動素子を有し、前記基板の前記第二上表面上に設置され、前記基板と電気的に接続することを特徴とする請求項１に記載のメモリカードパッケージ構造。
14. 前記受動素子はレジスタ、キャパシタ、インダクタであることを特徴とする請求項１３に記載のメモリカードパッケージ構造。
15. 前記メモリカードはＳＤカード（Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌ ｃａｒｄ）、ミニＳＤカード（ｍｉｎｉ ＳＤ ｃａｒｄ）、マイクロＳＤカード（ｍｉｃｒｏ ＳＤ ｃａｒｄ，μＳＤ ｃａｒｄ)、マルチメディアカード（Ｍｕｌｔｉ Ｍｅｄｉａ Ｃａｒｄ，ＭＭＣ）、或いは、コンパクトフラッシュカード（Ｃｏｍｐａｃｔ Ｆｌａｓｈ ｃａｒｄ，ＣＦ ｃａｒｄ）であることを特徴とする請求項１に記載のメモリカードパッケージ構造。
16. 前記チップパッケージ体はＤＲＡＭであることを特徴とする請求項１に記載のメモリカードパッケージ構造。
17. 前記チップはフラッシュメモリチップであることを特徴とする請求項１に記載のメモリカードパッケージ構造。
18. メモリカードパッケージ方法であって、
    基板をチップキャリアとする少なくとも一つのチップパッケージ体を提供する工程と、
    前記チップパッケージ体をプリント回路板上に粘着し、前記チップパッケージ体と前記プリント回路板を電気的に接続する工程と、
    前記チップパッケージ体と前記プリント回路板を被覆する工程と、
    からなることを特徴とするメモリカードパッケージ方法。
19. 少なくとも一つの受動素子を前記プリント回路板に粘着する工程を含むことを特徴とする請求項１８に記載のメモリカードパッケージ方法。
20. 前記チップパッケージ体と前記プリント回路板を被覆する工程は上蓋を使用することを特徴とする請求項１８に記載のメモリカードパッケージ方法。
21. 前記チップパッケージ体と前記プリント回路板を被覆する工程は成形材料を使用することを特徴とする請求項１８に記載のメモリカードパッケージ方法。
22. 前記成形材料の材質はエポキシ樹脂であることを特徴とする請求項２１に記載のメモリカードパッケージ方法。

Images