[go: up one dir, main page]

JP2008124472A - フイルム及びそのフイルムを使用するチップパッケージの製造方法 - Google Patents

フイルム及びそのフイルムを使用するチップパッケージの製造方法 Download PDF

Info

Publication number
JP2008124472A
JP2008124472A JP2007291699A JP2007291699A JP2008124472A JP 2008124472 A JP2008124472 A JP 2008124472A JP 2007291699 A JP2007291699 A JP 2007291699A JP 2007291699 A JP2007291699 A JP 2007291699A JP 2008124472 A JP2008124472 A JP 2008124472A
Authority
JP
Japan
Prior art keywords
chip
film
sphere
temperature
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007291699A
Other languages
English (en)
Inventor
Yueh Ming Tung
ユエ ミン ツン,
Guo-Yang Suen
クオ ヤン スン,
Chia-Ming Yang
チア ミン ヤン,
Hung Tai Mai
ハン タイ マイ,
Hui Chi Liu
フイ チー リュー,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Orient Semiconductor Electronics Ltd
Original Assignee
Orient Semiconductor Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Orient Semiconductor Electronics Ltd filed Critical Orient Semiconductor Electronics Ltd
Publication of JP2008124472A publication Critical patent/JP2008124472A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H10P72/74
    • H10W70/60
    • H10W72/00
    • H10W90/00
    • H10W72/01331
    • H10W72/01336
    • H10W72/073
    • H10W72/07327
    • H10W72/07338
    • H10W72/075
    • H10W72/325
    • H10W72/351
    • H10W72/352
    • H10W72/354
    • H10W72/884
    • H10W72/952
    • H10W74/00
    • H10W90/22
    • H10W90/732
    • H10W90/734
    • H10W90/754
    • H10W90/756
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/25Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/28Web or sheet containing structurally defined element or component and having an adhesive outermost layer

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Packaging Frangible Articles (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)

Abstract

【課題】チップが傾斜して実装されることなく、歩留まりの良好なフイルム及びそのフイルムを使用するチップパッケージの製造方法を提供する。
【解決手段】フイルム3は、取り外し可能な基材32と、固体の樹脂層34と、円弧状弾性体36とを備える。樹脂層34は半硬化樹脂により形成され、基材34に粘着され、第一の温度を越えると粘性がある半溶融状態になり、第二の温度より下がると粘性がない固態になる。円弧状弾性体36が樹脂層34内に配置される。
【選択図】図3a

Description

本発明は、フイルムに関し、特に、チップパッケージの製造方法に使用されるフイルムに関する。
本願発明は、ここに引用して本明細書に組み込む出願日2006年11月9日の台湾出願第095141502号における全開示内容に係り優先権主張するものである。
既存の積層チップパッケージによれば、図1に示すように、そのチップパッケージは、基板10、下部チップ20、ダミーチップ30及び上部チップ40を含んでいる。下部チップ20は、粘着材22により基板10上に実装されており、下部チップ20の上部表面の両端には複数のアルミニウムパッド24が設けられ、それらのパッドは複数の第1のボンディングワイヤ26を介して基板10に設けられた複数のパッド12に電気的に接続される。ダミーチップ30は、粘着材により下部チップ20上に実装され、例えば0.127mm(5ミル)などの高さ(H)を越えるような第1のボンディングワイヤ26に必要なスペースを確保している。上部チップ40は、粘着材42によりダミーチップ30上に実装されており、上部チップ40の上面48には複数個のアルミニウムパッド44が設けられ、それらのパッドは複数個の第2のボンディングワイヤ46を介して基板10のパッド12に電気的に接続され、かくして2個のチップ20、40は基板10上に積み重ねられる。しかしながら、この既存のチップパッケージでは、高い製造コストを要するばかりか、比較的長い実装時間を必要とする。更に、ダミーチップと粘着材との膨張係数の間に不整合があると、封止工程後にダミーチップと粘着材間における接合部分に発生する応力に起因するチップクラックも生じ、チップパッケージの製造歩留が減少する。チップパッケージの歩留は一般に30%から40%の範囲内である。
従来技術による他の積層チップパッケージによれば、図2に示すように、そのチップパッケージは、基板110と、第1のチップ120と、非導電性粘着材130と、第2のチップ140と、複数個の支持ボール132とを備える。第1のチップ120は、上部表面及びこの上部表面と反対側の下部表面を有し、その下部表面は基板110に実装される。非導電性粘着材130は、第1のチップ120の上部表面に配置される。第2のチップ140は、上部表面とこの上部表面と反対側の下部表面を有し、この下部表面は非導電性粘着材130により第1のチップ120の上部表面上に実装される。支持ボール132は、第2のチップ140を支持するために上記非導電性粘着材130内に配置される。この既存のチップパッケージでは、非導電性粘着材130とチップとの間の接着領域を増加することにより、封止工程後における応力集中を緩和させると共にチップクラックの発生を回避し、ボンディングワイヤに必要なスペースを支持ボール132により確保できる。しかしながら、上記非導電性粘着材130は、ダイアタッチする度にチップの表面にいちいち塗布される必要があるため、実装時間が長くなる。さらに、上記非導電性粘着材130が液状であるため、この液状の非導電性粘着材130がチップの表面に塗布される際に、その使用量をコントロールし難く、その結果、該非導電性粘着材130上に実装される第2のチップ140の傾斜を生じる可能性がある。
また、「マルチチップ積層パッケージの製造方法」と題する台湾特許公告番号I240392号には、従来技術による他の積層チップパッケージが開示されている。そのパッケージの製造方法は、ウェハの裏面に半硬化樹脂を形成した後、ウェハをカットして複数個の第一のチップに形成する。裏面に半硬化樹脂が形成されていたこの複数個の第一のチップを基板上或いは第二のチップの表面に実装させる。第一のチップが、複数個のボンディングワイヤを介して、基板に接続される。第一のチップと第二のチップとを積層して粘着する際に、それらの間にある半硬化樹脂が加熱されて溶融状態になり、前記ボンディングワイヤを包む。これによって、所定のパッケージの厚さに、より多いチップを積層できる。この半硬化樹脂によって、粘着材がダイアタッチする度にチップの表面にいちいち塗布する必要がなく、実装時間を短縮できる。しかしながら、この半硬化樹脂が加熱されると溶融状態になるため、ダイアタッチするときの応力が大きすぎる場合、前記第一のチップと基板或いは第二のチップとの間の高さを維持できないという問題を生じ、第一のチップをボンディングワイヤに接触させることがあり、製造歩留の低下を招く。
従って、上記問題を解消することを可能とする積層チップパッケージの必要性が生じている。
台湾特許公告番号I240392号明細書
本発明の目的は、フイルムとチップとの間に適切な接着領域を含み、それによって封止処理後における応力集中を緩和させると共にチップクラックの発生を回避できるフイルムとそのフイルムを使用するチップパッケージの製造方法を提供することにある。
本発明の他の目的は、フイルム内に配置され、ボンディングワイヤ或いはコンポーネントに必要なスペースを確保するためのチップを支持する複数個の円弧状弾性体を備えるフイルムとそのフイルムを使用するチップパッケージの製造方法を提供することにある。
本発明の他の目的は、一枚のフイルムをウェハの裏面に粘着することにより、粘着材がダイアタッチする度にいちいちチップに塗布されることなく、実装時間を短縮できるフイルムとそのフイルムを使用するチップパッケージの製造方法を提供することにある。
本発明の他の目的は、所定の体積及び高さがあるフイルムを使うことにより、ダイアタッチする度に、その高さを制御し難い問題を回避すると共に、パッケージの製造歩留を向上できるフイルムとそのフイルムを使用するチップパッケージの製造方法を提供することにある。
上記目的を達成するために、本発明では、取り外し可能な基材と、半硬化樹脂により形成され、第一の温度を越えると粘性がある半溶融状態になり、第二の温度より下がると粘性がない固態になる前記基材に設けられる固体の樹脂層と、前記樹脂層内に配置される複数個の円弧状弾性体とを備えることを特徴とするフイルムを提供することにある。
本発明では、第一の温度を越えると粘性がある半溶融状態になり、第二の温度より下がると粘性がない固態になる半硬化樹脂により形成され、複数個の円弧状弾性体が配置されている固体の樹脂層と基材との結合により構成されるフイルムをチップの粘着材料とするチップパッケージの製造方法であって、表面及び上記表面と反対側の裏面を有し、前記表面に複数個のパッドが形成されている半導体ウェハを提供する工程と;前記フイルムを前記半導体ウェハの裏面に粘着させる工程と;前記半導体ウェハを切断分離し、裏面に前記フイルムが貼り付いている複数個のチップを形成する工程と;前記複数個のチップの一つを第一のチップとし、上記第一のチップの裏面に貼り付いているフイルムの基材を剥離する工程と;前記第一のチップを裏面の樹脂層により、キャリアに粘着させる工程とを備え、前記円弧状弾性体により前記第一のチップと前記キャリアとの間に必要なスペースを確保することを特徴とするチップパッケージの製造方法を提供することにある。
上述したように、図1に示している従来の積層チップパッケージでは、チップクラック及び長い実装時間という問題があり、図2に示しているチップパッケージでは、非導電性粘着材の使用量をコントロールし難く、第二のチップの実装が傾斜するという問題がある。図1及び図2の積層チップパッケージと比較して、本発明に係るフイルム(図3a〜3b)を使用するチップパッケージの製造方法では、フイルムの中に複数個の円弧状弾性体を配置することによりチップを支持し、コンポーネント及びボンディングワイヤに必要なスペースを確保でき、かつ実装時間が短縮できる。
この発明のその他の目的、特徴および利点は、添付図面に関連して行われる以下の実施例の詳細な説明から一層明らかとなろう。
図3aに示すように、本発明に係る第一の実施例によるフイルム3が示されている。フイルム3は、取り外し可能な基材32と、樹脂層34と、樹脂層34内に配置される複数個の円弧状弾性体36とを備える。フイルム3は、チップの粘着材料として半導体チップパッケージの製造方法に使用される。基材32は、BT基板(BT substrate)またはテープとすることができる。基材32がBT基板である場合、エポキシ樹脂により樹脂層34と結合することができる。基材32がテープである場合、例えば弾性テープ、UVテープ或いはブルーテープ(blue tape)とすることができ、それを直接に樹脂層34に結合させることができる。基材32には、複数個の円弧状弾性体36を配置された固体の樹脂層34が結合されている。基材32は、チップパッケージ作業に適用するため、少なくとも85℃を耐えることが必要である。
樹脂層34は半硬化樹脂により形成されることができ、例えばエポキシ樹脂(epoxy resin)とフェノール樹脂(phenol resin)とをミキシングして構成される樹脂である。樹脂層34は、常温(45℃以下)下で粘性がない固態であり、高温(85℃以上)になると粘性がある半溶融状態になることが好ましい。円弧状弾性体36は、例えばゴムなどの耐熱性材料により形成されることが好ましい。円弧状弾性体36は、直径の小さい第2の球体361と直径の大きい第1の球体362とを含み、第2の球体361が第1の球体362を分離するために用いられる。また、第2の球体361の数は、すべての円弧状弾性体の数の20%未満とすることが好ましい。また、第2の球体361の形状は、円球体に限定されるものではなく、どんな形状でもできる、例えば楕球体。第1の球体362は、半導体チップパッケージに使用され、ボンディングワイヤまたは受動素子に必要なスペースを確保し、その直径は例えば0.0762〜0.2032mm(3〜8ミル(1ミル=25.4マイクロメートル))にすることが好ましい。本実施例によれば、樹脂層34の厚さが第1の球体362の直径より大きいことが必要で、好ましくは4〜10マイクロメートル程度の差である。これによって、円弧状弾性体36と樹脂層34の表面との間に距離があり、そして円弧状弾性体36が受熱して半溶融状態になった樹脂層34の中に自由に移動することができ、一様に再配列される。樹脂層34及び円弧状弾性体36は、非導電材料により形成されることが好ましい。
図3bに示すように、本発明に係る第二の実施例によるフイルム3’が示されている。第二の実施例について、第一の実施例と似ているユニットは同じ番号で表示されることを先ずここで説明する。この実施例と第一の実施例との差は、円弧状弾性体36は第2の球体361と第1の球体362とを含むだけでなく、さらに複数個の楕円体363を含むことである。楕円体363の長軸の長さは、第1の球体362の直径と同じにすることが好ましい、これに係る詳細な理由は以下の段落に説明する。樹脂層34の厚さは第1の球体362の直径より、例えば、4マイクロメートル〜10マイクロメートル大きいことが好ましい。また、円弧状弾性体36は耐熱性材料(例えば、ゴム)により形成され、樹脂層34及び円弧状弾性体36は非導電材料により形成される。
図3cに示すように、本発明に係る第三の実施例によるフイルム3’’が示されている。第三の実施例について、第一の実施例と似ているユニットは同じ番号で表示されることを先ずここで説明する。この実施例と第一及び第二の実施例との差は、円弧状弾性体36が全て同じ直径の球体(例えば第一及び第二の実施例に係る第1の球体362)となっていることである。フイルム3’’はチップパッケージの製造方法に使用され、ボンディングワイヤまたは受動素子に必要なスペースを確保する。そのために、球体の直径が少なくとも0.0762〜0.2032mm(3〜8ミル)にすることが好ましい。ここで、樹脂層34の厚さは円弧状弾性体36の直径より4〜10マイクロメートル大きいことが好ましい。円弧状弾性体36は耐熱性材料(例えば、ゴム)により形成され、また樹脂層34及び円弧状弾性体36は非導電材料により形成されることが好ましい。
図4,5a〜5f及び6a〜6bに示すように、本発明の各実施例のフイルム3、3’及び3’’を使用するチップパッケージの製造方法に係るフローチャート及びその概略断面図が示されている。ここで、各実施例によるフイルム3、3’及び3’’はチップの粘着材料として使用されている。チップパッケージの製造方法は、表面及び上記表面と反対側の裏面を有し、前記表面に複数個のパッドが形成さている半導体ウェハを提供する工程(工程201)と;フイルムを前記半導体ウェハの裏面に粘着させる工程(工程202)と;前記半導体ウェハを切断分離して、裏面に前記フイルムが貼り付いている複数個のチップを形成する工程(工程203)と;前記複数個のチップの一つを第一のチップとし、上記第一のチップの裏面に貼り付いているフイルムの基材を剥離する工程(工程204)と;前記第一のチップを、その裏面の樹脂層によって、キャリアに粘着させる(工程205)とを備え、前記円弧状弾性体によって、前記第一のチップと前記キャリアとの間に必要なスペースを確保する。さらに、前記チップを前記キャリアに電気的に接続する工程(工程206)と、封止材によって気密封止する工程(工程207)とを備える。また、以下の説明に、似ているユニットは同じ番号で表示されている。
図4及び5aに示すように、本発明に係るチップパッケージの製造方法によれば、先ず、表面42a及び上記表面と反対側の裏面42bを有する半導体ウェハ42が提供されており、表面42aには複数個のパッド421が形成されている(工程201)。次に、半導体ウェハ42が、前記表面42aによってウェハキャリア44上に置く。研磨ツール90で半導体ウェハ42の裏面42bを研磨して、所定の厚さ(例えば通常、0.0254mm(1ミル))までバックグラインド加工を施す。
図4及び5bに示すように、前記半導体ウェハ42が所定の厚さまで研磨された後、本発明に係るフイルム3’を半導体ウェハ42の裏面42bに貼り付ける工程を行う(工程202)。ここで注意したいことは、図5a〜5fの説明には本発明の第二の実施例のフイルム3’にて説明するが、本発明の第一の実施例のフイルム3及び第三の実施例のフイルム3’’を使用するチップパッケージの製造方法は、この後の説明と類似するので、それに関する詳細な説明はここで省略される。前述したように、前記フイルム3’は常温(45℃以下)下で固態であるため、半導体ウェハ42の裏面42bに貼り付けようとする前に、加熱工程で半溶融状態になる高温(85℃まで)まで、例えばキュアリングオーブン(curing oven)(図示せず)にて加熱する。しかしながら、フイルム3’が過反応しないように、短期間で加熱することが好ましい。この加熱時間は、フイルム3’が半溶融状態になり半導体ウェハ42に仮粘着できる時間(例えば2秒間)に制御される。
図4及び5cに示すように、次にブレード92で前記半導体ウェハ42を切断分離して、複数個のチップを形成する。複数個のチップの一つを例えば第一のチップ422とし、この複数個のチップ(第一のチップ422が含まれる)の裏面には、分割されたフイルム3’が貼り付いていて、それぞれのチップの表面に複数のパッド421が設けられている(工程203)。ここで、第一のチップ422はダイナミック・ランダム・アクセス・メモリ(DRAM)、スタティク・ランダム・アクセス・メモリ(SRAM)、フラッシュ・メモリ(FLASH)、ダブルデータレート・メモリ(DDR)、ランバス・メモリ等のメモリチップ、マイクロプロセッサ、論理チップまたはラジオチップとすることができる。
図4及び5dに示すように、前記フイルム3’に結合している基材32が、前記第一のチップ422をキャリアに実装する前に、剥離される必要がある(工程204)。前記基材32が紫外線テープである場合、紫外線UVで基材32を露光したら剥離できる。一方、基材32が弾性テープ、ブルーテープ或いはBT基板である場合、それを直接に剥離できる。次に、吸着設備94で第一のチップ422を所定のキャリア52に配置させる。
図5eに示すように、次に前記第一のチップ422を前記樹脂層34によってキャリア52に実装させる(工程205)。本発明に係る各実施例において、キャリア52は基板、リードフレーム、或いはチップ(例えば第二のチップ)とすることができる。第一のチップ422を前記樹脂層34によってキャリア52に実装するために、短期間の高温(例えば85℃以上に2秒間)で第一のチップ422を加熱する必要がある。これによって、第一のチップ422をキャリア52に仮固定できる。キャリア52が基板である場合、本発明の第二の実施例に係るフイルム3’を第一のチップ422の粘着材料とすることが好ましい。すなわち、前記円弧状弾性体36は、直径の大きい第1の球体362と、直径の小さい第2の球体361と、楕円体363に分類され、また第1の球体362及び楕円体363は、第2の球体361により分離されている。樹脂層34を前記キャリア52に粘着しようとする場合、樹脂層34は加熱されて半溶融状態になったので、その中にある第1の球体362及び楕円体363が自由に移動でき、キャリア52に実装されていたコンポーネント522(例えば受動素子)をかわすことができ、第1の球体362によって、コンポーネント522に必要なスペースを確保できる。また、前記楕円体363がコンポーネント522の上方にある場合、その表面が円弧状であるため、回転により方向が変わり、図5eに示すように、前記第一のチップ422を前記キャリア52に平らに実装することができる。これによって、ダイアタッチするときの応力が大きくても、前記第1の球体362によって、第一のチップ422を平らに実装することができる。次いで、複数個の第一のボンディングワイヤ524を介して、第一のチップ422のパッド421をキャリア52に電気的に接続する(工程206)。
図5fに示すように、最後に封止材60によって、第一のチップ422及び第一のボンディングワイヤ524を封止し、そしてキュアリングオーブン(図示せず)に入れて、より長い期間の高温(例えば85℃以上に120秒間)で加熱する。これによって、前記キャリア52に仮固定していた樹脂層34が完全に反応され、キャリア52と完全に粘着する。このとき、本発明に係るチップパッケージの製造方法が完了する(工程207)。
図6aに示すように、次に前記キャリア52がチップ(例えば第二のチップ)である場合を説明する。第二のチップには、通常、複数の第二のボンディングワイヤ526が設けられており、またこの第二のチップが基板或いはリードフレームに実装されている。この場合、本発明に係る第一の実施例のフイルム3を第一のチップ422の粘着材料とすることができる。すなわち、前記円弧状弾性体36は、複数個の直径の大きい第1の球体362と、直径の小さい第2の球体361を含み、また第1の球体362は、第2の球体361により分離されている。樹脂層34が前記キャリア52に粘着しようとする場合、樹脂層34は加熱されて半溶融状態になったので、その中にある第1の球体362は自由に移動でき、キャリア52にボンディングされていた第二のボンディングワイヤ526をかわすことができ、それと同時に、第1の球体362によって第二のボンディングワイヤ526に必要なスペースを確保できる。これによって、ダイアタッチするときの応力が大きくても、前記第1の球体362によって第一のチップ422を平らに実装することができる。次いで、複数個の第一のボンディングワイヤ524を介して、第一のチップ422のパッド421を基板或いはリードフレームに電気的に接続する(工程206)。また、前記キャリア52がチップである場合、本発明に係る第二の実施例のフイルム3’或いは第三の実施例のフイルム3’’を前記第一のチップ422の粘着材料とすることも可能である。
図6bに示すように、封止材60によって第一のチップ422と、第一のボンディングワイヤ524と、キャリア52と、第二のボンディングワイヤ526とを封止し、そしてキュアリングオーブン(図示せず)に入れて、より長い期間の高温(例えば85℃以上に120秒間)で加熱する。これによって、前記キャリア52に仮固定していた樹脂層34が完全に反応されてキャリア52と完全に粘着する。このとき、本発明係るチップパッケージの製造方法が完了する(工程207)。
本発明において、第1の球体は、円球体であり、或いは円球体及び楕球体に分類される。第2の球体は、第1の球体を分離させるために設置されるため、第2の球体の形状は、特定の形状に限定されるものではない。
なお、本発明は前記実施の形態に限定されるものではなく、本発明の趣旨に基づいて種々変形させることが可能であり、それらを本発明の範囲から排除するものではない。
従来の積層チップパッケージを示す概略断面図である。 従来の他の積層チップパッケージを示す概略断面図である。 本発明に係るフイルムの第1の実施例を示す概略断面図である。 本発明に係るフイルムの第2の実施例を示す概略断面図である。 本発明に係るフイルムの第3の実施例を示す概略断面図である。 本発明の実施例に係るフイルムを使用するチップパッケージの製造方法を示すフローチャートである。 本発明の実施例に係るフイルムを使用するチップパッケージの製造方法を示す概略断面図であって、そこにキャリアは基板である。 本発明の実施例に係るフイルムを使用するチップパッケージの製造方法を示す概略断面図であって、そこにキャリアは基板である。 本発明の実施例に係るフイルムを使用するチップパッケージの製造方法を示す概略断面図であって、そこにキャリアは基板である。 本発明の実施例に係るフイルムを使用するチップパッケージの製造方法を示す概略断面図であって、そこにキャリアは基板である。 本発明の実施例に係るフイルムを使用するチップパッケージの製造方法を示す概略断面図であって、そこにキャリアは基板である。 本発明の実施例に係るフイルムを使用するチップパッケージの製造方法を示す概略断面図であって、そこにキャリアは基板である。 本発明の実施例に係るフイルムを使用するチップパッケージの製造方法を示す概略断面図であって、そこにキャリアはチップである。 本発明の実施例に係るフイルムを使用するチップパッケージの製造方法を示す概略断面図であって、そこにキャリアはチップである。
符号の説明
10、110 基板
12、421 パッド
20 下部チップ
22、42 粘着材
24、44 アルミニウムパッド
26、524 第一のボンディングワイヤ
30 ダミーチップ
40 上部チップ
46、526 第二のボンディングワイヤ
48 上部表面
120、422 第一のチップ
130 非導電性粘着材
132 支持ボール
140 第二のチップ
3、3’、3’’ フイルム
32 基材
34 樹脂層
36 円弧状弾性体
361 第2の球体
362 第1の球体
363 楕円体
42 半導体ウェハ
42a 表面
42b 裏面
44 ウェハキャリア
52 キャリア
522 コンポーネント
60 封止材
UV 紫外線
90 研磨ツール
92 ブレード
94 吸着設備
201〜207 工程

Claims (20)

  1. 取り外し可能な基材と、
    半硬化樹脂により形成され、第一の温度を越えると粘性がある半溶融状態になり、第二の温度より下がると粘性がない固態になる前記基材に粘着される固体の樹脂層と、
    前記樹脂層内に配置される複数個の円弧状弾性体と、
    を備えることを特徴とするフイルム。
  2. 前記基材は、BT基板、テープ、弾性テープ、UVテープ及びブルーテープのいずれか一つであることを特徴とする請求項1に記載のフイルム。
  3. 前記第一の温度が85℃で、前記第二の温度が45℃であることを特徴とする請求項1に記載のフイルム。
  4. 前記円弧状弾性体は第1の球体及び第2の球体を含み、上記第1の球体の直径が上記第2の球体の直径より大きいことを特徴とする請求項1に記載のフイルム。
  5. 前記樹脂層が前記第1の球体の直径より大きい所定の厚さを有し、前記樹脂層の表面と前記第1及び第2の球体との間に距離があることを特徴とする請求項4に記載のフイルム。
  6. 前記第2の球体の数が、すべての円弧状弾性体の数の20%未満とすることを特徴とする請求項5に記載のフイルム。
  7. 前記第1及び第2の球体は、円球体或いは楕球体のいずれか一つであることを特徴とする請求項6に記載のフイルム。
  8. 前記第1の球体は、円球体及び楕球体を含むことを特徴とする請求項6に記載のフイルム。
  9. 前記円弧状弾性体が、耐熱性材料により形成されることを特徴とする請求項3に記載のフイルム。
  10. 前記円弧状弾性体及び樹脂層が、非導電材料により形成されることを特徴とする請求項1に記載のフイルム。
  11. 前記円弧状弾性体が、全て同じ大きさの円球体であることを特徴とする請求項1に記載のフイルム。
  12. 第一の温度を越えると粘性がある半溶融状態になり、第二の温度より下がると粘性がない固態になる半硬化樹脂により形成され、複数個の円弧状弾性体が配置された固体の樹脂層と、基材との結合により構成されるフイルムをチップの粘着材料とするチップパッケージの製造方法であって、
    表面及び上記表面と反対側の裏面を有し、前記表面に複数個のパッドが形成されている半導体ウェハを提供する工程と;
    前記フイルムを前記半導体ウェハの裏面に粘着させる工程と;
    前記半導体ウェハを切断分離し、裏面に前記フイルムが貼り付いている複数のチップを形成する工程と;
    前記複数のチップの一つを第一のチップとし、上記第一のチップの裏面に貼り付いているフイルムの基材を剥離する工程と;
    前記第一のチップをその裏面の樹脂層により、キャリアに粘着させる工程と;
    を備え、前記円弧状弾性体により前記第一のチップと前記キャリアとの間に必要なスペースを確保することを特徴とするチップパッケージの製造方法。
  13. 前記半導体ウェハを提供する工程において、前記半導体ウェハを所定の厚さに研磨させる工程をさらに備えることを特徴とする請求項12に記載のチップパッケージの製造方法。
  14. 前記フイルムを半導体ウェハの裏面に粘着させる工程において、前記フイルムを前記半導体ウェハの裏面に粘着させるために第一の温度以上に加熱する工程、また、前記第一のチップを前記キャリアに粘着させる工程の前に、前記フイルムを第一の温度以上に加熱する工程をさらに備えることを特徴とする請求項12に記載のチップパッケージの製造方法。
  15. 前記キャリアは、基板、リードフレーム、及び第二のチップのいずれか一つであることを特徴とする請求項12に記載のチップパッケージの製造方法。
  16. 前記円弧状弾性体は第1の球体及び第2の球体を含み、上記第1の球体の直径が上記第2の球体の直径より大きく、また前記第1の球体が前記第一のチップと前記キャリアとの間に必要なスペースを確保するための所定の直径があることを特徴とする請求項12に記載のチップパッケージの製造方法。
  17. 前記キャリアは、基板、リードフレーム、及び第二のチップのいずれか一つであることを特徴とする請求項16に記載のチップパッケージの製造方法。
  18. 前記第一のチップとキャリアとの間の必要なスペースは、ボンディングワイヤ及び受動素子のために提供されることを特徴とする請求項17に記載のチップパッケージの製造方法。
  19. 前記第1及び第2の球体は、円球体或いは楕球体のいずれか一つであることを特徴とする請求項16に記載のチップパッケージの製造方法。
  20. 前記第1の球体は、円球体及び楕球体を含むことを特徴とする請求項16に記載のチップパッケージの製造方法。
JP2007291699A 2006-11-09 2007-11-09 フイルム及びそのフイルムを使用するチップパッケージの製造方法 Pending JP2008124472A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095141502A TWI314775B (en) 2006-11-09 2006-11-09 A film and chip packaging process using the same

Publications (1)

Publication Number Publication Date
JP2008124472A true JP2008124472A (ja) 2008-05-29

Family

ID=39369687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007291699A Pending JP2008124472A (ja) 2006-11-09 2007-11-09 フイルム及びそのフイルムを使用するチップパッケージの製造方法

Country Status (4)

Country Link
US (1) US20080113472A1 (ja)
JP (1) JP2008124472A (ja)
KR (1) KR100841450B1 (ja)
TW (1) TWI314775B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013205485A (ja) * 2012-03-27 2013-10-07 Fujitsu Ltd 光射出部材の実装方法及び実装装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI341576B (en) * 2007-01-24 2011-05-01 Chipmos Technologies Inc Chip package reducing wiring layers on substrate and its carrier
CN111987066B (zh) * 2020-08-25 2022-08-12 维沃移动通信有限公司 芯片封装模组及电子设备
CN115050653B (zh) * 2022-08-16 2022-12-30 宁波芯健半导体有限公司 Soi芯片的晶圆级封装方法、系统及存储介质
DE102023212058A1 (de) 2023-12-01 2025-06-05 Robert Bosch Gesellschaft mit beschränkter Haftung Trägerschicht für einen Halbleiterwafer und Verfahren zum Aufbringen einer derartigen Trägerschicht auf einen Halbleiterwafer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004146637A (ja) * 2002-10-25 2004-05-20 Matsushita Electric Ind Co Ltd 半導体装置組立用の樹脂接着材
JP2005012048A (ja) * 2003-06-20 2005-01-13 Shin Etsu Chem Co Ltd 半導体素子積層用接着基板及びその製造方法、並びに半導体デバイス
JP2006237483A (ja) * 2005-02-28 2006-09-07 Sumitomo Bakelite Co Ltd ダイシングシート機能付きダイアタッチフィルム及びそれを用いた半導体装置の製造方法及び半導体装置。
WO2006109506A1 (ja) * 2005-03-30 2006-10-19 Nippon Steel Chemical Co., Ltd. 半導体装置の製造方法及び半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3800192A (en) * 1970-08-11 1974-03-26 O Schaerli Semiconductor circuit element with pressure contact means
US5232962A (en) * 1991-10-09 1993-08-03 Quantum Materials, Inc. Adhesive bonding composition with bond line limiting spacer system
US5291061A (en) * 1993-04-06 1994-03-01 Micron Semiconductor, Inc. Multi-chip stacked devices
US5323060A (en) * 1993-06-02 1994-06-21 Micron Semiconductor, Inc. Multichip module having a stacked chip arrangement
US5721452A (en) * 1995-08-16 1998-02-24 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
MY118036A (en) * 1996-01-22 2004-08-30 Lintec Corp Wafer dicing/bonding sheet and process for producing semiconductor device
KR19990033105A (ko) * 1997-10-23 1999-05-15 윤종용 반도체 패키지용 접착 테이프
JP3325000B2 (ja) * 1999-05-28 2002-09-17 ソニーケミカル株式会社 半導体素子の実装方法
JP3578110B2 (ja) * 2000-06-15 2004-10-20 セイコーエプソン株式会社 電気光学装置および電子機器
TW445610B (en) * 2000-06-16 2001-07-11 Siliconware Precision Industries Co Ltd Stacked-die packaging structure
US6333562B1 (en) * 2000-07-13 2001-12-25 Advanced Semiconductor Engineering, Inc. Multichip module having stacked chip arrangement
JP2002157959A (ja) * 2000-09-08 2002-05-31 Canon Inc スペーサの製造法およびこのスペーサを用いた画像形成装置の製造方法
JP4651799B2 (ja) * 2000-10-18 2011-03-16 日東電工株式会社 エネルギー線硬化型熱剥離性粘着シート、及びこれを用いた切断片の製造方法
TW459363B (en) * 2000-11-22 2001-10-11 Kingpak Tech Inc Integrated circuit stacking structure and the manufacturing method thereof
US20020098620A1 (en) * 2001-01-24 2002-07-25 Yi-Chuan Ding Chip scale package and manufacturing method thereof
US7074481B2 (en) * 2001-09-17 2006-07-11 Dow Corning Corporation Adhesives for semiconductor applications efficient processes for producing such devices and the devices per se produced by the efficient processes
US6847105B2 (en) * 2001-09-21 2005-01-25 Micron Technology, Inc. Bumping technology in stacked die configurations
US6731011B2 (en) * 2002-02-19 2004-05-04 Matrix Semiconductor, Inc. Memory module having interconnected and stacked integrated circuits
US20030160311A1 (en) * 2002-02-28 2003-08-28 Aminuddin Ismail Stacked die semiconductor device
KR20030075860A (ko) * 2002-03-21 2003-09-26 삼성전자주식회사 반도체 칩 적층 구조 및 적층 방법
JP3729266B2 (ja) * 2003-02-24 2005-12-21 セイコーエプソン株式会社 半導体装置の製造方法
JP2007134390A (ja) * 2005-11-08 2007-05-31 Disco Abrasive Syst Ltd ウエーハの加工方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004146637A (ja) * 2002-10-25 2004-05-20 Matsushita Electric Ind Co Ltd 半導体装置組立用の樹脂接着材
JP2005012048A (ja) * 2003-06-20 2005-01-13 Shin Etsu Chem Co Ltd 半導体素子積層用接着基板及びその製造方法、並びに半導体デバイス
JP2006237483A (ja) * 2005-02-28 2006-09-07 Sumitomo Bakelite Co Ltd ダイシングシート機能付きダイアタッチフィルム及びそれを用いた半導体装置の製造方法及び半導体装置。
WO2006109506A1 (ja) * 2005-03-30 2006-10-19 Nippon Steel Chemical Co., Ltd. 半導体装置の製造方法及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013205485A (ja) * 2012-03-27 2013-10-07 Fujitsu Ltd 光射出部材の実装方法及び実装装置

Also Published As

Publication number Publication date
US20080113472A1 (en) 2008-05-15
KR100841450B1 (ko) 2008-06-25
TWI314775B (en) 2009-09-11
TW200822304A (en) 2008-05-16
KR20080042648A (ko) 2008-05-15

Similar Documents

Publication Publication Date Title
TW498516B (en) Manufacturing method for semiconductor package with heat sink
KR100517075B1 (ko) 반도체 소자 제조 방법
TWI757587B (zh) 半導體裝置
JP4188337B2 (ja) 積層型電子部品の製造方法
JP2008187207A (ja) 積層型電子部品
TWI825418B (zh) 改善封裝翹曲及可靠性之混合熱介面材料及低溫焊接圖案
JP2000260918A (ja) ヒートシンク付半導体装置およびその製造方法
JP2009076658A5 (ja)
TW201532216A (zh) 封裝結構及其形成方法
TWI303873B (en) Method of making stacked die package
JP2010040835A (ja) 積層型半導体装置の製造方法
JP4519762B2 (ja) 樹脂封止型半導体装置の製造方法
TW201723117A (zh) 黏著膜、半導體元件的製造方法及半導體元件
JP2008124472A (ja) フイルム及びそのフイルムを使用するチップパッケージの製造方法
JP2006190975A (ja) ウェハレベルパッケージの封止材充填構造、及びその方法
US20190371762A1 (en) Semiconductor device
CN102231372B (zh) 多圈排列无载体ic芯片封装件及其生产方法
JP2000082725A (ja) センタパッド型半導体パッケ―ジ素子の製造方法
CN100576518C (zh) 一种胶膜及使用该胶膜的芯片封装制程
TW200409315A (en) Semiconductor package with stilts for supporting dice
JP2008270821A (ja) リリース層を有するスタック構造体とその同じものを形成するための方法
TWI321349B (en) Multi-chip stack package
TWI302023B (en) Adhesive film for semiconductor
TWI382506B (zh) 中央銲墊型晶片之主動面朝上堆疊方法與構造
JP5921219B2 (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110629

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111122