[go: up one dir, main page]

JP2008117838A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2008117838A
JP2008117838A JP2006297570A JP2006297570A JP2008117838A JP 2008117838 A JP2008117838 A JP 2008117838A JP 2006297570 A JP2006297570 A JP 2006297570A JP 2006297570 A JP2006297570 A JP 2006297570A JP 2008117838 A JP2008117838 A JP 2008117838A
Authority
JP
Japan
Prior art keywords
line
sectional
cross
semiconductor device
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006297570A
Other languages
English (en)
Inventor
Keizo Kawakita
惠三 川北
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2006297570A priority Critical patent/JP2008117838A/ja
Priority to US11/930,453 priority patent/US20080099858A1/en
Publication of JP2008117838A publication Critical patent/JP2008117838A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0245—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] by further thinning the channel after patterning the channel, e.g. using sacrificial oxidation on fins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 ＦｉｎＦＥＴ構造を有する半導体装置に完全空乏化ＳＯＩ技術を適用した場合でも、トランジスタに十分なオン電流を流すことができる半導体装置及びその製造方法を提供する。
【解決手段】 活性領域であるフィン部を形成した後、フィン部を覆う第１ゲート絶縁膜２２及びシリコン窒化膜２３のチャネル部となる部分に対応する位置に開口を形成する。開口内に露出するシリコン基板２１の表面を酸化し酸化膜２８を形成し、その酸化膜２８を除去する。これにより、フィン部のチャネル部となる部分のみの幅を選択的に狭くする。
【選択図】 図１３

Description

本発明は、半導体装置及びその製造方法に関し、特に、ＦｉｎＦＥＴ構造を有する半導体装置及びその製造方法に関する。
従来のＦｉｎＦＥＴ構造を有する半導体装置では、基板の表面側から見たときの活性領域の形状が矩形となっている。即ち、従来のＦｉｎＦＥＴ構造を有する半導体装置では、活性領域のソース・ドレインとなる部分と、その間に位置するチャネル部となる部分とを区別することなく、同一幅に形成している（例えば、特許文献１参照。）。これは、製造の容易性、リソグラフィの限界等の理由によるものであり、また、これらの幅を異ならせる必要性もなかったからである。
特開２００５−２２９１０１号公報
最近、半導体装置のさらなる高集積化、低消費電力化を実現するための技術として、完全空乏化ＳＯＩ技術が注目されている。この技術をＦｉｎＦＥＴ構造に適用するには、チャネル領域の幅を３０ｎｍ程度にまで薄くする必要がある（上記特許文献１では、フィン活性領域の幅は１００ｎｍ以下、例えば８０ｎｍである。）。
従来のＦｉｎＦＥＴ構造を有する半導体装置では、活性領域のチャネル部となる部分とソース・ドレインとなる部分とが同一幅に形成されている。そのため、チャネル部の幅を狭くしようとすると、ソース・ドレインの幅も狭くなってしまう。
ソース・ドレインの上には、配線との電気的接続を取るためのコンタクトプラグが形成される。ソース・ドレイン領域の幅が狭くなると、このコンタクトプラグとの接触面積が減少し、ソース・ドレイン−コンタクトプラグ間のコンタクト抵抗が高くなる。その結果、ＦｉｎＦＥＴに流れるオン電流Ｉｏｎが制限される。
このように、従来のＦｉｎＦＥＴ構造を有する半導体装置には、完全空乏化ＳＯＩ技術を適用した場合に、トランジスタに流れるオン電流が制限されるという問題点がある。
そこで本発明は、ＦｉｎＦＥＴ構造を有する半導体装置に完全空乏化ＳＯＩ技術を適用した場合でも、トランジスタに十分なオン電流を流すことができる半導体装置及びその製造方法を提供することを目的とする。
本発明の第１の要旨によれば、フィン形状の活性領域を有する半導体装置において、前記活性領域のチャネル部となる部分の幅が、ソース・ドレインとなる部分の幅よりも狭いことを特徴とする半導体装置が得られる。
また、本発明の第２の要旨によれば、第１の要旨に係る半導体装置において、前記前記チャネル部が完全空乏化されていることを特徴とする半導体装置が得られる。
また、本発明の第３の要旨によれば、第１または第２の要旨に係る半導体装置において、一つの前記活性領域に二つのチャネル部が形成されていることを特徴とする半導体装置が得られる。
また、本発明の第４の要旨によれば、第１、第２または第３の要旨に係る半導体装置において、前記活性領域を複数有し、当該複数の活性領域が配列形成されていることを特徴とする半導体装置が得られる。
また、本発明の第５の要旨によれば、第４の要旨に係る半導体装置において、前記活性領域がＤＲＡＭのセルトランジスタに用いられていることを特徴とする半導体装置が得られる。
また、本発明の第６の要旨によれば、第５の要旨に係る半導体装置において、前記セルトランジスタが、６Ｆ２レイアウト構造で配列形成されていることを特徴とする半導体装置が得られる。
さらに、本発明の第７の要旨によれば、フィン形状の活性領域を有する半導体装置の製造方法において、前記活性領域となる一定幅のフィン部を形成するフィン部形成工程と、前記フィン部のうちチャネル部となる部分の幅を部分的に縮小する縮小工程と、を含むことを特徴とする半導体装置の製造方法が得られる。
また、本発明の第８の要旨によれば、第７の要旨に係る半導体装置の製造方法において、前記縮小工程が、前記フィン部を覆う酸化膜及び窒化膜の前記チャネル部に対応する部分に選択的に開口を形成する工程と、前記開口内に露出した前記フィン部の表面を選択的に酸化させて酸化膜を形成する工程と、当該酸化膜を除去することにより、前記フィン部の幅を部分的に縮小する工程と、を含むことを特徴とする半導体装置の製造方法が得られる。
また、本発明の第９の要旨によれば、第７の要旨に係る半導体装置の製造方法において、前記縮小工程が、前記フィン部を覆う酸化膜及び窒化膜の、前記チャネル部に対応する部分に選択的に開口を形成する工程と、前記開口内に露出した前記フィン部の表面を選択的にエッチングすることにより、前記フィン部の幅を部分的に縮小する工程と、を含むことを特徴とする半導体装置の製造方法が得られる。
本発明によれば、活性領域のチャネル部となる部分の幅を選択的に縮小したことで、ソース・ドレインにおけるコンタクト抵抗を上昇させることなく、チャネル部の完全空乏化を実現することができる。
以下、図面を参照して本発明の実施の形態について詳細に説明する。
まず、図１乃至図２４を参照して、本発明の第１の実施の形態に係る半導体装置（ＤＲＡＭ）の製造方法について説明する。
図１は、本実施の形態に係るＤＲＡＭの１セル（ツインセル）に相当する領域のレイアウト構造を示す平面図である。実際のＤＲＡＭでは、多数のセルが規則的（周期的）に配列される。
図１において、複数のゲート電極領域１１，１２は、所定の間隔で互いに平行に、かつ図の上下方向に伸びるように画定され、活性領域１３は、これらゲート電極領域１１，１２に対して所定の角度を持って画定されている。活性領域１３と交差する２本のゲート電極領域１１には、活性領域１３に形成されるセルトランジスタ（ここでは、ＦｉｎＦＥＴ）に用いられるゲート電極（ワード線）が形成される。活性領域１３と交差しないゲート電極領域１２には、ダミーゲート電極が形成される。
活性領域１３のゲート電極領域１１と交差する部分は、それぞれＦＥＴのチャネル部（パスゲート）となる。また、活性領域１３のチャネル部よりも長手方向端部側の部分（図の左右方向端部側）は、ストレージノードコンタクト部（ソース）となる。さらに、活性領域１３の２つのチャネル部の間に位置する部分は、ビット線用コンタクト部（ドレイン）となる。図示しないビット線は、例えば、図の左右方向に伸び、ゲート電極と直交するように形成される。
図２乃至図１３及び図１６乃至図２４の各々において、（ａ）は各工程における図１のＡ−Ａ’線断面を示す図、（ｂ）は各工程におけるＢ−Ｂ’線断面を示す図、及び（ｃ）は各工程におけるＣ−Ｃ’線断面を示す図である。即ち、図２乃至図１３及び図１６乃至図２４の各々において、（ａ）は活性領域１３の長手方向縦断面図、（ｂ）は活性領域のビット線用コンタクト部分の幅方向縦断面図、及び（ｃ）は活性領域のチャネル部の幅方向縦断面図である。なお、以下の説明において、「幅」は、活性領域１３に関する限り、平面図において（基板の表面側から見て、あるいは積層方向上方から見て）、長手方向に直交する方向の長さを意味する。
以下、図２乃至図２４を参照して、本実施の形態に係るＤＲＡＭの製造方法について説明する。
まず、シリコン基板（図２の２１）を用意し、その表面に第１のゲート絶縁膜（図２の２２）（例えば、厚み１３ｎｍ）を堆積させ、あるいは熱酸化により形成する。続いて、第１のゲート絶縁膜２２の上にシリコン窒化膜（図２の２３）（例えば、厚み１２０ｎｍ）を形成する。さらに、シリコン窒化膜２３の上であって、活性領域（図１の１３）に対応する位置に、公知のリソグラフィ技術を用いてレジストパターンを形成する。それから、レジストパターンをマスクとしてドライエッチングを行い、シリコン窒化膜２３をエッチングし、その後、レジストパターンを除去する。このときの状態を図２（ａ），（ｂ）及び（ｃ）に示す。
次に、図３（ａ），（ｂ）及び（ｃ）に示すように、シリコン窒化膜２３をマスクとして第１ゲート酸化膜２２及びシリコン基板２１を（例えば３００ｎｍ）エッチングする。これにより、活性領域となる同一幅を持つフィン部が形成される。
次に、図４（ａ），（ｂ）及び（ｃ）に示すように、シリコン酸化膜２４を（例えば３５０ｎｍ）堆積させ、その表面をシリコン窒化膜２３の上面が露出するまでＣＭＰ（Chemical Mechanical Polish）法により研磨する。さらに、図５（ａ），（ｂ）及び（ｃ）に示すように、シリコン酸化膜２４の一部（例えば、２００ｎｍ厚）を異方性エッチング（エッチバック）する。
次に、例えば燐酸を用いて、図６（ａ），（ｂ）及び（ｃ）に示すように、シリコン窒化膜２３を除去する。
次に、図７（ａ），（ｂ）及び（ｃ）に示すように、シリコン基板２１の露出面を酸化させてシリコン酸化膜２５（例えば、１３ｎｍ厚）を形成する。この後、ウェル（Ｗｅｌｌ）を形成するための不純物導入をイオン注入法により行なう。
次に、図８（ａ），（ｂ）及び（ｃ）に示すように、シリコン窒化膜２６（例えば、３０ｎｍ厚）を全面に堆積させる。
次に、図９（ａ），（ｂ）及び（ｃ）に示すように、公知のリソグラフィ技術により、ＦｉｎＦＥＴのゲート電極形成領域及びダミーゲート形成領域が開口するように、レジストパターン２７を形成する。レジストパターン２７間のスペース（即ち、レジストパターン間の間隔）は、例えば４５ｎｍとする。
続いて、図１０（ａ），（ｂ）及び（ｃ）に示すように、レジストパターン２７をエッチングマスクとして、シリコン窒化膜２６をエッチングする。それから、ホトレジスト２７を除去し、シリコン窒化膜２６をマスクとして第１ゲート絶縁膜２２と酸化膜２５をエッチングし、図１１（ａ），（ｂ）及び（ｃ）に示す状態とする。こうして、フィン部の表面を覆う第１ゲート絶縁膜２２、酸化膜２５及び窒化膜２６のチャネル部に対応する部分に、選択的に開口が形成される。
次に、熱酸化により、図１２（ａ），（ｂ）及び（ｃ）に示すように、酸化膜２２、２５及び窒化膜２６に形成された開口内に露出する基板２１の表面にのみ選択的に熱酸化膜２８（例えば、１０ｎｍ厚）を形成する。この結果、図１２（ｂ）に示すように、ＦｉｎＦＥＴのチャネル部となる部分では、上面及び側面が熱酸化膜２８で覆われる。一方、ビット線用コンタクト部（及びストレージノードコンタクト）となる領域は、図１２（ｃ）に示すようにシリコン窒化膜２６で覆われているため、熱酸化膜２８は形成されない。
次に、ケミカルドライエッチもしくは希釈したＨＦ溶液により、図１３（ａ），（ｂ）及び（ｃ）に示すように、熱酸化膜２８を除去する。上述したように、活性領域のチャネル部となる部分には熱酸化膜２８が形成されているが、ビット線用コンタクト部分及びストレージノードコンタクト部分には、熱酸化膜２８は形成されていない。したがって、この熱酸化膜２８の除去により、活性領域の幅が、チャネル部においてのみ選択的に縮小され、ビット線用コンタクト部分及びストレージノードコンタクト部分の幅よりも狭い構造となる。
図１４は、熱酸化膜２８を除去した後のフィン部の状態を示す平面図（活性領域が６個配列形成されている）である。図示のように、各活性領域１３において、ストレージノードコンタクト部となる部分１３−１の幅１３−６及びビット線用コンタクト部となる部分１３−３の幅１３−５が、ＦｉｎＦＥＴのチャネル部となる部分１３−２の幅１３−４よりも広い。なお、ゲート電極は、後に図１５に示すように形成される。
熱酸化膜２８を除去した後、図１６（ａ），（ｂ）及び（ｃ）に示すように、イオン注入によりシリコン窒化膜２６で覆われていない領域（チャネル部）にのみに不純物２９を注入する。この不純物は、例えば、Ｂ（ボロン）であって、その濃度は、１Ｅ１２ｃｍ−３とする。
次に、、図１７（ａ），（ｂ）及び（ｃ）に示すように、シリコン窒化膜２６をケミカルドライエッチもしくは希釈したＨＦ溶液により除去する。
次に、図１８（ａ），（ｂ）及び（ｃ）に示すように、基板２１の露出面を酸化することによりゲート酸化膜３０（例えば、６ｎｍ厚）を形成する。さらに、ゲート酸化膜３０に対して、プラズマによる窒化処理を行なってその表面を酸窒化膜（例えば、厚み３ｎｍ）とする。なお、ゲート酸化膜３０及び酸窒化膜に代えて、ＨＴＯ（High Temperature Oxide）や高誘電率膜を用いてもよい。
次に、図１９（ａ），（ｂ）及び（ｃ）に示すように、ゲート電極用のポリシリコン３１を形成し、その表面を平坦化する（例えば、第１ゲート絶縁膜２２上で厚み６０ｎｍ）。続いて、タングステンシリサイド（ＷＳｉ）（例えば、５ｎｍ厚）、タングステン窒化膜（例えば、１０ｎｍ厚）及びタングステン（例えば、１００ｎｍ厚）からなる積層膜３２と、シリコン窒化膜３３（例えば、１００ｎｍ厚）とを順次堆積させる。
次に、公知のリソグラフィ技術を用い、図２０（ａ），（ｂ）及び（ｃ）に示すように、シリコン窒化膜３３の表面であって、ゲート電極領域及びダミーゲート領域に対応する部分にレジストパターン３４を形成する。このときレジストパターン３４間のスペースは、例えば５５ｎｍとする。
次に、レジストパターン３４をマスクとして、図２１（ａ），（ｂ）及び（ｃ）に示すように、シリコン窒化膜３３をエッチングし、その後、レジストパターン３４を除去する。
次に、図２２（ａ），（ｂ）及び（ｃ）に示すように、残ったシリコン窒化膜３３をマスクとして、タングステン、タングステン窒化膜及びタングステンシリサイドからなる積層膜３２をエッチングする。
次に、シリコン窒化膜（例えば、１５ｎｍ厚）を堆積させ、ドライエッチングによりエッチバックし、図２３（ａ），（ｂ）及び（ｃ）に示すように、サイドウォール３５を形成する。
次に、図２４（ａ），（ｂ）及び（ｃ）に示すように、シリコン窒化膜３３及びサイドウォール３５をマスクとして、ポリシリコン３１をエッチングする。
この後、公知のＤＲＡＭプロセスにより、キャパシタの形成や配線の形成を行なってＤＲＡＭが完成する。
以上のようにして、本実施の形態によれば、活性領域において、チャネル部の幅よりもストレージノードコンタクト部分の幅及びビット線用コンタクト部分の幅が広いＦｉｎＦＥＴを含む半導体装置（ＤＲＡＭ）を製造することができる。これにより、チャネル部を完全空乏化するために必要な幅（例えば３０ｎｍ）にまで縮小しても、ストレージノードコンタクト部分及びビット線用コンタクト部分においては十分な幅（例えば、５０ｎｍ）を確保することができ、コンタクト抵抗の上昇を抑えることができる。即ち、本実施の形態により、チャネル部を完全空乏化した上で、十分なオン電流が得られるＦｉｎＦＥＴを含む半導体装置（ツインセル構造のＤＲＡＭ）が得られる。
また、本実施の形態によれば、従来に比べて増加する工程がわずかであるので、製造コストをほとんど上昇させることなく、上記構造のＤＲＡＭを製造することができる。
次に、図２５乃至図３９を参照して、本発明の第２の実施の形態について説明する。
まず、第１の実施の形態と同様の工程（図２乃至図８）を行い、図８に示す状態とする。
この後、図２５（ａ）、（ｂ）及び（ｃ）に示すように、シリコン酸化膜５１（例えば、１００ｎｍ厚）を全面に堆積させ、ＣＭＰ法により例えば２０ｎｍ研磨して表面を平滑化する。
次に、公知のリソグラフィ技術により、図２６（ａ）、（ｂ）及び（ｃ）に示すように、ＦｉｎＦＥＴのゲート電極領域及びダミーゲート領域上が開口するレジストパターン５２を形成する。このときレジストパターン５２間のスペースは、例えば４５ｎｍとする。
次に、図２７（ａ）、（ｂ）及び（ｃ）に示すように、レジストパターン５２をマスクとしてシリコン酸化膜５１をエッチングする。その後、図２８（ａ）、（ｂ）及び（ｃ）に示すように、レジストパターン５２を除去する。
次に、図２９（ａ）、（ｂ）及び（ｃ）に示すように、シリコン酸化膜５１をエッチングマスクとして、シリコン窒化膜２６を異方性エッチングする。
次に、図３０（ａ）、（ｂ）及び（ｃ）に示すように、シリコン窒化膜５３（例えば、１０ｎｍ厚）を堆積させる。それから、シリコン窒化膜５３を異方性エッチングし、図３１（ａ）、（ｂ）及び（ｃ）に示すように、シリコン酸化膜５１の側壁にシリコン窒化膜５３からなるサイドウォール５４を形成する。このとき、第１ゲート絶縁膜２２の一部、シリコン酸化膜２５もエッチングされる。こうして、フィン部に形成された、第１ゲート絶縁膜２２、シリコン酸化膜２５及びシリコン窒化膜５３に開口が形成される。
次に、熱酸化により、開口に露出するシリコン基板２１の露出面を選択的に酸化し、図３２（ａ）、（ｂ）及び（ｃ）に示すように、シリコン酸化膜５５（例えば、１０ｎｍ厚）を形成する。
次に、ケミカルドライエッチもしくは希釈したＨＦ溶液により、図３３（ａ）、（ｂ）及び（ｃ）に示すように、シリコン酸化膜５５を除去する。これにより、第１の実施の形態と同様、活性領域のチャネル部の幅を、選択的に、ストレージノードコンタクト部分の幅及びビット線用コンタクト部分の幅よりも狭くすることができる。
次に、図３４（ａ）、（ｂ）及び（ｃ）に示すように、シリコン基板２１の露出面を酸化してゲート酸化膜５６（例えば、６ｎｍ厚）を形成する。それから、プラズマを用いた窒化処理により、ゲート酸化膜５６の表面を窒化処理し、酸窒化膜（例えば、３ｎｍ厚）を形成する。なお、ゲート酸化膜５６及び酸窒化膜に代えて、ＨＴＯや高誘電率膜を用いてもよい。
次に、図３５（ａ）、（ｂ）及び（ｃ）に示すように、ゲート電極用のポリシリコン５７を、例えば４０ｎｍ以上（一例として１００ｎｍ）の厚さとなるよう堆積させる。なお、ポリシリコン５７は、ボロンが、例えば、濃度２Ｅ２０ｃｍ−３以上（in-situ）となるようにドープされているものが望ましい。
次に、図３６（ａ）、（ｂ）及び（ｃ）に示すように、シリコン酸化膜５１が露出するまでＣＭＰ法によりゲート酸化膜用ポリシリコン５７を研磨する。
次に、図３７（ａ）、（ｂ）及び（ｃ）に示すように、タングステンシリサイド（例えば、５ｎｍ厚）、タングステン窒化膜（例えば、１０ｎｍ厚）及びタングステン（例えば、５５ｎｍ厚）からなる積層膜５８を形成する。また、積層膜５８の上にシリコン窒化膜５９（例えば、１００ｎｍ厚）を堆積させる。さらに、公知のリソグラフィ技術により、シリコン窒化膜５９の上であって、ゲート電極領域及びダミーゲート領域に対応する部分に、レジストパターン６０を形成する。
次に、図３８（ａ）、（ｂ）及び（ｃ）に示すように、ホトレジスト６０をエッチングマスクとしてシリコン窒化膜５９をエッチングし、その後、ホトレジスト６０を除去する。
次に、図３９（ａ）、（ｂ）及び（ｃ）に示すように、シリコン窒化膜５９をマスクとして、タングステン、タングステン窒化膜及びタングステンシリサイドからなる積層膜５８をドライエッチングする。
この後、公知のＤＲＡＭプロセスにより、キャパシタの形成や配線の形成を行なってＤＲＡＭが完成する。
以上のようにし、本実施の形態においても第１の実施の形態と同様に、活性領域において、チャネル部の幅よりもストレージノードコンタクト部分の幅及びビット線用コンタクト部分の幅が広いＦｉｎＦＥＴを含む半導体装置（ＤＲＡＭ）を製造することができる。これにより、チャネル部の幅を縮小し完全空乏化した上で、十分なオン電流が得られるＦｉｎＦＥＴを含む半導体装置が得られる。また、製造コストの上昇もほとんどない。
次に図４０乃至図５７を参照して、本発明の第３の実施の形態について説明する。
まず、第１の実施の形態と同様の工程（図２乃至図８）を行い、図８に示す状態とする。
この後、図４０（ａ）、（ｂ）及び（ｃ）に示すように、シリコン酸化膜７１（例えば、膜厚２００）を形成し、ＣＭＰ法により表面を研磨（例えば、厚さ２０ｎｍ）して平滑化する。
次に、図４１（ａ）、（ｂ）及び（ｃ）に示すように、公知のリソグラフィ技術により、ＦｉｎＦＥＴのゲート電極領域及びダミーゲート領域が開口するようにレジストパターン７２を形成する。このときのレジストパターン７２間のスペースは、例えば、４５ｎｍとする。
次に、図４２（ａ）、（ｂ）及び（ｃ）に示すように、レジストパターン７２をマスクとしてシリコン酸化膜７１をエッチングする。その後、図４３（ａ）、（ｂ）及び（ｃ）に示すように、レジストパターン７２を除去する。
次に、図４４（ａ）、（ｂ）及び（ｃ）に示すように、シリコン酸化膜７１をエッチングマスクとしてシリコン窒化膜２６を異方性エッチングする。
次に、図４５（ａ）、（ｂ）及び（ｃ）に示すように、全面にシリコン窒化膜７３（例えば、１０ｎｍ厚）を堆積させる。それから、シリコン窒化膜７３を異方性エッチングし、図４６（ａ）、（ｂ）及び（ｃ）に示すように、シリコン酸化膜７１の側壁にシリコン窒化膜７３からなるサイドウォール７４を形成する。このとき、第１ゲート絶縁膜２２の一部及びシリコン酸化膜２５も除去される。こうして、フィン部の表面を覆う第１ゲート絶縁膜２２、酸化膜２５及び窒化膜７３のチャネル部に対応する部分に、選択的に開口が形成される。
次に、熱酸化により、図４７（ａ）、（ｂ）及び（ｃ）に示すように、シリコン基板２１の露出面に熱酸化膜７５（例えば、１０ｎｍ厚）を形成する。
次に、ケミカルドライエッチもしくは希釈したＨＦ溶液により、図４８（ａ）、（ｂ）及び（ｃ）に示すように、熱酸化膜７５を除去する。これにより、活性領域のチャネル部の幅を、選択的に、ストレージノードコンタクト部分の幅及びビット線用コンタクト部分の幅よりも狭くすることができる。
次に、図４９（ａ）、（ｂ）及び（ｃ）に示すように、開口内に露出したシリコン基板２１の露出面を酸化することによりゲート酸化膜７６（例えば、６ｎｍ厚）を形成し、その表面をプラズマによる窒素処理により酸窒化膜（例えば、３ｎｍ厚）とする。なお、ゲート酸化膜７６及び酸窒化膜に代えて、ＨＴＯや高誘電率膜を用いてもよい。
次に、図５０（ａ）、（ｂ）及び（ｃ）に示すように、ゲート電極用のポリシリコン７７（例えば、１００ｎｍ厚）を堆積させる。ここで、ポリシリコン７７としては、例えば、ボロン（Ｂ）が、濃度２Ｅ２０ｃｍ−３以上（in-situ）となるようにドープされているものが望ましい。
次に、ゲート電極形成領域上のポリシリコン７７が所定の厚さ、例えば５０ｎｍ、となるようにドライエッチバックする。それから、図５１（ａ）、（ｂ）及び（ｃ）に示すように、タングステンシリサイド（例えば、５ｎｍ厚）、タングステン窒化膜（例えば、１０ｎｍ厚）及びタングステン（例えば、５５ｎｍ厚）からなる積層膜７８を形成する。
次に、図５２（ａ）、（ｂ）及び（ｃ）に示すように、ゲート電極形成領域において厚さが、例えば６０ｎｍとなるように、積層膜７８をドライエッチバックする。
次に、図５３（ａ）、（ｂ）及び（ｃ）に示すように、シリコン窒化膜７９（例えば、１００ｎｍ厚）を堆積させる。それから、図５４（ａ）、（ｂ）及び（ｃ）に示すように、シリコン酸化膜７１が露出するまで、ＣＭＰ法によりシリコン窒化膜７９を研磨する。
次に、公知のリソグラフィ技術により、図５５（ａ）、（ｂ）及び（ｃ）に示すように基板コンタクトに対応する部分（即ち、ストレージノードコンタクト部分及びビット線用コンタクト部分、図６９参照。）が開口するように、レジストパターン８０を形成する。
次に、図５６（ａ）、（ｂ）及び（ｃ）に示すように、レジストパターン８０をマスクとしてシリコン酸化膜７１を異方性ドライエッチングする。このとき、シリコン酸化膜７１をエッチングする際のシリコン窒化膜に対する選択比は１５以上が望ましい。レジストパターン８０の開口内のシリコン酸化膜７１を除去した後、異方性ドライエッチングを引き続き行うことにより、シリコン窒化膜２６及び第１ゲート絶縁膜２２を除去してシリコン基板２１の表面を露出させる。
次に、ホトレジスト８０を除去した後、図５７（ａ）、（ｂ）及び（ｃ）に示すように、ポリシリコン８１を例えば２００ｎｍ堆積させ、エッチバックしてシリコン窒化膜７９を露出させる。なお、ポリシリコン８１は、例えばリン（Ｐ）を１Ｅ２０ｃｍ−３の濃度（in-situ）でドープしたものである。
この後、公知のＤＲＡＭプロセスにより、キャパシタの形成や配線の形成を行なってＤＲＡＭが完成する。
以上のようにし、本実施の形態においても第１、第２の実施の形態と同様に、活性領域において、チャネル部の幅よりもストレージノードコンタクト部分の幅及びビット線用コンタクト部分の幅が広いＦｉｎＦＥＴを含む半導体装置（ＤＲＡＭ）を製造することができる。これにより、チャネル部の幅を縮小し完全空乏化した上で、十分なオン電流が得られるＦｉｎＦＥＴを含む半導体装置が得られる。また、製造コストの上昇もほとんどない。
次に、図５８乃至図６８を参照して、本発明の第４の実施の形態について説明する。
まず、第２の実施の形態と同様の工程（図２乃至図８、図２５及び図２６）を行い、図２６示す状態とする。
この後、ＲＥＬＡＣＳ（Resist Enhancement Lithography Assisted by Chemical Shrink）法により、図５８（ａ）、（ｂ）及び（ｃ）に示すに示すように、レジストパターン５２の側壁にサイドウォール９１（例えば、１０ｎｍ厚）を形成する。なお、サイドウォール９１は、後に形成されるチャネルの長さ（図５８（ａ）の左右方向長さ）を短くするためのものである。このサイドウォール９１の形成に代えて、レジストパターン５２をマスクとしてシリコン酸化膜５１をエッチングし、ホトレジスト５２を除去した後、シリコン酸化膜５１の側壁に酸化膜やシリコン窒化膜によるサイドウォールを形成しても同様の効果が得られる。
次に、ホトレジスト５２及びサイドウォール９１をマスクとして、図５９（ａ）、（ｂ）及び（ｃ）に示すに示すように、シリコン酸化膜５１を異方性エッチングする。それから、図６０（ａ）、（ｂ）及び（ｃ）に示すに示すように、ホトレジスト５２及びサイドウォール９１を除去する。
次に、熱燐酸等を用い、図６１（ａ）、（ｂ）及び（ｃ）に示すように、シリコン窒化膜２６を、例えば３０ｎｍ以上、等方性エッチングする。それから、図６２（ａ）、（ｂ）及び（ｃ）に示すように、開口内の第１ゲート酸化膜２２およびシリコン酸化膜２５を除去する。こうして、フィン部の表面を覆う第１ゲート絶縁膜２２、酸化膜２５及び窒化膜２６のチャネル部に対応する部分に、選択的に開口が形成される。さらに、開口内に露出した基板シリコン２１を、例えば１０ｎｍ、等方性エッチングする。これにより活性領域におけるチャネル部の幅がストレージノードコンタクト部分及びビット専用コンタクト部分の幅よりも狭い構造となる。
次に、図６３（ａ）、（ｂ）及び（ｃ）に示すように、シリコン基板２１の露出面に、熱酸化によりゲート酸化膜９２（例えば、６ｎｍ厚）を形成する。この後、ゲート酸化膜９２に対してプラズマによる窒素処理を行って酸窒化膜（例えば、３ｎｍ厚）を形成する。なお、ゲート酸化膜９２及び酸窒化膜に代えて、ＨＴＯや高誘電率膜を用いてもよい。
次に、図６４（ａ）、（ｂ）及び（ｃ）に示すように、ゲート電極用のポリシリコン９３（例えば、１００ｎｍ厚）堆積させる。ポリシリコン９３としては、例えば、ボロン（Ｂ）が濃度２Ｅ２０ｃｍ−３以上（in-situ）でドープされているものが望ましい。
次に、ＣＭＰ法により、図６５（ａ）、（ｂ）及び（ｃ）に示すように、シリコン酸化膜５１が露出するまで、ポリシリコン９３を研磨する。
次に、図６６（ａ）、（ｂ）及び（ｃ）に示すように、タングステンシリサイド（例えば、５ｎｍ厚）、タングステン窒化膜（例えば、１０ｎｍ厚）及びタングステン（例えば、５５ｎｍ）からなる積層膜９４と、シリコン窒化膜９５（例えば、１００ｎｍ厚）とを堆積させる。さらに、シリコン窒化膜９５上であって、ゲート電極領域及びダミーゲート領域に対応する部分に、公知のリソグラフィ技術により、レジストパターン９６を形成する。
次に、図６７（ａ）、（ｂ）及び（ｃ）に示すように、レジストパターン９６をマスクとしてシリコン窒化膜９５をエッチングし、その後、ホトレジスト９６を除去する。
次に、図６８（ａ）、（ｂ）及び（ｃ）に示すように、シリコン窒化膜９５をマスクとして、タングステン、タングステン窒化膜およびタングステンシリサイドからなる積層膜９４をエッチングする。
この後、公知のＤＲＡＭプロセスにより、キャパシタの形成や配線の形成を行なってＤＲＡＭが完成する。
以上のようにし、本実施の形態においても第１乃至第３の実施の形態と同様に、活性領域において、チャネル部の幅よりもストレージノードコンタクト部分の幅及びビット線用コンタクト部分の幅が広いＦｉｎＦＥＴを含む半導体装置（ＤＲＡＭ）を製造することができる。これにより、チャネル部の幅を縮小し完全空乏化した上で、十分なオン電流が得られるＦｉｎＦＥＴを含む半導体装置が得られる。また、製造コストの上昇もほとんどない。
上述した第１乃至第４の実施の形態に係る半導体装置の製造方法は、全て、６Ｆ２メモリセル構造のＤＲＡＭに適用することができる。６Ｆ２メモリセル構造の平面レイアウトを図６９に示す。
図６９において、トランスファーゲート１０１は、所定の周期（ピッチ＝２Ｆ、Ｆ：Feature size）で互いに平行かつ上下方向に伸びるように配置されている。トラスファーゲート１０１の両側壁にはＬＤＤサイドウォール１０２が形成されている。活性領域１０３は、互いに隣り合う２本のトランスファーゲート１０１が横切るように配列形成される。また、活性領域１０３は、トランスファーゲートと直交する方向に関しては、一本のダミーゲートを挟んで隣り合うように配列形成されている。活性領域１０３の上方（図の表面側）には、ストレージノードコンタクト部及びビット線用コンタクト部に接続される基板コンタクト１０４が形成されている。ビット線１０５は、概ね、トランスファーゲート１０１と直交する方向に沿って、所定の間隔（ピッチ＝２Ｆ）で形成されている。具体的には、ビット線１０５は、ビット線用コンタクト部の上を通過し、ストレージノードコンタクト部の上を避けるように形成されている。トランスファーゲート１０１、活性領域１０３及びビット線１０５の配置は、図に破線で示す２Ｆ×３Ｆ＝６Ｆ２の基本領域の構造パターンを繰り返すパターンとなるようになされている。
以上、本発明についていくつかの実施の形態に即して説明したが、本発明はこれら実施の形態に限定されるものではなく、本願発明の主旨から逸脱することなく種々の変形が可能である。例えば、ＤＲＡＭのみならず、他の半導体装置にも適用できる。
本発明の第１の実施の形態に係るＤＲＡＭの１セルに相当する領域のレイアウト構造を示す平面図である。 本発明の第１の実施の形態に係るＤＲＡＭの製造工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図２の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図３の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図４の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図５の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図６の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図７の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図８の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図９の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図１０の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図１１の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図１２の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図１３の工程後の配列形成された６個のフィン部の状態を示す平面図である。 図１４の６個のフィン部とゲート電極との位置関係を示す平面図である。 図１３の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図１６の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図１７の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図１８の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図１９の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図２０の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図２１の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図２２の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図２３の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 本発明の第２の実施の形態に係るＤＲＡＭの製造工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図２５の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図２６の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図２７の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図２８の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図２９の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図３０の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図３１の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図３２の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図３３の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図３４の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図３５の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図３６の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図３７の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図３８の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 本発明の第３の実施の形態に係るＤＲＡＭの製造工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図４０の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図４１の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図４２の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図４３の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図４４の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図４５の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図４６の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図４７の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図４８の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図４９の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図５０の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図５１の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図５２の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図５３の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図５４の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図５５の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図５６の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 本発明の第４の実施の形態に係るＤＲＡＭの製造工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図５８の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図５９の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図６０の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図６１の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図６２の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図６３の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図６４の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図６５の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図６６の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 図６７の工程に続く工程を説明するための図であって、（ａ）は図１におけるＡ−Ａ’線断面図に相当する図、（ｂ）は図１におけるＢ−Ｂ’線断面図に相当する図、及び（ｃ）は図１におけるＣ−Ｃ’線断面図に相当する図である。 ６Ｆ２メモリセル構造を説明するための平面レイアウト図である。
符号の説明
１１，１２ ゲート電極領域
１３ 活性領域
１３−１ ストレージノードコンタクト部となる部分
１３−２ ＦｉｎＦＥＴのチャネル部となる部分
１３−３ ビット線用コンタクト部となる部分
１３−４ ＦｉｎＦＥＴのチャネル部となる部分の幅
１３−５ ビット線用コンタクト部となる部分の幅
１３−６ ストレージノードコンタクト部となる部分の幅
２１ シリコン基板
２２ 第１のゲート絶縁膜
２３ シリコン窒化膜
２４ シリコン酸化膜
２５ シリコン酸化膜
２６ シリコン窒化膜
２７ レジストパターン
２８ 熱酸化膜
２９ 不純物
３０ ゲート酸化膜
３１ ポリシリコン
３２ 積層膜
３３ シリコン窒化膜
３４ レジストパターン
３５ サイドウォール
５１ シリコン酸化膜
５２ レジストパターン
５３ シリコン窒化膜
５４ サイドウォール
５５ シリコン酸化膜
５６ ゲート酸化膜
５７ ポリシリコン
５８ 積層膜
５９ シリコン窒化膜
６０ レジストパターン
７１ シリコン酸化膜
７２ レジストパターン
７３ シリコン窒化膜
７４ サイドウォール
７５ 熱酸化膜
７６ ゲート酸化膜
７７ ポリシリコン
７８ 積層膜
７９ シリコン窒化膜
８０ レジストパターン
８１ ポリシリコン
９１ サイドウォール
９２ ゲート酸化膜
９３ ポリシリコン
９４ 積層膜
９５ シリコン窒化膜
９６ レジストパターン
１０１ トランスファーゲート
１０２ ＬＤＤサイドウォール
１０３ 活性領域
１０４ 基板コンタクト
１０５ ビット線

Claims (9)

  1. フィン形状の活性領域を有する半導体装置において、
    前記活性領域のチャネル部となる部分の幅が、ソース・ドレインとなる部分の幅よりも狭いことを特徴とする半導体装置。
  2. 請求項１に記載された半導体装置において、
    前記チャネル部が完全空乏化されていることを特徴とする半導体装置。
  3. 請求項１または２に記載された半導体装置において、
    一つの前記活性領域に二つのチャネル部が形成されていることを特徴とする半導体装置。
  4. 請求項１，２または３に記載された半導体装置において、
    前記活性領域を複数有し、当該複数の活性領域が配列形成されていることを特徴とする半導体装置。
  5. 請求項４に記載された半導体装置において、
    前記活性領域がＤＲＡＭのセルトランジスタに用いられていることを特徴とする半導体装置。
  6. 請求項５に記載された半導体装置において、
    前記セルトランジスタが、６Ｆ２レイアウト構造で配列形成されていることを特徴とする半導体装置。
  7. フィン形状の活性領域を有する半導体装置の製造方法において、
    前記活性領域となる一定幅のフィン部を形成するフィン部形成工程と、
    前記フィン部のうちチャネル部となる部分の幅を部分的に縮小する縮小工程と、
    を含むことを特徴とする半導体装置の製造方法。
  8. 請求項７に記載された半導体装置の製造方法において、
    前記縮小工程が、
    前記フィン部を覆う酸化膜及び窒化膜の前記チャネル部に対応する部分に選択的に開口を形成する工程と、
    前記開口内に露出した前記フィン部の表面を選択的に酸化させて酸化膜を形成する工程と、
    当該酸化膜を除去することにより、前記フィン部の幅を部分的に縮小する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  9. 請求項７に記載された半導体装置の製造方法において、
    前記縮小工程が、
    前記フィン部を覆う酸化膜及び窒化膜の、前記チャネル部に対応する部分に選択的に開口を形成する工程と、
    前記開口内に露出した前記フィン部の表面を選択的にエッチングすることにより、前記フィン部の幅を部分的に縮小する工程と、
    を含むことを特徴とする半導体装置の製造方法。
JP2006297570A 2006-11-01 2006-11-01 半導体装置及びその製造方法 Pending JP2008117838A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006297570A JP2008117838A (ja) 2006-11-01 2006-11-01 半導体装置及びその製造方法
US11/930,453 US20080099858A1 (en) 2006-11-01 2007-10-31 Semiconductor device and manfacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006297570A JP2008117838A (ja) 2006-11-01 2006-11-01 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008117838A true JP2008117838A (ja) 2008-05-22

Family

ID=39329112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006297570A Pending JP2008117838A (ja) 2006-11-01 2006-11-01 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20080099858A1 (ja)
JP (1) JP2008117838A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010098081A (ja) * 2008-09-16 2010-04-30 Hitachi Ltd 半導体装置
KR20110051168A (ko) * 2008-06-30 2011-05-17 어드밴스드 마이크로 디바이시즈, 인코포레이티드 벌크 기판 상에 형성된 이중 게이트 및 삼중 게이트 트랜지스터와 이 트랜지스터를 형성하는 방법
KR101445450B1 (ko) * 2012-07-03 2014-09-26 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 멀티 게이트 ｆｅｔ 및 멀티 게이트 ｆｅｔ를 형성하는 방법
US9041115B2 (en) 2012-05-03 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for FinFETs
KR20160107009A (ko) * 2015-03-03 2016-09-13 삼성전자주식회사 집적회로 소자

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5602340B2 (ja) * 2007-10-30 2014-10-08 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP5569243B2 (ja) 2010-08-09 2014-08-13 ソニー株式会社 半導体装置及びその製造方法
KR101797961B1 (ko) * 2011-06-09 2017-11-16 삼성전자주식회사 반도체 장치의 제조 방법
US9105744B2 (en) * 2012-03-01 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices having inactive fin field effect transistor (FinFET) structures and manufacturing and design methods thereof
US10515956B2 (en) 2012-03-01 2019-12-24 Taiwan Semiconductor Manufacturing Company Semiconductor devices having Fin Field Effect Transistor (FinFET) structures and manufacturing and design methods thereof
KR102241974B1 (ko) 2014-09-23 2021-04-19 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN107564953B (zh) * 2016-07-01 2021-07-30 中芯国际集成电路制造(上海)有限公司 变容晶体管及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112309A (ja) * 1992-09-28 1994-04-22 Fujitsu Ltd 半導体装置の製造方法
JP2002110963A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体装置
JP2005086024A (ja) * 2003-09-09 2005-03-31 Toshiba Corp 半導体装置及びその製造方法
JP2006522486A (ja) * 2003-04-03 2006-09-28 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ＦｉｎＦＥＴデバイス中のゲートを形成する方法、およびこのＦｉｎＦＥＴデバイスのチャネル領域中のフィンを薄くする方法
JP2007142392A (ja) * 2005-11-15 2007-06-07 Internatl Business Mach Corp <Ibm> 方法、半導体構造（準自己整合ソース／ドレインフィンｆｅｔプロセス）
JP2007294680A (ja) * 2006-04-25 2007-11-08 Toshiba Corp 半導体素子、半導体装置及びそれらの製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526889B1 (ko) * 2004-02-10 2005-11-09 삼성전자주식회사 핀 트랜지스터 구조

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112309A (ja) * 1992-09-28 1994-04-22 Fujitsu Ltd 半導体装置の製造方法
JP2002110963A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体装置
JP2006522486A (ja) * 2003-04-03 2006-09-28 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ＦｉｎＦＥＴデバイス中のゲートを形成する方法、およびこのＦｉｎＦＥＴデバイスのチャネル領域中のフィンを薄くする方法
JP2005086024A (ja) * 2003-09-09 2005-03-31 Toshiba Corp 半導体装置及びその製造方法
JP2007142392A (ja) * 2005-11-15 2007-06-07 Internatl Business Mach Corp <Ibm> 方法、半導体構造（準自己整合ソース／ドレインフィンｆｅｔプロセス）
JP2007294680A (ja) * 2006-04-25 2007-11-08 Toshiba Corp 半導体素子、半導体装置及びそれらの製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101630387B1 (ko) 2008-06-30 2016-06-24 어드밴스드 마이크로 디바이시즈, 인코포레이티드 벌크 기판 상에 형성된 이중 게이트 및 삼중 게이트 트랜지스터와 이 트랜지스터를 형성하는 방법
KR20110051168A (ko) * 2008-06-30 2011-05-17 어드밴스드 마이크로 디바이시즈, 인코포레이티드 벌크 기판 상에 형성된 이중 게이트 및 삼중 게이트 트랜지스터와 이 트랜지스터를 형성하는 방법
JP2011527103A (ja) * 2008-06-30 2011-10-20 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド バルク基板上に形成されたダブルゲート及びトライゲートトランジスタ及びそのトランジスタを形成するための方法
JP2010098081A (ja) * 2008-09-16 2010-04-30 Hitachi Ltd 半導体装置
US9502419B2 (en) 2012-05-03 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for FinFETs
US9041115B2 (en) 2012-05-03 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for FinFETs
KR101531795B1 (ko) * 2012-05-03 2015-06-25 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 ＦｉｎＦＥＴ를 위한 구조
US9831253B2 (en) 2012-05-03 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET memory device
US8883570B2 (en) 2012-07-03 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate FETs and methods for forming the same
KR101445450B1 (ko) * 2012-07-03 2014-09-26 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 멀티 게이트 ｆｅｔ 및 멀티 게이트 ｆｅｔ를 형성하는 방법
US9508714B2 (en) 2012-07-03 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate FETs and methods for forming the same
US10103025B2 (en) 2012-07-03 2018-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate FETs and methods for forming the same
US10269568B2 (en) 2012-07-03 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate FETs and methods for forming the same
KR20160107009A (ko) * 2015-03-03 2016-09-13 삼성전자주식회사 집적회로 소자
KR102327143B1 (ko) 2015-03-03 2021-11-16 삼성전자주식회사 집적회로 소자

Also Published As

Publication number Publication date
US20080099858A1 (en) 2008-05-01

Similar Documents

Publication Publication Date Title
US7026688B2 (en) Field effect transistors having multiple stacked channels
US7229884B2 (en) Phosphorous doping methods of manufacturing field effect transistors having multiple stacked channels
US7648883B2 (en) Phosphorous doping methods of manufacturing field effect transistors having multiple stacked channels
US6992358B2 (en) Semiconductor device and method for manufacturing the same
US7323375B2 (en) Fin field effect transistor device and method of fabricating the same
CN101401196B (zh) 垂直电子式可擦除可编程只读存储器器件
US20080099858A1 (en) Semiconductor device and manfacturing method of the same
US20070284583A1 (en) Semiconductor device and method of manufacturing the same
US7829959B2 (en) Semiconductor devices having line type active regions and methods of fabricating the same
JP2002118255A (ja) 半導体装置およびその製造方法
JP4530552B2 (ja) 半導体装置及びその製造方法
JP2013143423A (ja) 半導体装置及びその製造方法
JP2000332242A (ja) 半導体装置及びその製造方法
US7745290B2 (en) Methods of fabricating semiconductor device including fin-fet
JP2004228571A (ja) Ｓｏｎｏｓ型不揮発性メモリ及びその製造方法
JP5555408B2 (ja) 半導体装置の製造方法及び半導体装置
US7579656B2 (en) Transistor structure for semiconductor device and method of fabricating the same
JP4527552B2 (ja) 半導体装置とその製造方法
JP2001332638A (ja) 半導体記憶装置の製造方法
US7351625B2 (en) Recessed transistors and methods of forming the same
JPH1050953A (ja) 半導体集積回路装置の製造方法
JP2009231452A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100407