JP2008112878A

JP2008112878A - 半導体装置

Info

Publication number: JP2008112878A
Application number: JP2006295196A
Authority: JP
Inventors: Noriyuki Kimura; 紀幸木村
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2006-10-31
Filing date: 2006-10-31
Publication date: 2008-05-15
Anticipated expiration: 2026-10-31
Also published as: JP4850029B2

Abstract

【課題】実装信頼性および放熱効率を高めた半導体装置を提供する。
【解決手段】バンプ電極を介して半導体素子を実装基板に接合するフリップチップ実装タイプの半導体装置において、バンプ電極が半導体素子の能動領域内および半導体素子の外周部における能動領域外のスクライブライン上に設けられる構成とする。バンプ電極は電源、信号用バンプ電極に加えて実装信頼性向上や放熱効率向上のためのダミーバンプ電極からなる。
【選択図】図４

Description

本発明は、フリップチップ実装によって半導体素子と実装基板とを接合する半導体装置に関する。

現在、携帯電話などに代表される電子携帯機器は、小さく、軽く、容易に持ち運びができるモバイル性と一台で多くのタスクを可能にする多機能性が求められている。それにともない、機器に内蔵する部品は、より小さく、より軽く、そしてより高密度実装を実現する部品が必要とされ、携帯機器に用いられる小型の半導体装置においては樹脂封止型のノンリードタイプパッケージや半導体素子とほぼ同じ大きさのチップスケールパッケージが適用されている。今後はさらなら機器の小型化、高度化の要求とともにベアチップあるいはウエハレベルで組立可能なリアルチップサイズのパッケージなど，フリップチップ実装タイプの半導体装置が幅広く普及するものと考えられる。

フリップチップ実装は、周知のとおり、半導体素子上に形成されたバンプ電極と実装基板上に設けられた金属電極とを接合する実装方法である。フリップ実装タイプの半導体装置はバンプ電極を介して接合する特徴上、実装基板接続時の加熱、冷却プロセスや実使用時の外部温度変動、半導体素子の発熱など、半導体素子と実装基板間に生じる熱ストレスをバンプ電極で直接吸収する必要があり、リードタイプの樹脂封止型半導体装置と比較して応力緩衝効果が低く、実装基板との接続信頼性に問題が生じることがあった。また、従来のフリップチップ実装を用いた半導体装置は、半導体素子の動作時の熱が主に電源、信号用のバンプ電極を通して実装基板に放熱されるため、放熱経路が確保し難く、高消費電力を要するアプリケーションにおいては放熱対策を行う必要があった。

上記の接続信頼性および放熱性の改善手法として、半導体素子上にダミーバンプ電極を設ける手法が用いられている。（例えば、特許文献１、または特許文献２参照）
実開平４−９４７３２号公報特開平７−２６３４４９号公報

しかしながら、上記のダミーバンプ電極を設ける半導体装置の構造においては、半導体素子内の能動領域内に電源、信号用バンプ電極とダミーバンプ電極が形成されるので、隣り合うバンプ電極間がショートしないように、バンプ電極の配置を決めなければならなかった。そのため、電源、信号用バンプ電極およびダミーバンプ電極を配置する領域に制約が生まれ、実装接続信頼性および放散性を確保するのに十分なダミーバンプ電極を設けられないという欠点があった。

本発明の目的は上記従来の半導体装置の欠点を取り除き、実装信頼性が高く、放熱効率を向上させる半導体装置を提供することにある。

本発明の半導体装置は、上記の目的を達成するために、以下のような構成とした。
（１）半導体素子の能動面側に形成された複数のバンプ電極をフリップチップ実装にて実装基板に接合するベアチップもしくはウエハレベルパッケージタイプの半導体装置であって、前記半導体素子と前記実装基板とを接合する前記バンプ電極が半導体素子の能動領域面内および半導体素子の能動領域外のスクライブライン上に設けられることを特徴とする半導体装置とした。
（２）前記バンプ電極が電源,信号用バンプ電極およびダミーバンプ電極から成ることを特徴とする半導体装置とした。
（３）前記バンプ電極において、電源、信号用バンプ電極が半導体素子の前記能動領域面内に形成され、前記半導体素子の能動領域外のスクライブライン上にダミーバンプ電極が前記能動領域面内のバンプ電極を取り囲むように配置,形成されることを特徴とする半導体装置とした。
（４）前記バンプ電極において、電源、信号用バンプ電極に加えてダミーバンプ電極が半導体素子の能動領域面内に形成され、半導体素子の能動領域外のスクライブライン上にダミーバンプ電極が前記能動領域面内のバンプ電極を取り囲むように配置,形成されることを特徴とする半導体装置とした。
（５）前記バンプ電極において、電源、信号用バンプ電極に加えダミーバンプ電極が半導体素子の能動領域面内に形成され、半導体素子の能動領域外のスクライブライン上にダミーバンプ電極または電源、信号用バンプ電極が前記能動領域面内のバンプ電極を取り囲むように配置,形成されることを特徴とする半導体装置とした。
（６）前記半導体素子の能動領域外のスクライブライン上に形成される前記バンプ電極が複数個から成ることを特徴とする半導体装置とした。
（７）前記半導体素子の能動領域外のスクライブライン上に形成される前記バンプ電極が一つの連続体から成ることを特徴とする半導体装置とした。
（８）前記複数個から成るダミーバンプ電極において、半導体素子の４辺のコーナ部に形成されるバンプ電極の各々の体積が、コーナ部以外に形成される各々のバンプ電極よりも大きいことを特徴とする半導体装置とした。
（９）前記バンプ電極が球形、半球形もしくは四角柱に形成されることを特徴とする半導体装置とした。
（１０）前記半導体素子の能動領域外のバンプ形成領域におけるスクライブラインの幅が50μm〜200μmとして成ることを特徴とする半導体装置とした。
（１１）前記バンプ電極が半田、金、ニッケル,銅などの金属材料からなることを特徴とする半導体装置とした。
（１２）前記バンプ電極がスクリーン印刷法、電解メッキ法、無電解メッキ法もしくはボールマウント法によって形成されることを特徴とする半導体装置とした。

本発明の半導体装置は半導体素子の能動面上に形成するバンプ電極に加え半導体素子の外周部の能動領域外のバンプ電極を用いるため、半導体素子と実装基板とを接合するバンプ電極を増加することができ、従来よりも実装接続信頼性が向上し、放熱効果を高めることができる。また、フリップチップ実装タイプの半導体装置において高実装信頼性または高放熱性が求められるアプリケーションにおいても、アンダーフィルを使用する必要がなく、放熱効率を高めるための放熱フィンなどの対策を行う必要もなく、小型化、低コスト化、高実装密度化を実現することができる。

以下、本発明の第１の実施例について図面を参照しながら説明する。図１は半導体回路形成後のウエハの断面図で、半導体素子１上に電源、信号用アルミ電極２がポリイミドなどの保護膜３から開口、露出している。次に本ウエハの全面に電解メッキ用のシード層としてチタンダングステン続けて銅をスパッタリング法により総厚が数百〜数千オングストロームになるように成膜する。シード層にはクロム,ニッケルを用いても良い。次にレジストで半導体素子の能動領域内９および半導体素子の能動領域外１０のスクライブライン上にそれぞれバンプ電極ランド４および５が形成されるようにパターニングする。続いてメッキ厚さが10〜20μm程度になるように銅の電解メッキを施し、図２に示されるように能動領域外バンプ電極ランド５が能動領域内バンプ電極ランド４を取り囲むように配置,形成する。能動領域外バンプ電極ランド５を形成するスクライブラインの幅はバンプ形成領域を確保するために50μm〜200μmの幅に設けておく。レジストを除去した後、ポリイミド樹脂などの応力緩衝膜６をウエハ全面に塗布し、能動領域内バンプ電極ランド４および能動領域外バンプ電極ランド５が開口するようにレジストをパターニングし、ポリイミド樹脂などの応力緩衝膜６を感光させ除去する。続いて、図３に示されるように、スクリーン印刷法により各々のバンプ電極ランド上に半田ペーストを印刷し、リフロー法により能動領域内バンプ電極７および能動領域外バンプ電極８を形成する。バンプ電極の材質は用途に応じ、半田の他、金、ニッケル,銅などの金属材料を用いる。バンプ形成の方法は、スクリーン印刷法の他、電解メッキ法、無電解メッキ法もしくはボールマウント法を用いる。バンプ電極の形状はバンプ電極の形成方法により、球形、半球形、もしくは四角柱に形成される。ここで、第１の実施例を図４の上面図を用いて説明する。第１の実施例は、能動領域内バンプ電極７および能動領域外バンプ電極８が複数個形成されるもので、さらに、能動領域外バンプ電極８が４辺のコーナ部における４つのバンプ電極のみが他のコーナ部以外に形成される能動領域外バンプ電極８よりも各々の体積が大きくなるように形成するものである。熱収縮が最も大きくなる４辺コーナ部に他のバンプ電極よりも大きいものを形成することで、効果的に実装接続性を確保できる。

第２の実施例は図５の上面図に示されるように、能動領域外バンプ電極８が一つの連続体から成るように形成されたものである。能動領域外バンプ電極８が一つの連続体となることでバンプ電極の体積が増大し、半導体素子１と実装基板との接続強度が向上する。また、放熱経路が大きくなるため半導体素子１の放熱性を高めることができる。ここで、能動領域内バンプ電極７, 能動領域外バンプ電極８の機能は半導体装置のアプリケーションによって電源、信号用もしくはダミー用どちらの機能としても用いても良い。たとえば、能動領域内バンプ電極７に電源、信号用バンプ電極を形成し、能動領域外バンプ電極８にダミーバンプ電極のみを形成する組合せ、あるいは、動領域内バンプ電極７に電源、信号用バンプ電極に加えてダミーバンプ電極を形成し、能動領域外バンプ電極８にダミーバンプ電極を形成する組合せ、あるいは、能動領域内バンプ電極７に電源、信号用バンプ電極に加えてダミーバンプ電極を形成し、能動領域外バンプ電極８に電源、信号用電極またはダミーバンプ電極を形成する組合せなどが考えられる。最後に本発明の半導体装置はダイシング法により個片化され、図６に示される最終形態となる。

本発明の半導体装置の形成方法を説明する断面図。本発明の半導体装置の形成方法を説明する断面図。本発明の半導体装置の形成方法を説明する断面図。本発明の第１実施例の半導体装置を説明する上面図。本発明の第２実施例の半導体装置を説明する上面図。本発明の半導体装置の最終形態を説明する断面図。

符号の説明

１半導体素子
２電源、信号用アルミ電極
３保護膜
４能動領域内バンプ電極ランド
５能動領域外バンプ電極ランド
６応力緩衝膜
７能動領域内バンプ電極
８能動領域外バンプ電極
９半導体素子の能動領域内
１０半導体素子の能動領域外（スクライブライン）

Claims

半導体素子の能動面側に形成された複数のバンプ電極をフリップチップ実装にて実装基板に接合するベアチップもしくはウエハレベルパッケージタイプの半導体装置であって、前記半導体素子と前記実装基板とを接合する前記バンプ電極が半導体素子の能動領域面内および半導体素子の能動領域外のスクライブライン上に設けられることを特徴とする半導体装置。
前記バンプ電極が電源,信号用バンプ電極およびダミーバンプ電極から成ることを特徴とする請求項１に記載の半導体装置。
前記バンプ電極において、電源、信号用バンプ電極が半導体素子の前記能動領域面内に形成され、前記半導体素子の能動領域外のスクライブライン上にダミーバンプ電極が前記能動領域面内のバンプ電極を取り囲むように配置,形成されることを特徴とする請求項1に記載の半導体装置。
前記バンプ電極において、電源、信号用バンプ電極に加えてダミーバンプ電極が半導体素子の能動領域面内に形成され、半導体素子の能動領域外のスクライブライン上にダミーバンプ電極が前記能動領域面内のバンプ電極を取り囲むように配置,形成されることを特徴とする請求項1に記載の半導体装置。
前記バンプ電極において、電源、信号用バンプ電極に加えダミーバンプ電極が半導体素子の能動領域面内に形成され、半導体素子の能動領域外のスクライブライン上にダミーバンプ電極または電源、信号用バンプ電極が前記能動領域面内のバンプ電極を取り囲むように配置,形成されることを特徴とする請求項1に記載の半導体装置。
前記半導体素子の能動領域外のスクライブライン上に形成される前記バンプ電極が複数個から成ることを特徴とする請求項１に記載の半導体装置。
前記半導体素子の能動領域外のスクライブライン上に形成される前記バンプ電極が一つの連続体から成ることを特徴とする請求項1に記載の半導体装置。
前記複数個から成るダミーバンプ電極において、半導体素子の４辺のコーナ部に形成されるバンプ電極の各々の体積が、コーナ部以外に形成される各々のバンプ電極よりも大きいことを特徴とする請求項６に記載の半導体装置。
前記バンプ電極が球形、半球形もしくは四角柱に形成されることを特徴とする請求項１に記載の半導体装置。
前記半導体素子の能動領域外のバンプ形成領域におけるスクライブラインの幅が50μm〜200μmであることを特徴とする請求項1に記載の半導体装置。
前記バンプ電極が半田、金、ニッケル,銅などの金属材料からなることを特徴とする請求項1に記載の半導体装置。
前記バンプ電極がスクリーン印刷法、電解メッキ法、無電解メッキ法もしくはボールマウント法によって形成されることを特徴とする請求項１に記載の半導体装置。