JP2008199179A - レイヤ２スイッチ装置及び装置内カード間通信障害時の救済法 - Google Patents

Abstract

【課題】レイヤ２スイッチ装置及び装置内カード間通信障害時の救済法に関し、置内のインタフェースカード間の接続路に通信障害が発生しても、パケット転送に切断が生じないようにする。
【解決手段】インタフェースカードの各々に、通信状態管理ブロック８と振り分けブロック３１と選択ブロック４１とを備え、通信状態管理ブロック８で各インタフェースカード間の接続路の通信状態を管理し、振り分けブロック３１で、パケットの転送先のインタフェースカードの通信状態を、通信状態管理ブロック８を参照して判定し、通信不能の場合に、通信可能な他のインタフェースカードの接続路へ該パケットを転送し、選択ブロック４１で、転送されてきたパケットの宛先が自インタフェースカードであるか否かを判定し、自カード宛である場合に該パケットを出力処理部４に送出し、自カード宛でない場合に、該パケットを振り分けブロック３１に転送する。
【選択図】図１

Description

本発明は、多数の通信ケーブルが接続されるインタフェースカード（ＬＩＵ：Line Interface Unit）と該インタフェースカード（ＬＩＵ）のハードウェア機能を制御する中央処理装置（ＣＰＵ：Central Processing Unit）とを実装したレイヤ２スイッチ装置及びその装置内カード間通信障害時の救済法に関する。

図１３は本発明の適用対象であるレイヤ２スイッチ装置の構成例の概観を示す。同図に示すようにレイヤ２スイッチ装置は、多数のインタフェースカードＬＩＵ１〜ＬＩＵ３と、該インタフェースカードＬＩＵ１〜ＬＩＵ３を制御する中央処理装置（ＣＰＵ）を搭載したＣＰＵカードとを実装している。各インタフェースカードＬＩＵ１〜ＬＩＵ３は、イーサネット（登録商標）規格のＬＡＮ（Local Area Network）ケーブルが接続される複数のポートを有し、該ポートに接続されたケーブル間に選択的に接続経路を形成する機能を有する。

図１４は従来のレイヤ２スイッチ装置内部の構成例を示す。各インタフェースカードＬＩＵ１〜ＬＩＵ３は、それぞれ他のインタフェースカードとメッシュ状にシリアライザ／デシリアライザ（ＳｅｒＤｅｓ）１_１〜１_３によりシリアル接続される。内部には、ＬＡＮケーブルが装着されるポート２_１〜２_３、入力処理部（Ｉｎｇｒｅｓｓ）３_１〜３_３、振り分けブロック３１_１〜３１_３、出力処理部（Ｅｇｒｅｓｓ）４_１〜４_３、制御用ＬＡＮポート５_１〜５_３、インタフェースカードＣＰＵ（ＬＩＵ−ＣＰＵ）６_１〜６_３を備える。

なお、各インタフェースカードＬＩＵ１〜ＬＩＵ３の各構成要素に付した符号の下付き添え字は、それぞれインタフェースカードＬＩＵ１〜ＬＩＵ３毎に対応させて表したものであり、インタフェースカードＬＩＵ１〜ＬＩＵ３毎の区別が不要なときは、該下付き添え字を省略して記載する。

レイヤ２スイッチ装置内の各機能部について以下に説明する。ポート２は、イーサネット（登録商標）規格のＬＡＮケーブルで他の通信機器等と接続され、該通信機器等とパケットを送受する。通信速度や伝送媒体の種類により、１０ＢＡＳＥ−Ｔ、１００ＢＡＳＥ−ＴＸ、１０００ＢＡＳＥ−ＳＸ等の様々な種類がある。それらは、ＩＥＥＥ８０２．３で規格化されている。

入力処理部３は、ポート２から入力される受信パケットの制御を行う機能ブロックであり、ＭＡＣ（Media Access Control）アドレスの学習、ＶＬＡＮ（Virtual LAN）設定に従ったパケット制御、パケットのフィルタリング、ＱｏＳ（Quality of Service）設定に従った帯域制御、レイヤ１ヘッダの付与等を行う機能を有する。

振り分けブロック３１は、パケット転送（フォワーディング）の機能を有し、入力処理部３で付与されたレイヤ１ヘッダを元に、転送先のインタフェースカードへパケット転送する機能を有する。シリアライザ／デシリアライザ１は、転送するパケットのパラレル信号をシリアル信号に変換して他のインタフェースカードへ送信し、また、他のインタフェースカードからシリアル信号で受信されるパケットをパラレル信号に変換して自カード内の出力処理部４へ出力する機能を有する。

出力処理部４は、送信パケットの制御を行う機能を有し、入力処理部３で付与されたレイヤ１ヘッダの削除、ＭＡＣアドレスの学習、シェーピング、ＱｏＳ設定に従った帯域制御、パケットの廃棄制御等の処理を行う機能を有する。制御用ＬＡＮポート５は、ＣＰＵカード７の中央処理装置（ＣＰＵ）７１と制御パケットを通信するポートである。

インタフェースカードＣＰＵ６は、シリアライザ／デシリアライザ１、ポート２、入力処理部３、出力処理部４及びを制御／監視する中央処理装置（ＣＰＵ）である。ＣＰＵカード７からのハードウェア機能の設定又は状態情報の読み出し等の要求を、制御用ＬＡＮポート５を介して受信し、該要求に従って制御を行い、その制御結果をＣＰＵカード７の中央処理装置（ＣＰＵ）７１に通知する。

中央処理装置（ＣＰＵ）が搭載されているＣＰＵカード７は、各インタフェースカードＬＩＵ１〜ＬＩＵ３と制御用ＬＡＮポート７２_１〜７２_３によって接続され、制御パケットを各インタフェースカードＬＩＵ１〜ＬＩＵ３と該制御用ＬＡＮポート７２_１〜７２_３を介して遣り取りし、各インタフェースカードＬＩＵ１〜ＬＩＵ３に搭載されたインタフェースカードＣＰＵ６は、該制御パケットに従って自インタフェースカードを制御する。

各インタフェースカードＬＩＵ１〜ＬＩＵ３における信号送受の動作は以下のとおりである。例えば、インタフェースカードＬＩＵ１のポート２_１から入力されたパケットは、入力処理部３_１を通り、入力処理部３_１内の振り分けブロック３１_１でレイヤ１ヘッダを元に振り分けられ、転送先のインタフェースカード例えばＬＩＵ２へシリアライザ／デシリアライザ１_１を介して転送される。

転送先のインタフェースカードＬＩＵ２では、転送元のインタフェースカードＬＩＵ１のシリアライザ／デシリアライザ１_１からシリアライザ／デシリアライザ１_２を経由して入力されたパケットを、出力処理部５_２を通してポート２_２から外部へ送出する。

上記のような多数のインタフェースカードを具備するレイヤ２スイッチ装置において、各インタフェースカード相互間又は各インタフェースカードとＣＰＵカードとの間の接続路に通信異常が発生した場合、以下のような障害が発生する。
（１）同一装置内のインタフェースカードＬＩＵＸ−ＬＩＵＹ間（Ｘ，Ｙはカードスロット番号、図１４の構成例においては１〜３）で通信異常が発生した場合、インタフェースカードＬＩＵＸ−ＬＩＵＹ間での同一装置内パケット転送が不可能となる。
（２）同一装置内のインタフェースカードＬＩＵＸ（Ｘはカードスロット番号、図１４の構成例においては１〜３）とＣＰＵカード７間で通信異常が発生した場合、通信異常が発生したインタフェースカードＬＩＵＸへの各種設定が不可能となる。

図１５は上記（１）の障害発生の一例を示し、インタフェースカードＬＩＵ２のシリアライザ／デシリアライザ１_２に故障が発生した場合を示している。該シリアライザ／デシリアライザ１_２は、インタフェースカードＬＩＵ１と接続されているものとする。インタフェースカードＬＩＵ１のポート２_１を通って入力され、インタフェースカードＬＩＵ２へ転送すべきパケットは、入力処理部３_１を通り、振り分けブロック３１_１でレイヤ１ヘッダを元に、送信先のインタフェースカードＬＩＵ２に接続されたシリアライザ／デシリアライザ１_１へ出力される。

しかし、インタフェースカードＬＩＵ１に接続されたインタフェースカードＬＩＵ２のシリアライザ／デシリアライザ１_２に障害が発生しているため、インタフェースカードＬＩＵ１からインタフェースカードＬＩＵ２へのパケット転送ができず、インタフェースカードＬＩＵ１からインタフェースカードＬＩＵ２へ向けた通信が途絶してしまい、インタフェースカードＬＩＵ１及びＬＩＵ２のポート２_１及び２_２接続されているユーザ機器に通信障害を与えてしまう。

同様にインタフェースカードＬＩＵ２のポート２_２から入力されたパケットを、インタフェースカードＬＩＵ１へ転送する場合についても、インタフェースカードＬＩＵ１と接続されているシリアライザ／デシリアライザ１_２が故障しているため、インタフェースカードＬＩＵ２からインタフェースカードＬＩＵ１へパケットの転送を行うことができないこととなる。

このようなパケット転送の障害の復旧方法としては、故障したシリアライザ／デシリアライザ１_２を含むインタフェースカードＬＩＵ２を交換するのみであり、その交換作業を実施するまでの間は、インタフェースカードＬＩＵ１とインタフェースカードＬＩＵ２との間の通信は切断された状態となったたままとなる。

図１６は上記（２）の障害発生の一例を示し、インタフェースカードＬＩＵ２の制御用ＬＡＮポート５_２に障害が発生し、ＣＰＵカード７とインタフェースカードＬＩＵ２とのＬＡＮ接続が切断された場合を示している。この状態においては、ＣＰＵカード７とインタフェースカードＬＩＵ２との通信が不能となり、ＣＰＵカード７からインタフェースカードＬＩＵ２への全てのハードウェア設定用の制御パケットを送信することができないため、インタフェースカードＬＩＵ２のハードウェアの機能設定を行うことができない状態となる。

このようなハードウェアの機能設定の障害の復旧方法としては、故障したシリアライザ／デシリアライザ１_２を含むインタフェースカードＬＩＵ２を交換するのみであり、該交換作業を実施するまでの間は、インタフェースカードＬＩＵ２のハードウェアの機能設定を行うことができない状態となる。

上述の（１）のインタフェースカード相互間で通信異常が発生した場合の動作フローを図１７の（ａ）に、上述の（２）のインタフェースカードとＣＰＵカードとの間の通信異常が発生した場合の動作フローを図１７の（ｂ）に示している。

本発明に関連する先行技術文献として、下記の特許文献１には、パケットの転送先の回線の障害を監視し、障害が検出された場合、該障害が検出された出力側回線に転送されるパケットを異なる方路を介して異なる出力側回線に転送することにより、２重化された回線や回線カードにおける障害時や異常負荷状態等を原因とする方路変更を迅速に行い、方路を変更している間にパケットが障害の発生している回線に送信されてしまうことがないようにしたパケット転送方法及びパケット転送装置について記載されている。

但し、同文献に記載のものは、２重化した回線で一方の回線が切断した場合のパケット通信断を最小限に抑えるものであり、１つの装置内に入力されるパケットに対して、装置内のインタフェースカード間の通信障害時にパケット通信断の救済に係るものではない。
特開２００２−９８３３号公報

従来のレイヤ２スイッチ装置では、インタフェースカード相互間を接続するシリアライザ／デシリアライザ等の接続路に障害が発生すると、該障害の発生した接続路で接続されたインタフェースカード間にパケット通信要求が有った場合、必ず該パケット通信がさえぎられ、障害が発生したインタフェースカードのポートに接続されているユーザ機器に異常動作の影響を与え、その障害復旧の方法としては、障害発生したインタフェースカードの交換しかなく、即座にその交換作業を実施する必要があるが、その作業が済むまでの間は、障害の有ったインタフェースカードを通るパケット通信は救済することができなかった。

また、インタフェースカードとＣＰＵカードとの間の接続路に通信障害が発生した場合、ＣＰＵカードからインタフェースカードへ、ハードウェアの設定又は制御のための制御パケットを送信することができず、インタフェースカードのハードウェアの設定又は制御を行うことができなくなるが、このような障害の復旧方法としては、故障の発生したインタフェースカードを交換するのみであり、該交換作業が済むまでの間は、インタフェースカードのハードウェアの機能設定を行うことができない状態のままであった。

本発明は、レイヤ２スイッチ装置内のインタフェースカード相互間の接続路に通信障害が発生しても、その間のパケット通信に切断が発生しないようにし、該インタフェースカードのポートに接続されているユーザ機器に影響を与えないレイヤ２スイッチ装置を提供する。また、インタフェースカードとＣＰＵカードとの間の接続路に通信障害が発生しても、該インタフェースカードに対してハードウェアの設定又は制御のための制御パケットを送信し、該インタフェースカードのハードウェアの設定又は制御を行うことができるレイヤ２スイッチ装置を提供する。

本発明は、通信ケーブルが接続されるポートを有する複数のインタフェースカードを実装し、各インタフェースカード間を相互に接続する接続路を介してパケットを転送し、前記ポートに接続されたケーブル間に選択的に接続経路を形成するレイヤ２スイッチ装置において、前記インタフェースカードの各々に通信状態管理ブロックと振り分けブロックと選択ブロックとを備え、前記通信状態管理ブロックで各インタフェースカード間の接続路の通信状態を管理し、前記振り分けブロックでは、前記ポートから入力されるパケットの転送先のインタフェースカードとの接続路の通信状態を、前記通信状態管理ブロックを参照して通信可能か否かを判定し、通信可能な場合に、該転送先のインタフェースカードの接続路に該パケットを転送し、通信不能の場合に、通信可能な他のインタフェースカードの接続路へ該パケットを転送し、前記選択ブロックでは、前記振り分けブロックを経由して入力されたパケットの宛先が自インタフェースカードであるか否かを判定し、自インタフェースカード宛である場合に、該パケットを出力処理部に送出し、自インタフェースカード宛でない場合に、該パケットを前記振り分けブロックに転送することを特徴とする。

また、前記インタフェースカードのハードウェアを、該インタフェースカード宛に制御パケットを送信して設定又は制御する中央処理装置を搭載したＣＰＵカードを備え、前記ＣＰＵカードに、前記各インタフェースカードとの接続路の通信状態を管理する通信状態管理ブロックを備え、前記ＣＰＵカードでは、前記制御パケットの送信先のインタフェースカードとの通信が可能であるか否かを、前記通信状態管理ブロックを参照して判定し、可能な場合には該制御パケットを制御対象インタフェースカードへ送信し、通信不能の場合に、該制御パケットを通信可能な他のインタフェースカードへ送信し、前記インタフェースカードでは、受信した制御パケットが自インタフェースカード宛か否かを判定し、自インタフェースカード宛の場合には制御対象のハードウェアの設定又は制御を実施し、自インタフェースカード宛でない場合には、レイヤ１ヘッダに制御パケットであることを示す識別情報及び送信先のインタフェースカードを示すビットマップを設定して前記振り分けブロックに転送し、前記振り分けブロックを経由して入力されたパケットのレイヤ１ヘッダを元に、制御パケットであるか否かを判定し、制御パケットである場合に、該制御パケットに従って、制御対象のハードウェアの設定又は制御を実施することを特徴とする。

本発明によれば、インタフェースカード相互間を接続するシリアライザ／デシリアライザ等の接続路に通信障害が発生し、該障害の発生した接続路を介するインタフェースカード間にパケット通信要求が有っても、該パケットを、通信可能な接続路で接続された他のインタフェースカードを経由して転送することにより、パケットの通信断を防ぐことができ、インタフェースカードのポートに接続されたユーザ機器に対し、通信障害による影響を低減することができる。そのため、障害の発生したインタフェースカードの交換作業を、ユーザ機器に影響を与える時間帯を避けて実施することができることとなる。

また、制御対象のインタフェースカードとＣＰＵカードとの間の接続路に通信障害が発生した場合、通信可能な接続路で接続された他のインタフェースカードを経由して制御パケットを該制御対象のインタフェースカードに転送することにより、制御対象のインタフェースカードとＣＰＵカードとの間に通信障害が発生した場合でも、該制御対象のインタフェースカードのハードウェアの設定又は制御を行うことが可能となる。

図１は本発明のレイヤ２スイッチ装置の構成例を示す。同図に示すように、本発明のレイヤ２スイッチ装置は、各インタフェースカードＬＩＵ１〜ＬＩＵ３及びＣＰＵカード７にそれぞれ通信状態管理ブロック８_１〜８_３及び９を設置し、該通信状態管理ブロック８_１〜８_３でそれぞれインタフェースカードＬＩＵ１〜ＬＩＵ３間の接続路の通信状態を管理し、ＣＰＵカード７の通信状態管理ブロック９で、ＣＰＵカード７と各インタフェースカードＬＩＵ１〜ＬＩＵ３との間の通信状態を管理する。

また、各インタフェースカードＣＰＵ６_１〜６_３には、自インタフェースカード宛でない制御パケットを、入力処理部３_１〜３_３に転送する機能を追加する。各入力処理部３_１〜３_３内の振り分けブロック３１_１〜３１_３には、それぞれ自インタフェースカード内の通信状態管理ブロック８_１〜８_３を参照し、通信可能なインタフェースカードへ制御パケットを振り分ける機能を追加する。

出力処理部４_１〜４_３内の選択ブロック４１_１〜４１_３には、自インタフェースカード宛以外のパケットを各入力処理部３_１〜３_３の振り分けブロック３１_１〜３１_３に転送する機能を追加し、ＣＰＵカード７からの制御パケットを出力処理部４_１〜４_３に転送する機能を追加する。

各出力処理部４_１〜４_３には、ＣＰＵカード７から送出された制御パケットが入力された場合は、インタフェースカードＣＰＵ６_１〜６_３へ該制御パケットを転送する機能を追加する。インタフェースカードＣＰＵ６_１〜６_３には、各通信状態管理ブロック８_１〜８_３をチェックし、通信可能なインタフェースカードＬＩＵ１〜ＬＩＵ３へパケットを転送する機能を追加する。

上述の機能を実現する手段について以下に説明する。まず、第１の手段として、インタフェースカード相互間の接続路の通信状態を管理する手段として、各インタフェースカードＬＩＵ１〜ＬＩＵ３は、通信状態の管理のため通信状態管理ブロック８_１〜８_３を設け、該通信状態管理ブロック８_１〜８_３によりシリアライザ／デシリアライザ１_１〜１_３の通信状態を監視する。

図２に上記第１の手段の処理フローの例を示す。同図に示すように、例えば、インタフェースカードＬＵＩ１で、インタフェースカードＬＵＩ２と接続されているシリアライザ／デシリアライザ１_１に故障が発生した場合、インタフェースカードＬＵＩ１は、ＣＰＵカードのＣＰＵに対して該故障の通知を行う。また、通信不能なインタフェースカードＬＵＩ２の情報を通信状態管理ブロック８_１に設定する。

インタフェースカードＬＵＩ１から故障の通知を受信したＣＰＵカードは、該故障したシリアライザ／デシリアライザ１_１の接続先のインタフェースカードＬＩＵ２に対して、シリアライザ／デシリアライザ１_１が故障しているインタフェースカードＬＩＵ１の情報を通知する。該通知を受信したインタフェースカードＬＩＵ２は、自カード内の通信状態管理ブロック８_２に、インタフェースカードＬＩＵ１との通信が不可となったことを示す情報を設定する。

次に第２の手段として、ＣＰＵカードと各インタフェースカードとの間の接続路の通信状態を管理する手段について説明する。図３はこの手段の処理フローの例を示す。ＣＰＵカードに通信状態管理のために通信状態管理ブロック９を設け、ＣＰＵカードは該通信状態管理ブロック９により、各インタフェースカードＬＩＵに対して、一定間隔で通信（ポーリング）を行い、各インタフェースカードＬＩＵとの接続を司るＬＡＮドライバが通信可能か否かを判断する。

上記一定間隔毎のインタフェースカードＬＩＵとの通信で、インタフェースカードＬＩＵからの応答が返ってこなかった場合は、該インタフェースカードＬＩＵのＬＡＮドライバに故障が発生したと見なし、ＣＰＵカードは自カード内の通信状態管理ブロック９に、応答が返ってこなかったインタフェースカードＬＩＵに対して通信不能の情報を設定する。

次に第３の手段として、自インタフェースカード宛でないパケットを転送する手段について説明する。振り分けブロック３１にて、通信不能のインタフェースカードＬＩＵと接続されているシリアライザ／デシリアライザ１にはパケットを入力せず、通信可能なインタフェースカードＬＩＵと接続されているシリアライザ／デシリアライザ１にパケットを入力する機能を設ける。

通信可能なインタフェースカードＬＩＵが無い場合は、パケット転送が不可能となるため、パケット（主信号）は遮断される。振り分けブロック３１の振り分け処理では、例えば、若番のインタフェースカードＬＩＵから通信可能か否かをチェックする。図４はこの手段の処理フローの例を示している。同図は、インタフェースカードＬＩＵ１の振り分けブロック３１１の処理フローの例を示す。

インタフェースカードＬＩＵ１の振り分けブロック３１_１は、レイヤ１ヘッダで指定された送信先インタフェースカードＬＩＵと通信可能であるか否かを判定し（ステップ４−１）、通信可能であれば、該レイヤ１ヘッダで指定された送信先インタフェースカードＬＩＵのシリアライザ／デシリアライザへパケットを転送する（ステップ４−２）。

上記振り分けブロック３１_１で、レイヤ１ヘッダで指定された送信先インタフェースカードＬＩＵと通信可能でないと判定された場合、他のインタフェースカードＬＩＵと通信可能であるか否かを、若番のインタフェースカードＬＩＵから順に判定し（ステップ４−３）、他のインタフェースカードＬＩＵと通信可能であれば、該通信可能なインタフェースカードＬＩＵと接続されたシリアライザ／デシリアライザへパケットを転送する（ステップ４−４）。他の何れのインタフェースカードＬＩＵとも通信可能でないと判定された場合、転送不可のためパケットを廃棄する（ステップ４−５）。

また、出力処理部４に選択ブロック４１を設け、該選択ブロック４１に、入力されたパケットの送信先を示すビットマップが自インタフェースカードＬＩＵ宛でない場合は、該パケットを振り分けブロック３１に転送する機能を設ける。図５に選択ブロック４１の処理フローを示す。

選択ブロック４１は、入力されたパケットのレイヤ１のヘッダの送信先を示すビットマップが自カード宛を指しているか否かを判定し（ステップ５−１）、自カード宛を指している場合、該パケットを出力処理部４の従来の出力処理機能部へ転送する（ステップ５−２）。該送信先ビットマップが自カード宛を指していない場合、該パケットを入力処理部３の振り分けブロック３１へ転送する（ステップ５−３）。

次に第４の手段として、通信障害発生中のインタフェースカードに対してＣＰＵカードから制御パケットを迂回転送する手段について説明する。ＣＰＵカードからインタフェースカードＬＩＵに対するハードウェアの設定又は制御時、制御パケットを該当インタフェースカードＬＩＵへ送信するが、そのインタフェースカードＬＩＵとのＬＡＮ接続が、制御用ＬＡＮポートの故障等で切断されていた場合、ＬＡＮ接続が切断されていない他のインタフェースカードＬＩＵへ該制御パケットを送信する。

図６はこの手段の処理フローを示す。ＣＰＵカードは、制御対象のインタフェースカードＬＩＵと通信可能であるかどうかを、通信状態管理ブロック９の設定内容を基に判定し（ステップ６−１）、通信可能であれば、制御対象のインタフェースカードＬＩＵへ制御パケットを送信するステップ（６−２）。

制御対象のインタフェースカードＬＩＵと通信可能でない場合、他のインタフェースカードＬＩＵをその若番から順に通信可能かチェックし（ステップ６−３）、通信可能なインタフェースカードＬＩＵへ、ＣＰＵカードからハードウェアの設定又は制御用パケットを送信する（ステップ６−４）。上記ステップ６−３のチェックの結果、通信可能なインタフェースカードＬＩＵが存在しないと判定された場合、制御パケット転送不可のため、該インタフェースカードＬＩＵのハードウェアの設定又は制御は行わない（ステップ６−５）。

次に第５の手段として、自カード宛でないＣＰＵカードからの制御パケットにレイヤ１ヘッダを付与し、他インタフェースカードへ転送する手段について説明する。図７はこの手段の処理フローを示す。インタフェースカードＣＰＵ６は、制御用ＬＡＮポート５から受信した制御パケットが自カード宛であるか否かを判定し（ステップ７−１）、自カード宛である場合は、自カードの制御対象ハードウェアの設定又は制御を該制御パケットに従って実施する（ステップ７−２）。

上記ステップ７−１における判定で、制御用ＬＡＮポートから受信した制御パケットが自カード宛でないと判定された場合は、該制御パケットを入力処理部３へ転送する（ステップ７−３）。入力処理部３では、該制御パケットにレイヤ１ヘッダを付与し、振り分けブロック３１へ該パケットを転送する（ステップ７−４）。

該制御パケットに付与するレイヤ１ヘッダには、制御パケットであることを示す情報をフレームタイプの値として設定し、かつ宛先にインタフェースカードＬＩＵの送信先ビットマップを設定する。入力処理部３は、振り分けブロック３１でレイヤ１ヘッダを元に該制御パケットを制御対象のインタフェースカードＬＩＵへ、シリアライザ／デシリアライザ１を介して転送する（ステップ７−５）。

次に第６の手段として、他のインタフェースカードから入力された制御パケットをインタフェースカードＣＰＵに転送する手段について説明する。図８にこの手段の処理フローを示す。シリアライザ／デシリアライザ１を介して選択ブロック４１がパケットを受信すると、選択ブロック４１では該パケットのレイヤ１ヘッダのフレームタイプの値を元に該パケットが制御パケットか否かをチェックする（ステップ８−１）。

受信したパケットが制御パケットであった場合、出力処理部４においてレイヤ１ヘッダの削除を実施し（ステップ８−２）、該制御パケットをインタフェースカードＣＰＵへ転送する（ステップ８−３）。前記ステップ８−１において、受信パケットが制御パケットでないと判定されたとき、出力処理部４においてレイヤ１ヘッダの削除を実施し（ステップ８−４）、従来と同様の通常の出力処理を実施する（ステップ８−５）。

以下に、インタフェースカード相互間の通信異常時の主信号断の救済、及びＣＰＵカードとインタフェースカードとの間の通信異常時のハードウェア機能設定不能の救済の実施例について説明する。図９はインタフェースカードＬＩＵ１とインタフェースカードＬＩＵ２との間に通信異常が発生した場合の主信号断の救済の具体例を示している。

インタフェースカードＬＩＵ１のポート２_１からインタフェースカードＬＩＵ２向けのパケットが入力されると、振り分けブロック３１_１は、通信状態管理ブロック８_１の設定情報を基に通信可能なインタフェースカードＬＩＵを判定し、インタフェースカードＬＩＵ２への通信状態が切断状態となっていることを認識すると、通信可能なインタフェースカードＬＩＵ３へ該パケットを送信する。

インタフェースカードＬＩＵ３は、インタフェースカードＬＩＵ１から上記パケットを受信すると、選択ブロック４１_３にて該パケットのレイヤ１ヘッダの宛先ビットマップをチェックし、該宛先ビットマップが自カード宛となっていないことから、該パケットを振り分けブロック３１_３に送出する。

振り分けブロック３１_３では、選択ブロック４１_３から入力されたパケットがインタフェースカードＬＩＵ２向けのパケットであることから、該パケットをインタフェースカードＬＩＵ２と接続されているシリアライザ／デシリアライザ１_３に送出し、該シリアライザ／デシリアライザ１_３及びインタフェースカードＬＩＵ２のシリアライザ／デシリアライザ１_２を経由して、該パケットがインタフェースカードＬＩＵ２へ転送される。

図１０は、ＣＰＵカードとインタフェースカードＬＩＵ２との間の通信異常時のハードウェア機能設定不能の救済の実施例を示す。同図に示すように、ＣＰＵカード７のＣＰＵ７１は、インタフェースカードＬＩＵ２のインタフェースカードＣＰＵ６_２と接続されている制御用ＬＡＮポート５_２に障害が発生し、該制御用ＬＡＮポート５_２を介した通信が不能であることを、通信状態管理ブロック９の設定情報を基に認識すると、通信可能なインタフェースカードＬＩＵ１を、通信状態管理ブロック９の設定情報を基に認識し、インタフェースカードＬＩＵ２に対する制御パケットを、インタフェースカードＬＩＵ１の制御用ＬＡＮポート５_１に送信する。

インタフェースカードＬＩＵ１のインタフェースカードＣＰＵ６_１は、制御用ＬＡＮポート５_１を介して制御パケットを受信すると、該制御パケットの宛先をチェックし、該宛先が自カード宛でないことを認識すると、該制御パケットを入力処理部３_１へ転送する。入力処理部３_１は、該制御パケットにレイヤ１ヘッダにインタフェースカードＬＩＵ２の送信先ビットマップを設定し、該制御パケットを振り分けブロック３１_１へ送り、振り分けブロック３１_１は、該制御パケットの送信先ビットマップを元に、該制御パケットをインタフェースカードＬＩＵ２へ転送する。

インタフェースカードＬＩＵ２では、上記インタフェースカードＬＩＵ１から送られてきたパケットが制御パケットであることを、レイヤ１ヘッダのフレームタイプを基に認識すると、出力処理部４_２で該制御パケットのレイヤ１ヘッダを削除し、該制御パケットをインタフェースカードＣＰＵ６_２へ転送する。

図１１の（ａ）は前述のインタフェースカードＬＩＵ１とインタフェースカードＬＩＵ２との間に通信異常が発生した場合の主信号断の救済の例の処理フローを示し、同図の（ｂ）は前述のＣＰＵカードとインタフェースカードＬＩＵ２との間の通信異常時のハードウェア設定制御不能の救済の処理フローを示す。

同図（ａ）に示すように、装置内のインタフェースカードＬＩＵ１とインタフェースカードＬＩＵ２との間にパケット（主信号）の転送要求が有る状態で（１１−１）、インタフェースカードＬＩＵ１とインタフェースカードＬＩＵ２とを接続するシリアライザ／デシリアライザに故障が発生した場合（１１−２）、前述の図２に示した第１の手段により、インタフェースカード相互間の通信状態を管理する通信状態管理ブロックが更新され（１１−３）、図４及び図５に示した第３の手段により、自インタフェースカード宛でないパケットを転送するフローが実行され（１１−４）、インタフェースカードＬＩＵ１からインタフェースカードＬＩＵ２向けのパケットが、インタフェースカードＬＩＵ３を経由してインタフェースカードＬＩＵ２へ転送される（１１−５）。

また、同図（ｂ）に示すように、ＣＰＵカードとＬＡＮ接続されているインタフェースカードＬＩＵ２との間の制御用ＬＡＮポートに故障が発生した場合（１１−６）、図３に示した第２の手段により、インタフェースカードＬＩＵ２からの応答が無いことを検出し、ＣＰＵカード内の通信状態管理ブロックが更新され（１１−７）。

インタフェースカードＬＩＵ２の制御用ＬＡＮポートが故障した状態で、インタフェースカードＬＩＵ２のハードウェアの設定を実施する場合（１１−８）、図６に示した第４の手段により、通信障害発生中のインタフェースカードＬＩＵ２に対する制御パケットが、インタフェースカードＬＩＵ１へ送信される。

インタフェースカードＬＩＵ１は、図７に示した第５の手段により、自カード宛でない制御パケットにレイヤ１ヘッダを付与し、インタフェースカードＬＩＵ２へ転送する（１１−１０）。インタフェースカードＬＩＵ２では、図５の第３の手段により、該制御パケットを出力処理部へ転送し（１１−１１）、出力処理部では図８の第６の手段により、該制御パケットのレイヤ１ヘッダを削除し、該制御パケットをインタフェースカードＣＰＵへ転送する（１１−１２）。

以上のフローにより、インタフェースカードＬＩＵ２のインタフェースカードＣＰＵに、制御パケットが到達し、インタフェースカードＬＩＵ２では、該制御パケットに従って、ハードウェアの設定又は制御を実施することが可能となる（１１−３）。

前述の図７に示した第５の手段等で制御パケットに対して設定するレイヤ１ヘッダのフォーマットの構成例を図１２に示す。同図の（ａ）に示すレイヤ１ヘッダのフレームタイプ（Ｆｒａｍｅ Ｔｙｐｅ）の値として、本発明で使用する以前は使用されていない“１１”を、ＣＰＵカード発の制御パケットに割り当てることにより、ＣＰＵカード発の制御パケットを識別する構成とすることができる。

また、レイヤ１ヘッダの送信先ビットマップ（Ｄｅｓｔｉｎａｔｉｏｎ Ｃａｒｄ ＢｉｔＭａｐ）として、同図の（ｂ）に示すように、ビット位置４〜７にそれぞれインタフェースカードＬＩＵ１〜ＬＩＵ４を対応させて割り当て、ビット位置４〜７のうち“１”の値が設定されている位置のインタフェースカードが送信先のインタフェースカードであるとし、同時に複数のインタフェースカードに対して“１”を設定することがないようにするものとする。また、インタフェースカードの枚数に応じて使用するビット領域を変更するものとする。

本発明のレイヤ２スイッチ装置の構成例を示す図である。 第１の手段（インタフェースカード相互間の通信状態を管理する手段）の処理フローの例を示す図である。 第２の手段（ＣＰＵカードと各インタフェースカードとの間の通信状態を管理する手段）の処理フローの例を示す図である。 第３の手段（自インタフェースカード宛でないパケットを転送する手段）の振り分けブロックにおける処理フローの例を示す図である。 第３の手段（自インタフェースカード宛でないパケットを転送する手段）の選択ブロックにおける処理フローの例を示す図である。 第４の手段（通信障害発生中のインタフェースカードに対してＣＰＵカードから制御パケットを迂回転送する手段）の処理フローを示す図である。 第５の手段（自カード宛でない制御パケットを他インタフェースカードへ転送する手段）の処理フローを示す図である。 第６の手段（他のインタフェースカードから入力された制御パケットをインタフェースカードＣＰＵに転送する手段）の処理フローを示す図である。 インタフェースカード相互間の通信異常時の主信号断の救済の実施例を示す図である。 ＣＰＵカードとインタフェースカードとの間の通信異常時のハードウェア設定制御不能の救済の実施例を示す図である。 （ａ）インタフェースカード相互間の通信異常時の主信号断の救済の処理フロー及び（ｂ）ＣＰＵカードとインタフェースカードとの間の通信異常時のハードウェア設定制御不能の救済の処理フローを示す図である。 制御パケットに対して設定するレイヤ１ヘッダのフォーマットの構成例を示す図である。 本発明の適用対象であるレイヤ２スイッチ装置の構成例の概観図である。 従来のレイヤ２スイッチ装置内部の構成例を示す図である。 インタフェースカード間で通信異常が発生した場合の課題の一例を示す図である。 インタフェースカードとＣＰＵカードとの間で通信異常が発生した場合の課題の一例を示す図である。 （ａ）インタフェースカード相互間で通信異常が発生した場合の動作フロー及び（ｂ）インタフェースカードとＣＰＵカードとの間の通信異常が発生した場合の動作フローを示す図である。

符号の説明

１_１〜１_３ シリアライザ／デシリアライザ（ＳｅｒＤｅｓ）
２_１〜２_３ ポート
３_１〜３_３ 入力処理部
３１_１〜３１_３ 振り分けブロック
４_１〜４_３ 出力処理部
４１_１〜４１_３ 選択ブロック
５_１〜５_３ 制御用ＬＡＮポート
６_１〜６_３ インタフェースカードＣＰＵ
７ ＣＰＵカード
７１ 中央処理装置（ＣＰＵ）
７２_１〜７２_３ 制御用ＬＡＮポート
８_１〜８_３ 通信状態管理ブロック
９ 通信状態管理ブロック

Claims (4)

1. 通信ケーブルが接続されるポートを有する複数のインタフェースカードを実装し、各インタフェースカード間を相互に接続する接続路を介してパケットを転送し、前記ポートに接続されたケーブル間に選択的に接続経路を形成するレイヤ２スイッチ装置において、
   前記インタフェースカードの各々に、各インタフェースカード間の接続路の通信状態を管理する通信状態管理ブロックと、
   前記ポートから入力されるパケットの転送先のインタフェースカードとの接続路の通信状態を、前記通信状態管理ブロックを参照して通信可能か否かを判定し、通信可能な場合に、該転送先のインタフェースカードの接続路に該パケットを転送し、通信不能の場合に、通信可能な他のインタフェースカードの接続路へ該パケットを転送する振り分けブロックと、
   前記振り分けブロックを経由して入力されたパケットの宛先が自インタフェースカードであるか否かを判定し、自インタフェースカード宛である場合に、該パケットを出力処理部に送出し、自インタフェースカード宛でない場合に、該パケットを前記振り分けブロックに転送する選択ブロックと、
   を備えたことを特徴とするレイヤ２スイッチ装置。
2. 前記インタフェースカードのハードウェアを、該インタフェースカード宛に制御パケットを送信して設定又は制御する中央処理装置を搭載したＣＰＵカードを備え、
   前記ＣＰＵカードに、前記各インタフェースカードとの接続路の通信状態を管理する通信状態管理ブロックと、
   前記制御パケットの送信先のインタフェースカードとの通信が可能であるか否かを、前記通信状態管理ブロックを参照して判定し、可能な場合には該制御パケットを制御対象インタフェースカードへ送信し、通信不能の場合に、該制御パケットを通信可能な他のインタフェースカードへ送信する手段とを備え、
   前記インタフェースカードに、受信した制御パケットが自インタフェースカード宛か否かを判定し、自インタフェースカード宛の場合には制御対象のハードウェアの設定又は制御を実施し、自インタフェースカード宛でない場合には、レイヤ１ヘッダに制御パケットであることを示す識別情報及び送信先のインタフェースカードを示すビットマップを設定して前記振り分けブロックに転送する手段と、
   前記振り分けブロックを経由して入力されたパケットのレイヤ１ヘッダを元に、制御パケットであるか否かを判定し、制御パケットである場合に、該制御パケットに従って、制御対象のハードウェアの設定又は制御を実施する手段と
   を備えたことを特徴とする請求項１に記載のレイヤ２スイッチ装置。
3. 通信ケーブルが接続されるポートを有する複数のインタフェースカードを実装し、各インタフェースカード間を相互に接続する接続路を介してパケットを転送し、前記ポートに接続されたケーブル間に選択的に接続経路を形成するレイヤ２スイッチ装置の装置内カード間通信障害時の救済法であって、
   前記インタフェースカードの各々に備えた通信状態管理ブロックにより、各インタフェースカード間の接続路の通信状態を管理するステップと、
   前記インタフェースカードの各々に備えた振り分けブロックにおいて、前記ポートから入力されるパケットの転送先のインタフェースカードとの接続路の通信状態を、前記通信状態管理ブロックを参照して通信可能か否かを判定し、通信可能な場合に、該転送先のインタフェースカードの接続路に該パケットを転送し、通信不能の場合に、通信可能な他のインタフェースカードの接続路へ該パケットを転送するステップと、
   前記インタフェースカードの各々に備えた選択ブロックにおいて、前記振り分けブロックを経由して入力されたパケットの宛先が自インタフェースカードであるか否かを判定し、自インタフェースカード宛である場合に、該パケットを出力処理部に送出し、自インタフェースカード宛でない場合に、該パケットを前記振り分けブロックに転送するステップと、
   を含むことを特徴とする装置内カード間通信障害時の救済法。
4. 前記インタフェースカードのハードウェアを、該インタフェースカード宛に制御パケットを送信して設定又は制御する中央処理装置を搭載したＣＰＵカードにおいて、該ＣＰＵカードに備えた通信状態管理ブロックにより、前記各インタフェースカードとの通信状態を管理するステップと、
   前記制御パケットの送信先のインタフェースカードとの通信が可能であるか否かを、前記通信状態管理ブロックを参照して判定し、可能な場合には該制御パケットを制御対象インタフェースカードへ送信し、通信不能の場合に、該制御パケットを通信可能な他のインタフェースカードへ送信するステップと、
   前記インタフェースカードにおいて、受信した制御パケットが自インタフェースカード宛か否かを判定し、自インタフェースカード宛の場合には制御対象のハードウェアの設定又は制御を実施し、自インタフェースカード宛でない場合には、レイヤ１ヘッダに制御パケットであることを示す識別情報及び送信先のインタフェースカードを示すビットマップを設定して前記振り分けブロックに転送するステップと、
   前記振り分けブロックを経由して入力されたパケットのレイヤ１ヘッダを元に、制御パケットであるか否かを判定し、制御パケットである場合に、該制御パケットに従って、制御対象のハードウェアの設定又は制御を実施するステップと
   を含むことを特徴とする請求項３に記載の装置内カード間通信障害時の救済法。

Images