[go: up one dir, main page]

JP2008193039A - 低電圧有機薄膜トランジスタ及びその製造方法 - Google Patents

低電圧有機薄膜トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP2008193039A
JP2008193039A JP2007103945A JP2007103945A JP2008193039A JP 2008193039 A JP2008193039 A JP 2008193039A JP 2007103945 A JP2007103945 A JP 2007103945A JP 2007103945 A JP2007103945 A JP 2007103945A JP 2008193039 A JP2008193039 A JP 2008193039A
Authority
JP
Japan
Prior art keywords
insulating film
organic
film
gate electrode
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007103945A
Other languages
English (en)
Inventor
Chung Kun Song
ソン・チュン−クン
Kang Dae Kim
キム・カン−デ
Gi Seong Ryu
リュウ・ジ−ソン
Yong Xian Xu
シュウ・ヨン−シャン
Myung Won Lee
リー・ミュン−ウォン
Jae Woo Yang
ヤン・ジェ−ウー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020070012370A external-priority patent/KR100788758B1/ko
Application filed by Individual filed Critical Individual
Publication of JP2008193039A publication Critical patent/JP2008193039A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/40—Organosilicon compounds, e.g. TIPS pentacene

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】プラスチック基板やガラス基板などに低温工程で形成するものの、数nmの厚みでゲート絶縁膜を形成することにより、低電圧動作、且つ商用化が容易な有機薄膜トランジスタ及びその製造方法を提供する。
【解決手段】基板上に金属をパターニングし、蒸着してゲート電極１２を形成した後、常温乃至100℃以下でO2プラズマ工程によりゲート電極１２を直接酸化して10nm以下の厚みで金属酸化膜を成長させることで、ゲート電極の表面に沿ってゲート絶縁膜１３を形成する。次いで、ゲート絶縁膜１３の上に有機半導体膜１４を蒸着し、有機半導体膜１４上にソース／ドレイン電極１５／１６を互いに一定の距離をもって離隔するように形成する。二重ゲート絶縁膜とする場合には、有機絶縁膜を、自己組立工程またはスピンコーティング工程で金属酸化膜の上に形成する。
【選択図】図１

Description

本発明は、有機薄膜トランジスタ（Organic Thin Film Transistor；OＴＦＴ）技術に関し、より詳細には、金属ゲート電極をO2プラズマ工程で直接酸化して形成した超薄膜金属酸化膜をゲート絶縁体として利用するか金属酸化膜と有機絶縁膜の二重ゲート絶縁膜を用いる低電圧有機薄膜トランジスタの素子構造及びその製造方法に関する。
近年、ペンタセン（pentacene）のような有機半導体（Organic semiconductor ）の研究が盛んに進行されてきている。有機半導体は、合成方法が多様で且つ繊維やフィルム形態に成形が容易であり、柔軟性及び導電性に優れているだけでなく、相対的に製造コストが低い。このように多様な利点を有することから、有機半導体は、最近、新しい電気電子材料として機能性電子素子や光素子などの広範囲な分野において活発に研究されている。
有機薄膜トランジスタは、非晶質シリコンを利用する伝統的なシリコン薄膜トランジスタとは異なって、半導体領域に有機半導体を利用する。有機薄膜トランジスタは、構造的な面から、シリコン薄膜トランジスタとほぼ同様の形態を維持しつつ、製造的観点から、シリコン薄膜トランジスタに比べて工程が簡単で且つ費用が安価であるという長所を有する。このため、フレキシブルディスプレイ（flexible Display ）、電子タグ（ＲＦＩＤ；Radio Frequency Identification）などの電子製品に有機薄膜トランジスタを適用するための試みが続いている。
しかしながら、有機薄膜トランジスタは、現在いくつかの技術的問題を抱いている。それらのうち1つは、低温で形成可能なゲート絶縁膜を開発しなければならないという点である。ゲート絶縁膜に主に使われているシリコン酸化膜やシリコン窒化膜は、高温で形成されるので、ガラス基板やプラスチック基板に適用することが難しい。
有機薄膜トランジスタの別の問題点は、動作電圧を減少させなければならないという点である。フレキシブルディスプレイ、電子タグなどに核心素子として使用するためには、低電力消耗が必ず求められるが、既存の有機薄膜トランジスタは、20Ｖ以上の大きい動作電圧を有している。これは、ゲート絶縁膜の厚みに起因するもので、通常のゲート絶縁膜は、100nm以上の大きい厚みを有する。
前述のような問題を解決するために、本発明の属する技術分野において多様な研究が進行されてきている。例えば、特許文献1には、25〜150℃の温度でスパッタリング（sputtering）、スピニング（spinning）などの方法を用いてタンタル酸化物Ｔａ2O3、バナジウム酸化物Ｖ2O3、チタニウム酸化物ＴｉO2などをゲート絶縁膜に形成する技術が開示されており、特許文献2には、常温〜100℃の温度でスパッタリングでアルミニウム酸化物Ａｌ2O3を蒸着してゲート絶縁膜を形成する技術が開示されている。また、特許文献3及び特許文献4には、タンタルＴａ、アルミニウムＡｌなどのゲート電極を陽極処理（anodize）して、タンタル酸化物、アルミニウム酸化物などのゲート絶縁膜を形成する技術が開示されている。
しかしながら、前述のような従来の技術は、有機薄膜トランジスタのゲート絶縁膜として金属酸化物を低温で形成する技術を提示しているが、ゲート絶縁膜の厚みを縮小できる方案は提示していない。特許文献1の場合、ゲート絶縁膜の厚みは約0.5μｍであり、特許文献2の場合、ゲート絶縁膜の厚みは最小61nm、最大450nmである。また、特許文献3及び特許文献4には、ゲート絶縁膜の厚みは例えば85．64nmであると記載されている。
他方、有機薄膜トランジスタにおいてゲート絶縁膜の厚みを画期的に低減するための努力が続いている。例えば、“Ｌoｗ−ｖoｌｔａｇｅ Oｒｇａｎｉｃ ｔｒａｎｓｉｓｔoｒｓ ｗｉｔｈ ａｎ ａｍoｒｐｈoｕｓ ｍoｌｅｃｕｌａｒ ｇａｔｅ ｄｉｅｌｅｃｔｒｉｃ，Ｍａｒｃｕｓ Ｈａｌｉｋ ｅｔ ａｌ．，Ｎａｔｕｒｅ，ｖoｌ．431，20０4，ｐｐ．963−966”には、Ｐ＋−Ｓｉ基板に約2．5nm厚みの単分子膜（monolayers of Molecular）を自己組立（Self-Assembled）工程で形成する技術が提示されている。しかし、この技術は、Ｐ＋−Ｓｉ基板をゲート電極として使用しているので、回路を構成するためには個別素子を電気的に隔離させる素子分離及び形状化工程が必要であるが、これに関する方案が記載されていないし、商用化するに不適切な問題がある。
また、他の例として、“Oｎｅｖoｌｔ Oｒｇａｎｉｃ ｔｒａｎｓｉｓｔoｒ，Ｌ．Ａ．Ｍａｊｅｗｓｋｉｅｔａｌ．，Ａｄｖ．Ｍａｔｅｒ．20０5，17，Ｎo．2，ｐｐ．192−196”には、陽極酸化（ａｎoｄｉｚａｔｉoｎ）方法を用いて数nm厚みの金属酸化物をゲート絶縁膜として形成する技術が紹介されている。しかし、この技術で使用する陽極酸化方法は、湿式工程であって、工程中に金属膜が剥離されるおそれがあるので、商用化が難しいものと判断される。
米国登録特許第6,207,472号明細書
韓国特許公開第2005−31858号明細書
日本国特許公開第2003−258260号明細書
日本国特許公開第2003−258261号明細書
従って、低温工程で超薄膜ゲート絶縁膜を形成することによって、低電圧で動作可能であり、且つ集積回路を製作することができ、ディスプレイや 電子タグなど商用化が可能な有機薄膜トランジスタの開発が要求されている。本発明の目的は、このような要求に応ずるためのもので、プラスチック基板やガラス基板などに低温工程でゲート絶縁膜を形成するものの、数nmの厚みで具現して、低電圧で動作が可能であり、且つ商用化が容易な有機薄膜トランジスタ及びその製造方法を提供することにある。
前記目的を達成するために、本発明の一態様に係る有機薄膜トランジスタの製造方法は、前記基板上に金属を蒸着してゲート電極を形成する段階と、100℃以下の温度でO2プラズマ工程により前記ゲート電極を直接酸化して、10nm以下の厚みで金属膜を成長させることで、前記ゲート電極の表面に沿ってゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に有機半導体膜を蒸着する段階と、前記有機半導体膜上にソース／ドレイン電極を互いに一定の距離をもって離隔するように形成する段階と、を含んで構成される。
このような有機薄膜トランジスターの製造方法において、前記ゲート電極の形成段階及び前記ゲート絶縁膜の形成段階は、イン・サイチューで進行することができ、前記ゲート電極の形成段階で前記金属の蒸着はパターンを有するシャドウマスクを利用することができる。
また、前記ゲート絶縁膜の形成段階は、前記金属酸化膜の上に有機絶縁膜を形成する段階を含むことができる。この際、前記有機絶縁膜は、自己組立工程で形成された有機単分子膜や、スピンコーティング工程で形成することができる。前記基板は、プラスチックとガラスの中、いずれの一つからなることができる。
また、本発明の他の態様に係る有機薄膜トランジスターの製造方法は、基板の上に金属を蒸着してゲート電極を形成する段階と、常温乃至100℃以下で、O2プラズマ工程により前記ゲート電極を直接酸化して、10nm以下の厚みで金属酸化膜を成長させ、前記金属酸化膜の上に有機絶縁膜を形成することにより、前記ゲート電極の表面に沿って前記金属酸化膜と前記有機絶縁膜とからなる二重ゲート絶縁膜を形成する段階と、前記二重ゲート絶縁膜の上にソース/ドレーン電極を互いに一定の距離をもって離隔するように形成する段階と、前記ソース/ドレーン電極の上に有機半導体膜を蒸着する段階と、を含んで構成される。
このような有機薄膜トランジスターの製造方法において、前記ゲート電極を形成するための前記金属の蒸着工程と、前記ゲート絶縁膜を形成するための前記O2プラズマ工程は、イン・サイチューで進行することができ、前記ゲート電極の形成段階で前記金属の蒸着はパターンを有するシャドーマスクを用いることができる。また、前記有機絶縁膜は、自己組立工程で形成された有機単分子膜や、スピンコーティング工程で形成することができる。前記基板は、プラスチックとガラスの中、いずれの一つからなることができる。
一方、本発明の一態様に係る有機薄膜トランジスターは、基板と、前記基板の上にパターニングされた金属で形成されるゲート電極と、常温乃至100℃ 以下でO2プラズマ工程により前記ゲート電極を直接酸化して10nm以下の厚みで金属酸化膜を成長させて形成されるゲート絶縁膜と、前記ゲート絶縁膜の上に形成される有機半導体膜と、前記有機半導体膜上に互いに一定の距離をもって離隔するように形成されるソース/ドレーン電極と、を含んで構成される。
本発明の他の態様に係る有機薄膜トランジスターは、基板と、前記基板の上にパターニングされた金属で形成されるゲート電極と、常温乃至100℃以下でO2プラズマ工程により前記ゲート電極を直接酸化して10nm以下の厚みで成長させた金属酸化膜と前記金属酸化膜の上に形成される有機絶縁膜からなる二重ゲート絶縁膜と、前記二重ゲート絶縁膜の上に形成される有機半導体膜と、前記有機半導体膜上に互いに一定の距離をもって離隔するように形成されるソース/ドレーン電極と、を含んで構成される。
本発明の更に他の態様に係る有機薄膜トランジスターは、基板と、前記基板の上にパターニングされた金属で形成されるゲート電極と、常温乃至100℃以下でO2プラズマ工程により前記ゲート電極を直接酸化して10nm以下の厚みで成長させた金属酸化膜と前記金属酸化膜の上に形成される有機絶縁膜からなる二重ゲート絶縁膜と、前記二重ゲート絶縁膜の上に互いに一定の距離をもって離隔するように形成されるソース/ドレーン電極と、前記ソース/ドレーン電極の上に形成される有機半導体膜と、を含んで構成される。
本発明による低電圧有機薄膜トランジスタ及びその製造方法は、従来技術に比べて次のようないろいろな利点を有する。
第一に、工程温度が常温乃至100℃以下の低温であるので、プラスチック、ガラスのように高温工程に脆弱な基板を使用することができる。
第二に、ゲート電極を直接酸化してゲート絶縁膜に利用される金属酸化膜を10nm以下の超薄膜で形成できるので、有機薄膜トランジスタ素子の動作電圧とスレショルド電圧を減少させることができ、フレキシブルディスプレイ、電子タグなどの基本素子として商用化することができる。
第三に、パターニングされたゲート電極を直接酸化してゲート絶縁膜を形成するので、素子分離のためにゲート絶縁膜を形状化する工程が不要なので、製造工程が簡単となる。
第四に、シャドーマスクを利用してゲート電極をパターニングし、蒸着した後、同一設備内でイン・サイチューでO2プラズマ工程を進行してゲート絶縁膜を形成することができるので、設備間移動による工程時間増加を防止することができ、汚染発生可能性を減らすことができる。
第五に、金属酸化膜と有機絶縁膜の二重ゲート絶縁膜構造を形成するので、漏洩電流を減少させ、かつ電流点滅比を改善することができ、有機絶縁膜が有機半導体膜の結晶性が向上するので、粒子移動度、オフ状態電流などの特性を向上させることができる。
第六に、金属酸化膜の上に有機絶縁膜が更に形成された二重ゲート絶縁膜構造を通じて、ソース/ドレーン電極の金属酸化膜への透過を防止することで、下部電極構造の有機薄膜トランジスターを具現することが容易であり、且つ水平方向への素子の大きさを縮小することができる。
<実施例>
以下、添付の図面を参照して、本発明の好適な実施例を詳細に説明する。
実施例を説明するにおいて、本発明の属する技術分野で既に知られていて、更に本発明と直接関連のない内容に対しては説明を省略する。これは不要な説明を省略することで、本発明の要旨を不明確にしないで、更に明確に伝達するためである。同様の理由から添付図面において、構成要素の一部は、誇張されて表現されたり、省略したり、概略的に図示されており、各構成要素の大きさは、実際大きさを反映するものではない。図面全体において、同一または対応する構成要素には同一の参照番号を使用する。
<低電圧有機薄膜トランジスターの素子構造>
図1は、本発明の実施例に係る有機薄膜トランジスタを示す断面図である。
図1を参照すれば、プラスチックまたはガラスからなる基板10上に、ゲート電極12が形成され、ゲート電極12の表面に沿ってゲート絶縁膜13が形成される。ゲート電極12は、酸化が可能な金属、例えばアルミニウムＡｌ、チタニウムＴｉ、タンタルＴａなどからなる。ゲート絶縁膜13は、ゲート電極12を直接酸化して成長させたアルミニウム酸化膜Ａｌ2O3、チタニウム酸化膜ＴｉO2、タンタル酸化膜Ｔａ2O5などの金属酸化膜である。特に、本発明のゲート絶縁膜13はゲート電極12を直接酸化して10nm以下の厚みで形成する。
ゲート絶縁膜13上に、有機半導体膜14、例えばペンタセン（pentacene）薄膜が形成される。有機半導体膜14上に、ソース電極15とドレイン電極16を互いに一定の距離をもって離隔して形成する。ソース電極15とドレイン電極16は、例えば金ＡｕまたはアルミニウムＡｌのような金属からなる。
<有機薄膜トランジスタの製造方法>
図2a乃至図2dは、図1に示された有機薄膜トランジスターの製造方法を示した断面図である。製造方法に対する以下の説明から有機薄膜トランジスターの構造も更に明確になるだろう。
まず、図2aを参照すれば、プラスチックまたはガラスからなる基板10上に金属を蒸着してゲート電極12を形成する。ゲート電極12の蒸着方法は、パターンを有するシャドーマスク(shadow mask)を用いた熱蒸着(thermal evaporation)工程を利用する。しかし、ゲート電極12のパターニング方法は、フォトリソグラフィ（photolithography）工程を利用することもでき、蒸着方法は、電子ビーム蒸着（E-beam evaporation）、スパッタリング（sputtering）のような工程を利用することもできる。ゲート電極12は、例えばアルミニウムからなるが、ゲート電極12の材質が必ずこれに限定されるものではなく、酸化が可能な金属ならいずれも可能である。ゲート電極12の蒸着厚みは35~45nmである。
次に、図2ｂに示されたように、ゲート電極12の表面に沿ってゲート絶縁膜13を形成する。ゲート絶縁膜13の形成方法は、O2プラズマ工程を利用する。O2プラズマ工程を通じてゲート電極12を直接酸化させると、厚みが10nm以下（例えば、5nm）の金属酸化膜が低温（常温乃至100℃以下）で成長してゲート絶縁膜13を形成する。O2プラズマ工程は、例えばO2流量が10ｓｃｃｍ、圧力が145mTorr、パワーが150Ｗである条件下で6０分間実施する。
このような工程条件でO2プラズマ工程を進行して形成されたアルミニウム酸化膜のＴＥＭ写真を図3に示した。この際、アルミニウムゲート電極の上部に形成されたアルミニウム酸化膜の厚みは、約5nmであった。しかし、前記O2プラズマ工程条件は、ただ一例として提示されたものに過ぎず、本発明がこれに限定されるものではない。
O2プラズマ工程を用いて低温でゲート電極12を直接酸化する方法としてゲート絶縁膜13を形成すると以下のようないろいろな利点がある。
1.常温乃至100℃以下の低温工程を利用するので、プラスチックやガラスのように高温工程に脆弱な基板10を使うことができる。
2.ゲート電極12を直接酸化してゲート絶縁膜13を形成するので、ゲート絶縁膜13の厚みを10nm以下に減少させることができ、2V以下の低電圧で動作する有機薄膜トランジスターを具現することができる。また、パターニングされたゲート電極12を直接酸化してゲート絶縁膜13を成長させるので(部分削除)、ゲート絶縁膜13の形状化工程が不要である。
3.ゲート電極12を蒸着する時、シャドーマスクを利用する場合、同一設備内でイン・サイチュー(in-situ)で、O2プラズマ工程を進行してゲート絶縁膜13を形成することができる。したがって設備間移動による工程時間の増加を防止することができ、汚染発生可能性を減らすことができる。
ゲート絶縁膜13を形成した後、図2cに示したように、ゲート絶縁膜13の上部に熱蒸着を通じて有機半導体膜14を形成する。有機半導体膜14は、例えばペンタセン薄膜であり、1.8nm/分の速度で、約45nmの厚みまで蒸着する。この際、基板10の温度は約80℃を維持する。しかし有機半導体膜14の材質は、必ずこれに限定されるものではない。
次に、図2ｄに示されたように、有機半導体膜14上にシャドウマスクを通じて金又はアルミニウム等を蒸着してソース電極15とドレイン電極16を互いに一定の距離をもって離隔するように形成する。
<二重ゲート絶縁膜構造の有機薄膜トランジスター及び製造方法>
以上説明した有機薄膜トランジスターは、単一ゲート絶縁膜構造を有する。しかし、本発明の有機薄膜トランジスターは、二重(dual)ゲート絶縁膜構造を有することもできる。図4は、このような二重ゲート絶縁膜構造の有機薄膜トランジスターを示している。
図4を参照すれば、ゲート絶縁膜として、前述した実施例の金属酸化膜13と共にその上部に有機絶縁膜17が更に形成される。金属酸化膜13と有機絶縁膜17の二重ゲート絶縁膜構造は漏洩電流を更に減少させ、電流点滅比を改善する效果がある。
有機絶縁膜17は、自己組立(self-assembly)工程により形成される有機単分子膜またはスピンコーティング(spin coating)工程により形成される有機絶縁膜である。有機単分子膜の場合、オクタデシルトリクロロシラン(Octadecyltrichlorosilane; OTS)、(ベンジルオキシ)アルキルトリメトキシシシラン((benzyloxy)alkyltrimethoxysilane)などのような物質から形成することができる。また、スピンコーティングで形成される有機絶縁膜の場合、ポリスチレン(polystyrene; PS)のような物質から形成することができる。
図5は、有機絶縁膜に利用される(ベンジルオキシ)アルキルトリメトキシシシラン有機単分子膜の分子構造を例示している。図5に示されたように、有機単分子膜の分子構造は、ヘッド部分、中間部分、末端部分から構成される。頭部分は、有機半導体膜14と低い表面エネルギーを持つ構造を有し、中間部分は、高絶縁特性を示すアルキル鎖（alkyl chain）構造を有する。末端部分は、自己組立工程で単分子膜が形成され得るように、シラン（silane）構造を有する。
有機絶縁膜17は、金属酸化膜であるゲート絶縁膜13の表面を新水性から疎水性に変化させて高密度の有機半導体膜14を形成するように助ける。同時に、有機絶縁膜17は、その上に形成される有機半導体膜14の結晶性を向上させることで、有機薄膜トランジスターの粒子移動度、オフ状態電流などの特性を向上する。
自己組立工程により有機単分子膜を形成する方法は例えば次の通りである。 窒素(N2)雰囲気のグローブボックス(glove box)中で、シクロヘキサン(cyclohexane)溶媒を利用して、0.1mM濃度で希薄したOTS溶液中に、金属酸化膜が形成された基板を1時間つけると、OTS有機単分子膜が金属酸化膜の表面に形成される。
スピンコーティング方法で有機絶縁膜を形成する方法は例えば次の通りである。ポリスチレン有機物を3000rpmの回転速度で約30秒間スピンコーティングすると金属酸化膜の上に約10nm厚みの有機絶縁膜が形成される。その次、100℃のオーブンで24時間乾燥させる。
<下部電極構造の有機薄膜トランジスター及び製造方法>
以上説明した有機薄膜トランジスターの素子構造は、ソース電極15とドレーン電極16が有機半導体膜14上に形成されたいわゆる上部電極構造である。とろこで、水平方向への素子大きさを縮めようとすればソース電極とドレーン電極が有機半導体膜下部に形成される下部電極構造が望ましい。しかし図1のような単一ゲート絶縁膜構造は、下部電極構造に適用するに困難である。その理由は、ソース電極とドレーン電極が金属酸化膜の上に直接形成されて漏洩電流が増加するためである。これに比べて二重ゲート絶縁膜構造は、金属酸化膜の上に有機絶縁膜が更に形成されるので、下部電極構造を具現するのが容易である。図6は、このような下部電極構造の有機薄膜トランジスターを示している。
図6を参照すれば、ソース電極15とドレーン電極16が有機絶縁膜17のすぐ上に形成され、有機半導体膜14は、ソース電極15とドレーン電極16の上に形成される。このような、下部電極構造は、有機半導体膜14とソース/ドレーン電極15、16の製造工程手順を変えることで具現することができる。
以下では、本発明による有機薄膜トランジスターの性能を調べるための各種実験例を記述する。
<実験例 1: アルミニウム酸化膜の電気的特性実験>
図3に示されたアルミニウム酸化膜の電気的特性を調べるために、I-V、C-V測定実験を実施した。I-V測定実験は、ＨＰ4155Ａ装備を利用し、C-V測定実験は、ＨＰ4280Ａ装備を利用した。図7乃至図9は、その実験結果であり、図7は、アルミニウム酸化膜のI-V特性曲線を示すグラフであり、図8は、アルミニウム酸化膜の降伏電圧を示すグラフであり、図9は、アルミニウム酸化膜のキャパシタンス曲線を示すグラフである。
特に、図7は、Ａ1／Ａｌ2O3／Ａｌ構造とＡｌ／Ａｌ2O3／Ａｕ構造のI-V曲線を示しているが、漏洩電流密度が互いに異なることが分かる。例えば、Ａｌ／Ａｌ2O3／Ａｌ構造は、1Ｖで漏洩電流密度が5．87×10−7Ａ／ｃｍ2であり、 Ａｌ／Ａｌ2O3／Ａｕ構造は、1Ｖで漏洩電流密度が2．4×10−7Ａ／ｃｍ2であった。これは、アルミニウムと金の仕事関数の差異によるものである。
図8を参照すれば、Ａｌ／Ａｌ2O3／Ａｕ構造においてアルミニウム酸化膜の降伏電圧が3ＭＶ／ｃｍであることが分かる。
図9は、Ａ1／Ａｌ2O3／Ａｌ構造のC-V曲線であり、アルミニウム酸化膜のキャパシタンス値が1．1μＦ／ｃｍ2であることが分かる。図3のＴＥＭ写真上に現れたアルミニウム酸化膜の厚みを考慮して計算すれば、誘電定数は、約6．2と算出された。
<実験例2：ペンタセン有機薄膜トランジスタの電気的特性>
図3に示されたアルミニウム酸化膜を有するペンタセン有機薄膜トランジスタのＩＤＳ−ＶＧＳ、ＩＤＳ−ＶＤＳ特性曲線を図10ａ及び図10ｂに示し、その電気的特性をまとめると、次の表1に示した通りである。
表1から明らかなように、有機薄膜トランジスタは、粒子移動度（ｍoｂｉｌｉｔｙ）が0.1ｃｍ2／Ｖ・ｓｅｃ、点滅比（ＩOｎ／ＩOｆｆ）が6．3×103、スレショルド電圧（Ｖｔ）が−1．13Ｖ、サブスレショルド傾き（ｓｕｂ−ｔｈｒｅｓｈoｌｄ ｓｌoｐｅ）が0.206Ｖ／ｄｅｃ、オフ状態電流（OＦＦ ｓｔａｔｅ ｃｕｒｒｅｎｔ）が0.25ｐＡ／μｍであった。また、ＶＧＳ＝−2Ｖにおいて、ソース／ドレイン飽和電圧（ＶＤＳ、ｓａｔ）が−0.7Ｖであって、低電圧で動作することを確認した。
<実験例 3: 二重ゲート絶縁膜の電気的特性実験>
図4に示された、二重ゲート絶縁膜がアルミニウム酸化膜とポリスチレン有機絶縁膜からなる場合の電気的特性を調査するため、実験例1と同様にI-V、 C-V測定実験を実施した。
図11は、二重ゲート絶縁膜のI-V特性曲線を示したグラフであり、Al/Al2O3-PS/Au構造のI-V曲線を示していて、-2Vで漏洩電流密度が10-6A/?であった。また、示していないが、Al/Al2O3-PS/Au構造でアルミニウム酸化膜とポリスチレン二重ゲート絶縁膜構造のキャパシタンス値が1.77×10-7F/cm2であった。
<実験例4: ペンタセン有機薄膜トランジスターの電気的特性>
図4に示された、二重ゲート絶縁膜を有するペンタセン有機薄膜トランジスターのIDS-VGS、IDS-VDS特性曲線を図12a及び図12bに示し、その電気的特性をまとめると以下の表2の通りである。
今まで実施例を通じて、本発明による低電圧有機薄膜トランジスター及びその製造方法に対して説明した。本明細書と図面には本発明の望ましい実施例に対して開示し、たとえ特定用語が使われたが、これはただ本発明の内容を容易に説明し、発明の理解を助けるための一般的な意味で使われたものであって、本発明の範囲を限定しようとするものではない。ここに開示された実施例以外にも本発明の技術的思想に基づいた他の変形例が実施可能であることは本発明の属する技術分野で通常の知識を有する者にとって自明である。
本発明の実施例に係る有機薄膜トランジスタを示す断面図である。 図1に示された有機薄膜トランジスターの製造方法を示す断面図である。 図1に示された有機薄膜トランジスターの製造方法を示す断面図である。 図1に示された有機薄膜トランジスターの製造方法を示す断面図である。 図1に示された有機薄膜トランジスターの製造方法を示す断面図である。 本発明の実験例に係るアルミニウム酸化膜のTEM写真である。 本発明の他の実施例による二重ゲート絶縁膜構造の有機薄膜トランジスターの断面図である。 図4に示された有機絶縁膜の分子構造を示す例示図である。 本発明の更に他の実施例に係る下部電極構造の有機薄膜トランジスターの断面図である。 図3に示されたアルミニウム酸化膜のI-V特性曲線を示したグラフである。 図3に示されたアルミニウム酸化膜の降伏電圧を示すグラフである。 図3に示されたアルミニウム酸化膜のキャパシタンス曲線を示すグラフである。 図3に示されたアルミニウム酸化膜を有する有機薄膜トランジスターのIDS-VGS、IDS-VDS特性曲線を示したグラフである。 図3に示されたアルミニウム酸化膜を有する有機薄膜トランジスターのIDS-VGS、IDS-VDS特性曲線を示したグラフである。 図4に示された二重ゲート絶縁膜のI-V特性曲線を示したグラフである。 図4に示された二重ゲート絶縁膜を有する有機薄膜トランジスターのIDS-VGS、IDS-VDS特性曲線を示したグラフである。 図4に示された二重ゲート絶縁膜を有する有機薄膜トランジスターのIDS-VGS、IDS-VDS特性曲線を示したグラフである。
符号の説明
１０ 基板
１２ ゲート電極
１３ 金属酸化膜
１４ 有機半導体膜
１５ ソース電極
１６ ドレイン電極
１７ 有機絶縁膜

Claims (16)

  1. 基板の上に金属を蒸着してゲート電極を形成する段階と、
    100℃以下の温度でO2プラズマ工程により前記ゲート電極を直接酸化して 10nm以下の厚みで金属酸化膜を成長させることで、前記ゲート電極の表面に沿ってゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜の上に有機半導体膜を蒸着する段階と、
    前記有機半導体膜上にソース/ドレーン電極を互いに一定の距離をもって離隔するように形成する段階と、
    を含む有機薄膜トランジスターの製造方法。
  2. 前記ゲート電極の形成段階及び前記ゲート絶縁膜の形成段階はイン・サイチューで進行することを特徴とする請求項１に記載の有機薄膜トランジスタの製造方法。
  3. 前記ゲート電極の形成段階において、前記金属の蒸着は、パターンを有するシャドーマスクを利用することを特徴とする請求項２に記載の有機薄膜トランジスタの製造方法。
  4. 前記ゲート絶縁膜の形成段階は、前記金属酸化膜の上に有機絶縁膜を形成する段階を含むことを特徴とする請求項１に記載の有機薄膜トランジスタの製造方法。
  5. 前記有機絶縁膜は、自己組立工程により形成された有機単分子膜であることを特徴とする請求項４に記載の有機薄膜トランジスタの製造方法。
  6. 前記有機絶縁膜は、スピンコーティング工程により形成することを特徴とする請求項４に記載の有機薄膜トランジスタの製造方法。
  7. 前記基板は、プラスチックとカラスの中、いずれの一つからなることを特徴とする請求項１に記載の有機薄膜トランジスタの製造方法。
  8. 基板の上に金属を蒸着してゲート電極を形成する段階と、
    100℃以下の温度でO2プラズマ工程により、前記ゲート電極を直接酸化して 10nm以下の厚みで金属酸化膜を成長させ、前記金属酸化膜の上に有機絶縁膜を形成することで、前記ゲート電極の表面に沿って前記金属酸化膜と前記有機絶縁膜からなる二重ゲート絶縁膜を形成する段階と、
    前記二重ゲート絶縁膜の上にソース/ドレーン電極を互いに一定の距離をもって離隔するように形成する段階と、
    前記ソース/ドレーン電極の上に有機半導体膜を蒸着する段階と、
    を含む有機薄膜トランジスターの製造方法。
  9. 前記ゲート電極を形成するための前記金属の蒸着工程と、前記ゲート絶縁膜を形成するための前記O2プラズマ工程は、イン・サイチューで進行することを特徴とする請求項８に記載の有機薄膜トランジスタの製造方法。
  10. 前記ゲート電極の形成段階で前記金属の蒸着は、パターンを有するシャドーマスクを利用することを特徴とする請求項９に記載の有機薄膜トランジスタの製造方法。
  11. 前記有機絶縁膜は、自己組立工程により形成された有機単分子膜であることを特徴とする請求項８に記載の有機薄膜トランジスタの製造方法。
  12. 前記有機絶縁膜は、スピンコーティング工程により形成することを特徴とする請求項８に記載の有機薄膜トランジスタの製造方法。
  13. 前記基板は、プラスチックとガラスの中、いずれの一つからなることを特徴とする請求項８に記載の有機薄膜トランジスタの製造方法。
  14. 基板と、
    前記基板の上にパターニングされた金属で形成されるゲート電極と、
    常温乃至100℃以下でO2プラズマ工程により前記ゲート電極を直接酸化して 10nm以下の厚みで金属酸化膜を成長させて形成されるゲート絶縁膜と、
    前記ゲート絶縁膜の上に形成される有機半導体膜と、
    前記有機半導体膜上に互いに一定の距離をもって離隔するように形成されるソース/ドレーン電極と、
    を含む有機薄膜トランジスター。
  15. 基板と、
    前記基板の上にパターニングされた金属で形成されるゲート電極と、
    常温乃至100℃以下でO2プラズマ工程により前記ゲート電極を直接酸化して 10nm以下の厚みで成長させた金属酸化膜と前記金属酸化膜の上に形成される有機絶縁膜からなる二重ゲート絶縁膜と、
    前記二重ゲート絶縁膜の上に形成される有機半導体膜と、
    前記有機半導体膜上に互いに一定の距離をもって離隔するように形成されるソース/ドレーン電極と、
    を含む有機薄膜トランジスター。
  16. 基板と、
    前記基板の上にパターニングされた金属で形成されるゲート電極と、
    常温乃至100℃以下でO2プラズマ工程により前記ゲート電極を直接酸化して 10nm以下の厚みで成長させた金属酸化膜と前記金属酸化膜の上に形成される有機絶縁膜からなる二重ゲート絶縁膜と、
    前記二重ゲート絶縁膜の上に互いに一定の距離をもって離隔するように形成されるソース/ドレーン電極と、
    前記ソース/ドレーン電極の上に形成される有機半導体膜と、
    を含む有機薄膜トランジスター。
JP2007103945A 2006-02-06 2007-04-11 低電圧有機薄膜トランジスタ及びその製造方法 Withdrawn JP2008193039A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20060010991 2006-02-06
KR1020070012370A KR100788758B1 (ko) 2006-02-06 2007-02-06 저전압 유기 박막 트랜지스터 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2008193039A true JP2008193039A (ja) 2008-08-21

Family

ID=38333139

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006124929A Pending JP2007214525A (ja) 2006-02-06 2006-04-28 超薄膜金属酸化膜をゲート絶縁体として利用した低電圧有機薄膜トランジスタ及びその製造方法
JP2007103945A Withdrawn JP2008193039A (ja) 2006-02-06 2007-04-11 低電圧有機薄膜トランジスタ及びその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2006124929A Pending JP2007214525A (ja) 2006-02-06 2006-04-28 超薄膜金属酸化膜をゲート絶縁体として利用した低電圧有機薄膜トランジスタ及びその製造方法

Country Status (4)

Country Link
US (1) US20070181871A1 (ja)
JP (2) JP2007214525A (ja)
CN (1) CN101017881A (ja)
TW (1) TW200731589A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100788758B1 (ko) * 2006-02-06 2007-12-26 양재우 저전압 유기 박막 트랜지스터 및 그 제조 방법
WO2007094244A1 (ja) * 2006-02-13 2007-08-23 National Institute For Materials Science ナノ超薄膜誘電体とその製造方法及びナノ超薄膜誘電体素子
CN101752424B (zh) * 2008-12-17 2011-10-26 财团法人工业技术研究院 薄膜晶体管
CN102629592A (zh) 2012-03-23 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103311313B (zh) * 2013-06-21 2017-02-08 华南理工大学 氧化物薄膜晶体管及其制备方法
CN105428364B (zh) * 2015-12-15 2018-10-16 上海集成电路研发中心有限公司 石墨烯和有机薄膜复合结构的光触发非易失性存储器及方法
CN107808906A (zh) * 2017-11-16 2018-03-16 佛山科学技术学院 一种含超薄金属氧化物薄膜介电层的晶体管及其制备方法
CN110867410A (zh) * 2019-10-25 2020-03-06 惠州市华星光电技术有限公司 一种显示面板及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1001459B1 (en) * 1998-09-09 2011-11-09 Texas Instruments Incorporated Integrated circuit comprising a capacitor and method
US6433359B1 (en) * 2001-09-06 2002-08-13 3M Innovative Properties Company Surface modifying layers for organic thin film transistors
JP2005086147A (ja) * 2003-09-11 2005-03-31 Sony Corp 金属単層膜形成方法、配線形成方法、及び、電界効果型トランジスタの製造方法

Also Published As

Publication number Publication date
US20070181871A1 (en) 2007-08-09
TW200731589A (en) 2007-08-16
JP2007214525A (ja) 2007-08-23
CN101017881A (zh) 2007-08-15

Similar Documents

Publication Publication Date Title
CN103858344B (zh) 具有局部化底栅和栅极电介质的石墨烯或碳纳米管器件
JP2008193039A (ja) 低電圧有機薄膜トランジスタ及びその製造方法
CN107170893B (zh) 一种极化电场调控二维半导体能带结构及制备方法
TWI474400B (zh) 疏水性二氧化矽層及有機薄膜電晶體的製造方法
CN108831928B (zh) 一种二维半导体材料负电容场效应晶体管及制备方法
US20040056246A1 (en) Organic thin film transistor (OTFT) and manufacturing process thereof
US7507613B2 (en) Ambipolar organic thin-film field-effect transistor and making method
TWI514570B (zh) 場效電晶體，其製造方法及使用其等之電子裝置
WO2005091376A1 (ja) 有機縦形トランジスタおよびその製造方法
KR100788758B1 (ko) 저전압 유기 박막 트랜지스터 및 그 제조 방법
CN101587940A (zh) 直接在SiO2介电层上制备并五苯薄膜晶体管的方法
TW200917543A (en) Organic thin film transistor and organic thin film light-emitting transistor
CN207009481U (zh) 一种极化电场调控二维半导体能带结构
Shang et al. Low-Voltage Organic Field-Effect Transistor With PMMA/$\hbox {ZrO} _ {2} $ Bilayer Dielectric
Kalita et al. The effect of inorganic/organic dual dielectric layers on the morphology and performance of n-channel OFETs
CN101656294A (zh) 包括针孔底切区域的器件和工艺
TW201205810A (en) Method of manufacturing thin film transistors and transistor circuits
Onojima et al. Anisotropic etching by electrospray for reduction in parasitic resistance of organic field-effect transistors
JP2008071898A (ja) カーボンナノチューブ電界効果トランジスタ及びその製造方法
KR20200083246A (ko) 잉크젯 에칭 방법 및 상기 방법에 의해 제조되는 전극
Kawanago et al. Adhesion lithography to fabricate MoS 2 FETs with self-assembled monolayer-based gate dielectrics
CN110571277A (zh) 一种柔性氧化铟锌薄膜晶体管及其制备方法
Song et al. Organic Thin‐Film Transistors Fabricated by Solution‐Processed and Low‐Temperature Condensed Hybrid Gate Dielectrics
JP5429848B2 (ja) 有機電界効果トランジスタ
KR101743753B1 (ko) 표면 개질된 pema 절연막, pema 절연막의 표면 개질 방법 및 이를 적용한 유기박막 트랜지스터

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080630

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20091008

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121119

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20121127