JP2008193065A - プリント基板の製造方法 - Google Patents
プリント基板の製造方法 Download PDFInfo
- Publication number
- JP2008193065A JP2008193065A JP2007340624A JP2007340624A JP2008193065A JP 2008193065 A JP2008193065 A JP 2008193065A JP 2007340624 A JP2007340624 A JP 2007340624A JP 2007340624 A JP2007340624 A JP 2007340624A JP 2008193065 A JP2008193065 A JP 2008193065A
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- product
- manufacturing
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 49
- 239000002184 metal Substances 0.000 claims abstract description 35
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000011347 resin Substances 0.000 claims abstract description 21
- 229920005989 resin Polymers 0.000 claims abstract description 21
- 230000008569 process Effects 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims description 55
- 229910000679 solder Inorganic materials 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000012545 processing Methods 0.000 claims description 11
- 238000005476 soldering Methods 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 3
- 229910052742 iron Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 35
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 238000007747 plating Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000011162 core material Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- VDUVBBMAXXHEQP-SLINCCQESA-M oxacillin sodium Chemical group [Na+].N([C@@H]1C(N2[C@H](C(C)(C)S[C@@H]21)C([O-])=O)=O)C(=O)C1=C(C)ON=C1C1=CC=CC=C1 VDUVBBMAXXHEQP-SLINCCQESA-M 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/0169—Using a temporary frame during processing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】プリント基板の回路形成工程中にプリント基板の剛性を確保して歪みなどによる不良を最小化することのできるプリント基板の製造方法を提供する。
【解決手段】本発明のプリント基板の製造方法は、樹脂基板１０１の両面に金属プレート１０２を積層したワーク基板１００を用意し、内側部位の金属プレート１０２を除去して樹脂基板１０１を露出させることによって、製品部１０３を形成するとともに、製品部１０３の外周部を取り囲むダミー金属フレーム１０２を形成し、この製品部１０３に複数のプリント基板を一体に形成することを特徴とする。
【選択図】図２
【解決手段】本発明のプリント基板の製造方法は、樹脂基板１０１の両面に金属プレート１０２を積層したワーク基板１００を用意し、内側部位の金属プレート１０２を除去して樹脂基板１０１を露出させることによって、製品部１０３を形成するとともに、製品部１０３の外周部を取り囲むダミー金属フレーム１０２を形成し、この製品部１０３に複数のプリント基板を一体に形成することを特徴とする。
【選択図】図２
Description
本発明はプリント基板の製造方法に関するものである。より詳しくは、本発明は、製品部の外周部を取り囲むように形成されたダミー金属フレームを製品完成時まで残し、回路形成工程中にプリント基板の剛性を確保して歪みなどによる不良を最小化することのできるプリント基板の製造方法に関するものである。
半導体チップの高密度化及び信号伝達速度の高速化に対応するための技術として、既存のＣＳＰ実装とワイヤボンディング実装の代わりに、半導体を直接基板に実装するフリップチップ実装に対する要求が増大している。フリップチップ実装のためには、高密度及び高信頼性の基板が要求されるが、半導体の高密度化に対応して基板の仕様を高めることはほとんど不可能な現状であり、今後のフリップチップ実装の普及のために次世代の技術開発が早急に要求されている。
フリップチップ実装基板に要求される仕様は、電子市場における高速化及び高度化に伴って半導体の仕様と密接に関係しており、回路の微細化、高度の電気特性、高信頼性、高速信号伝達構造、高機能化などにおいて多くの課題がある。その例として、半導体の高性能化に伴う発熱問題は大変な機械的障害であり、これを解決するための手段として、既存のクロック速度（Ｃｌｏｃｋ Ｓｐｅｅｄ）を高める概念から、多重コア構造（Ｍｕｌｔｉ Ｃｏｒｅ Ａｒｃｈｉｔｅｃｔｕｒｅ）を採用して性能を向上させる概念に方向が転換した。その結果、シグナルのＩ／Ｏ数が大幅に増加して、半導体を実装する基板の回路密度も大幅な向上が必要になった。また、発熱を抑制するために、半導体を実装する基板のインピーダンスを抑制してパワー損失を最小にする必要が増大してきた。このように要求される仕様に対応して、微細回路形成、微細ピッチバンプ、微細ピッチスタックビア（Ｆｉｎｅ Ｐｉｔｃｈ Ｓｔａｃｋｅｄ Ｖｉａ）、低インピーダンス（Ｌｏｗ Ｉｍｐｅｄａｎｃｅ）構造のための要素技術の開発、低価で製造するための新工法及び新材料の開発が必要になっている。
これに関し、従来技術の一つの具体例となるプリント基板の製造工程の流れを図３Ａ〜図３Ｌに示す。以下、同図を参照して従来技術を説明する。
まず、両面に銅箔層３０２が積層されている樹脂基板３０１にハーフエッチング（Ｈａｌｆ-ｅｔｃｈｉｎｇ）を行って、銅箔層３０２の厚さを減らした後に、通常のエッチング及びドリル工程によって貫通孔３０３を形成する（図３Ａ〜図３Ｃ参照）。ついで、貫通孔３０３が形成された基板上に無電解銅鍍金層３０４及び電解銅鍍金層３０５を形成する（図３Ｄ及び図３Ｅ参照）。貫通孔３０３を導電性ペースト３０６で充填した後（図３Ｆ参照）、パターニングを行って内層回路パターンを形成する（図３Ｇ参照）。ついで、絶縁層３０７を積層して（図３Ｈ参照）ビアホール３０８を形成した後（図３Ｉ参照）、外層回路パターン３０９を形成する（図３Ｊ参照）。さらに、その上にソルダレジスト層３１０を形成し、ソルダオープニング工程によってオープニング部を形成して、このオープニング部によって露出したソルダリングパッド３０９上にソルダボール３１１を装着する（図３Ｋ参照）。この後、外形工程によってユニット化して完成する（図３Ｌ参照）。
このような既存のフリップチップ実装基板の製造方法は、０．４ｍｍないし０．８ｍｍの厚さを有するコア材料に貫通孔を加工し、回路を形成した後、これをベースにして絶縁材料の積層、ビア加工、銅鍍金、回路形成を両面に繰り返し行ってビルドアップすることで、高密度構造の基板を製造している。しかし、このような既存の方法によって極薄基板であるコアレス（Ｃｏｒｅｌｅｓｓ）構造の基板を製造する場合、次のような二つの重大な問題があった。
一つは、ベースになる基板がない低剛性基板に対して、従来の設備で絶縁層形成、層間接続加工、回路形成を繰り返し行ってビルドアップ構造を製作すると、水平搬送装置における基板落下、搬送停止の発生、バスケット（Ｂａｓｋｅｔ）方式処理における基板重畳、取扱中の基板破損など、多大な加工不良が発生する。二つ目には、ベースになる基材がない低剛性の基板なので、完成した基板に歪みが多くて顧客が要求する事項を満足させることができないという問題があった。
本発明者は、前記のような問題点を解決するために広範囲な研究を繰り返し行った結果、製品部の外周部を取り囲むようにダミー金属フレームを形成することで、プリント基板の剛性を確保するとともに、完成した製品にダミー金属フレームを残すことによって基板の歪みを最小化することができた。本発明はこれに基づいて完成した。
したがって、本発明の一つの側面は、半導体実装基板のインピーダンスを最小にするための構造であるコアレス構造のフリップチップ実装プリント基板の製造方法を提供することである。
本発明の他の側面は、コアレスプリント基板への半導体実装を容易にするためのプリント基板の製造方法を提供することである。
本発明のさらに他の側面は、プリント基板の剛性を確保するとともに、回路形成工程中の基板の歪みを最小化することのできるプリント基板の製造方法を提供することである。
本発明の好適な一実施例に係るプリント基板の製造方法は、（ａ）樹脂基板の両面に、１００ＧＰａ以上の剛性度を有する金属プレートが積層されたワーク基板を提供する段階と、（ｂ）前記ワーク基板の内側部位の金属プレートをエッチング及び除去することによって前記樹脂基板を露出させ、複数のプリント基板を連結して一体に構成するための製品部を形成するとともに、前記製品部の外周部を取り囲むダミー金属フレームを形成する段階と、（ｃ）前記製品部の樹脂基板を加工して貫通孔を形成する段階と、（ｄ）前記貫通孔が形成された製品部の樹脂基板上に内層回路パターンを形成する段階と、（ｅ）前記内層回路パターンが形成された製品部上に絶縁層を積層する段階と、（ｆ）前記絶縁層を加工してビアホールを形成する段階と、（ｇ）前記ビアホールが形成された絶縁層上に外層回路パターンを形成する段階と、（ｈ）前記外層回路パターンが形成された製品部上にソルダレジスト層を形成した後に、ソルダオープニング工程によって、半導体を実装するためのバンプパッド及び外部部品と結合するためのソルダリングパッドになる部位の前記外装回路パターンを露出させる段階とを含むことを特徴とする。
前記方法は、必要に応じて、前記（ｅ）段階〜前記（ｇ）段階を順次に数回繰り返した後に、前記（ｈ）段階を行うことができる。
前記ワーク基板上に前記製品部が二つ以上存在する場合には、各前記製品部の外周部にそれぞれ前記ダミー金属フレームが残るように前記製品部毎にそれぞれ外形加工する段階をさらに含むことができる。
一実施形態によれば、前記製品部のソルダリングパッド上にソルダボールを装着した後に、それぞれの単位プリント基板毎にカットしてユニット化する段階をさらに含むことができる。
他の実施形態によれば、前記製品部をそれぞれの単位プリント基板毎にカットしてユニット化した後に、各前記単位プリント基板のソルダリングパッド上にソルダボールを装着する段階をさらに含むことができる。
前記金属プレートは、Ｎｉ、Ｃｕ、Ｆｅ、Ｔｉ合金及びこれらの組合せよりなる群から選択された金属で形成することができる。
前記樹脂基板は０．４ｍｍ以下の厚さを有するようにすることができる。
前述したように、本発明のプリント基板の製造方法によれば、既存の０．４ｍｍ〜０．８ｍｍの厚さを有するベース基材の剛性を基準にした同一製造ラインにおいて、０．４ｍｍ以下の厚さを有する極薄コアなどをベース基材にしたビルドアップ基板及びコアレス構造の基板を製造することができる。
さらに、完成品に剛性を確保するための金属フレームが付着しているので、低剛性の極薄基板においても歪みを低減させることができ、また、既存の０．４ｍｍ〜０．８ｍｍの厚さを有するベース基板の剛性を基準にした実装ラインにも対応することが可能である。
本発明の単純な変形ないし変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は特許請求の範囲によって明らかになるものである。
以下、添付した図面に基づいて、本発明をさらに具体的に説明するが、この説明によって本発明の範疇が限定されるものではない。
図１Ａ〜図１Ｊ及び図２に本発明の好適な一実施例に係るプリント基板の製造工程の流れを概略的に示す。
まず、樹脂基板１０１の両面に、１００ＧＰａ以上の剛性度を有する金属プレート１０２を積層したワーク基板１００を準備する（図１Ａ及び図２の一番目の図参照）。この樹脂基板１０１の種類及び厚さは当業界で使用されるものであれば特に限定されるものではない。本発明では、特に０．４ｍｍ以下の厚さを有する極薄基板を使用する場合でも、プリント基板の剛性を確保できるとともに歪みを最小化できるので、既存のフリップチップ実装ラインなどに対応させることも可能になるという利点がある。金属プレート１０２は、１００ＧＰａ以上の剛性度、好ましくは１００〜３００ＧＰａの剛性度を有するものが、本発明の目的とする機能を実現するため、及び作業性の面でより適したものである。金属プレート１０２を形成する金属としては、上述した剛性度を付与できるものであれば、特に限定されるものではないが、好ましくはＮｉ、Ｃｕ、Ｆｅ、Ｔｉ合金及びこれらの組合せなどを例としてあげることができる。また、ワーク基板１００の製作方法としては、当業界で知られたものであれば特に限定されるものではない。この際、樹脂基板１０１の両面に積層される金属プレート１０２の厚さも、実際に使用される金属の種類に応じて所望の剛性度が得られる範囲内で適切に調節できることはもちろんである。
ついで、複数のプリント基板を連結して一体に構成するための製品部１０３を形成するために、内側部位の金属プレート１０２を通常のエッチング法で除去して樹脂基板１０１を露出させることによって製品部１０３を形成するとともに、製品部１０３の外周部を取り囲むダミー金属フレーム１０２を形成する（図１Ｂ及び図２の二番目の図参照）。
ついで、製品部１０３の樹脂基板１０１に通常のエッチング及びドリル加工を行って貫通孔１０４を形成した後（図１Ｃ参照）、この貫通孔１０４が形成された製品部１０３の樹脂基板１０１上に内層回路パターン１０５を形成する（図１Ｄ参照）。この際、内層回路パターン１０５の形成は、例えば通常のセミアディティブ工程（Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）によって無電解及び電解金属鍍金とパターニング過程によって行うことができる。ただし、特にこれに限定されるものではない。
ついで、通常のビルドアップ工程によって、内層回路パターン１０５が形成された製品部１０３上に絶縁層１０６を積層し（図１Ｅ参照）、所定の部位を加工してビアホール１０７を形成した後（図１Ｆ参照）、例えば無電解及び電解金属鍍金とパターニング過程によって外層回路パターン１０８を形成する（図１Ｇ参照）。必要によっては、このようなビルドアップ工程を数回繰り返して回路層の数を調節することができることはもちろんである。
ついで、外層回路パターン１０８が形成された製品部１０３上にソルダレジスト層１０９を形成した後、ソルダオープニング工程によってソルダオープン部１１０を形成し、このソルダオープン部１１０を通じて、半導体実装のためのバンプパッド及び外部部品との結合のためのソルダリングパッドになる部位の外層回路パターン１０８を露出させる（図１Ｈ参照）。
一方、ワーク基板１００上に、このような過程によって製作された製品部１０３が二つ以上存在する場合には、各製品部１０３の外周部を取り囲むようにダミー金属フレーム１０２が残るように製品部１０３毎にそれぞれ外形加工を行う（図１Ｉ及び図２の四番目の図参照）。このように、製品完成段階まで、製品部１０３の周囲に金属フレーム１０２が残るようにしたことにより、積層及び回路形成工程の時に発生していた不良を最小化できるという利点がある。
外形加工された製品部１０３は、それぞれの単位プリント基板２００毎にカットしてユニット化するのに先立ち、製品部１０３のソルダリングパッド１０８上にソルダボール１１１を装着してもよいし、または単位プリント基板２００毎にカットしてユニット化した後に、各単位プリント基板２００のソルダリングパッド１０８上にソルダボール１１１を装着してもよい（図１Ｊ参照）。
一方、このようにソルダボール１１１が装着された単位プリント基板２００上には、目的に応じて電子部品３００が表面実装できることはもちろんである（図２の最後の図参照）。
このように、本発明のプリント基板の製造方法によれば、複数のプリント基板２００が連結されて一体に構成される製品部１０３の外周部を取り囲むようにダミー金属フレーム１０２をワーク基板１００に形成した後、プリント基板２００の製作初期から製品完成段階まで残しておくことにより、基板の剛性を確保するとともに基板の歪みを最小化することができ、これによって極薄コア基板またはコアレス基板を製作する場合でも、既存のフリップチップ実装ラインなどで対応が可能となる。
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明に係るプリント基板の製造方法がこれに限定されるわけではなく、本発明の技術的な思想の範囲内で当分野における通常の知識を持った者によってその変形または改良が可能である。
本発明は、製品部の外周部を取り囲むように形成されたダミー金属フレームを製品完成時まで残し、回路形成工程中にプリント基板の剛性を確保して、歪みなどによる不良を最小化することのできるプリント基板の製造方法に適用可能である。
１００ ワーク基板
２００ プリント基板
３００ 電子部品
１０１ 樹脂基板
１０２ 金属プレート層
１０３ 製品部
１０４ 貫通孔
１０５ 内層回路パターン
１０６ 絶縁層
１０７ ビアホール
１０８ 外層回路パターン
１０９ ソルダレジスト層
１１０ ソルダレジストオープン部
１１１ ソルダボール
３０１ 樹脂基板
３０２ 銅層
３０３ 貫通孔
３０４ 無電解銅鍍金層
３０５ 電解銅鍍金層
３０６ 伝導性ペースト
３０７ 絶縁層
３０８ ビアホール
３０９ 回路パターン
３１０ ソルダレジスト層
３１１ ソルダボール
２００ プリント基板
３００ 電子部品
１０１ 樹脂基板
１０２ 金属プレート層
１０３ 製品部
１０４ 貫通孔
１０５ 内層回路パターン
１０６ 絶縁層
１０７ ビアホール
１０８ 外層回路パターン
１０９ ソルダレジスト層
１１０ ソルダレジストオープン部
１１１ ソルダボール
３０１ 樹脂基板
３０２ 銅層
３０３ 貫通孔
３０４ 無電解銅鍍金層
３０５ 電解銅鍍金層
３０６ 伝導性ペースト
３０７ 絶縁層
３０８ ビアホール
３０９ 回路パターン
３１０ ソルダレジスト層
３１１ ソルダボール
Claims (7)
- （ａ）樹脂基板の両面に、１００ＧＰａ以上の剛性度を有する金属プレートが積層されたワーク基板を提供する段階と、
（ｂ）前記ワーク基板の内側部位の金属プレートをエッチング及び除去することによって前記樹脂基板を露出させ、複数のプリント基板を連結して一体に構成するための製品部を形成するとともに、前記製品部の外周部を取り囲むダミー金属フレームを形成する段階と、
（ｃ）前記製品部の樹脂基板を加工して貫通孔を形成する段階と、
（ｄ）前記貫通孔が形成された製品部の樹脂基板上に内層回路パターンを形成する段階と、
（ｅ）前記内層回路パターンが形成された製品部上に絶縁層を積層する段階と、
（ｆ）前記絶縁層を加工してビアホールを形成する段階と、
（ｇ）前記ビアホールが形成された絶縁層上に外層回路パターンを形成する段階と、
（ｈ）前記外層回路パターンが形成された製品部上にソルダレジスト層を形成した後に、ソルダオープニング工程によって、半導体を実装するためのバンプパッド及び外部部品と結合するためのソルダリングパッドになる部位の前記外装回路パターンを露出させる段階と
を含むことを特徴とするプリント基板の製造方法。 - 前記（ｅ）段階〜前記（ｇ）段階を順次に数回繰り返した後に、前記（ｈ）段階を行うことを特徴とする請求項１に記載のプリント基板の製造方法。
- 前記ワーク基板上に前記製品部が二つ以上存在する場合には、各前記製品部の外周部にそれぞれ前記ダミー金属フレームが残るように前記製品部毎にそれぞれ外形加工する段階をさらに含むことを特徴とする請求項１または請求項２に記載のプリント基板の製造方法。
- 前記製品部のソルダリングパッド上にソルダボールを装着した後に、それぞれの単位プリント基板毎にカットしてユニット化する段階をさらに含むことを特徴とする請求項１乃至請求項３のいずれか１項に記載のプリント基板の製造方法。
- 前記製品部をそれぞれの単位プリント基板毎にカットしてユニット化した後に、各前記単位プリント基板のソルダリングパッド上にソルダボールを装着する段階をさらに含むことを特徴とする請求項１乃至請求項３のいずれか１項に記載のプリント基板の製造方法。
- 前記金属プレートは、Ｎｉ、Ｃｕ、Ｆｅ、Ｔｉ合金及びこれらの組合せよりなる群から選択された金属で形成されていることを特徴とする請求項１乃至請求項５のいずれか１項に記載のプリント基板の製造方法。
- 前記樹脂基板は０．４ｍｍ以下の厚さを有することを特徴とする請求項１乃至請求項６のいずれか１項に記載のプリント基板の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070012745A KR100797682B1 (ko) | 2007-02-07 | 2007-02-07 | 인쇄회로기판의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008193065A true JP2008193065A (ja) | 2008-08-21 |
Family
ID=39219157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007340624A Pending JP2008193065A (ja) | 2007-02-07 | 2007-12-28 | プリント基板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7600315B2 (ja) |
| JP (1) | JP2008193065A (ja) |
| KR (1) | KR100797682B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010129998A (ja) * | 2008-11-28 | 2010-06-10 | Samsung Electro-Mechanics Co Ltd | 金属バンプを持つプリント基板及びその製造方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100704919B1 (ko) * | 2005-10-14 | 2007-04-09 | 삼성전기주식회사 | 코어층이 없는 기판 및 그 제조 방법 |
| KR101038241B1 (ko) | 2008-11-28 | 2011-06-01 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| KR101080358B1 (ko) | 2009-09-16 | 2011-11-04 | 삼성전기주식회사 | 인쇄회로기판 제조방법 |
| KR102249660B1 (ko) * | 2014-08-14 | 2021-05-10 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판의 제조 방법 |
| US11480305B2 (en) | 2014-09-25 | 2022-10-25 | Jiaxing Super Lighting Electric Appliance Co., Ltd. | LED tube lamp |
| CN112648544B (zh) | 2014-09-28 | 2023-08-01 | 嘉兴山蒲照明电器有限公司 | 一种led直管灯 |
| US12264789B2 (en) | 2014-12-05 | 2025-04-01 | Jiaxing Super Lighting Electric Appliance Co., Ltd | LED tube lamp |
| US10514134B2 (en) | 2014-12-05 | 2019-12-24 | Jiaxing Super Lighting Electric Appliance Co., Ltd | LED tube lamp |
| US9897265B2 (en) | 2015-03-10 | 2018-02-20 | Jiaxing Super Lighting Electric Appliance Co., Ltd. | LED tube lamp having LED light strip |
| CN105611722A (zh) * | 2016-03-21 | 2016-05-25 | 安捷利电子科技（苏州）有限公司 | 一种mems产品的印制电路板 |
| JP7003012B2 (ja) * | 2018-08-10 | 2022-02-04 | 日東電工株式会社 | 配線回路基板集合体シートおよびその製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10150274A (ja) * | 1996-10-10 | 1998-06-02 | General Electric Co <Ge> | 可撓性膜層の上に受動素子を集積化するための方法および構造 |
| JP2000012990A (ja) * | 1998-06-19 | 2000-01-14 | Ibiden Co Ltd | ワーク基板 |
| JP2001177217A (ja) * | 1999-12-16 | 2001-06-29 | Nippon Avionics Co Ltd | 薄板厚プリント配線板の製造方法 |
| JP2003110203A (ja) * | 2001-09-28 | 2003-04-11 | Kyocera Corp | 多数個取り配線基板およびその製造方法 |
| JP2005167141A (ja) * | 2003-12-05 | 2005-06-23 | Ibiden Co Ltd | プリント配線板の製造方法及び多層プリント配線板 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5476211A (en) * | 1993-11-16 | 1995-12-19 | Form Factor, Inc. | Method of manufacturing electrical contacts, using a sacrificial member |
| US6222136B1 (en) * | 1997-11-12 | 2001-04-24 | International Business Machines Corporation | Printed circuit board with continuous connective bumps |
| JP4427874B2 (ja) * | 2000-07-06 | 2010-03-10 | 住友ベークライト株式会社 | 多層配線板の製造方法および多層配線板 |
| US6749699B2 (en) * | 2000-08-09 | 2004-06-15 | Olin Corporation | Silver containing copper alloy |
| JP4390541B2 (ja) * | 2003-02-03 | 2009-12-24 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP4020891B2 (ja) * | 2004-06-14 | 2007-12-12 | 三洋電機株式会社 | 素子搭載基板の製造方法 |
| KR100661295B1 (ko) * | 2006-02-15 | 2006-12-26 | 삼성전기주식회사 | 패키지용 인쇄회로기판 및 그 제조 방법 |
| KR100797719B1 (ko) * | 2006-05-10 | 2008-01-23 | 삼성전기주식회사 | 빌드업 인쇄회로기판의 제조공정 |
-
2007
- 2007-02-07 KR KR1020070012745A patent/KR100797682B1/ko not_active Expired - Fee Related
- 2007-12-28 JP JP2007340624A patent/JP2008193065A/ja active Pending
- 2007-12-31 US US12/003,768 patent/US7600315B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10150274A (ja) * | 1996-10-10 | 1998-06-02 | General Electric Co <Ge> | 可撓性膜層の上に受動素子を集積化するための方法および構造 |
| JP2000012990A (ja) * | 1998-06-19 | 2000-01-14 | Ibiden Co Ltd | ワーク基板 |
| JP2001177217A (ja) * | 1999-12-16 | 2001-06-29 | Nippon Avionics Co Ltd | 薄板厚プリント配線板の製造方法 |
| JP2003110203A (ja) * | 2001-09-28 | 2003-04-11 | Kyocera Corp | 多数個取り配線基板およびその製造方法 |
| JP2005167141A (ja) * | 2003-12-05 | 2005-06-23 | Ibiden Co Ltd | プリント配線板の製造方法及び多層プリント配線板 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010129998A (ja) * | 2008-11-28 | 2010-06-10 | Samsung Electro-Mechanics Co Ltd | 金属バンプを持つプリント基板及びその製造方法 |
| US8141241B2 (en) | 2008-11-28 | 2012-03-27 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing a printed circuit board having metal bumps |
| US8464423B2 (en) | 2008-11-28 | 2013-06-18 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing a printed circuit board having metal bumps |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080184558A1 (en) | 2008-08-07 |
| US7600315B2 (en) | 2009-10-13 |
| KR100797682B1 (ko) | 2008-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008193065A (ja) | プリント基板の製造方法 | |
| CN102054710B (zh) | 无核层封装基板的制法 | |
| US20100044845A1 (en) | Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate | |
| KR102194722B1 (ko) | 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지 | |
| CN101166394A (zh) | 安装有电子元件的多层配线基板及其制造方法 | |
| JP2010098278A (ja) | ラウンド型半田バンプを有するプリント基板およびその製造方法 | |
| KR20160086181A (ko) | 인쇄회로기판, 패키지 및 그 제조방법 | |
| JP5989329B2 (ja) | プリント回路基板の製造方法 | |
| KR100908986B1 (ko) | 코어리스 패키지 기판 및 제조 방법 | |
| JP2014131034A (ja) | パッケージ基板及びその製造方法、並びにパッケージ−オン−パッケージ基板 | |
| JP4672290B2 (ja) | 回路基板、パッケージ基板の製造方法及びパッケージ基板 | |
| JP4549692B2 (ja) | 配線基板の製造方法 | |
| JP6354130B2 (ja) | 両面配線基板の製造方法、両面配線基板、半導体装置 | |
| CN104576402A (zh) | 封装载板及其制作方法 | |
| KR101115461B1 (ko) | 매립형 인쇄회로기판 및 그 제조방법 | |
| JP4549693B2 (ja) | 配線基板の製造方法 | |
| KR101776298B1 (ko) | 매립형 인쇄회로기판 및 그 제조방법 | |
| CN101959374A (zh) | 一种多层印制电路板的制造方法 | |
| JP5558432B2 (ja) | 微細ピッチバンプを備えた基板製造方法 | |
| KR20110124562A (ko) | 매립형 인쇄회로기판 및 그 제조방법 | |
| JP2013106029A (ja) | プリント回路基板及びプリント回路基板の製造方法 | |
| KR100974244B1 (ko) | 반도체 패키지 기판 및 반도체 패키지 기판의 제조방법 | |
| KR20100132358A (ko) | 범프비아를 구비한 인쇄회로기판의 제조방법 | |
| KR20110131043A (ko) | 매립형 인쇄회로기판 및 그 제조방법 | |
| CN117939781A (zh) | 印刷电路板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100427 |