JP2008187034A - Ｉｉｉ−ｖ族窒化物半導体レーザ素子 - Google Patents

Abstract

【課題】電流阻止能力を向上するとともに、電流阻止層上の層の成長に及ぼす影響を低減できるＩＩＩ−Ｖ族窒化物半導体レーザ素子を提供する。
【解決手段】ＩＩＩ−Ｖ族窒化物半導体レーザ素子１００は、ｎ型基板１０１と、下部半導体層と、活性層１０６と、上部半導体層と、電流阻止層１１５とを備えている。下部半導体層は、ｎ型基板１０１上に形成された第１導電型の層である。活性層１１５は、下部半導体層上に形成されている。上部半導体層は、活性層１０６上に形成された第２導電型の層である。電流阻止層１１５は、上部半導体層および下部半導体層の少なくともいずれか一方の中に配置されるとともに、開口部１１５ａが形成されている。電流阻止層１１５は、ｉ−Ａｌ_xＧａ_(1-x)Ｎ層とｉ−Ｉｎ_yＡｌ_zＧａ_(1-y-z)Ｎ層とが交互に積層されてなるとともに、ｉ−Ａｌ_xＧａ_(1-x)Ｎ層は２層以上形成され、０．３＜ｘ≦１、０≦ｙ≦１、ｚ＜ｘ、０≦ｚ＜１であることを特徴としている。
【選択図】図１

Description

本発明は、ＩＩＩ−Ｖ族窒化物半導体レーザ素子に関する。

ＩＩＩ−Ｖ族窒化物半導体レーザ素子を用いた短波長光源は、光記録媒体を対象とした情報の読み出しレートや書き込みレートを向上させる技術として注目されている。現在最も一般的なＩＩＩ−Ｖ族窒化物半導体レーザ素子は、基板の上にｎ型クラッド層、活性層、およびｐ型クラッド層を備え、かつ、ｐ型クラッド層の一部を凸状のストライプ形状として導波路を形成したリッジ構造の半導体レーザ素子である。しかし、このリッジ構造以外にも、動作電圧の低減のために活性層の基板側のｎ型半導体層、もしくは、反対側のｐ型半導体層の中に、電流阻止層を設けた半導体レーザ素子が、特開２００６−４１４９０号公報（特許文献１）や特開２００６−３２９２５号公報（特許文献２）などに提案されている。

図１５は、特許文献１のＩＩＩ−Ｖ族窒化物半導体レーザ素子の断面模式図である。図１５に示すように、ＩＩＩ−Ｖ族窒化物半導体レーザ素子５００は、ｎ型ＧａＮ基板５０１と、ｎ型ＧａＮ基板５０１の一方主面に接して設けられたｎドープＧａＮバッファ層５０２と、ｎドープＧａＮバッファ層５０２の上に接して設けられたｎドープＡｌＧａＮ下部クラッド層５０３と、ｎドープＡｌＧａＮ下部クラッド層５０３の上に接して設けられたｎドープＧａＮ下部第１ガイド層５０４ａと、ｎドープＧａＮ下部第１ガイド層５０４ａ上に接して設けられているとともにストライプ状の開口部が形成されたｐドープ電流阻止層５１５と、この開口部およびｐドープ電流阻止層５１５の上に接して設けられたｎドープＧａＮ下部第２ガイド層５０４ｂと、このｎドープＧａＮ下部第２ガイド層５０４ｂ上に接して設けられたＩｎＧａＮ量子井戸活性層５０６と、ＩｎＧａＮ量子井戸活性層５０６の上に接して設けられたアンドープ型のＧａＮ上部ガイド層５０８と、上部ガイド層５０８の上に接して設けられたｐドープＡｌＧａＮ電子ブロック層５０９と、この電子ブロック層５０９の上に接して設けられたｐドープＡｌＧａＮ上部クラッド層５１０と、この上部クラッド層５１０の上に接して設けられたｐドープＧａＮコンタクト層５１１と、このコンタクト層５１１の上に接して設けられたｐ側電極５２１と、ｎ型ＧａＮ基板５０１の一方主面と反対側の面に設けられたｎ側電極５２０とを備えている。

ｐドープ電流阻止層５１５は、厚さが２００ｎｍのｐドープのＡｌ_0.15Ｇａ_0.85Ｎ層５１５ａと、厚さが１０ｎｍのｐドープのＡｌ_0.3Ｇａ_0.7Ｎ層５１５ｂとからなる２層構造である。Ａｌ_0.15Ｇａ_0.85Ｎ層５１５ａは、ｎドープＧａＮ下部第１ガイド層５０４ａの上に接して設けられている。また、Ａｌ_0.3Ｇａ_0.7Ｎ層５１５ｂは、ｎドープＧａＮ下部第２ガイド層５０４ｂの下に接して設けられている。

ＩＩＩ−Ｖ族窒化物半導体レーザ素子５００は、劈開によりストライプ方向に垂直に劈開面が設けられている。ＩＩＩ−Ｖ族窒化物半導体レーザ素子５００の共振器長は、６００μｍである。また、ＩＩＩ−Ｖ族窒化物半導体レーザ素子５００の前面にはＡＲ（ａｎｔｉ−ｒｅｆｌｅｃｔｉｏｎ）コーティングが、後面にはＨＲ（ｈｉｇｈ−ｒｅｆｌｅｃｔｉｏｎ）コーティングが施されている。

ＩＩＩ−Ｖ族窒化物半導体レーザ素子５００は、リッジ型半導体レーザ素子に比較し、大幅な駆動電圧の低下が期待できる。これは、以下の理由による。リッジ型半導体レーザ素子は、一般に、抵抗の高いｐドープの層にリッジで形成することで電流を狭窄しているために、駆動電圧が高くなる。一方、ＩＩＩ−Ｖ族窒化物半導体レーザ素子５００では、ｐドープ電流阻止層５１５の開口部に挟まれた抵抗の低いｎドープの層に電流が狭窄されて、かつ、抵抗の高いｐドープのコンタクト層５１１はｐ側電極５２１と幅広い面積で接していることで、駆動電圧が低減される。
特開２００６−４１４９０号公報 特開２００６−３２９２５号公報

しかしながら、上記特許文献１に開示のＩＩＩ−Ｖ族窒化物半導体レーザ素子５００では、ｐドープ電流阻止層５１５の厚みが２１０ｎｍであるが、ｐｎｐｎのサイリスタ構造で安定して電流を阻止するには２１０ｎｍは不十分な厚みである。そのため、ＩＩＩ−Ｖ族窒化物半導体レーザ素子５００のｐドープ電流阻止層５１５の構造では、電流阻止能力が安定しないという問題がある。

また、上記特許文献１では、合計厚さ２１０ｎｍの電流阻止層とその開口部にＧａＮからなる第２ガイド層５０４ｂで埋め込み成長を行っている。ＧａＮは横方向に成長しやすいため、開口部内が優先的に埋め込まれ、ｐドープ電流阻止層５１５上に容易に平坦なＧａＮ層（第２ガイド層５０４ｂ）が形成できているように見受けられる。しかし、第２ガイド層５０４ｂ上に順次ｐ−コンタクト層５１１までを結晶成長していくと、表面に段差が現れてくる。このようなウエハを劈開すると、段差をきっかけに劈開にズレが発生し、共振器長にばらつきが発生してしまう場合がある。すなわち、電流阻止層より上の層の成長を考慮すると、特許文献１のｐドープ電流阻止層５１５は厚すぎる。そのため、ｐドープ電流阻止層５１５とその開口部とによる段差がその上の層の成長に悪影響を与えるという問題がある。

また、上記特許文献２に開示の半導体レーザでは、電流阻止層を構成する薄膜が２層の場合には、上記特許文献１と同様の問題を有している。また、電流阻止層を構成する薄膜が３層以上の場合には、電流阻止能力をある程度安定させることができるが、サイリスタ構造では、電流阻止層の厚みが大きなってしまう。この場合には、特許文献２の電流阻止層が厚すぎるため、電流阻止層と開口部とによる段差が、その上の層の成長に悪影響を与えるという問題がある。

本発明の目的は、上記のような課題を解決するためになされたものであり、電流阻止能力を向上するとともに、電流阻止層上の層の成長に及ぼす影響を低減できるＩＩＩ−Ｖ族窒化物半導体レーザ素子を提供することである。

本発明のＩＩＩ−Ｖ族窒化物半導体レーザ素子は、基板と、下部半導体層と、活性層と、上部半導体層と、電流阻止層とを備えている。下部半導体層は、基板上に形成された第１導電型の層である。活性層は、下部半導体層上に形成されている。上部半導体層は、活性層上に形成された第２導電型の層である。電流阻止層は、上部半導体層および下部半導体層の少なくともいずれか一方の中に配置されるとともに、開口部が形成されている。電流阻止層は、ｉ−Ａｌ_xＧａ_(1-x)Ｎ層とｉ−Ｉｎ_yＡｌ_zＧａ_(1-y-z)Ｎ層とが交互に積層されてなるとともに、ｉ−Ａｌ_xＧａ_(1-x)Ｎ層は２層以上形成され、０．３＜ｘ≦１、０≦ｙ≦１、ｚ＜ｘ、０≦ｚ＜１であることを特徴としている。

本発明のＩＩＩ−Ｖ族窒化物半導体レーザ素子によれば、電流阻止層において、ｉ−Ａｌ_xＧａ_(1-x)Ｎ層とｉ−Ｉｎ_yＡｌ_zＧａ_(1-y-z)Ｎ層との界面にヘテロバリアが形成されるので、バンド不連続によりキャリアの通行を妨げる。また、電流阻止層は、サイリスタでなく、抵抗の高いｉ−Ａｌ_xＧａ_(1-x)Ｎ層を２層以上有している。そのため、電流阻止層は高抵抗となり、電流阻止層の厚みが薄くても十分に電流を狭窄することができる。よって、電流阻止能力を向上できるとともに、電流阻止層上の層の成長に及ぼす影響を低減できる。

なお、上記「ｉ−」とは、導電性不純物をドープさせていない、もしくは、導電性不純物を適量ドープすることで内在するキャリアを補償させたことにより、実質的にｐ型およびｎ型いずれの導電型にも機能しない状態であることを示す。

上記ＩＩＩ−Ｖ族窒化物半導体レーザ素子において好ましくは、電流阻止層において、０．５≦ｘ、ｚ＝０であることを特徴としている。

これにより、ｉ−Ａｌ_xＧａ_(1-x)Ｎ層とｉ−Ｉｎ_yＡｌ_zＧａ_(1-y-z)Ｎ層との界面において、キャリアの通行がより妨げられる。よって、より高い電流阻止能力を得ることができる。

上記ＩＩＩ−Ｖ族窒化物半導体レーザ素子において好ましくは、電流阻止層の厚みが０．１μｍ以下であることを特徴としている。

これにより、電流阻止層が形成されている部分と開口部との段差の影響を、その上に形成する層がより受けにくくなる。よって、電流阻止層の上の結晶成長を最後まで良好に行うことができる。

上記ＩＩＩ−Ｖ族窒化物半導体レーザ素子において好ましくは、基板と反対の方向から見た電流阻止層の開口部の面積は、開口部および電流阻止層の面積の４％以上であることを特徴としている。

これにより、電流阻止層に要求される電流阻止能力を低めに抑えることができる。そのため、電流阻止層におけるＡｌ混晶比を低めに設定することができる。

上記ＩＩＩ−Ｖ族窒化物半導体レーザ素子において好ましくは、第１導電型がｎ型で、第２導電型がｐ型であり、電流阻止層が下部半導体層の中に配置されていることを特徴としている。

これにより、電流狭窄される部分が抵抗の低いｎ型の層になるので、駆動電流を抑制することができる。

上記ＩＩＩ−Ｖ族窒化物半導体レーザ素子において好ましくは、第１導電型がｎ型で、第２導電型がｐ型であり、電流阻止層が上部半導体層の中に配置されていることを特徴としている。

これにより、活性層は基板から連続した結晶成長で形成することができるので、より確実に良好な結晶が得られる。

上記ＩＩＩ−Ｖ族窒化物半導体レーザ素子において好ましくは、電流阻止層において基板に最も近い層および基板から最も遠い層は、ｉ−Ａｌ_xＧａ_(1-x)Ｎ層であることを特徴としている。

ｉ−Ａｌ_xＧａ_(1-x)Ｎ層はバンドギャップが大きいため、電流阻止層と接触する層との間で電流が流れにくい。そのため、電流阻止能力がより大きくなる。

本発明のＩＩＩ−Ｖ族窒化物半導体レーザ素子によれば、電流阻止能力を向上できるとともに、電流阻止層上の層の成長に及ぼす影響を低減できる。

以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には、同一の参照符号を付し、その説明は繰り返さない。

（実施の形態１）
図１は、本発明の実施の形態１におけるＩＩＩ−Ｖ族窒化物半導体レーザ素子の断面模式図である。図１を参照して、本発明の実施の形態１におけるＩＩＩ−Ｖ族窒化物半導体レーザ素子について説明する。図１に示すように、実施の形態１におけるＩＩＩ−Ｖ族窒化物半導体レーザ素子１００は、ｎ型基板１０１と、ｎ型バッファ層１０２と、ｎ型下部クラッド層１０３と、ｎ型下部ガイド層１０４と、ｕ−下部隣接層１０５と、活性層１０６と、ｕ−上部隣接層１０７と、ｕ−上部ガイド層１０８と、ｐ型電子ブロック層１０９と、ｐ型上部クラッド層１１０と、ｐ型コンタクト層１１１と、電流阻止層１１５と、ｎ型電極１２０と、ｐ型電極１２１とを備えている。

ここで、ｎ型バッファ層１０２、ｎ型下部クラッド層１０３、およびｎ型下部ガイド層１０４（第１ガイド層１０４ａおよび第２ガイド層１０４ｂ）は本発明の下部半導体層に相当し、ｐ型電子ブロック層１０９、ｐ型上部クラッド層１１０、ｐ型コンタクト層１１１が本発明の上部半導体層に相当している。

詳細には、ｎ型基板１０１は、たとえばＧａＮからなっている。ｎ型バッファ層１０２は、図１に示すように、ｎ型基板１０１の一方主面に接して設けられている。ｎ型バッファ層１０２は、たとえば厚さが０．５μｍのｎドープＧａＮからなっている。

ｎ型下部クラッド層１０３は、ｎ型バッファ層１０２の上に接して設けられている。ｎ型下部クラッド層１０３は、たとえば厚さが２μｍのｎドープＡｌ_0.06Ｇａ_0.94Ｎからなっている。

ｎ型下部ガイド層１０４は、ｎ型下部クラッド層１０３の上に接して設けられている。ｎ型下部ガイド層１０４は、たとえば第１ガイド層１０４ａと第２ガイド層１０４ｂとを含んでいる。第１ガイド層１０４ａは、ｎ型下部クラッド層１０３の上に接して設けられている。第１ガイド層１０４ａは、たとえば厚さが０．０５μｍのｎドープＧａＮからなっている。第２ガイド層１０４ｂは、電流阻止層１１５および電流阻止層１１５の開口部１１５ａ（第１ガイド層１０４ａにおいて電流阻止層１１５が形成されていない部分）上に接して設けられている。第２ガイド層１０４ｂは、たとえば電流阻止層１１５からの厚さが０．１μｍのｎドープＧａＮからなっている。

ｕ−下部隣接層１０５は、ｎ型下部ガイド層１０４（実施の形態１では第２ガイド層１０４ｂ）上に接して設けられている。ｕ−下部隣接層１０５は、たとえば厚さが０．０２μｍのアンドープ型のＩｎ_0.02Ｇａ_0.98Ｎからなっている。

活性層１０６は、ｕ−下部隣接層１０５の上に接して設けられている。活性層１０６の詳細な説明は後述する。

ｕ−上部隣接層１０７は、活性層１０６の上に接して設けられている。ｕ−上部隣接層１０７は、たとえば厚さが０．０２μｍのアンドープ型のＩｎ_0.02Ｇａ_0.98Ｎからなっている。

ｕ−上部ガイド層１０８は、ｕ−上部隣接層１０７の上に接して設けられている。ｕ−上部隣接層１０７は、たとえば厚さが０．０２μｍのアンドープ型のＧａＮからなっている。

ｐ型電子ブロック層１０９は、ｕ−上部ガイド層１０８の上に接して設けられている。ｐ型電子ブロック層１０９は、たとえば厚さ０．０２μｍのｐドープＡｌ_0.3Ｇａ_0.7Ｎからなっている。

ｐ型上部クラッド層１１０は、ｐ型電子ブロック層１０９の上に接して設けられている。ｐ型上部クラッド層１１０は、たとえば厚さが０．６μｍのｐドープＡｌ_0.06Ｇａ_0.94Ｎからなっている。

ｐ型コンタクト層１１１は、ｐ型上部クラッド層１１０の上に接して設けられている。ｐ型コンタクト層１１１は、たとえば厚さが０．１μｍのｐドープＧａＮからなっている。

電流阻止層１１５は、ｎ型下部ガイド層１０４の中に配置されるとともに、開口部１１５ａを有している。電流阻止層１１５は、ｉ−Ａｌ_xＧａ_(1-x)Ｎ層とｉ−Ｉｎ_yＡｌ_zＧａ_(1-y-z)Ｎ層とが交互に積層されてなるとともに、ｉ−Ａｌ_xＧａ_(1-x)Ｎ層は２層以上形成され、０．３＜ｘ≦１、０≦ｙ≦１、ｚ＜ｘ、０≦ｚ＜１である。電流阻止層１１５は、たとえば厚さが０．１μｍのアンドープ型とし、第１ガイド層１０４ａ上に接して設けられているとともにストライプ状の開口部が形成されている。電流阻止層１１５の詳細な説明は後述する。

ｎ型電極１２０は、ｎ型基板１０１の一方主面と反対側の面に設けられている。ｐ型電極１２１は、ｐ型コンタクト層１１１の上に接して設けられている。ｎ型電極１２０およびｐ型電極１２１は、たとえば金からなっている。

なお、開口部のストライプの幅は、たとえば１０μｍである。ＩＩＩ−Ｖ族窒化物半導体レーザ素子１００の共振器長は、たとえば６００μｍである。ＩＩＩ−Ｖ族窒化物半導体レーザ素子１００の幅は、たとえば２００μｍである。また、ＩＩＩ−Ｖ族窒化物半導体レーザ素子１００の前面にはＡＲ（ａｎｔｉ−ｒｅｆｌｅｃｔｉｏｎ）コーティングが、後面にはＨＲ（ｈｉｇｈ−ｒｅｆｌｅｃｔｉｏｎ）コーティングが施されている。

ここで、図２を参照して、活性層１０６の詳しい構造について説明する。なお、図２は、本発明の実施の形態１におけるＩＩＩ−Ｖ族窒化物半導体レーザ素子の活性層周辺のより詳しい構造を示す断面模式図である。

図２に示すように、実施の形態１における活性層１０６は、たとえば、井戸層１３１、障壁層１３２、井戸層１３１、障壁層１３２、井戸層１３１の順でｎ型基板１０１側から積層されてなる井戸数３の多重量子井戸構造である。具体的には、活性層１０６における最下段の井戸層１３１は、ｕ−下部隣接層１０５の上に接して設けられている。また、活性層１０６における最上段の井戸層１３１は、ｕ−上部隣接層１０７の下に接して設けられている。井戸層１３１は、たとえば厚さが４ｎｍのアンドープ型のＩｎ_0.15Ｇａ_0.85Ｎからなっている。障壁層１３２は、たとえば厚さが８ｎｍのアンドープ型のＧａＮからなっている。

なお、障壁層１３２のバンドギャップエネルギーが井戸層１３１のバンドギャップエネルギーよりも大きくなるように調整する限り、井戸層１３１および障壁層１３２は上記組成に限るものではない。井戸層１３１および障壁層１３２の組成は、たとえばＩｎ_aＧａ_(1-a)Ｎ（０≦ａ＜１）、Ａｌ_aＧａ_(1-a)Ｎ（０≦ａ＜１）、ＩｎＧａＡｌＮ、ＧａＮ_(1-a)Ａｓ_a（０＜ａ＜１）、ＧａＮ_(1-a)Ｐ_a（０＜ａ＜１）、またはこれらの化合物などからなる窒化物半導体としてもよい。

また、活性層１０６をこのような多重量子井戸構造（ＭＱＷ構造）とすると、ＩＩＩ−Ｖ族窒化物半導体レーザ素子１００の発振閾値が引き下がるため好ましい。ＩＩＩ−Ｖ族窒化物半導体レーザ素子１００の活性層１０６、ＭＱＷ構造に特に限定されず、たとえば１の障壁層が最下段の井戸層の上に接して設けられているとともにｕ−上部隣接層１０７の下に接して設けられた単一量子井戸構造（ＳＱＷ構造）とすることを排除するものではない。

次に、図３を参照して、電流阻止層１１５の詳しい構造について説明する。なお、図３は、本発明の実施の形態１におけるＩＩＩ−Ｖ族窒化物半導体レーザ素子の電流阻止層周辺のより詳しい構造を示す断面模式図である。

図３に示すように、電流阻止層１１５は、ｉ−Ａｌ_xＧａ_(1-x)Ｎ層１４１とｉ−Ｉｎ_yＡｌ_zＧａ_(1-y-z)Ｎ層１４２とが交互に積層されてなるとともに、ｉ−Ａｌ_xＧａ_(1-x)Ｎ層１４１は２層以上形成される、合計３層以上の層からなる。電流の確実な阻止という観点から層数について検討したところ、ｎ型基板１０１側からｉ−Ａｌ_xＧａ_(1-x)Ｎ層１４１、ｉ−Ｉｎ_yＡｌ_zＧａ_(1-y-z)Ｎ層１４２、ｉ−Ａｌ_xＧａ_(1-x)Ｎ層１４１、の順で設けた３層以上の構造が必要であることを本願発明者は見出した。これにより、電流阻止層１１５内には、ｉ−Ａｌ_xＧａ_(1-x)Ｎ層１４１とｉ−Ｉｎ_yＡｌ_zＧａ_(1-y-z)Ｎ層１４２との界面が２以上あるので、ｉ−Ａｌ_xＧａ_(1-x)Ｎ層１４１とｉ−Ｉｎ_yＡｌ_zＧａ_(1-y-z)Ｎ層１４２とのヘテロ界面によるヘテロバリアが形成される。その結果、バンド不連続により電子の通行を妨げることにより電流阻止層１１５が抵抗成分となる。これにより、電流阻止層１１５全体としては、ＡｌＧａＮ単層の場合と遜色のない電流阻止能力を得ることが可能となる。

電流阻止層１１５は、ｉ−Ａｌ_xＧａ_(1-x)Ｎ層１４１とｉ−Ｉｎ_yＡｌ_zＧａ_(1-y-z)Ｎ層１４２との合計の層数が、５層以上１０層以下であることがより好ましい。５層以上とすることによって、電流阻止能力をより向上できる。１０層以下とすることによって、厚みをより抑制できる。

図３に示すように、実施の形態１における電流阻止層１１５は、ｉ−Ａｌ_xＧａ_(1-x)Ｎ層１４１とｉ−Ｉｎ_yＡｌ_zＧａ_(1-y-z)Ｎ層１４２とがｎ型基板１０１側から５層ずつ交互に積層された、合計１０層からなる。最下段のｉ−Ａｌ_xＧａ_(1-x)Ｎ層１４１は第１ガイド層１０４ａの上に接して設けられており、また、最上段のｉ−Ｉｎ_yＡｌ_zＧａ_(1-y-z)Ｎ層１４２は、第２ガイド層１０４ｂの下に接して設けられている。これにより、電流阻止層１１５全体での平均歪を半減させて、転位の形成を抑制することができる。

電流阻止層１１５におけるｉ−Ａｌ_xＧａ_(1-x)Ｎ層１４１およびｉ−Ｉｎ_yＡｌ_zＧａ_(1-y-z)Ｎ層１４２は、０．３＜ｘ≦１、０≦ｙ≦１、ｚ＜ｘ、０≦ｚ＜１を満たしており、０．５≦ｘ、ｚ＝０をさらに満たしていることが好ましい。実施の形態１では、ｉ−Ａｌ_xＧａ_(1-x)Ｎ層１４１は、たとえばアンドープ型のＡｌ_0.5Ｇａ_0.5Ｎ、ｉ−Ｉｎ_yＡｌ_zＧａ_(1-y-z)Ｎ層１４２は、たとえばアンドープ型のＧａＮからなっている。

ｉ−Ａｌ_xＧａ_(1-x)Ｎ層１４１は、Ａｌ混晶比を０．３より大きく、かつアンドープとすることで高い抵抗を得ることができる。Ａｌ混晶比を高くすればするほど高抵抗の層が容易に得られ、Ａｌ混晶比が０．５以上において特に抵抗率を高くできる。

ｉ−Ｉｎ_yＡｌ_zＧａ_(1-y-z)Ｎ層１４２のＡｌ混晶比は、ｉ−Ａｌ_xＧａ_(1-x)Ｎ層１４１のＡｌ混晶比よりも小さい（ｚ＜ｘ）。これにより、ｉ−Ｉｎ_yＡｌ_zＧａ_(1-y-z)Ｎ層１４２は、ｉ−Ａｌ_xＧａ_(1-x)Ｎ層１４１よりも格子定数が小さくなる。すなわち、ｉ−Ａｌ_xＧａ_(1-x)Ｎ層１４１は高抵抗となるとともに、ｉ−Ｉｎ_yＡｌ_zＧａ_(1-y-z)Ｎ層１４２の格子定数は、ｉ−Ａｌ_xＧａ_(1-x)Ｎ層１４１の格子定数よりも小さくなる。

ｉ−Ｉｎ_yＡｌ_zＧａ_(1-y-z)Ｎ層１４２は、格子定数を小さくできる観点から、Ａｌを含まない（ｚ＝０）ことが好ましい。ｉ−Ｉｎ_yＡｌ_zＧａ_(1-y-z)Ｎ層１４２としてＩｎＧａＮを用いた場合、歪みの緩和と大きなヘテロバリアの形成に特に効果的であり、好ましい材料の選択となる。

なお、電流阻止層１１５全体の平均のＡｌ混晶比は０．２５以上であることが好ましい。０．２５以上とすることによって、電流阻止層１１５はｎ型下部ガイド層１０４よりも屈折率が低くなっており、水平方向に実屈折率差にて光を閉じ込めることができる。

電流阻止層１１５のｉ−Ａｌ_xＧａ_(1-x)Ｎ層１４１およびｉ−Ｉｎ_yＡｌ_zＧａ_(1-y-z)Ｎ層１４２は、導電性不純物をドープさせないことにより高抵抗の層を形成している。ただし、結晶成長装置の状況により自然にｐ型もしくはｎ型になる場合には、逆の導電型を形成する導電性不純物を適量ドープすることで内在するキャリアを補償させ、実質的にｐ型およびｎ型いずれの導電型にも機能しない高抵抗の状態にすることも可能である。Ａｌを含むｉ−Ａｌ_xＧａ_(1-x)Ｎ層１４１は高抵抗であるが、ｉ−Ｉｎ_yＡｌ_zＧａ_(1-y-z)Ｎ層１４２についてもｉ−Ａｌ_xＧａ_(1-x)Ｎ層１４１より低い所定の抵抗を有する。

電流阻止層１１５の厚みは、０．１μｍ以下であることが好ましく、０．０５μｍ以下であることがより好ましい。０．１μｍ以下とすることによって、電流阻止層１１５および開口部１１５ａの上の結晶成長をｐ型コンタクト層１１１まで良好に行なうことができる。その結果、ｐ型コンタクト層１１１まで形成しても、表面の段差の形成などが抑制でき、劈開作業も問題なく行なうことができる。さらに、ｉ−Ａｌ_xＧａ_(1-x)Ｎ層１４１が電流狭窄機能を発揮するにより十分な抵抗を有するとともに、電流阻止層１１５内部に発生する大きな歪を抑制し、多くの転位が形成されることを抑制できる。０．０５μｍ以下とすることによって、電流阻止層１１５内部に発生する歪をより抑制できる。

ｉ−Ａｌ_xＧａ_(1-x)Ｎ層１４１は、たとえば０．０１μｍ以上０．０５μｍ以下の厚みとすることが好ましい。０．０１μｍ以上とすることによって、ｉ−Ａｌ_xＧａ_(1-x)Ｎ層１４１と接触して設けられるｉ−Ｉｎ_yＡｌ_zＧａ_(1-y-z)Ｎ層１４２との界面で電流の流れをより妨げることができる。０．０５μｍ以下とすることによって、ｉ−Ａｌ_xＧａ_(1-x)Ｎ層１４１に内包される歪をより抑制することができる。

ｉ−Ｉｎ_yＡｌ_zＧａ_(1-y-z)Ｎ層１４２は、たとえば０．０１μｍ以上０．０５μｍ以下の厚みとすることが好ましい。０．０１μｍ以上とすることによって、ｉ−Ｉｎ_yＡｌ_zＧａ_(1-y-z)Ｎ層１４２と接触して設けられるｉ−Ａｌ_xＧａ_(1-x)Ｎ層１４１との界面で電流の流れをより妨げることができる。０．０５μｍ以下とすることによって、ｉ−Ｉｎ_yＡｌ_zＧａ_(1-y-z)Ｎ層１４２に内包される歪をより抑制することができる。

実施の形態１では、ｉ−Ａｌ_xＧａ_(1-x)Ｎ層１４１は、たとえば厚さが１０ｎｍであり、ｉ−Ｉｎ_yＡｌ_zＧａ_(1-y-z)Ｎ層１４２は、たとえば厚さが１０ｎｍである。この場合の電流阻止層１１５は、合計の層厚が１００ｎｍの１０層構造である。

ｎ型基板１０１と反対の方向から見た電流阻止層１１５の開口部１１５ａの面積は、開口部１１５ａおよび電流阻止層１１５の合計の面積の４％以上であることが好ましい。すなわち、図１における上方から見たときの開口部１１５ａの面積は、開口部１１５ａの面積と電流阻止層１１５における開口部１１５ａを除く部分の面積との合計の面積の面積の４％以上であることが好ましい。４％以上とすることによって、容易に良好な電流阻止能力を得ることができる。なお、電流の流れる方向における開口部１１５ａの面積は、開口部１１５ａと電流阻止層１１５の合計の面積に対して大きい方が、電流阻止層１１５に要求される電流阻止能力は低くてもよくなる。よって、許容される限り、開口部１１５ａの面積は広い方がよい。

なお、図４に示すように、電流阻止層１１５においてｎ型基板１０１に最も近い層およびｎ型基板１０１から最も遠い層は、ｉ−Ａｌ_xＧａ_(1-x)Ｎ層１４１であってもよい。すなわち、電流阻止層１１５において、最下層と最上層に配置される層は、ｉ−Ａｌ_xＧａ_(1-x)Ｎ層１４１であることが好ましい。これにより、ｉ−Ａｌ_xＧａ_(1-x)Ｎ層１４１と接触している第１ガイド層１０４ａおよび第２ガイド層１０４ｂとの界面においても電流の流れを妨げるので、電流阻止層１１５の電流阻止能力をより向上できる。なお、図４は、本発明の実施の形態１における別のＩＩＩ−Ｖ族窒化物半導体レーザ素子の電流阻止層周辺のより詳しい構造を示す断面模式図である。

図３および図４に示す電流阻止層１１５に特に限定されない。ｉ−Ａｌ_xＧａ_(1-x)Ｎ層１４１が高抵抗を有すること、およびｉ−Ｉｎ_yＡｌ_zＧａ_(1-y-z)Ｎ層１４２が低格子定数を有することを考慮して、ｉ−Ａｌ_xＧａ_(1-x)Ｎ層１４１およびｉ−Ｉｎ_yＡｌ_zＧａ_(1-y-z)Ｎ層１４２の混晶比、すなわち歪、層厚、および層数などを本発明の範囲を逸脱しない範囲内で組み合わせて設定することにより、電流阻止層１１５は所望の特性を有することができる。また、電流阻止層１１５は、上部半導体層および下部半導体層の少なくともいずれか一方の中に配置されていれば特に限定されず、上部半導体層および下部半導体層の両方に配置されていてもよい。

また、実施の形態１における開口部１１５ａはストライプ形状であり、その幅はたとえば１０μｍであり、たとえばＩＩＩ−Ｖ族窒化物半導体レーザ素子１００のチップ幅２００μｍの５％としている。なお、ストライプ状の開口部の幅は１０μｍに特に限定されず、用途に合せて設定可能である。たとえば、光ディスク用のＩＩＩ−Ｖ族窒化物半導体レーザ素子１００であれば、現在一般的なリッジレーザと同様に１〜２μｍの幅に設定してもよい。また、励起用やディスプレイ光源用であれば、その要求される仕様に合せて、数μｍから１００μｍ以上まで自由に設定可能である。さらに、開口部はストライプ形状に限定されず、たとえば面発光レーザ素子などに適用できるような円形や矩形の開口部を設けることも可能である。

また、実施の形態１における基板は、ｎ型基板１０１としているが、本発明の基板はｎ型に特に限定されない。ＩＩＩ−Ｖ族窒化物半導体レーザ素子は、ｐ型基板と、ｐ型基板上に形成されたｐ型の下部半導体層と、ｐ型の下部半導体層上に形成された活性層と、活性層上に形成されたｎ型の上部半導体層と、上部半導体層および下部半導体層の少なくともいずれか一方に配置される電流阻止層とを備えていてもよい。

次に、図１〜図１１を参照して、実施の形態１におけるＩＩＩ−Ｖ族窒化物半導体レーザ素子１００の製造方法について説明する。なお、図５は、本発明の実施の形態１におけるＩＩＩ−Ｖ族窒化物半導体レーザ素子の製造方法を示す断面模式図であり、電流阻止層までを結晶成長した後の状態を表わす。図６は、本発明の実施の形態１におけるＩＩＩ−Ｖ族窒化物半導体レーザ素子の製造方法を示す上面模式図であり、レジストマスクまでを形成した後の状態を表わす。図７は、本発明の実施の形態１におけるＩＩＩ−Ｖ族窒化物半導体レーザ素子の製造方法を示す断面模式図であり、開口部を形成した後の状態を表わす。図８は、本発明の実施の形態１におけるＩＩＩ−Ｖ族窒化物半導体レーザ素子の製造方法を示す断面模式図であり、レジストマスクを除去した後の状態を表わす。図９は、本発明の実施の形態１におけるＩＩＩ−Ｖ族窒化物半導体レーザ素子の製造方法を示す断面模式図であり、コンタクト層までを結晶成長した後の状態を表わす。図１０は、本発明の実施の形態１におけるＩＩＩ−Ｖ族窒化物半導体レーザ素子の製造方法を示す上面模式図であり、劈開する前の状態を表わす。図１１は、本発明の実施の形態１におけるＩＩＩ−Ｖ族窒化物半導体レーザ素子の製造方法を示す上面模式図であり、劈開した後の状態を表わす。

まず、図５に示すように、たとえば（０００１）面を有するウエハ形状のｎ型基板１０１上に、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、ケイ素（Ｓｉ）をドープさせたｎ型バッファ層１０２と、ケイ素をドープさせたｎ型下部クラッド層１０３と、ケイ素をドープさせたｎ型下部ガイド層１０４を構成する第１ガイド層１０４ａと、導電性不純物をドープさせていないアンドープ型の電流阻止層１１５とをこの順に結晶成長させる。

次に、図６および図７に示すように、電流阻止層１１５上に幅（図６における幅Ｃ）が１０μｍのストライプ状の開口部が形成されたレジストマスク１５０を形成し、ＩＣＰ（Inductive Coupled Plasma）エッチングなどのドライエッチングにより、開口部下の電流阻止層１１５のみを除去する。開口部は、たとえば２００μｍ間隔（図６におけるピッチＢ）でウエハ形状のｎ型基板１０１全体に平行に複数本形成する。そして、図８に示すように、レジストマスク１５０のみを除去する。

次に、図９に示すように、ＭＯＣＶＤ法を用いて、ケイ素をドープさせたｎ型下部ガイド層１０４を構成する第２ガイド層１０４ｂと、導電性不純物をドープさせていないアンドープ型のｕ−下部隣接層１０５と、導電性不純物をドープさせていないアンドープ型の活性層１０６と、導電性不純物をドープさせていないアンドープ型のｕ−上部隣接層１０７と、導電性不純物をドープさせていないアンドープ型のｕ−上部ガイド層１０８と、マグネシウム（Ｍｇ）をドープさせたｐ型電子ブロック層１０９と、マグネシウムをドープさせたｐ型上部クラッド層１１０と、マグネシウムをドープさせたｐ型コンタクト層１１１とをこの順に結晶成長させる。ここで、第２ガイド層１０４ｂを成長させる際に、電流阻止層１１５の開口部１１５ａを第２ガイド層１０４ｂが埋め込むように成長させ、第２ガイド層１０４ｂとｕ−下部隣接層１０５との界面を平坦にしている。

次に、ｐ型コンタクト層１１１上に接するｐ型電極１２１と、ｎ型基板１０１の一方主面と反対側の基板裏面に接するｎ型電極１２０とを、たとえば蒸着法により形成する。そして、開口部１１５ａのストライプ方向と垂直に劈開面が出るように劈開を行ない（図１０における太線で劈開を行ない）、共振器長（図１１における長さＤ）が６００μｍの２つの劈開面を有するバー形状に分割する。バー形状にはストライプ状の開口部が複数形成されている。そして、一方の劈開面にはＡＲ（ａｎｔｉ−ｒｅｆｌｅｃｔｉｏｎ）コーティングを、他方の劈開面にはＨＲ（ｈｉｇｈ−ｒｅｆｌｅｃｔｉｏｎ）コーティングを行なう。そして、バー形状を２００μｍ間隔で各開口部の中間にて分割（図１１における細線で分割）する。以上より、ＩＩＩ−Ｖ族窒化物半導体レーザ素子１００が完成する。

次に、実施の形態１におけるＩＩＩ−Ｖ族窒化物半導体レーザ素子１００の動作について説明する。ＩＩＩ−Ｖ族窒化物半導体レーザ素子１００に電流を印加すると、電流阻止層１１５により開口部１１５ａに電流が狭窄されて、開口部１１５ａ上の活性層１０６に電流が集中する。そして、活性層１０６を発光部として、良好なレーザ発振が達成される。

以上説明したように、本発明の実施の形態１におけるＩＩＩ−Ｖ族窒化物半導体レーザ素子１００によれば、電流阻止層１１５は、ｉ−Ａｌ_xＧａ_(1-x)Ｎ層１４１とｉ−Ｉｎ_yＡｌ_zＧａ_(1-y-z)Ｎ層１４２とが交互に積層されてなるとともに、ｉ−Ａｌ_xＧａ_(1-x)Ｎ層１４１は２層以上形成され、０．３＜ｘ≦１、０≦ｙ≦１、ｚ＜ｘ、０≦ｚ＜１である。図１５に示すような特許文献１に記載のサイリスタ構造の電流阻止層は、厚さが２１０ｎｍのｐ型であったが、サイリスタとして安定して電流阻止能力を発するには厚さが不足していた。しかし、開口部が形成された電流阻止層上の結晶成長を良好に行なうためには、電流阻止層の厚さを大きくすることはできず、むしろより薄くすることが望ましかった。しかし、実施の形態１のＩＩＩ−Ｖ族窒化物半導体レーザ素子１００においては、ｐｎｐｎのサイリスタ構造で電流を阻止するのではなく、薄くても十分な高抵抗を有する層として、電流狭窄を行なうことができる電流阻止層１１５を形成している。その結果、ＩＩＩ−Ｖ族窒化物半導体レーザ素子１００は、電流阻止能力を向上するとともに、電流阻止層１１５上の層の結晶成長に及ぼす影響を低減できる。そのため、安定した電流狭窄を行なうことができるので、ＩＩＩ−Ｖ族窒化物半導体レーザ素子１００の特性が安定する。また、電流阻止層１１５上の結晶成長を最後まで良好に行なえるので、その後の劈開工程も問題なく実施することができ、ＩＩＩ−Ｖ族窒化物半導体レーザ素子１００の生産歩留まりを向上することができる。

（実施の形態２）
図１２は、本発明の実施の形態２におけるＩＩＩ−Ｖ族窒化物半導体レーザ素子の断面模式図である。図１２に示すように、実施の形態２のＩＩＩ−Ｖ族窒化物半導体レーザ素子２００は、基本的には実施の形態１と同様であるが、電流阻止層１１５がｎ型下部クラッド層１０３内に配置される点、および電流阻止層１１５が内部に配置されないｎ型下部ガイド層１０４の層厚を薄くした点のみが相違している。

詳細には、図１２に示すように、ｎ型バッファ層１０２の上に接して設けられたｎ型下部クラッド層１０３は、たとえば第１クラッド層１０３ａと、第２クラッド層１０３ｂとを含んでいる。第１クラッド層１０３ａは、ｎ型バッファ層１０２の上に接して設けられており、たとえば厚さが１．７μｍのｎドープＡｌ_0.06Ｇａ_0.94Ｎからなっている。第２クラッド層１０３ｂは、開口部１１５ａおよび電流阻止層１１５の上に接して設けられており、たとえば電流阻止層１１５からの厚さが０．２μｍのｎドープＡｌ_0.06Ｇａ_0.94Ｎからなっている。

電流阻止層１１５は、第１クラッド層１０３ａの上に接して設けられているとともに、ストライプ状の開口部１１５ａが形成されている。電流阻止層１１５は、たとえば厚さが０．１μｍの導電性不純物をドープさせていないアンドープ型としている。

ｎ型下部ガイド層１０４は、ｎ型下部クラッド層１０３を構成する第２クラッド層１０３ｂの上に接して設けられている。ｎ型下部ガイド層１０４は、たとえば厚さが０．０５μｍのｎドープＧａＮからなっている。

なお、電流阻止層の位置は上述した位置に限定されず、たとえば図１３に示すＩＩＩ−Ｖ族窒化物半導体レーザ素子２０１のように、ｎ型下部クラッド層１０３とｎ型下部ガイド層１０４との間に形成することも可能である。なお、図１３は、本発明の実施の形態２における別のＩＩＩ−Ｖ族窒化物半導体レーザ素子の断面模式図である。

以上説明したように、本発明の実施の形態２におけるＩＩＩ−Ｖ族窒化物半導体レーザ素子２００によれば、実施の形態１に比べてｎ型下部ガイド層１０４の厚さを薄くすることができ、活性層１０６対しｎ型下部クラッド層１０３を近づけることができる。これにより、ｎ型下部ガイド層１０４内に広がっていた光を活性層１０６により多く閉じ込めることができ、発振閾値電流の向上を図ることができる。

また、一般にＡｌＧａＮはＧａＮに比べて凹凸のある下地基板に対して平坦化して成長させにくい傾向がある。しかし、実施の形態２における電流阻止層１１５は高い電流阻止能力を有していても層厚を薄くできるため、ｎ型下部クラッド層１０３を構成する第２クラッド層１０３ｂを電流阻止層１１５上から所定の厚さ（たとえば０．２μｍ程度）で形成することよって、平坦な表面にすることができる。

（実施の形態３）
図１４は、本発明の実施の形態３におけるＩＩＩ−Ｖ族窒化物半導体レーザ素子の断面模式図である。図１４に示すように、実施の形態３は、基本的には実施の形態１と同様であるが、電流阻止層１１５がｎ型下部クラッド層１０３内ではなくｐ型上部クラッド層１１０内に配置される点、および電流阻止層１１５が内部に配置されないｎ型下部ガイド層１０４の層厚を薄くした点のみが相違している。

詳細には、図１４に示すように、ｎ型バッファ層１０２およびｎ型下部クラッド層１０３は１層としている。ｎ型バッファ層１０２およびｎ型下部クラッド層１０３は、実施の形態１と同様であるので、その説明は繰り返さない。

ｐ型電子ブロック層１０９の上に接して設けられたｐ型上部クラッド層１１０は、第１クラッド層１１０ａと第２クラッド層１１０ｂとを含んでいる。第１クラッド層１１０ａは、ｐ型電子ブロック層１０９の上に接して設けられており、たとえば厚さが０．１μｍのｐドープＡｌ_0.06Ｇａ_0.94Ｎからなっている。第２クラッド層１１０ｂは、開口部１１５ａおよび電流阻止層１１５の上に接して設けられており、たとえば電流阻止層１１５からの厚さが０．４μｍのｐドープＡｌ_0.06Ｇａ_0.94Ｎからなっている。

ｐ型コンタクト層１１１は、ｐ型上部クラッド層１１０の第２クラッド層１１０ｂ上に接して設けられている。

電流阻止層１１５は、ｐ型上部クラッド層１１０の中に配置されている。具体的には、電流阻止層１１５は、第１クラッド層１１０ａの上に接して設けられているとともに、ストライプ状の開口部１１５ａが形成されている。電流阻止層１１５は、たとえば厚さが０．１μｍの導電性不純物をドープさせていないアンドープ型としている。

以上説明したように、本発明の実施の形態３におけるＩＩＩ−Ｖ族窒化物半導体レーザ素子３００によれば、電流阻止層１１５がｐ型を示す上部半導体層の中に配置されている。すなわち、本実施の形態３においては、電流阻止層１１５により電流が集中する開口部１１５ａが、実施の形態２ではｎドープのＡｌＧａＮ層の中に配置されていたのに対し、実施の形態３ではｐドープのＡｌＧａＮ層の中に配置されている。一般的に、ｐドープＡｌＧａＮ層はｎドープＡｌＧａＮ層に比較して抵抗が高く、動作電圧が上昇してしまう。しかし、実施の形態３における電流阻止層１１５は高い電流阻止層能力を有していても層厚を薄くできるため、動作電圧が大幅に上昇しない。一方、実施の形態３では、発光特性に最も影響の大きい活性層１０６をｎ型基板１０１から連続して（開口部１１５ａを形成するために、レジストマスクを用いたエッチングなどを実施せずに）成長するができるので、実施の形態１および２のように電流阻止層１１５の開口部１１５ａのような凹凸の上に形成するよりも、活性層１０６の結晶性が向上できる。したがって、動作電圧を多少犠牲にしても発光特性のより良いＩＩＩ−Ｖ族窒化物半導体レーザ素子を得たい場合には、実施の形態３の構成を用いることがより効果的である。

また、電流阻止層１１５および開口部１１５ａの上に成長する層を薄くできるため、ｐ型コンタクト層１１１表面における段差は従来よりも比較的発生しにくい。したがって、電流阻止層１１５の厚さを大きく（たとえば０．１５μｍ程度まで）設定することも可能である。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明のＩＩＩ−Ｖ族窒化物半導体レーザ素子は、電流阻止能力を向上できるとともに、電流阻止層上の層の成長に及ぼす影響を低減できるため、安定した特性を有するＩＩＩ−Ｖ族窒化物半導体レーザ素子を実現することができる。そのため、本発明のＩＩＩ−Ｖ族窒化物半導体レーザ素子は、特に短波長光源として非常に有用である。

本発明の実施の形態１におけるＩＩＩ−Ｖ族窒化物半導体レーザ素子の断面模式図である。 本発明の実施の形態１におけるＩＩＩ−Ｖ族窒化物半導体レーザ素子の活性層周辺のより詳しい構造を示す断面模式図である。 本発明の実施の形態１におけるＩＩＩ−Ｖ族窒化物半導体レーザ素子の電流阻止層周辺のより詳しい構造を示す断面模式図である。 本発明の実施の形態１における別のＩＩＩ−Ｖ族窒化物半導体レーザ素子の電流阻止層周辺のより詳しい構造を示す断面模式図である。 本発明の実施の形態１におけるＩＩＩ−Ｖ族窒化物半導体レーザ素子の製造方法を示す断面模式図であり、電流阻止層までを結晶成長した後の状態を表わす。 本発明の実施の形態１におけるＩＩＩ−Ｖ族窒化物半導体レーザ素子の製造方法を示す上面模式図であり、レジストマスクまでを形成した後の状態を表わす。 本発明の実施の形態１におけるＩＩＩ−Ｖ族窒化物半導体レーザ素子の製造方法を示す断面模式図であり、開口部を形成した後の状態を表わす。 本発明の実施の形態１におけるＩＩＩ−Ｖ族窒化物半導体レーザ素子の製造方法を示す断面模式図であり、レジストマスクを除去した後の状態を表わす。 本発明の実施の形態１におけるＩＩＩ−Ｖ族窒化物半導体レーザ素子の製造方法を示す断面模式図であり、コンタクト層までを結晶成長した後の状態を表わす。 本発明の実施の形態１におけるＩＩＩ−Ｖ族窒化物半導体レーザ素子の製造方法を示す上面模式図であり、劈開する前の状態を表わす。 本発明の実施の形態１におけるＩＩＩ−Ｖ族窒化物半導体レーザ素子の製造方法を示す上面模式図であり、劈開した後の状態を表わす。 本発明の実施の形態２におけるＩＩＩ−Ｖ族窒化物半導体レーザ素子の断面模式図である。 本発明の実施の形態２における別のＩＩＩ−Ｖ族窒化物半導体レーザ素子の断面模式図である。 本発明の実施の形態３におけるＩＩＩ−Ｖ族窒化物半導体レーザ素子の断面模式図である。 特許文献１のＩＩＩ−Ｖ族窒化物半導体レーザ素子の断面模式図である。

符号の説明

１００，２００，２０１，３００ ＩＩＩ−Ｖ族窒化物半導体レーザ素子、１０１ ｎ型基板、１０２ ｎ型バッファ層、１０３ ｎ型下部クラッド層、１０３ａ 第１クラッド層、１０３ｂ 第２クラッド層、１０４ ｎ型下部ガイド層、１０４ａ 第１ガイド層、１０４ｂ 第２ガイド層、１０５ ｕ−下部隣接層、１０６ 活性層、１０７ ｕ−上部隣接層、１０８ ｕ−上部ガイド層、１０９ ｐ型電子ブロック層、１１０ ｐ型上部クラッド層、１１０ａ 第１クラッド層、１１０ｂ 第２クラッド層、１１１ ｐ型コンタクト層、１１５ 電流阻止層、１１５ａ 開口部、１２０ ｎ型電極、１２１ ｐ型電極、１３１ 井戸層、１３２ 障壁層、１４１ ｉ−Ａｌ_xＧａ_(1-x)Ｎ層、１４２ ｉ−Ｉｎ_yＡｌ_zＧａ_(1-y-z)Ｎ層、１５０ レジストマスク、Ｂ ピッチ、Ｃ 幅、Ｄ 長さ。

Claims (7)

1. 基板と、
   前記基板上に形成された第１導電型の下部半導体層と、
   前記下部半導体層上に形成された活性層と、
   前記活性層上に形成された第２導電型の上部半導体層と、
   前記上部半導体層および前記下部半導体層の少なくともいずれか一方の中に配置されるとともに、開口部が形成された電流阻止層とを備え、
   前記電流阻止層は、ｉ−Ａｌ_xＧａ_(1-x)Ｎ層とｉ−Ｉｎ_yＡｌ_zＧａ_(1-y-z)Ｎ層とが交互に積層されてなるとともに、前記ｉ−Ａｌ_xＧａ_(1-x)Ｎ層は２層以上形成され、０．３＜ｘ≦１、０≦ｙ≦１、ｚ＜ｘ、０≦ｚ＜１であることを特徴とする、ＩＩＩ−Ｖ族窒化物半導体レーザ素子。
2. 前記電流阻止層において、０．５≦ｘ、ｚ＝０であることを特徴とする、請求項１に記載のＩＩＩ−Ｖ族窒化物半導体レーザ素子。
3. 前記電流阻止層の厚みが０．１μｍ以下であることを特徴とする、請求項１または２に記載のＩＩＩ−Ｖ族窒化物半導体レーザ素子。
4. 前記基板と反対の方向から見た前記電流阻止層の前記開口部の面積は、前記開口部および前記電流阻止層の合計の面積の４％以上であることを特徴とする、請求項１〜３のいずれかに記載のＩＩＩ−Ｖ族窒化物半導体レーザ素子。
5. 前記第１導電型がｎ型で、前記第２導電型がｐ型であり、前記電流阻止層が前記下部半導体層の中に配置されていることを特徴とする、請求項１〜４のいずれか１項に記載のＩＩＩ−Ｖ族窒化物半導体レーザ素子。
6. 前記第１導電型がｎ型で、前記第２導電型がｐ型であり、前記電流阻止層が前記上部半導体層の中に配置されていることを特徴とする、請求項１〜４のいずれか１項に記載のＩＩＩ−Ｖ族窒化物半導体レーザ素子。
7. 前記電流阻止層において前記基板に最も近い層および前記基板から最も遠い層は、前記ｉ−Ａｌ_xＧａ_(1-x)Ｎ層であることを特徴とする、請求項１〜６のいずれか１項に記載のＩＩＩ−Ｖ族窒化物半導体レーザ素子。

Images