JP2008182388A - Signal switching device - Google Patents
Signal switching device Download PDFInfo
- Publication number
- JP2008182388A JP2008182388A JP2007013238A JP2007013238A JP2008182388A JP 2008182388 A JP2008182388 A JP 2008182388A JP 2007013238 A JP2007013238 A JP 2007013238A JP 2007013238 A JP2007013238 A JP 2007013238A JP 2008182388 A JP2008182388 A JP 2008182388A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- field effect
- effect transistor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electronic Switches (AREA)
- Transceivers (AREA)
Abstract
Description
本発明は半導体集積回路で構成され、携帯電話機や無線通信機等の通信端末装置に用いられる高周波信号切替装置に関するものである。この信号切替装置は、例えば通信端末装置のアンテナに対する信号経路の切替え等に用いられる。 The present invention relates to a high-frequency signal switching device configured by a semiconductor integrated circuit and used in a communication terminal device such as a mobile phone or a radio communication device. This signal switching device is used, for example, for switching a signal path with respect to an antenna of a communication terminal device.
図16は、信号切替装置の先行技術を示すブロック図である。この信号切替装置は、図16に示すように、高周波スイッチ100を含んで構成され、入力端子I1〜In(nは自然数)と、出力端子O1〜Onと、制御入力端子S1〜Snとを有している。そして、制御入力端子S1〜Snへ加えられる制御入力信号の状態(ハイレベルまたはローレベル)に応じて、入力端子I1〜Inと出力端子O1〜Onとの間の接続関係が切り替えられる。高周波スイッチ100には、制御入力端子S1〜Snへ入力される制御入力信号がそのまま与えられ、それによって高周波スイッチ100は内部のスイッチデバイスの導通遮断を制御する。
FIG. 16 is a block diagram showing the prior art of the signal switching device. As shown in FIG. 16, this signal switching device is configured to include a high-
高周波スイッチにおけるスイッチデバイスとしては、電界効果トランジスタが用いられることが多い。電界効果トランジスタをスイッチデバイスとして使用するには、電界効果トランジスタのゲート端子に印加するバイアス電圧を制御する。一般的に、電界効果トランジスタには閾値電圧というものが存在し、例えばゲート・ソース間電圧Vgsとして、閾値電圧Vthより高い電圧を印加することにより電界効果トランジスタは低インピーダンスのオン状態となり、閾値電圧Vthより低い電圧を印加することにより電界効果トランジスタは高インピーダンスのオフ状態となる。 A field effect transistor is often used as a switch device in a high-frequency switch. In order to use the field effect transistor as a switch device, the bias voltage applied to the gate terminal of the field effect transistor is controlled. In general, a field effect transistor has a threshold voltage. For example, when a voltage higher than the threshold voltage Vth is applied as a gate-source voltage Vgs, the field effect transistor is turned on with a low impedance. By applying a voltage lower than Vth, the field effect transistor is turned off with a high impedance.
このようにして、電界効果トランジスタのゲート・ソース間電圧Vgsを変化させて、信号経路をオン・オフすることによって、高周波スイッチの機能が実現できる。 Thus, the function of the high frequency switch can be realized by changing the gate-source voltage Vgs of the field effect transistor to turn on / off the signal path.
電界効果トランジスタをスイッチデバイスとして用いる場合に、理想的には無歪特性が得られる最大入力電力(Pmax)は次式で表される。 When a field effect transistor is used as a switch device, the maximum input power (Pmax) that can ideally obtain a distortion-free characteristic is expressed by the following equation.
Pmax=2|Vgs-Vth|2/Z
ただし、Vgs:ゲート・ソース間電圧、Vth:閾値電圧、Z:負荷インピーダンスである。
Pmax = 2 | Vgs−Vth | 2 / Z
However, Vgs: gate-source voltage, Vth: threshold voltage, and Z: load impedance.
つまり、最大入力電力を増大させるためには、ゲート・ソース間電圧Vgsと閾値電圧Vthの差を大きくする必要がある。
今日、携帯端末に搭載されるLSIの微細化が進んでおり、それに伴ってベースバンドICなどのデジタル回路の出力電圧の低電圧化が進んでいる。このような状況下において、高周波スイッチを制御するための制御信号電圧の低電圧化も同様に進み、従来3.0V〜2.8Vであった制御信号電圧が、近年1.8V〜1.5Vに低電圧化されており、低歪を実現するために十分なゲート・ソース間電圧Vgsが得られないという課題が生じてきた。 Today, the miniaturization of LSIs mounted on portable terminals is progressing, and accordingly, the output voltage of digital circuits such as baseband ICs is decreasing. Under such circumstances, the lowering of the control signal voltage for controlling the high-frequency switch similarly proceeds, and the control signal voltage of 3.0V to 2.8V has been 1.8V to 1.5V in recent years. Therefore, there has been a problem that a sufficient gate-source voltage Vgs cannot be obtained in order to realize low distortion.
したがって、本発明の目的は、例えば1.8V〜1.5V程度の低い制御信号電圧が入力される場合でも、より低歪を実現することができる信号切替装置を提供することである。 Therefore, an object of the present invention is to provide a signal switching device that can realize lower distortion even when a low control signal voltage of, for example, about 1.8 V to 1.5 V is input.
上記課題を解決するために、本発明の信号切替装置は、高周波スイッチと、外部から高周波スイッチの導通・遮断を制御するために与えられる制御入力信号を入力し、制御入力信号を電圧変換して高周波スイッチへ高周波スイッチの導通・遮断を制御する制御信号として出力する電圧変換回路とを備える構成である。そして、電圧変換回路は、電源電圧端子と、制御入力信号が入力される制御入力端子と、制御信号が出力される制御出力端子と、印加電圧が低いときは抵抗が小さく印加電圧が高くなるにつれて抵抗が増大する非線形特性を有して電源電圧端子と制御出力端子との間に接続された非線形回路と、制御出力端子と制御入力端子との間に接続されて制御入力信号の電位に応じて導通・遮断が切り替わる直流スイッチとを有している。これによって、電圧変換回路は、外部から電源電圧端子に電源電圧が印加され、電源電圧を電源電圧の電圧値の絶対値の範囲内の所定の電圧値に変換した電圧を、高周波スイッチに制御信号として供給することによって、制御信号のハイレベル信号の電位とローレベル信号の電位との電位差を、制御入力信号のハイレベル信号の電位とローレベル信号の電位との電位差に比べて、大きくなる状態に変換するようにしている。 In order to solve the above-described problems, a signal switching device according to the present invention receives a high-frequency switch and a control input signal supplied from outside to control conduction / cutoff of the high-frequency switch, and converts the control input signal to a voltage. And a voltage conversion circuit that outputs a control signal for controlling conduction / cutoff of the high frequency switch to the high frequency switch. The voltage conversion circuit includes a power supply voltage terminal, a control input terminal to which a control input signal is input, a control output terminal to which a control signal is output, and when the applied voltage is low, the resistance decreases and the applied voltage increases. A non-linear circuit having a non-linear characteristic with increased resistance and connected between the power supply voltage terminal and the control output terminal, and connected between the control output terminal and the control input terminal, depending on the potential of the control input signal And a DC switch that switches between conduction and interruption. As a result, the voltage conversion circuit applies a power supply voltage to the power supply voltage terminal from the outside, converts the power supply voltage into a predetermined voltage value within the range of the absolute value of the power supply voltage, and supplies a control signal to the high frequency switch. As a result, the potential difference between the high level signal potential and the low level signal potential of the control signal becomes larger than the potential difference between the high level signal potential and the low level signal potential of the control input signal. I am trying to convert it.
この構成によれば、ベースバンドICなどの低い制御信号電圧に比べて、高いレギュレータ電圧など他の回路の出力電圧を電源電圧として電圧変換回路の電源電圧端子に印加することにより、高周波スイッチを制御するためにベースバンドIC等から出力された低い制御信号電圧を高い電圧に変換することができる。これにより、図16に示した従来例に比べて、高周波スイッチを低歪で動作させることが可能となる。 According to this configuration, the high-frequency switch is controlled by applying the output voltage of another circuit such as a high regulator voltage as a power supply voltage to the power supply voltage terminal of the voltage conversion circuit compared to a low control signal voltage such as a baseband IC. Therefore, a low control signal voltage output from a baseband IC or the like can be converted into a high voltage. As a result, the high frequency switch can be operated with low distortion as compared with the conventional example shown in FIG.
また、電圧変換回路には、発振回路などを用いないため、基本的にスプリアスを発生せず、より簡素な回路構成で実現できる。 Further, since no oscillation circuit or the like is used for the voltage conversion circuit, spurious is basically not generated, and the voltage conversion circuit can be realized with a simpler circuit configuration.
また、信号切替装置に、直流スイッチの負荷として線形抵抗ではなく印加電圧が高くなるにつれて抵抗が増大する非線形特性を有する非線形回路を使用しているので、直流スイッチがオフで電源電圧端子から電源電圧が非線形回路を介して、高周波スイッチを構成する電界効果トランジスタのゲートに加わる場合において、高周波スイッチを構成する電界効果トランジスタにゲートリークが生じ、そのゲート端子側インピーダンスが有限値となっても、非線形回路の抵抗が線形抵抗に比べて小さい状態であり、非線形回路での電圧降下は線形抵抗の場合の電圧降下に比べて少なく、電圧変換回路から出力される制御出力電圧を、線形抵抗を使用する場合に比べて高くすることができる。したがって、同一入力電力であれば、より低歪を実現できる。 In addition, since the signal switching device uses a nonlinear circuit having a nonlinear characteristic in which the resistance increases as the applied voltage increases rather than the linear resistance as the load of the DC switch, the DC switch is off and the power supply voltage is supplied from the power supply voltage terminal. Is applied to the gate of the field-effect transistor constituting the high-frequency switch via a non-linear circuit, a gate leak occurs in the field-effect transistor constituting the high-frequency switch, and even if the gate terminal side impedance becomes a finite value, the nonlinearity The resistance of the circuit is small compared to the linear resistance, the voltage drop in the nonlinear circuit is small compared to the voltage drop in the case of the linear resistance, and the control output voltage output from the voltage conversion circuit uses the linear resistance. It can be higher than the case. Therefore, lower distortion can be realized with the same input power.
上記構成の信号切替装置においては、非線形回路は、定電流源からなることが好ましい。 In the signal switching device having the above configuration, the nonlinear circuit is preferably formed of a constant current source.
また、定電流源は、例えば、ゲート端子とソース端子とが直接接続された電界効果トランジスタからなり、電界効果トランジスタのドレイン端子が定電流源の一方の端子となり、電界効果トランジスタのソース端子が定電流源の他方の端子となる。 The constant current source is, for example, a field effect transistor in which a gate terminal and a source terminal are directly connected. The drain terminal of the field effect transistor is one terminal of the constant current source, and the source terminal of the field effect transistor is constant. This is the other terminal of the current source.
また、定電流源は、上記構成の他に、電界効果トランジスタと、電界効果トランジスタのゲート端子に一端が接続され電界効果トランジスタのソース端子に他端が接続された抵抗とからなり、電界効果トランジスタのドレイン端子が定電流源の一方の端子となり、電界効果トランジスタのソース端子が定電流源の他方の端子となる構成も考えられる。 In addition to the above configuration, the constant current source includes a field effect transistor and a resistor having one end connected to the gate terminal of the field effect transistor and the other end connected to the source terminal of the field effect transistor. A configuration is also conceivable in which the drain terminal of the transistor is one terminal of the constant current source and the source terminal of the field effect transistor is the other terminal of the constant current source.
また、上記構成の信号切替装置においては、非線形回路は、例えば電源電圧の範囲内で0Vから任意の電圧領域までは一定の抵抗Rを示し、それ以上の電圧領域では電圧が増大するにつれて漸増する抵抗R’(R < R’)を示す非線形特性を有することが好ましい。 In the signal switching device having the above configuration, the non-linear circuit exhibits a constant resistance R from 0 V to an arbitrary voltage region within the range of the power supply voltage, for example, and gradually increases as the voltage increases in a voltage region higher than that. It preferably has a non-linear characteristic indicating a resistance R ′ (R <R ′).
また、上記のような非線形特性を有する非線形回路は、例えば電界効果トランジスタと、電界効果トランジスタのソース端子に一端が接続され電界効果トランジスタのゲート端子に他端が接続された抵抗とからなり、電界効果トランジスタのドレイン端子が非線形回路の一方の端子となり、抵抗の他端が非線形回路の他方の端子となる。 The nonlinear circuit having nonlinear characteristics as described above includes, for example, a field effect transistor and a resistor having one end connected to the source terminal of the field effect transistor and the other end connected to the gate terminal of the field effect transistor. The drain terminal of the effect transistor is one terminal of the nonlinear circuit, and the other end of the resistor is the other terminal of the nonlinear circuit.
また、非線形回路は、電界効果トランジスタと、電界効果トランジスタのソース端子に一端が接続された第1の抵抗と、電界効果トランジスタのゲート端子に一端が接続され第1の抵抗の他端に他端が接続された第2の抵抗とからなり、電界効果トランジスタのドレイン端子が非線形回路の一方の端子となり、第1の抵抗の他端が非線形回路の他方の端子となる構成でもよい。 The nonlinear circuit includes a field effect transistor, a first resistor having one end connected to the source terminal of the field effect transistor, and one end connected to the gate terminal of the field effect transistor and the other end to the other end of the first resistor. May be configured such that the drain terminal of the field effect transistor becomes one terminal of the nonlinear circuit and the other end of the first resistor becomes the other terminal of the nonlinear circuit.
また、上記構成の信号切替装置は、高周波スイッチと電圧変換回路とを同一半導体基板上に集積して1チップ化した構成を採用することが好ましい。 The signal switching device having the above configuration preferably employs a configuration in which the high-frequency switch and the voltage conversion circuit are integrated on the same semiconductor substrate to form a single chip.
また、上記構成の信号切替装置は、高周波スイッチと電圧変換回路とを複数の半導体基板を用いて作製し、一つのパッケージに実装する構成でもよい。 Further, the signal switching device having the above-described configuration may be configured such that the high-frequency switch and the voltage conversion circuit are manufactured using a plurality of semiconductor substrates and mounted in one package.
本発明の信号切替装置によれば、上記構成を有し、例えばベースバンドICから出力される制御電圧が低電圧化した状況においても、高出力信号に対して低歪特性を実現することができる。 The signal switching device according to the present invention has the above-described configuration, and can realize low distortion characteristics for a high output signal even in a situation where, for example, the control voltage output from the baseband IC is lowered. .
以下、本発明の実施の形態を、図面を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(実施の形態1)
図1は、本発明の実施の形態1の信号切替装置の構成を示すブロック図である。この信号切替装置は、図1に示すように、高周波スイッチ100と、電圧変換回路101bを含んで構成され、入力端子I1〜I1(nは自然数)と、出力端子O1〜Onと、制御入力端子S1〜Snとを有している。
(Embodiment 1)
FIG. 1 is a block diagram showing the configuration of the signal switching apparatus according to the first embodiment of the present invention. As shown in FIG. 1, the signal switching device includes a
高周波スイッチ100は、複数のスイッチデバイスから構成され、それらの導通・遮断が電圧変換回路101bからの制御信号によって制御されることにより、入力端子I1〜I1と出力端子O1〜Onとの間の高周波信号の経路が切り替わる。なお、入力端子と出力端子は、便宜上そのように名付けたものであり、例えば、送受信回路の場合には、双方向に信号が流れるので、両方とも入出力端子となる。
The
電圧変換回路101bは、高周波スイッチ100の導通・遮断を制御するために外部から制御入力端子S1〜Snへ入力される制御入力信号を受け、制御入力信号を電圧変換して高周波スイッチ100へ高周波スイッチ100の導通・遮断を制御する制御信号として出力する。そして、制御入力端子S1〜Snへ加えられる制御入力信号の状態に応じて、高周波スイッチ100が入力端子I1〜Inと出力端子O1〜Onとの間の接続関係を切り替える。
The
電圧変換回路101bは、外部から電源電圧端子Vddに電源電圧が印加され、電源電圧を電源電圧の絶対値の範囲内の所定の電圧値に変換した電圧を、制御信号のハイレベル信号もしくはローレベル信号の電位とすることによって、制御信号のハイレベル信号の電位とローレベル信号の電位との電位差を、制御入力端子S1〜Snへの制御入力信号のハイレベル信号の電位とローレベル信号の電位との電位差に比べて、大きくなる状態に変換する。
The
以下、本発明の実施の形態1の信号切替装置の具体的な構成について、図面を参照しながら説明する。 Hereinafter, a specific configuration of the signal switching device according to the first embodiment of the present invention will be described with reference to the drawings.
図2に本発明の実施の形態1に係る信号切替装置の回路図を示す。これは、SP3T(Single Pole Three Throw)スイッチにおける実施の形態の一例であり、ガリウム砒素(GaAs)半導体基板を用いて、スイッチデバイスとしてGaAs電界効果トランジスタを用いて信号切替装置を構成している。
FIG. 2 shows a circuit diagram of the signal switching device according to
すなわち、高周波スイッチ100は、電界効果トランジスタFET1〜FET3と抵抗Rcとで構成されている。電界効果トランジスタFET1〜FET3のソース端子はアンテナ端子ANTに共通に接続されている。また、電界効果トランジスタFET1〜FET3のドレイン端子とはそれぞれ高周波信号端子RF1、RF2、RF3にそれぞれ個別に接続されている。電界効果トランジスタFET1〜FET3のゲート端子は、後述する電圧変換回路101bの制御出力端子Vco1、Vco2、Vco3にそれぞれ個別に接続されている。
That is, the
また、抵抗Rcは一端が電源電圧端子Vddに接続され、他端が電界効果トランジスタFET1〜FET3のソース端子に共通に接続されており、電界効果トランジスタFET1〜FET3のソース端子の電圧を電源電圧に固定する機能を果たす。なお、高周波スイッチ100の切替動作においては、電界効果トランジスタFET1〜FET3のいずれか一つは導通状態になり、結果的に導通した電界効果トランジスタに接続された高周波信号端子の電位に固定されることになるので、抵抗Rcは省くことも可能である。
The resistor Rc has one end connected to the power supply voltage terminal Vdd and the other end connected in common to the source terminals of the field effect transistors FET1 to FET3. The voltage of the source terminals of the field effect transistors FET1 to FET3 is used as the power supply voltage. It fulfills the function of fixing. In the switching operation of the high-
電圧変換回路101bは、直流スイッチである電界効果トランジスタFET1b〜FET3bと、それらの負荷となる定電流源1〜3とから構成されている。電流Idを流す定電流源1は電源電圧端子Vddと制御出力端子Vco1との間に接続されている。同様に、定電流源2は電源電圧端子Vddと制御出力端子Vco2との間に接続されている。さらに、定電流源3は電源電圧端子Vddと制御出力端子Vco3との間に接続されている。
The
電界効果トランジスタFET1bは、ドレイン端子が制御出力端子Vco1に接続され、ソース端子が制御入力端子Vc1に接続され、ゲート端子が接地されている。電界効果トランジスタFET2bは、ドレイン端子が制御出力端子Vco2に接続され、ソース端子が制御入力端子Vc2に接続され、ゲート端子が接地されている。電界効果トランジスタFET3bは、ドレイン端子が制御出力端子Vco3に接続され、ソース端子が制御入力端子Vc3に接続され、ゲート端子が接地されている。 The field effect transistor FET1b has a drain terminal connected to the control output terminal Vco1, a source terminal connected to the control input terminal Vc1, and a gate terminal grounded. The field effect transistor FET2b has a drain terminal connected to the control output terminal Vco2, a source terminal connected to the control input terminal Vc2, and a gate terminal grounded. The field effect transistor FET3b has a drain terminal connected to the control output terminal Vco3, a source terminal connected to the control input terminal Vc3, and a gate terminal grounded.
上記全ての電界効果トランジスタFET1〜FET3、FET1b〜FET3bはデプレッション型の電界効果トランジスタであり、閾値電圧Vthが0V以下の電界効果トランジスタでノーマリーオン型と呼ばれることもある。電源電圧端子Vddに印加される電源電圧(便宜上、Vddと記す)は、|Vth| < |Vdd|の関係に選定されている。 All the field effect transistors FET1 to FET3 and FET1b to FET3b are depletion type field effect transistors, which are field effect transistors having a threshold voltage Vth of 0 V or less and are sometimes referred to as normally on type. The power supply voltage applied to the power supply voltage terminal Vdd (referred to as Vdd for convenience) is selected in a relationship of | Vth | <| Vdd |.
上記したように、電界効果トランジスタFET1〜FET3は、高周波信号の通過・遮断を行う電界効果トランジスタであり、また抵抗Rcは電界効果トランジスタFET1〜FET3のソース電位を電源電圧(Vdd)に固定するために配置された抵抗である。電界効果トランジスタFET1b〜FET3bは、直流スイッチとして、電圧変換つまり制御信号のハイレベル、ローレベルを切り替える役割を担う。定電流源1〜3は、各々電源電圧端子Vddと直流スイッチである電界効果トランジスタFET1b〜FET3bの間に接続されている。
As described above, the field effect transistors FET1 to FET3 are field effect transistors that pass and block high-frequency signals, and the resistor Rc is used to fix the source potential of the field effect transistors FET1 to FET3 to the power supply voltage (Vdd). It is a resistor arranged in The field effect transistors FET1b to FET3b play a role of voltage conversion, that is, switching between a high level and a low level of a control signal as a DC switch. The constant
電圧変換回路101bの動作について簡単に説明する。今、電界効果トランジスタFET1、FET1bのブロックについて考える。
The operation of the
最初に、制御入力端子Vc1に0Vの電圧を印加する場合について考える。電界効果トランジスタFET1bのゲート端子はグラウンドGNDに接続されており、電界効果トランジスタFET1bはデプレッション型であるので、抵抗の低いON状態となり、結果として制御入力端子Vc1の0Vの電圧が電界効果トランジスタFET1のゲート端子にも印加される。電界効果トランジスタFET1もデプレッション型であり、抵抗Rcによってソース電位が電源電圧(Vdd)に固定されているため、ソース電位を基準にした場合、Vth < Vddの関係から電界効果トランジスタFET1はオフ状態となり、アンテナ端子ANTと高周波信号端子RF1との間で高周波信号を遮断する。 First, consider a case where a voltage of 0 V is applied to the control input terminal Vc1. Since the gate terminal of the field effect transistor FET1b is connected to the ground GND and the field effect transistor FET1b is a depletion type, the ON state of the resistance is low, and as a result, the voltage of 0V at the control input terminal Vc1 is applied to the field effect transistor FET1. It is also applied to the gate terminal. Since the field effect transistor FET1 is also a depletion type and the source potential is fixed to the power supply voltage (Vdd) by the resistor Rc, the field effect transistor FET1 is turned off from the relationship of Vth <Vdd when the source potential is used as a reference. The high frequency signal is blocked between the antenna terminal ANT and the high frequency signal terminal RF1.
次に、制御入力端子Vc1に閾値電圧Vthより高い電圧を印加する場合を考える。この時ソース電位を基準にした場合、電界効果トランジスタFET1bのゲート電位は閾値電圧Vth以下となるため、抵抗の高いOFF状態となる。結果として、電界効果トランジスタFET1には電源電圧(Vdd)が印加される。電界効果トランジスタFET1もデプレッション型であり、抵抗Rcによってソース電位が電源電圧(Vdd)に固定されているため、電界効果トランジスタFET1はオン状態となり、アンテナ端子ANTと高周波信号端子RF1との間で高周波信号を通過させる。 Next, consider a case where a voltage higher than the threshold voltage Vth is applied to the control input terminal Vc1. At this time, when the source potential is used as a reference, the gate potential of the field effect transistor FET1b is equal to or lower than the threshold voltage Vth, so that the resistance is turned off. As a result, the power supply voltage (Vdd) is applied to the field effect transistor FET1. The field effect transistor FET1 is also a depletion type, and since the source potential is fixed to the power supply voltage (Vdd) by the resistor Rc, the field effect transistor FET1 is turned on and a high frequency is generated between the antenna terminal ANT and the high frequency signal terminal RF1. Let the signal pass.
その他の電界効果トランジスタFET2・FET2b、FET3・FET3bの経路についても同様の動作である。 The same operation is performed for the paths of the other field effect transistors FET2, FET2b, and FET3, FET3b.
図3に本発明の実施の形態1に係る信号切替装置と対比される信号切替装置の第1の比較例の回路図を示す。この信号切替装置は、電圧変換回路101bにおける定電流源1、2、3の代わりに、同じ抵抗値を有する抵抗Rdを用いており、その他の構成は図2と同様である。
FIG. 3 shows a circuit diagram of a first comparative example of the signal switching device compared with the signal switching device according to the first embodiment of the present invention. This signal switching device uses a resistor Rd having the same resistance value instead of the constant
本実施の形態1における電圧変換回路101bと、比較例の信号切替装置における電圧変換回路101aとについて、動作の違いを電界効果トランジスタFET1、FET1b、抵抗Rdのブロックについて考え、動作点について図4および図5を用いて説明する。両信号切替装置における共通条件については、以下の通りである。電界効果トランジスタFET1のゲート端子側インピーダンスをRL、電界効果トランジスタFET1のゲート端子電圧をVg1とする。
Differences in operation between the
電界効果トランジスタのゲート端子は通常ハイインピーダンスであり、ゲート端子側インピーダンスRLは理想的に∞である。しかし、実際には大信号が入力された場合など、電界効果トランジスタFET1に印加される電圧がそのソース耐圧・ドレイン耐圧をオーバーした場合、リーク電流が流れてしまい、ゲート端子側インピーダンスRLが有限値に低下する。 The gate terminal of the field effect transistor is usually high impedance, and the gate terminal side impedance RL is ideally ∞. However, when the voltage applied to the field effect transistor FET1 actually exceeds the source withstand voltage / drain withstand voltage, such as when a large signal is input, a leak current flows and the gate terminal side impedance RL has a finite value. To drop.
まず、本実施の形態1の電圧変換回路101bについて、制御入力端子Vc1にローレベル(例えば0V)印加時と、ハイレベル(閾値電圧Vth以上、例えば電源電圧(Vdd))印加時の動作点について図4を用いて説明する。
First, with respect to the
まず、ゲート端子側インピーダンスRLが∞の場合を考える。今、制御入力端子Vc1にローレベル信号を印加した時の電界効果トランジスタFET1bのVds−Ids特性曲線を、図4において符号111で示す。また、制御入力端子Vc1にハイレベル信号を印加した時の電界効果トランジスタFET1bのVds−Ids特性曲線を、図4において符号112で示す。また、定電流源1の特性曲線を、図4において符号121で示す。
First, consider the case where the gate terminal side impedance RL is ∞. A Vds-Ids characteristic curve of the field effect transistor FET1b when a low level signal is applied to the control input terminal Vc1 is denoted by reference numeral 111 in FIG. Further, a Vds-Ids characteristic curve of the field effect transistor FET1b when a high level signal is applied to the control input terminal Vc1 is denoted by
制御入力端子Vc1にハイレベル信号印加時(FET1のオン時)の動作点は、符号112で示す曲線と符号121で示す曲線との交点で求められ、符号202で示される。
The operating point when a high level signal is applied to the control input terminal Vc1 (when FET1 is on) is obtained at the intersection of the curve indicated by
また、制御入力端子Vc1にローレベル信号印加時(FET1のオフ時)の動作点は、符号111で示す曲線と符号121で示す曲線の交点で求められ、符号201で示される。 The operating point when a low level signal is applied to the control input terminal Vc1 (when FET1 is OFF) is obtained at the intersection of the curve indicated by reference numeral 111 and the curve indicated by reference numeral 121, and is indicated by reference numeral 201.
次に、ゲート端子側インピーダンスRLが有限値の場合を考える。ゲート端子側インピーダンスRLのインピーダンスが下がるので、この負荷線を131とする。図4において、オフ時(制御入力端子Vc1にローレベル信号印加時)の動作点は変化しないが、オン時(制御入力端子Vc1にハイレベル信号印加時)の動作点は、符号131で示す負荷線と符号121で示す曲線との交点203へと移動する。 Next, consider the case where the gate terminal side impedance RL is a finite value. Since the impedance of the gate terminal side impedance RL decreases, this load line is set to 131. In FIG. 4, the operating point at the time of OFF (when a low level signal is applied to the control input terminal Vc1) does not change, but the operating point at the time of ON (when a high level signal is applied to the control input terminal Vc1) is the load denoted by reference numeral 131. It moves to the intersection 203 of the line and the curve indicated by reference numeral 121.
次に、第1の比較例の電圧変換回路101aについて、制御入力端子Vc1にローレベル(例えば0V)印加時と、ハイレベル(Vth以上、例えば電源電圧(Vdd))印加時の動作点について図5を用いて説明する。
Next, regarding the
まず、ゲート端子側インピーダンスRLが∞の場合を考える。今、制御入力端子Vc1にローレベル信号を印加した時の電界効果トランジスタFET1bのVds−Ids特性曲線111と、制御入力端子Vc1にハイレベル信号を印加した時の電界効果トランジスタFET1bのVds−Ids特性曲線112については、上記と同様である。
First, consider the case where the gate terminal side impedance RL is ∞. Now, the Vds-Ids characteristic curve 111 of the field effect transistor FET1b when a low level signal is applied to the control input terminal Vc1, and the Vds-Ids characteristic of the field effect transistor FET1b when a high level signal is applied to the control input terminal Vc1. The
第1の比較例の場合、図2における定電流源の箇所が、図3のように抵抗Rdに置き換わっているので、負荷線が符号122のよう直線になる。従って、FET1のオン時(制御入力端子Vc1にハイレベル信号印加時)の動作点は、符号112で示す曲線と符号122で示す負荷線との交点で求められ、符号212で表される。
In the case of the first comparative example, the constant current source in FIG. 2 is replaced with the resistor Rd as shown in FIG. Therefore, the operating point when
また、FET1のオフ時(制御入力端子Vc1にローレベル信号印加時)の動作点は、符号111で示す曲線と符号122で示す負荷線との交点で求められ、符号211で表される。
The operating point when
次に、ゲート端子側インピーダンスRLが有限値の場合を考える。ゲート端子側インピーダンスRLの負荷線は図4と同じで符号131で示される。図5において、FET1のオフ時(制御入力端子Vc1にローレベル信号印加時)の動作点に変化はないが、FET1のオン時(制御入力端子Vc1にハイレベル信号印加時)の動作点は、符号131で示される負荷線と符号122で示される負荷線との交点213へと移動する。 Next, consider the case where the gate terminal side impedance RL is a finite value. The load line of the gate terminal side impedance RL is the same as that of FIG. In FIG. 5, there is no change in the operating point when FET1 is off (when a low level signal is applied to the control input terminal Vc1), but the operating point when FET1 is on (when a high level signal is applied to the control input terminal Vc1) is The load line indicated by reference numeral 131 and the load line indicated by reference numeral 122 move to the intersection 213.
図4における本実施の形態1の動作点203と図5における第1の比較例の動作点213とを比較した場合、動作点203の電圧値の方が動作点213の電圧値より高くなることがわかる。 4 is compared with the operating point 213 of the first comparative example in FIG. 5, the voltage value of the operating point 203 is higher than the voltage value of the operating point 213. I understand.
つまり、ゲート端子側インピーダンスRLが有限値の場合、本実施の形態1の電圧変換回路101bの方が第1の比較例の電圧変換回路101aに比べて、電圧変換回路の出力電圧をより高く保つことができる。上述の通り、最大入力電力を増大させるためには、ゲート端子・ソース端子間電圧(Vgs)と閾値電圧(Vth)の差を大きくする必要があり、電圧変換回路の出力電圧が高い方が、この条件を満足し、同一入力電力であれば、より低歪を実現できることを意味している。
That is, when the gate terminal side impedance RL is a finite value, the
以上説明したように、この実施の形態によれば、ベースバンドICなどの低い制御信号電圧に比べて、高いレギュレータ電圧など他の回路の出力電圧を電源電圧として電圧変換回路の電源電圧端子に印加することにより、高周波スイッチを制御するためにベースバンドIC等から出力された低い制御信号電圧を高い電圧に変換することができる。これにより、図16に示した従来例に比べて、高周波スイッチを低歪で動作させることが可能となる。 As described above, according to this embodiment, the output voltage of another circuit such as a high regulator voltage is applied to the power supply voltage terminal of the voltage conversion circuit as a power supply voltage compared to a low control signal voltage such as a baseband IC. Thus, a low control signal voltage output from a baseband IC or the like for controlling the high frequency switch can be converted to a high voltage. As a result, the high frequency switch can be operated with low distortion as compared with the conventional example shown in FIG.
また、電圧変換回路には、発振回路などを用いないため、基本的にスプリアスを発生せず、より簡素な回路構成で実現できる。 Further, since no oscillation circuit or the like is used for the voltage conversion circuit, spurious is basically not generated, and the voltage conversion circuit can be realized with a simpler circuit configuration.
また、信号切替装置に、線形抵抗ではなく印加電圧が高くなるにつれて抵抗が増大する非線形特性を有する非線形回路である定電流源1を使用しているので、直流スイッチである電界効果トランジスタFET1bがオフで電源電圧端子Vddから電源電圧が定電流源1を介して、高周波スイッチを構成する電界効果トランジスタFET1のゲートに加わる場合において、高周波スイッチを構成する電界効果トランジスタFET1にゲートリークが生じ、そのゲート端子側インピーダンスRLが有限値となった場合においても、非線形回路の抵抗が線形抵抗に比べて小さい状態であり、非線形回路での電圧降下分は線形抵抗の場合に比べて少なく、電圧変換回路101bから出力される制御出力電圧を、線形抵抗を使用する場合に比べて高くすることができる。したがって、同一入力電力であれば、より低歪を実現できる。
In addition, since the signal switching device uses the constant
図6(a),(b)に本発明の実施の形態1に係る信号切替装置における定電流源の一例を示す。図6(a)は、電界効果トランジスタFET1cのゲート端子とソース端子を直接接続した構成を示している。電界効果トランジスタFET1cのドレイン端子が定電流源の一方の端子となり、電界効果トランジスタFET1cのソース端子が定電流源の他方の端子となる。
6A and 6B show an example of a constant current source in the signal switching device according to
図6(b)は、電界効果トランジスタFET1cのゲート端子に抵抗Rg1の一端を接続し、ソース端子に抵抗Rg1の他端を接続して、ゲート端子・ソース端子間に抵抗Rg1を配置した構成を示している。 FIG. 6B shows a configuration in which one end of the resistor Rg1 is connected to the gate terminal of the field effect transistor FET1c, the other end of the resistor Rg1 is connected to the source terminal, and the resistor Rg1 is arranged between the gate terminal and the source terminal. Show.
電界効果トランジスタFET1cのドレイン端子が定電流源の一方の端子となり、電界効果トランジスタFET1cのソース端子が定電流源の他方の端子となる。電界効果トランジスタは、一般的にゲート端子とソース端子を同電位にすることにより、定電流特性が実現できる。 The drain terminal of the field effect transistor FET1c is one terminal of the constant current source, and the source terminal of the field effect transistor FET1c is the other terminal of the constant current source. In general, a field effect transistor can realize a constant current characteristic by setting a gate terminal and a source terminal to the same potential.
図7に図6(b)の定電流源のVds−Id特性シミュレーション結果を示す。電界効果トランジスタFET1cの閾値電圧Vthが約−1.2V、ゲート幅Wgが200μm、抵抗Rg1が50kΩの条件でシミュレーションした。 FIG. 7 shows a simulation result of Vds-Id characteristics of the constant current source of FIG. The simulation was performed under the condition that the threshold voltage Vth of the field effect transistor FET1c was about −1.2 V, the gate width Wg was 200 μm, and the resistance Rg1 was 50 kΩ.
ドレイン・ソース間電圧Vdsが0Vから約1Vまでの範囲は、電界効果トランジスタの非飽和領域であり、ドレイン・ソース間電圧Vdsとドレイン電流Idとが線形に増大するが、ドレイン・ソース間電圧Vdsが1V以上では、65mA〜68mAの定電流特性が実現されている。 The range where the drain-source voltage Vds is from 0 V to about 1 V is a non-saturated region of the field effect transistor, and the drain-source voltage Vds and the drain current Id increase linearly, but the drain-source voltage Vds. When the voltage is 1 V or higher, a constant current characteristic of 65 mA to 68 mA is realized.
ちなみに、電界効果トランジスタのゲート端子には、電流が殆ど流れないため、図6(a)の定電流源でも図6(b)の定電流源でも実質的に回路動作上の違いはなく、上記シミュレーション結果も同一となった。 Incidentally, since almost no current flows to the gate terminal of the field effect transistor, there is substantially no difference in circuit operation between the constant current source of FIG. 6A and the constant current source of FIG. The simulation results are also the same.
図8に本発明の実施の形態1に係る信号切替装置の具体回路例を示す。この信号切替装置は、SP3T(Single Pole Three Throw)スイッチにおける一例であり、図2における定電流源1〜3として、それぞれ図6(a)に示す電界効果トランジスタの定電流源を用いた電圧変換回路101cが示されている。
FIG. 8 shows a specific circuit example of the signal switching apparatus according to
なお、上記図7のVds-Ids特性シミュレーション結果より、実施の形態1の定電流源として、図6(b)に示す電界効果トランジスタの定電流源を使用しても同様の効果が得られることは、言うまでもない。 From the Vds-Ids characteristic simulation result of FIG. 7, the same effect can be obtained even when the constant current source of the field effect transistor shown in FIG. 6B is used as the constant current source of the first embodiment. Needless to say.
なお、定電流源としては、上記構成にかぎらずパイポーラトランジスタを用いた定電流源等、上記のような定電流特性が得られるものであれば、どのようなものであってもよい。 The constant current source is not limited to the above configuration, and any constant current source may be used as long as the above constant current characteristics can be obtained, such as a constant current source using a bipolar transistor.
(実施の形態2)
図9(a),(b)に本発明の実施の形態2に係る信号切替装置において、非線形回路を示す。この非線形回路は、実施の形態1における定電流源の代わりに使用されるものであり、印加電圧が高くなるにつれて抵抗が増大する非線形特性を有している。具体的には、電源電圧の範囲内で0Vから任意の電圧領域までは一定の抵抗Rを示し、それ以上の電圧領域では電圧が増大するにつれて漸増する抵抗R’(R < R’)を示す非線形特性を呈する。
(Embodiment 2)
FIGS. 9A and 9B show nonlinear circuits in the signal switching device according to
図9(a)、(b)には非線形回路の一例を示している。図9(a)には、電界効果トランジスタFET1cのソース端子に抵抗Rd1の一端を接続し、ゲート端子に抵抗Rd1の他端を接続した構成を示している。この非線形回路は、電界効果トランジスタFET1cのドレイン端子が非線形回路の一方の端子となり、抵抗Rd1の他端が非線形回路の他方の端子となる。 FIGS. 9A and 9B show examples of nonlinear circuits. FIG. 9A shows a configuration in which one end of the resistor Rd1 is connected to the source terminal of the field effect transistor FET1c and the other end of the resistor Rd1 is connected to the gate terminal. In this nonlinear circuit, the drain terminal of the field effect transistor FET1c is one terminal of the nonlinear circuit, and the other end of the resistor Rd1 is the other terminal of the nonlinear circuit.
図9(b)には、電界効果トランジスタFET1cのソース端子に抵抗Rd1の一端を接続し、ゲート端子に別の抵抗Rg1の一端を接続し、それぞれRd1、Rg1の他端同士を接続した構成を示している。この非線形回路は、電界効果トランジスタFET1cのドレイン端子が非線形回路の一方の端子となり、抵抗Rd1の他端が非線形回路の他方の端子となる。 FIG. 9B shows a configuration in which one end of the resistor Rd1 is connected to the source terminal of the field effect transistor FET1c, one end of another resistor Rg1 is connected to the gate terminal, and the other ends of Rd1 and Rg1 are connected to each other. Show. In this nonlinear circuit, the drain terminal of the field effect transistor FET1c is one terminal of the nonlinear circuit, and the other end of the resistor Rd1 is the other terminal of the nonlinear circuit.
図10に図9(b)の非線形回路のVds−Id特性シミュレーション結果を示す。電界効果トランジスタFET1cの閾値電圧Vthが約−1.2V、ゲート幅Wgが200μm、抵抗Rd1が400kΩ、抵抗Rg1が50kΩの条件でシミュレーションした。 FIG. 10 shows a simulation result of Vds-Id characteristics of the nonlinear circuit of FIG. The simulation was performed under the condition that the threshold voltage Vth of the field effect transistor FET1c was about −1.2 V, the gate width Wg was 200 μm, the resistance Rd1 was 400 kΩ, and the resistance Rg1 was 50 kΩ.
ドレイン・ソース間電圧Vdsが0Vから約1.5Vまでの範囲は、電界効果トランジスタの非飽和領域であり、ドレイン・ソース間電圧Vdsとドレイン電流Idとが線形に増大し、その抵抗値は約400kΩで、それ以上の電圧では、3.4μA〜3.6μAの定電流特性が実現されており、その抵抗値は約30MΩで、1.5V以上の方が高抵抗になっていることがわかる。 The range where the drain-source voltage Vds is from 0 V to about 1.5 V is a non-saturated region of the field effect transistor, and the drain-source voltage Vds and the drain current Id increase linearly, and the resistance value is about A constant current characteristic of 3.4 μA to 3.6 μA is realized at a voltage of 400 kΩ or higher, and the resistance value is about 30 MΩ, and the resistance is higher at 1.5 V or higher. .
なお、上記の抵抗値約30MΩの算出の根拠は以下のとおりである。図10の電圧Vdsが1.5V以上の領域の直線の傾斜から抵抗値を算出している。Vds=5.0V時に3.566μA、Vds=2.0V時に3.464μAであるので、
R=(5V−2V)/(3.566μA−3.464μA)
=29.4MΩ
≒30MΩ
となる。
The basis for calculating the resistance value of about 30 MΩ is as follows. The resistance value is calculated from the slope of the straight line in the region where the voltage Vds of FIG. Since it is 3.566 μA when Vds = 5.0 V and 3.464 μA when Vds = 2.0 V,
R = (5V-2V) / (3.566 μA-3.464 μA)
= 29.4 MΩ
≒ 30MΩ
It becomes.
ちなみに、電界効果トランジスタのゲート端子には、電流が殆ど流れないため、図9(a)でも図9(b)でも実質的に回路動作上の違いはなく、上記シミュレーション結果も同一となった。 Incidentally, since almost no current flows to the gate terminal of the field effect transistor, there is substantially no difference in circuit operation between FIG. 9A and FIG. 9B, and the simulation results are the same.
抵抗Rd1は、定電流値を少なく抑えるために配置しており、抵抗Rd1を配置しない実施の形態1の定電流源の定電流値が65mA〜68mAであることと比較すると、大幅に電流値が抑えられているメリットがあることがわかる。 The resistor Rd1 is arranged to suppress the constant current value to a small value. Compared with the constant current value of the constant current source of the first embodiment in which the resistor Rd1 is not arranged is 65 mA to 68 mA, the current value is greatly increased. It can be seen that there is a merit that is suppressed.
なお、非線形回路のVds−Id特性としては、図10のように、電圧Vdsを増大させたときに、定抵抗領域から定電流領域への移行が急激に行われる必要はなく、電圧Vdsを増大させたときに、定抵抗領域から定電流領域へ徐々に移行していくような特性であってもよい。 As shown in FIG. 10, the non-linear circuit has a Vds-Id characteristic in which, when the voltage Vds is increased, the transition from the constant resistance region to the constant current region does not need to be performed rapidly, and the voltage Vds is increased. It is also possible to have a characteristic such that when it is made to move gradually from the constant resistance region to the constant current region.
図11に本発明の実施の形態2に係る信号切替装置を示す。これは、SP3T(Single Pole Three Throw)スイッチにおける一例であり、実施の形態1の定電流源を図9(b)に示す非線形回路に置き換えたものである。この回路構成によっても、実施の形態1と同様の効果が得られることを以下に説明する。
FIG. 11 shows a signal switching apparatus according to
図12に本発明の実施の形態2に係る信号切替装置と対比される信号切替装置の第2の比較例の回路図を示す。この信号切替装置は、非線形回路を抵抗Rdに置き換えた電圧変換回路101eを用いたものである。図11の電圧変換回路101dならびに図12の電圧変換回路101eについて、それらの動作の違いを電界効果トランジスタFET1・FET1bのブロックについて考え、シミュレーションした。
FIG. 12 shows a circuit diagram of a second comparative example of the signal switching device compared with the signal switching device according to the second embodiment of the present invention. This signal switching device uses a voltage conversion circuit 101e in which a nonlinear circuit is replaced with a resistor Rd. The
図11の実施の形態2ならびに図12の第2の比較例においては、電界効果トランジスタFET1〜FET3ならびに電界効果トランジスタFET1b〜FET3bのゲート端子に抵抗Rgを配置している。抵抗Rgは大信号動作時に電界効果トランジスタのソース端子もしくはドレイン端子からゲート端子へのリーク電流低減のために配置されている。 In the second embodiment of FIG. 11 and the second comparative example of FIG. 12, a resistor Rg is arranged at the gate terminals of the field effect transistors FET1 to FET3 and the field effect transistors FET1b to FET3b. The resistor Rg is arranged to reduce the leakage current from the source terminal or drain terminal of the field effect transistor to the gate terminal during large signal operation.
電界効果トランジスタの閾値電圧Vthが全て約−1.2V、電界効果トランジスタFET1b〜FET3bのゲート幅Wgが400μm、電界効果トランジスタFET1c〜FET3cのゲート幅Wgが200μm、抵抗Rd1が400kΩ、抵抗Rdは800kΩ、抵抗Rg1と抵抗Rgは50kΩの条件で、シミュレーションを行った。 The threshold voltages Vth of the field effect transistors are all about −1.2 V, the gate width Wg of the field effect transistors FET1b to FET3b is 400 μm, the gate width Wg of the field effect transistors FET1c to FET3c is 200 μm, the resistance Rd1 is 400 kΩ, and the resistance Rd is 800 kΩ. The resistance Rg1 and the resistance Rg were simulated under the condition of 50 kΩ.
大信号時に電界効果トランジスタへのリーク電流を想定して、実施の形態1の時と同様に電界効果トランジスタFET1のゲート端子側インピーダンスをRL、電界効果トランジスタFET1のゲート端子電圧をVg1とし、電界効果トランジスタFET1のゲート端子のインピーダンスRLや電源電圧(Vdd)を変動させた場合の電界効果トランジスタFET1のゲート端子電圧Vg1をシミュレーションしてその効果を確認した。 Assuming a leak current to the field effect transistor at the time of a large signal, the field effect transistor FET1 has a gate terminal side impedance RL and the field effect transistor FET1 has a gate terminal voltage Vg1 as in the case of the first embodiment. The effect was confirmed by simulating the gate terminal voltage Vg1 of the field effect transistor FET1 when the impedance RL and power supply voltage (Vdd) of the gate terminal of the transistor FET1 were varied.
図13は、本発明の実施の形態2に係る電圧変換回路101dと第2の比較例に係る電圧変換回路101eにおいてインピーダンスRLを変化させた場合の第1のシミュレーション結果を示す。共通シミュレーション条件は、電源電圧:Vdd=2.8V、Vc1=1.8Vで、インピーダンスRLを変化させて、ゲート端子電圧Vg1の変動を調べた。図13よりRL>0.4MΩの範囲においては、同一のインピーダンスRLに対して、電圧変換回路101dの方が電圧変換回路101eに比べて、電界効果トランジスタFET1のゲート端子Vg1として、より高い値が得られている。これはすなわち、電圧変換回路101dの方が電界効果トランジスタのゲート端子・ソース端子間に印加される電圧がより高く、より大きな入力電力に対して低歪が実現できることを意味している。
FIG. 13 shows a first simulation result when the impedance RL is changed in the
図14および図15は、本発明の実施の形態2に係る電圧変換回路101dと第2の比較例に係る電圧変換回路101eにおいて、電源電圧(Vdd)を変化させた場合の第2のシミュレーション結果を示している。共通シミュレーション条件は、図14ではVc1=1.8Vで、図15ではVc1=0Vで、制御端子Vc1への流入電流をIc1とし、電源電圧Vddを変化させた場合のVg1とIc1の変動を調べた。
14 and 15 show the second simulation result when the power supply voltage (Vdd) is changed in the
図14(a)より、同一の電源電圧Vddに対して、電圧変換回路101dの方が電圧変換回路101aより電界効果トランジスタFET1のゲート端子Vg1が高い値が得られており、より大きな入力電力に対して低歪が実現できることを意味している。
14A, the
また、図14(b)より、電源電圧Vddの変動に対して、電圧変換回路101dの方が制御入力端子Vc1への流入電流Ic1がよりフラットになっており、電圧変換回路101dの方が電源電圧Vddを変化させても制御入力端子への流入電流Icの変動が少ないというメリットがあることがわかる。
14B, the
なお、流入電流Ic1は絶対値が少ない方が好ましく、この仕様を決定する際には、電源電圧変動を含めた最悪値から決定する必要がある。例えば、電源電圧最大値4.2Vとした場合、図15より、従来の電圧変換回路101aにおいては、流入電流Ic1の絶対値は約5.2μAであるのに対し、本発明の電圧変換回路101dにおいては、流入電流Ic1の絶対値は約3.5μAであって、本発明の方が流入電流Ic1を少なく抑えられることがわかる。
The inflow current Ic1 preferably has a small absolute value, and when determining this specification, it is necessary to determine it from the worst value including the power supply voltage fluctuation. For example, when the power supply voltage maximum value is 4.2 V, the absolute value of the inflow current Ic1 is about 5.2 μA in the conventional
なお、上記図10のVds−Ids特性シミュレーション結果より、実施の形態1の定電流源を図9(a)に示す電界効果トランジスタの定電流源に置き換えても同様の効果が得られることは、言うまでもない。 From the Vds-Ids characteristic simulation result of FIG. 10, the same effect can be obtained even if the constant current source of the first embodiment is replaced with the constant current source of the field effect transistor shown in FIG. Needless to say.
この実施の形態の信号切替装置によれば、制御入力端子電圧を高周波スイッチ用の電界効果トランジスタFET1〜FET3のゲート端子に直接印加する場合に比べて、ゲート端子制御電圧を高くすることができる。これによって、信号を通過させる電界効果トランジスタのゲートと信号を遮断する電界効果トランジスタのゲートとの電位差を大きくすることができる。そのため、より高出力において低歪な信号切替装置を実現することができる。また、セット(例えば、携帯電話)のDCレギュレータ電圧を使用することにより、昇圧回路を構成する必要がなく、回路構成が簡素で小型の信号切替装置を実現できる。その他は、実施の携帯1と同様の作用効果を奏する。
According to the signal switching device of this embodiment, the gate terminal control voltage can be increased as compared with the case where the control input terminal voltage is directly applied to the gate terminals of the field effect transistors FET1 to FET3 for the high frequency switch. As a result, the potential difference between the gate of the field effect transistor that allows the signal to pass through and the gate of the field effect transistor that blocks the signal can be increased. Therefore, a signal switching device with higher output and lower distortion can be realized. Further, by using a DC regulator voltage of a set (for example, a mobile phone), it is not necessary to configure a booster circuit, and a small signal switching device with a simple circuit configuration can be realized. The other effects are the same as those of the
この実施の形態の信号切替装置においては、高周波スイッチ100と電圧変換回路101dとを同一半導体基板上に形成して1チップ化したが、高周波スイッチ100と電圧変換回路101dとを複数の半導体基板に形成して、一つのパッケージに実装した構成でも構わない。
In the signal switching device of this embodiment, the
なお、高周波スイッチとしてエンハンスメント型電界効果トランジスタを用いた場合や、電圧変換回路の直流スイッチとしてMOS電界効果トランジスタやバイポーラトランジスタを用いた場合も同様な回路を実現できることは言うまでもない。 It goes without saying that a similar circuit can be realized when an enhancement type field effect transistor is used as the high frequency switch, or when a MOS field effect transistor or bipolar transistor is used as the DC switch of the voltage conversion circuit.
また、高周波スイッチとして、GaAs電界効果トランジスタの代わりにSi半導体のMOSFETを用いても構わない。 Further, as a high frequency switch, a Si semiconductor MOSFET may be used instead of the GaAs field effect transistor.
本発明にかかる信号切替装置は、制御入力信号電圧を高周波スイッチFETのゲート端子にそのまま印加する場合に比べ、高周波スイッチFETのゲート端子制御電圧を高くすることができ、これによって信号を通過させる高周波スイッチFETのゲートと信号を遮断する高周波スイッチFETのゲートとの電位差を大きくできるため、高出力時の歪を低減することができ、また昇圧回路を用いないので、回路構成が簡素であるため装置を小型化することができ、携帯電話機や無線機等の通信端末装置に用いられる信号切替装置として有用である。ベースバンドIC等のデジタル回路の出力電圧の低電圧化に対応した、低ひずみの信号切替装置を提供することができる。 The signal switching device according to the present invention can increase the gate terminal control voltage of the high-frequency switch FET as compared with the case where the control input signal voltage is applied as it is to the gate terminal of the high-frequency switch FET, thereby allowing the high-frequency signal to pass through the signal. Since the potential difference between the gate of the switch FET and the gate of the high-frequency switch FET that cuts off the signal can be increased, distortion at the time of high output can be reduced, and since the booster circuit is not used, the circuit configuration is simple and the device And is useful as a signal switching device used in a communication terminal device such as a mobile phone or a wireless device. It is possible to provide a low-distortion signal switching device that can reduce the output voltage of a digital circuit such as a baseband IC.
100 高周波スイッチ
101a,101b,101c,101d 電圧変換回路
FET1〜FET3 電界効果トランジスタ
FET1b〜FET3b 電界効果トランジスタ
FET1c〜FET3c 電界効果トランジスタ
Vc1〜Vc3 制御入力端子
Vdd 電源電圧端子
ANT 出力端子
RF1〜RF3 入力端子
Rc、Rd、Rg1、Rd1、Rg 抵抗
100 High-
Claims (9)
外部から前記高周波スイッチの導通・遮断を制御するために与えられる制御入力信号を入力し、前記制御入力信号を電圧変換して前記高周波スイッチへ前記高周波スイッチの導通・遮断を制御する制御信号として出力する電圧変換回路とを備え、
前記電圧変換回路は、電源電圧端子と、前記制御入力信号が入力される制御入力端子と、前記制御信号が出力される制御出力端子と、印加電圧が低いときは抵抗が小さく印加電圧が高くなるにつれて抵抗が増大する非線形特性を有して前記電源電圧端子と前記制御出力端子との間に接続された非線形回路と、前記制御出力端子と前記制御入力端子との間に接続されて前記制御入力信号の電位に応じて導通・遮断が切り替わる直流スイッチとを有し、
前記電圧変換回路は、外部から前記電源電圧端子に電源電圧が印加され、前記電源電圧を前記電源電圧の電圧値の絶対値の範囲内の所定の電圧値に変換した電圧を、前記高周波スイッチに前記制御信号として供給することによって、前記制御信号のハイレベル信号の電位とローレベル信号の電位との電位差を、前記制御入力信号のハイレベル信号の電位とローレベル信号の電位との電位差に比べて、大きくなる状態に変換するようにした信号切替装置。 A high frequency switch,
A control input signal given to control conduction / cut-off of the high-frequency switch from outside is input, and the control input signal is converted into a voltage and output to the high-frequency switch as a control signal for controlling conduction / cut-off of the high-frequency switch. And a voltage conversion circuit that
The voltage conversion circuit includes a power supply voltage terminal, a control input terminal to which the control input signal is input, a control output terminal to which the control signal is output, and when the applied voltage is low, the resistance is small and the applied voltage is high. A non-linear circuit connected between the power supply voltage terminal and the control output terminal with a non-linear characteristic in which the resistance increases, and the control input connected between the control output terminal and the control input terminal And a DC switch that switches between conduction and interruption according to the signal potential,
The voltage conversion circuit applies a power supply voltage to the power supply voltage terminal from the outside, and converts a voltage obtained by converting the power supply voltage into a predetermined voltage value within a range of an absolute value of the power supply voltage to the high frequency switch. By supplying as the control signal, the potential difference between the high-level signal potential and the low-level signal potential of the control signal is compared with the potential difference between the high-level signal potential and the low-level signal potential of the control input signal. And a signal switching device that converts it to a larger state.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007013238A JP2008182388A (en) | 2007-01-24 | 2007-01-24 | Signal switching device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007013238A JP2008182388A (en) | 2007-01-24 | 2007-01-24 | Signal switching device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008182388A true JP2008182388A (en) | 2008-08-07 |
Family
ID=39725968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007013238A Pending JP2008182388A (en) | 2007-01-24 | 2007-01-24 | Signal switching device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008182388A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013220016A (en) * | 2012-04-05 | 2013-10-24 | Samsung Electronics Co Ltd | High side gate driver, switching chip, and power device |
| JP5652558B2 (en) * | 2011-12-20 | 2015-01-14 | 株式会社村田製作所 | High frequency module |
| WO2023086788A1 (en) * | 2021-11-10 | 2023-05-19 | Psemi Corporation | Variable width for rf neighboring stacks |
-
2007
- 2007-01-24 JP JP2007013238A patent/JP2008182388A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5652558B2 (en) * | 2011-12-20 | 2015-01-14 | 株式会社村田製作所 | High frequency module |
| JP2013220016A (en) * | 2012-04-05 | 2013-10-24 | Samsung Electronics Co Ltd | High side gate driver, switching chip, and power device |
| WO2023086788A1 (en) * | 2021-11-10 | 2023-05-19 | Psemi Corporation | Variable width for rf neighboring stacks |
| US12237327B2 (en) | 2021-11-10 | 2025-02-25 | Psemi Corporation | Variable width for RF neighboring stacks |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4321359B2 (en) | Semiconductor switch | |
| US9876501B2 (en) | Switching power amplifier and method for controlling the switching power amplifier | |
| US20070290744A1 (en) | Radio frequency switching circuit, radio frequency switching device, and transmitter module device | |
| US8288895B2 (en) | High-power tunable capacitor | |
| JP2005006072A (en) | High frequency switch device and semiconductor device | |
| JP2010220200A (en) | Conduction switching circuit, conduction switching circuit block, and operation method for conduction switching circuit | |
| KR101952857B1 (en) | Switching circuit and high frequency switch including the same | |
| JP2013172482A (en) | Switch control circuit, semiconductor device, and radio communication equipment | |
| JP2008017416A (en) | High frequency switch device | |
| JP2010010728A (en) | Semiconductor integrated circuit device and high-frequency power amplifier module | |
| JP2012070181A (en) | Semiconductor switch | |
| JP2010028304A (en) | Switch circuit for high frequency signal | |
| KR102499479B1 (en) | Impedance matched clock driver with amplitude control | |
| JP2006304013A (en) | Switch circuit | |
| JP2008182388A (en) | Signal switching device | |
| KR100656333B1 (en) | Power Amplifier with Automatic Switching | |
| US10608592B2 (en) | Linear amplifier having higher efficiency for envelope tracking modulator | |
| JP2009522943A (en) | Method and system for high power switching | |
| JP2009207030A (en) | Power amplification circuit and wireless communication circuit | |
| JP4538016B2 (en) | High frequency switch device and semiconductor device | |
| JP5448044B2 (en) | High frequency amplifier circuit and communication equipment | |
| JP2009033637A (en) | Level conversion circuit | |
| JP2007243410A (en) | High frequency switch circuit and semiconductor device using the same | |
| EP1678828B1 (en) | Switch | |
| JP2006094206A (en) | High frequency switch circuit and semiconductor device |