[go: up one dir, main page]

JP2008177617A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP2008177617A
JP2008177617A JP2008101849A JP2008101849A JP2008177617A JP 2008177617 A JP2008177617 A JP 2008177617A JP 2008101849 A JP2008101849 A JP 2008101849A JP 2008101849 A JP2008101849 A JP 2008101849A JP 2008177617 A JP2008177617 A JP 2008177617A
Authority
JP
Japan
Prior art keywords
semiconductor element
resin
semiconductor device
sealing resin
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008101849A
Other languages
Japanese (ja)
Inventor
Kazuhiko Fukuda
和彦 福田
Kenji Toyosawa
健司 豊沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008101849A priority Critical patent/JP2008177617A/en
Publication of JP2008177617A publication Critical patent/JP2008177617A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W74/15
    • H10W90/724
    • H10W90/734

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】半導体素子の保護に用いる封止樹脂領域幅を低減し、半導体装置外形の小型化を図り得る半導体装置及びその製造方法を提供する。
【解決手段】COF等の半導体装置10には、配線パターン2・3が形成されたフイルム状のフレキシブル配線基板1に半導体チップ4が搭載されている。フレキシブル配線基板1と半導体チップ4との隙間に半導体チップ4の保護用の封止樹脂が充填されている。半導体チップ4の長辺側をノズルで描画して封止樹脂を充填するときにできる描画塗布跡6cの樹脂幅が0.1〜1.0mmであり、かつ描画塗布跡6cの樹脂厚みが10μm以下である。
【選択図】図1
A semiconductor device capable of reducing the width of a sealing resin region used for protecting a semiconductor element and reducing the outer shape of the semiconductor device and a method for manufacturing the same are provided.
In a semiconductor device 10 such as a COF, a semiconductor chip 4 is mounted on a film-like flexible wiring substrate 1 on which wiring patterns 2 and 3 are formed. A gap between the flexible wiring substrate 1 and the semiconductor chip 4 is filled with a sealing resin for protecting the semiconductor chip 4. The resin width of the drawing application trace 6c formed when drawing the long side of the semiconductor chip 4 with a nozzle and filling the sealing resin is 0.1 to 1.0 mm, and the resin thickness of the drawing application trace 6c is 10 μm. It is as follows.
[Selection] Figure 1

Description

本発明は、フレキシブル配線基板上に半導体素子が搭載・接合されたCOF(Chip On Film)と呼ばれる半導体装置に関するものである。   The present invention relates to a semiconductor device called COF (Chip On Film) in which a semiconductor element is mounted and bonded on a flexible wiring board.

近年、液晶ドライバを搭載するフレキシブル配線基板は、液晶ドライバの多出力化の進展に伴い、配線パターンのファインピッチ化が急速に進んでいる。また、半導体装置の軽薄短小化に伴い、半導体素子の保護樹脂部を含めた縮小化が進んでいる。   In recent years, the fine pitch of a wiring pattern is rapidly progressing in a flexible wiring board on which a liquid crystal driver is mounted as the number of outputs of the liquid crystal driver is increased. In addition, along with the reduction in the thickness and size of semiconductor devices, the reduction including the protective resin portion of the semiconductor element is progressing.

現在、液晶ドライバICの実装には、TCP(Tape Carrier Package)よりも配線パターンのファインピッチ化が可能でありかつフレキシブルに折り曲げ位置を取ることができるCOF(Chip On Film)が主流となっている。   Currently, COF (Chip On Film), which allows finer pitch wiring patterns and can bend flexibly than TCP (Tape Carrier Package), is the mainstream for mounting liquid crystal driver ICs. .

上記COFの実装方法は下記の通りである。   The COF mounting method is as follows.

まず、図8(a)(b)に示すように、ポリイミドからなるフレキシブルフィルム101a上に銅からなる配線パターン102・103を形成し、図9に示すように、突起電極105を形成した半導体チップ104を接合する。   First, as shown in FIGS. 8A and 8B, wiring patterns 102 and 103 made of copper are formed on a flexible film 101a made of polyimide, and a semiconductor chip in which protruding electrodes 105 are formed as shown in FIG. 104 is joined.

次に、半導体チップ104の保護として、半導体チップ104とフレキシブル配線基板101との間にアンダーフィル106の封止樹脂を充填し、加熱処理にてその封止樹脂を硬化させる。   Next, as a protection for the semiconductor chip 104, a sealing resin for the underfill 106 is filled between the semiconductor chip 104 and the flexible wiring board 101, and the sealing resin is cured by heat treatment.

アンダーフィル106の封止樹脂を充填するときには、図10(a)(b)に示すように、一定量の封止樹脂をノズル141から吐出して、半導体チップ104の形状に合わせて決められた描画パターンにて半導体チップ104の4側面から半導体チップ104とフレキシブル配線基板との間に注入する。封止樹脂は、半導体チップ104とフレキシブル配線基板101との間を毛細管現象により隙間無く流れ込むことにより、半導体チップ104の側面に均一なフィレット部106a・106bを形成する。その後、図8(a)に示すように、フレキシブルフィルム101aのユーザ外形109にて切断することにより、図8(b)に示すように、個々のCOF半導体装置110が完成する。   When filling the sealing resin of the underfill 106, as shown in FIGS. 10A and 10B, a predetermined amount of the sealing resin was discharged from the nozzle 141 and determined according to the shape of the semiconductor chip 104. A drawing pattern is injected from the four side surfaces of the semiconductor chip 104 between the semiconductor chip 104 and the flexible wiring board. The sealing resin flows between the semiconductor chip 104 and the flexible wiring substrate 101 without a gap due to a capillary phenomenon, thereby forming uniform fillet portions 106 a and 106 b on the side surfaces of the semiconductor chip 104. Thereafter, as shown in FIG. 8A, the individual outer shape 109 of the flexible film 101a is cut to complete individual COF semiconductor devices 110 as shown in FIG. 8B.

なお、アンダーフィル106の封止樹脂を吐出する際に用いられる描画パターンは、使用する樹脂の流動性に依存している。このため、半導体チップ104とフレキシブル配線基板101との隙間にムラ無く樹脂を充填し、半導体チップ104の側面に均一なフィレット部106a・106bを形成するには、半導体チップ104の4側面から樹脂を充填するしかなかった。また、封止樹脂を描画塗布した際に残る、描画塗布跡106cの樹脂厚みは30〜50μm以上と厚く樹脂がくっきり残る問題があった。
特開2003−174045号公報(2003年6月20日公開)
The drawing pattern used when discharging the sealing resin for the underfill 106 depends on the fluidity of the resin used. For this reason, in order to fill the gap between the semiconductor chip 104 and the flexible wiring board 101 without any unevenness and form uniform fillet portions 106a and 106b on the side surfaces of the semiconductor chip 104, the resin is applied from the four side surfaces of the semiconductor chip 104. There was no choice but to fill. In addition, there is a problem in that the resin thickness of the drawing application trace 106c remaining when the sealing resin is drawn and applied is as thick as 30 to 50 μm or more and the resin remains clear.
JP 2003-174045 A (released on June 20, 2003)

ところで、半導体装置の軽薄短小化に応えるには、半導体チップの縮小化だけなく、半導体チップの樹脂領域を含めた縮小化が必要不可欠である。   By the way, in order to meet the demand for lighter, thinner and smaller semiconductor devices, it is indispensable not only to reduce the size of the semiconductor chip but also to reduce the size including the resin region of the semiconductor chip.

すなわち、COF半導体装置には、フレキシブルに折り曲げ位置を取ることができるという特長がある。この点、樹脂領域は折り曲げることができない領域となってしまうので、この樹脂領域はできるだけ小さい方がよい。すなわち、樹脂封止部を無理に折り曲げると、封止樹脂にクラックを生じたり、封止樹脂とフレキシブル基材との接着面で剥がれたりする。   That is, the COF semiconductor device has a feature that the bending position can be taken flexibly. In this respect, since the resin region becomes a region that cannot be bent, the resin region should be as small as possible. That is, if the resin sealing portion is forcibly bent, the sealing resin is cracked or peeled off at the adhesive surface between the sealing resin and the flexible substrate.

しかしながら、上記従来の半導体装置及びその製造方法では、アンダーフィル106の形成に基くフィレット部106a・106b及び描画塗布跡106cの領域が大きく、この大きい樹脂領域の存在は、折り曲げ領域に全くかからない機構設計になるので、製品を折り曲げて小型化を図る上での制約になっているという問題点を有している。具体的には、図10(b)に示すように、半導体チップ104の周りのフィレット部106a・106bは、半導体チップ104から同じ幅を有して存在するものとなっている。また、図9に示すように、描画塗布跡106cの樹脂厚みが30〜50μmというように厚いので、この描画塗布跡106cも折り曲げができない部分となっていた。   However, in the conventional semiconductor device and the manufacturing method thereof, the area of the fillet portions 106a and 106b and the drawing coating trace 106c based on the formation of the underfill 106 is large, and the presence of this large resin area does not affect the bending area at all. Therefore, there is a problem in that it is a limitation in reducing the size by bending the product. Specifically, as shown in FIG. 10B, the fillet portions 106 a and 106 b around the semiconductor chip 104 exist with the same width from the semiconductor chip 104. Further, as shown in FIG. 9, since the resin thickness of the drawing application mark 106c is as thick as 30 to 50 μm, the drawing application mark 106c is also a portion that cannot be bent.

一方、配線パターン102・103のファインピッチ化が進むフレキシブル配線基板101においては、隣り合う配線パターン102・102間及び配線パターン103・103間の電気絶縁抵抗が最も信頼性に影響を与える項目となっている。したがって、図11に示すように、半導体チップ104の保護として半導体チップ104とフレキシブル配線基板101との間にアンダーフィル106の封止樹脂を充填する際に発生する巻き込み気泡151・152が、樹脂が流動して硬化するまでの間に封止樹脂外部へ抜け切らずに半導体チップ104上や突起電極105並びに配線パターン102・102間及び配線パターン103・103間にまたがって残留すると、突起電極105並びに配線パターン102・102間及び配線パターン103・103間に空隙を発生させることになる。この空隙に外部からの水分や樹脂中の残留イオン成分が進入して貯まると、この部分で容易にマイグレーションを発生させ、端子間の電気絶縁抵抗の低下を招くという問題点を有している。   On the other hand, in the flexible wiring board 101 in which the wiring patterns 102 and 103 are becoming finer, the electrical insulation resistance between the adjacent wiring patterns 102 and 102 and between the wiring patterns 103 and 103 is the item that most affects the reliability. ing. Therefore, as shown in FIG. 11, as the protection of the semiconductor chip 104, entrained bubbles 151 and 152 generated when the sealing resin of the underfill 106 is filled between the semiconductor chip 104 and the flexible wiring board 101 include the resin. If it remains on the semiconductor chip 104, between the protruding electrodes 105, between the wiring patterns 102 and 102, and between the wiring patterns 103 and 103 without completely passing outside the sealing resin before flowing and curing, the protruding electrodes 105 and A gap is generated between the wiring patterns 102 and 102 and between the wiring patterns 103 and 103. When moisture from the outside or residual ion components in the resin enter and accumulate in the voids, there is a problem that migration easily occurs in this portion and the electrical insulation resistance between terminals is reduced.

また、従来の封止樹脂では、粘度が高いために流動性が悪く、半導体チップ104の4側面を描画塗布しないと、図12に示すように、一方のフィレット部106aのみ存在し、前記フィレット部106bが存在しないというように、フィレットが不均一になる。その結果、配線パターン102・103の露出等の未充填を発生させ、品質不具合を発生させるという問題点を有している。   Further, in the conventional sealing resin, since the viscosity is high, the fluidity is poor, and if the four side surfaces of the semiconductor chip 104 are not drawn and applied, only one fillet portion 106a exists as shown in FIG. The fillet becomes non-uniform such that 106b is not present. As a result, there is a problem that unfilling of the exposure of the wiring patterns 102 and 103 occurs and a quality defect occurs.

なお、特許文献1では、上述した、アンダーフィルにおける空隙の発生を防止するために、25℃で粘度約1000cp(1000mPa・s)の封止樹脂を50℃に加温して粘度約250cp(250mPa・s)に下げて充填を行い、120秒放置する充填工程の後に、140〜200℃に加温したツールをフレキシブル配線基板1の表面に当てて5秒間加熱する脱泡工程を設けている。しかし、封止樹脂の充填自体は、半導体チップの4角又は外周に線引きして行っている。また、25℃における封止樹脂の粘度は1000mPa・sと高いために流動性が悪く、封止樹脂を50℃に加熱して粘度を下げる手だてをとっているが、封止樹脂は加熱時間が長くなると、硬化反応が進み樹脂粘度は上昇し流動性の低下及び樹脂のポットライフが短くなり、作業性を低下させるという問題がある。   In Patent Document 1, in order to prevent the occurrence of voids in the underfill described above, a sealing resin having a viscosity of about 1000 cp (1000 mPa · s) is heated to 50 ° C. at 25 ° C., and the viscosity is about 250 cp (250 mPa.s). After the filling step of lowering to s) and leaving it to stand for 120 seconds, a defoaming step of applying a tool heated to 140 to 200 ° C. to the surface of the flexible wiring board 1 and heating for 5 seconds is provided. However, the filling of the sealing resin itself is performed by drawing the four corners or the outer periphery of the semiconductor chip. In addition, since the viscosity of the sealing resin at 25 ° C. is as high as 1000 mPa · s, the fluidity is poor, and the sealing resin is heated to 50 ° C. to reduce the viscosity. If the length is longer, the curing reaction proceeds, the resin viscosity increases, the fluidity is lowered, and the pot life of the resin is shortened.

本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、半導体素子の保護に用いる封止樹脂領域幅を低減し、半導体装置外形の小型化を図り得る半導体装置及びその製造方法を提供することにある。   The present invention has been made in view of the above-described conventional problems, and an object of the present invention is to reduce the width of a sealing resin region used for protecting a semiconductor element and to reduce the outer shape of the semiconductor device and the semiconductor device It is to provide a manufacturing method.

本発明の半導体装置は、上記課題を解決するために、配線パターンが形成されたフイルム状のフレキシブル配線基板に半導体素子が搭載された例えばCOF等の半導体装置において、上記フレキシブル配線基板と半導体素子との隙間に該半導体素子の保護用の封止樹脂が充填されていると共に、上記半導体素子の少なくとも長辺側をノズルで描画して上記封止樹脂を充填するときにできる描画塗布跡の幅が0.1〜1.0mmであり、かつ該描画塗布跡の樹脂厚みは10μm以下であることを特徴としている。   In order to solve the above problems, a semiconductor device of the present invention is a semiconductor device such as a COF in which a semiconductor element is mounted on a film-like flexible wiring substrate on which a wiring pattern is formed. The width of the coating application trace that is formed when the sealing resin for protecting the semiconductor element is filled in the gap and the sealing resin is filled by drawing at least the long side of the semiconductor element with a nozzle. It is 0.1 to 1.0 mm, and the resin thickness of the drawing application trace is 10 μm or less.

また、本発明の半導体装置の製造方法は、上記課題を解決するために、配線パターンが形成されたフイルム状のフレキシブル配線基板に半導体素子が搭載された例えばCOF等の半導体装置の製造方法において、上記フレキシブル配線基板と半導体素子との隙間に該半導体素子の保護用の封止樹脂を充填すると共に、上記半導体素子の少なくとも長辺側をノズルで描画して上記封止樹脂を充填するときにできる描画塗布跡の樹脂幅を0.1〜1.0mmとし、かつ該描画塗布跡の樹脂厚みを10μm以下とすることを特徴としている。なお、描画塗布跡とは、塗布された封止樹脂がフレキシブル配線基板と半導体素子との隙間に流動し、硬化後において封止樹脂が塗布した場所に残る樹脂をいう。   Further, in order to solve the above problems, a method for manufacturing a semiconductor device of the present invention is a method for manufacturing a semiconductor device such as a COF in which a semiconductor element is mounted on a film-like flexible wiring substrate on which a wiring pattern is formed. The gap between the flexible wiring board and the semiconductor element can be filled with a sealing resin for protecting the semiconductor element, and at least the long side of the semiconductor element can be drawn with a nozzle to fill the sealing resin. The resin width of the drawing application trace is 0.1 to 1.0 mm, and the resin thickness of the drawing application trace is 10 μm or less. The drawing application trace refers to a resin that remains in a place where the applied sealing resin has flowed through the gap between the flexible wiring board and the semiconductor element and has been applied after curing.

従来では、封止樹脂の粘度が高かったので、封止樹脂を充填するときにできる描画塗布跡の樹脂厚みは30〜50μm以上となり、この描画塗布跡は折り曲げの対象とはならなかった。   Conventionally, since the viscosity of the sealing resin was high, the resin thickness of the drawing application trace formed when filling the sealing resin was 30 to 50 μm or more, and this drawing application trace was not an object of bending.

これに対して、本発明では、半導体素子の長辺側をノズルで描画して上記封止樹脂を充填するときにできる描画塗布跡の樹脂幅を0.1〜1.0mmとし、かつ該描画塗布跡の樹脂厚みを10μm以下としている。   On the other hand, in the present invention, the resin width of the drawing application trace formed when drawing the long side of the semiconductor element with a nozzle and filling the sealing resin is 0.1 to 1.0 mm, and the drawing The resin thickness of the application mark is 10 μm or less.

このように、樹脂の描画塗布跡の樹脂厚みを10μm以下に抑えることによって、この部分での折り曲げストレスよる樹脂割れや樹脂剥離を防止することが可能となった。また、その結果、従来では折り曲げすることができなかったこの描画塗布跡が折り曲げ可能領域となり、折り曲げ不能樹脂領域を縮小することが可能となった。これにより、半導体装置の見かけの外形サイズつまりフレキシブルでない領域を従来に比べて小さくすることが可能となった。   In this way, by suppressing the resin thickness of the resin drawing coating trace to 10 μm or less, it becomes possible to prevent resin cracking and resin peeling due to bending stress at this portion. As a result, this drawing application mark that could not be bent in the prior art becomes a foldable region, and the resin region that cannot be folded can be reduced. As a result, the apparent outer size of the semiconductor device, that is, the non-flexible region, can be made smaller than the conventional one.

したがって、半導体素子の保護に用いる封止樹脂領域幅を低減し、折り曲げ領域の拡大及び半導体装置外形の小型化を図り得る半導体装置及びその製造方法を提供することが可能となった。   Therefore, it is possible to provide a semiconductor device and a method for manufacturing the same that can reduce the width of the sealing resin region used for protecting the semiconductor element, expand the bent region, and reduce the outer shape of the semiconductor device.

また、本発明の半導体装置は、上記課題を解決するために、配線パターンが形成されたフイルム状のフレキシブル配線基板に半導体素子が搭載された半導体装置において、上記フレキシブル配線基板と半導体素子との隙間に該半導体素子の保護用の封止樹脂が充填され、上記半導体素子の一つの長辺側をノズルで描画して上記封止樹脂を充填することにより描画塗布跡及び半導体素子周辺充填部が形成されており、上記描画塗布跡の樹脂幅は、0.1〜1.0mmであり、かつ該描画塗布跡の樹脂厚みは10μm以下であり、上記半導体素子周辺充填部の幅は、上記半導体素子の一つの長辺側のノズル塗布側では半導体素子から1.0mm以下である一方、上記半導体素子の一つの長辺側に対向する長辺側では半導体素子から0.8mm以下であることを特徴としている。   According to another aspect of the present invention, there is provided a semiconductor device in which a semiconductor element is mounted on a film-like flexible wiring board on which a wiring pattern is formed. Is filled with a sealing resin for protecting the semiconductor element, and a drawing coating mark and a semiconductor element peripheral filling portion are formed by drawing one long side of the semiconductor element with a nozzle and filling the sealing resin. The drawing application mark has a resin width of 0.1 to 1.0 mm, the drawing application mark has a resin thickness of 10 μm or less, and the semiconductor element peripheral filling portion has a width of the semiconductor element. The nozzle application side on one long side is 1.0 mm or less from the semiconductor element, while the long side opposite to the one long side of the semiconductor element is 0.8 mm or less from the semiconductor element. It is characterized in that.

また、本発明の半導体装置の製造方法は、上記課題を解決するために、配線パターンが形成されたフイルム状のフレキシブル配線基板に半導体素子が搭載された半導体装置の製造方法において、上記フレキシブル配線基板と半導体素子との隙間に該半導体素子の保護用の封止樹脂を充填し、上記半導体素子の一つの長辺側をノズルで描画して上記封止樹脂を充填すると共に、上記半導体素子の一つの長辺側をノズルで描画して上記封止樹脂を充填するときにできる半導体素子周辺充填部の幅を、上記半導体素子の一つの長辺側のノズル塗布側では半導体素子から1.0mm以下とする一方、上記半導体素子の一つの長辺側に対向する長辺側では半導体素子から0.8mm以下とすることを特徴としている。   According to another aspect of the present invention, there is provided a method for manufacturing a semiconductor device in which a semiconductor element is mounted on a film-like flexible wiring substrate on which a wiring pattern is formed. A sealing resin for protecting the semiconductor element is filled in a gap between the semiconductor element and the semiconductor element is filled with the sealing resin by drawing one long side of the semiconductor element with a nozzle. The width of the semiconductor element peripheral filling portion that can be formed when drawing one long side with a nozzle and filling the sealing resin is 1.0 mm or less from the semiconductor element on the nozzle application side on one long side of the semiconductor element. On the other hand, the length of the semiconductor element on the long side opposite to one long side is set to 0.8 mm or less from the semiconductor element.

従来では、封止樹脂の粘度が高かったので、半導体素子の4側面から封止樹脂を充填せざるを得なく、その結果、半導体素子周辺充填部の幅を、半導体素子から1.0mm以下とすることができなかった。   Conventionally, since the viscosity of the sealing resin was high, the sealing resin had to be filled from the four side surfaces of the semiconductor element. As a result, the width of the semiconductor element peripheral filling portion was 1.0 mm or less from the semiconductor element. I couldn't.

これに対して、本発明では、半導体素子周辺充填部の幅を、半導体素子の一つの長辺側のノズル塗布側では半導体素子から1.0mm以下とする一方、上記半導体素子の一つの長辺側に対向する長辺側では半導体素子から0.8mm以下としている。   On the other hand, in the present invention, the width of the semiconductor element peripheral filling portion is set to 1.0 mm or less from the semiconductor element on the nozzle application side on one long side of the semiconductor element, while one long side of the semiconductor element is The long side facing the side is 0.8 mm or less from the semiconductor element.

これが可能となったのは、封止樹脂について従来にない低粘度化を図り、流動性を向上させた結果、樹脂の充填方法を半導体素子の4側面の描画塗布から長辺の1辺描画塗布に変更できたためである。したがって、特に、半導体素子の一つの長辺側に対向する長辺側では半導体素子から0.8mm以下となり、半導体素子周辺充填部の幅を、大幅に低減できるようになった。   This is possible because of the unprecedented low viscosity of the sealing resin and improved fluidity. As a result, the resin filling method can be changed from drawing on the four sides of the semiconductor element to drawing on one side of the long side. This is because it was able to be changed. Therefore, in particular, on the long side facing one long side of the semiconductor element, it is 0.8 mm or less from the semiconductor element, and the width of the semiconductor element peripheral filling portion can be greatly reduced.

これにより、従来では折り曲げすることができなかった折り曲げ不能樹脂領域を縮小し、半導体装置の見かけの外形サイズつまりフレキシブルでない領域を従来に比べて小さくすることが可能となった。   As a result, it is possible to reduce the unfoldable resin region that could not be bent in the prior art, and to reduce the apparent outer size of the semiconductor device, that is, the inflexible region, compared to the conventional case.

上記発明の半導体装置及びその製造方法では、前記封止樹脂は、充填時の粘度が25℃において50〜600mPa・sであることが好ましい。   In the semiconductor device and the manufacturing method thereof according to the invention, the sealing resin preferably has a viscosity at the time of filling of 50 to 600 mPa · s at 25 ° C.

これにより、フレキシブル配線基板と半導体素子との隙間を埋めるために使用する封止樹脂について、従来にない低粘度化により流動性を上げることができる。このため、樹脂の充填方法を半導体素子の4側面の描画塗布から長辺の1辺描画塗布に変更できる。   Thereby, about the sealing resin used in order to fill the clearance gap between a flexible wiring board and a semiconductor element, fluidity | liquidity can be raised by the unprecedented viscosity reduction. For this reason, the resin filling method can be changed from the drawing application on the four side surfaces of the semiconductor element to the one-side drawing application on the long side.

また、この結果、半導体素子側面に形成する半導体素子周辺充填部の幅を均一化し、かつ他方の側面側の半導体素子周辺充填部の幅を低減することができる。   As a result, the width of the semiconductor element peripheral filling portion formed on the side surface of the semiconductor element can be made uniform, and the width of the semiconductor element peripheral filling portion on the other side surface side can be reduced.

したがって、半導体素子の保護に用いる封止樹脂領域幅を低減し、折り曲げ領域の拡大及び小型化を図り得る半導体装置及びその製造方法を提供することができる。   Therefore, it is possible to provide a semiconductor device that can reduce the width of the sealing resin region used for protecting the semiconductor element, and can enlarge and reduce the bent region, and a method for manufacturing the same.

さらに、半導体素子とレキシブル配線基板との隙間に封止樹脂を充填するときに発生する巻き込み気泡は、樹脂が流動し硬化するまでの間に封止樹脂外部に抜けやすくなるので、気泡が残留することを防止できる。したがって、封止樹脂上に発生する気泡を撲滅し、半導体装置の品質を向上することができる。   Furthermore, entrained bubbles generated when the sealing resin is filled in the gap between the semiconductor element and the flexible wiring board are likely to escape to the outside of the sealing resin until the resin flows and hardens, so that the bubbles remain. Can be prevented. Therefore, bubbles generated on the sealing resin can be eliminated and the quality of the semiconductor device can be improved.

また、上記発明の半導体装置及びその製造方法では、前記封止樹脂は、充填時の温度が60〜120℃であることが好ましい。また、封止樹脂の温度を上げるときには、半導体素子を加熱するのが好ましい。これは、封止樹脂側の加熱方法では、封止樹脂の硬化が進み、樹脂粘度の増粘化が進むことによって、ポットライフの低下や樹脂塗布ノズルが詰まるという問題により、作業性が悪化するためである。   In the semiconductor device and the manufacturing method thereof according to the above invention, the sealing resin preferably has a filling temperature of 60 to 120 ° C. Moreover, it is preferable to heat the semiconductor element when raising the temperature of the sealing resin. This is because, in the heating method on the sealing resin side, the hardening of the sealing resin progresses and the viscosity of the resin increases, so that the workability deteriorates due to a problem that the pot life is reduced and the resin coating nozzle is clogged. Because.

この結果、樹脂の粘度をできるだけ下げて、封止樹脂の流動性を上げることができる。さらに、封止樹脂の温度を上げるときに、封止樹脂を加熱したのでは、ノズルからの液ダレが発生するおそれがあると共に、封止樹脂を充填した直後に低温に晒されることによって該樹脂の温度が下がり、粘度が増加するおそれがある。したがって、封止樹脂の温度を上げるときには、半導体素子を加熱するのが好ましい。   As a result, the fluidity of the sealing resin can be increased by reducing the viscosity of the resin as much as possible. Furthermore, when the sealing resin is heated when the temperature of the sealing resin is increased, liquid dripping from the nozzle may occur, and the resin is exposed to a low temperature immediately after filling the sealing resin. The temperature may decrease and the viscosity may increase. Therefore, it is preferable to heat the semiconductor element when raising the temperature of the sealing resin.

なお、上記発明の半導体装置及びその製造方法では、前記半導体素子の保護用の封止樹脂には、0.10〜0.30重量%の着色料が添加されていることが好ましい。   In the semiconductor device and the manufacturing method thereof according to the invention, it is preferable that 0.10 to 0.30% by weight of a coloring agent is added to the sealing resin for protecting the semiconductor element.

これにより、樹脂の半導体素子周辺充填部と描画塗布跡との目視検査での識別を容易にすることができ、樹脂領域管理が容易となる。   Thereby, the identification by the visual inspection of the resin semiconductor element periphery filling part and the drawing application | coating trace can be made easy, and resin area management becomes easy.

また、上記発明の半導体装置では、前記描画塗布跡は、前記半導体素子の一つの長辺側にのみ存在することが好ましい。   Moreover, in the semiconductor device of the said invention, it is preferable that the said drawing application | coating trace exists only in one long side of the said semiconductor element.

また、上記発明の半導体装置の製造方法では、前記封止樹脂を、前記半導体素子の一つの長辺側からのみノズルで描画して充填することが好ましい。   In the method for manufacturing a semiconductor device of the above invention, it is preferable that the sealing resin is drawn and filled with a nozzle only from one long side of the semiconductor element.

これにより、樹脂描画塗布にかかるタクトタイムを短縮することが可能となり、樹脂塗布装置の処理能力の向上を図ることができる。   Thereby, it becomes possible to shorten the tact time required for resin drawing application, and it is possible to improve the processing capability of the resin coating apparatus.

また、上記発明の半導体装置及びその製造方法では、前記フレキシブル配線基板は、フイルムキャリアテープに連続的に複数形成されていると共に、前記半導体素子は、上記フレキシブル配線基板にそれぞれ搭載されているが好ましい。   In the semiconductor device and the manufacturing method thereof according to the invention, it is preferable that a plurality of the flexible wiring boards are continuously formed on the film carrier tape, and the semiconductor elements are mounted on the flexible wiring boards, respectively. .

これにより、テープキャリア型の半導体装置を提供することができる。   Thereby, a tape carrier type semiconductor device can be provided.

また、上記発明の半導体装置及びその製造方法では、前記フレキシブル配線基板には、液晶表示素子及び周辺部品が搭載された液晶モジュールが接続されることが好ましい。   In the semiconductor device and the manufacturing method thereof according to the invention, it is preferable that a liquid crystal module on which a liquid crystal display element and peripheral components are mounted is connected to the flexible wiring board.

これにより、液晶表示素子や周辺部品が搭載された液晶モジュールの半導体装置に適用することができる。   Accordingly, the present invention can be applied to a semiconductor device of a liquid crystal module on which a liquid crystal display element and peripheral components are mounted.

本発明の半導体装置及びその製造方法は、以上のように、フレキシブル配線基板と半導体素子との隙間に該半導体素子の保護用の封止樹脂が充填されていると共に、上記半導体素子の少なくとも長辺側をノズルで描画して上記封止樹脂を充填するときにできる描画塗布跡の樹脂幅が0.1〜1.0mmであり、かつ該描画塗布跡の樹脂厚みは10μm以下である。   As described above, the semiconductor device of the present invention and the manufacturing method thereof are filled with the sealing resin for protecting the semiconductor element in the gap between the flexible wiring board and the semiconductor element, and at least the long side of the semiconductor element. The resin width of the drawing application trace formed when drawing the side with a nozzle and filling the sealing resin is 0.1 to 1.0 mm, and the resin thickness of the drawing application trace is 10 μm or less.

それゆえ、樹脂の描画塗布跡の樹脂厚みを10μm以下に抑えることによって、この部分での折り曲げストレスよる樹脂割れや樹脂剥離を防止することが可能となった。また、その結果、従来では折り曲げすることができなかったこの描画塗布跡が折り曲げ可能領域となり、折り曲げ不能樹脂領域を縮小することが可能となった。これにより、半導体装置の見かけの外形サイズつまりフレキシブルでない領域を従来に比べて小さくすることが可能となった。   Therefore, by suppressing the resin thickness of the resin drawing coating trace to 10 μm or less, it becomes possible to prevent resin cracking and resin peeling due to bending stress in this portion. As a result, this drawing application mark that could not be bent in the prior art becomes a foldable region, and the resin region that cannot be folded can be reduced. As a result, the apparent outer size of the semiconductor device, that is, the non-flexible region, can be made smaller than the conventional one.

したがって、半導体素子の保護に用いる封止樹脂領域幅を低減し、折り曲げ領域の拡大及び半導体装置外形の小型化を図り得る半導体装置及びその製造方法を提供することができるという効果を奏する。   Therefore, it is possible to provide a semiconductor device capable of reducing the width of the sealing resin region used for protecting the semiconductor element, enlarging the bent region and downsizing the outer shape of the semiconductor device, and a manufacturing method thereof.

また、本発明の半導体装置及びその製造方法は、以上のように、フレキシブル配線基板と半導体素子との隙間に該半導体素子の保護用の封止樹脂が充填されていると共に、上記半導体素子の一つの長辺側をノズルで描画して上記封止樹脂を充填するときにできる描画塗布跡及び半導体素子周辺充填部のうち描画塗布跡の樹脂幅を0.1〜1.0mmとし、かつ該描画塗布跡の樹脂厚みを10μm以下とし、上記半導体素子周辺充填部の幅を、上記半導体素子の一つの長辺側のノズル塗布側では半導体素子から1.0mm以下とする一方、上記半導体素子の一つの長辺側に対向する長辺側では半導体素子から0.8mm以下とする。   In addition, as described above, the semiconductor device of the present invention and the manufacturing method thereof are filled with the sealing resin for protecting the semiconductor element in the gap between the flexible wiring board and the semiconductor element, and The resin width of the drawing application trace of the drawing application trace and the semiconductor element peripheral filling portion formed when drawing the two long sides with a nozzle and filling the sealing resin is 0.1 to 1.0 mm, and the drawing The resin thickness of the coating trace is 10 μm or less, and the width of the semiconductor element peripheral filling portion is 1.0 mm or less from the semiconductor element on the nozzle application side on one long side of the semiconductor element. On the long side opposite to the one long side, the distance from the semiconductor element is 0.8 mm or less.

これが可能となったのは、封止樹脂について従来にない低粘度化を図り、流動性を向上させた結果、樹脂の充填方法を半導体素子の4側面の描画塗布から長辺の1辺描画塗布に変更できたためである。したがって、特に、半導体素子の一つの長辺側に対向する長辺側では半導体素子から0.8mm以下となり、半導体素子周辺充填部の幅を、大幅に低減できるようになった。   This is possible because of the unprecedented low viscosity of the sealing resin and improved fluidity. As a result, the resin filling method can be changed from drawing on the four sides of the semiconductor element to drawing on one side of the long side. This is because it was able to be changed. Therefore, in particular, on the long side facing one long side of the semiconductor element, it is 0.8 mm or less from the semiconductor element, and the width of the semiconductor element peripheral filling portion can be greatly reduced.

それゆえ、従来では折り曲げすることができなかった折り曲げ不能樹脂領域を縮小し、
半導体装置のフレキシブルでない領域を従来に比べて小さくすることができ、半導体装置の打ち抜き外形サイズをより小さくすることが可能となるという効果を奏する。
Therefore, the resin region that cannot be folded in the prior art is reduced,
The inflexible region of the semiconductor device can be reduced as compared with the conventional case, and the punched outer size of the semiconductor device can be further reduced.

本発明の一実施形態について図1ないし図7に基づいて説明すれば、以下の通りである。   An embodiment of the present invention will be described with reference to FIGS. 1 to 7 as follows.

本実施の形態の半導体装置10は、図2(a)(b)に示すように、COF(chip on film)にてなっている。すなわち、上記COFは、フレキシブルフィルムベースの構造を持ち、上記フレキシブルフィルム1a上に配線パターン2・3を形成してフレキシブル配線基板1とした後、半導体素子としての半導体チップ4を搭載した半導体装置10であり、このCOFでは、フレキシブルフィルム1a上に、直接、半導体チップ4が実装されている。   As shown in FIGS. 2A and 2B, the semiconductor device 10 according to the present embodiment is made of COF (chip on film). That is, the COF has a flexible film base structure. After forming the wiring patterns 2 and 3 on the flexible film 1a to form the flexible wiring substrate 1, the semiconductor device 10 on which the semiconductor chip 4 as a semiconductor element is mounted. In this COF, the semiconductor chip 4 is mounted directly on the flexible film 1a.

上記配線パターン2・3は、例えば、銅(Cu)に錫(Sn)メッキされたものからなっている。ただし、これに限らず例えば銅(Cu)に金(Au)メッキしたものや、単に、銅(Cu)だけでもよい。   The wiring patterns 2 and 3 are made of, for example, copper (Cu) plated with tin (Sn). However, the present invention is not limited to this. For example, copper (Cu) plated with gold (Au) or simply copper (Cu) may be used.

上記半導体チップ4には、図1(a)に示すように、金(Au)にてなるバンプ電極5が設けられている。そして、このバンプ電極5と上記配線パターン2・3とが接続されることにより、両者が電気的に接続されるようになっている。   As shown in FIG. 1A, the semiconductor chip 4 is provided with bump electrodes 5 made of gold (Au). The bump electrode 5 and the wiring patterns 2 and 3 are connected to each other so that they are electrically connected.

また、半導体装置10は、フレキシブル配線基板1上における配線パターン2・3と半導体チップ4とを除く部分に、絶縁性材料からなるソルダーレジスト7が塗布されており、これにより、導電性異物が、直接、配線パターン2・3上に付着することによるショートを防止することができる。   Further, in the semiconductor device 10, a solder resist 7 made of an insulating material is applied to a portion excluding the wiring patterns 2 and 3 and the semiconductor chip 4 on the flexible wiring substrate 1, and thereby conductive foreign matters are It is possible to prevent a short circuit caused by directly adhering to the wiring patterns 2 and 3.

さらに、半導体装置10は、例えば、バンプ電極5とフレキシブル配線基板1上の配線パターン2・3とを接合した後、半導体チップ4とフレキシブル配線基板1との間にできる隙間及び半導体チップ4の周辺に、樹脂からなるアンダーフィル6が充填される。これにより、半導体装置10の耐湿性及び機械的強度の向上を図ることができる。このアンダーフィル6の充填に際して、半導体チップ4とフレキシブル配線基板1との間にできる隙間にアンダーフィル6を充填していくと、このアンダーフィル6が半導体チップ4の周辺にまで毛細管現象によって滲み出す。この半導体チップ4の周辺に滲み出したアンダーフィル6は特にフィレット部6a・6bと呼ばれる。また、図1(b)にも示すように、このアンダーフィル6の充填に際して、後述するノズル41にて樹脂を注入する領域に塗布跡が残る。この塗布跡は、描画塗布跡6cと呼ばれる。   Furthermore, the semiconductor device 10 includes, for example, a gap formed between the semiconductor chip 4 and the flexible wiring board 1 and the periphery of the semiconductor chip 4 after the bump electrodes 5 and the wiring patterns 2 and 3 on the flexible wiring board 1 are joined. The underfill 6 made of resin is filled. Thereby, the moisture resistance and mechanical strength of the semiconductor device 10 can be improved. When the underfill 6 is filled, if the underfill 6 is filled in a gap formed between the semiconductor chip 4 and the flexible wiring substrate 1, the underfill 6 oozes out to the periphery of the semiconductor chip 4 by capillary action. . The underfill 6 that has oozed out around the semiconductor chip 4 is called fillet portions 6a and 6b. Further, as shown in FIG. 1B, when the underfill 6 is filled, a coating mark remains in a region where resin is injected by a nozzle 41 described later. This application trace is called drawing application trace 6c.

上述の半導体装置10は、図2(a)に示すように、フレキシブルフィルム1aにおいて、連続して複数個が設けられている。したがって、同図(a)に示すように、この絶縁フィルムにおけるユーザ外形9にて切り出すことにより、同図(b)に示すように、フレキシブル配線基板1に半導体チップ4が搭載された1個の半導体装置10となる。   As shown in FIG. 2A, a plurality of the above-described semiconductor devices 10 are continuously provided in the flexible film 1a. Therefore, as shown in FIG. 6A, by cutting out by the user outer shape 9 in this insulating film, as shown in FIG. 5B, one piece of the semiconductor chip 4 mounted on the flexible wiring board 1 is obtained. The semiconductor device 10 is obtained.

なお、フレキシブルフィルム1aには、同図(a)に示すように、両側に搬送用送り穴部であるスプロケットホール8が設けられている。したがって、このスプロケットホール8に図示しない突起物を通すことにより、フレキシブルフィルム1aを搬送することができるようになっている。これにより、流れ作業にて半導体装置10が製造されるようになっている。   In addition, as shown to the figure (a), the flexible film 1a is provided with the sprocket hole 8 which is a feed hole part for conveyance on both sides. Therefore, the flexible film 1a can be conveyed by passing a projection (not shown) through the sprocket hole 8. Thereby, the semiconductor device 10 is manufactured by a flow operation.

完成した半導体装置10は、本実施の形態では、例えば、図3(a)(b)に示すように、表示モジュールとしての液晶モジュール20に実装され、液晶表示パネル21を駆動するために利用される。   In the present embodiment, the completed semiconductor device 10 is mounted on a liquid crystal module 20 as a display module and used to drive a liquid crystal display panel 21, for example, as shown in FIGS. The

すなわち、液晶モジュール20は、図3(a)(b)に示すように、TFT(Thin Film Transistor:薄膜トランジスタ)基板21a及びカラーフィルタ基板21bからなる液晶表示パネル21に、半導体装置10が実装されてなっている。また、上記半導体装置10における液晶表示パネル21と反対側には、回路基板としてのPW(Printed Wiring)基板30が取り付けられている。上記半導体装置10をこれら液晶表示パネル21及びPW基板30に取り付けるときには、上記半導体装置10は、液晶表示パネル21及びPW基板30に対して異方性導電接着剤(ACF:Anisotropic Conductive Film)11を用いて接着することにより、電気的に接続される。この異方性導電接着剤11は、厚さ15〜45μmの接着性フィルムの中に、直径3〜15μmの導電粒子を分散させたものである。したがって、導電粒子がフィルム中に分散しているために、異方性導電接着剤11自体は絶縁物である。しかし、この異方性導電接着剤11を回路パターンの間に挟み、加熱・加圧することにより、上下の電極間の導通をとり、隣り合う電極間を絶縁し、上下の接着を同時に行うことができる。   That is, in the liquid crystal module 20, as shown in FIGS. 3A and 3B, the semiconductor device 10 is mounted on a liquid crystal display panel 21 including a TFT (Thin Film Transistor) substrate 21a and a color filter substrate 21b. It has become. A PW (Printed Wiring) substrate 30 as a circuit substrate is attached to the semiconductor device 10 on the side opposite to the liquid crystal display panel 21. When the semiconductor device 10 is attached to the liquid crystal display panel 21 and the PW substrate 30, the semiconductor device 10 applies an anisotropic conductive adhesive (ACF) 11 to the liquid crystal display panel 21 and the PW substrate 30. It is electrically connected by using and adhering. The anisotropic conductive adhesive 11 is obtained by dispersing conductive particles having a diameter of 3 to 15 μm in an adhesive film having a thickness of 15 to 45 μm. Therefore, since the conductive particles are dispersed in the film, the anisotropic conductive adhesive 11 itself is an insulator. However, this anisotropic conductive adhesive 11 is sandwiched between circuit patterns and heated and pressed to establish conduction between the upper and lower electrodes, insulate adjacent electrodes, and perform upper and lower bonding simultaneously. it can.

ここで、上記構成のCOFからなる半導体装置10について、本実施の形態の特徴的な製造方法及びこの製造方法によって製造される特徴的な構成について詳述する。   Here, with respect to the semiconductor device 10 made of COF having the above-described configuration, a characteristic manufacturing method of the present embodiment and a characteristic configuration manufactured by this manufacturing method will be described in detail.

まず、半導体装置10を製造するときには、図1(a)及び図2(a)(b)に示すように、ポリイミドからなるフレキシブルフィルム1a上にバリアメタル層2a・3a及び銅(Cu)膜2b・3bを形成し、この銅(Cu)からなる膜をエッチングにてパターニングする。さらに、その上に錫(Sn)メッキ2c・3cを施すことにより配線パターン2・3とする。次いで、半導体チップ搭載部や液晶表示パネル21やPW基板30と接続する端子部を除いて、配線パターン2・3の保護用としてソルダーレジスト7を印刷塗布し、乾燥硬化させて、テープキャリアフィルムを作製する。次に、このテープキャリアフィルムにバンプ電極5を形成した半導体チップ4を接合する。この接合する工程をインナーリードボンディング(ILB)という。   First, when the semiconductor device 10 is manufactured, as shown in FIGS. 1A and 2A and 2B, barrier metal layers 2a and 3a and a copper (Cu) film 2b are formed on a flexible film 1a made of polyimide. 3b is formed and this copper (Cu) film is patterned by etching. Further, tin (Sn) plating 2c and 3c are applied thereon to form wiring patterns 2 and 3. Next, except for the semiconductor chip mounting portion, the liquid crystal display panel 21 and the terminal portion connected to the PW substrate 30, the solder resist 7 is printed and applied for protection of the wiring patterns 2 and 3, dried and cured, and the tape carrier film is formed. Make it. Next, the semiconductor chip 4 on which the bump electrode 5 is formed is bonded to the tape carrier film. This bonding process is called inner lead bonding (ILB).

次に、インナーリードボンディング後に、半導体チップ4の保護として、半導体チップ4とフレキシブル配線基板1との間にアンダーフィル6の封止樹脂を充填し、加熱処理にてその封止樹脂を硬化させる。アンダーフィル6の封止樹脂を充填するときには、図4(a)(b)に示すように、一定量の封止樹脂をノズル41から吐出して、半導体チップ4の形状に合わせて決められた描画パターンにて半導体チップ4の長辺側から半導体チップ4とフレキシブル配線基板1との間に注入する。封止樹脂は、半導体チップ4とフレキシブル配線基板1との間を毛細管現象により隙間無く流れ込むことにより、半導体チップ4の側面に均一なフィレット部6a・6bを形成する。その後、ファイナルテストを行って、COF半導体装置10の実装が完了する。   Next, after the inner lead bonding, as a protection of the semiconductor chip 4, a sealing resin of the underfill 6 is filled between the semiconductor chip 4 and the flexible wiring board 1, and the sealing resin is cured by heat treatment. When filling the sealing resin of the underfill 6, as shown in FIGS. 4A and 4B, a predetermined amount of sealing resin was discharged from the nozzle 41 and determined according to the shape of the semiconductor chip 4. A drawing pattern is injected between the semiconductor chip 4 and the flexible wiring board 1 from the long side of the semiconductor chip 4. The sealing resin flows between the semiconductor chip 4 and the flexible wiring substrate 1 without a gap due to a capillary phenomenon, thereby forming uniform fillet portions 6 a and 6 b on the side surfaces of the semiconductor chip 4. Thereafter, a final test is performed to complete the mounting of the COF semiconductor device 10.

ところで、アンダーフィル6の封止樹脂を吐出する際に用いられる描画パターンは、使用する樹脂の流動性に依存している。このため、半導体チップ4とフレキシブル配線基板1との隙間にムラ無く樹脂を充填し、半導体チップ4の側面に均一なフィレット部6a・6bを形成するには、従来では、半導体チップ4の4側面から樹脂を充填するしかなかった。   By the way, the drawing pattern used when discharging the sealing resin of the underfill 6 depends on the fluidity of the resin used. For this reason, in order to fill the gaps between the semiconductor chip 4 and the flexible wiring board 1 without any unevenness and form the uniform fillet portions 6a and 6b on the side surfaces of the semiconductor chip 4, conventionally, the four side surfaces of the semiconductor chip 4 are used. There was no choice but to fill the resin.

また、封止樹脂を描画塗布した際に残る、描画塗布跡6cの樹脂厚みは30〜50μm以上と厚く、樹脂が明瞭に残るという問題があった。   Moreover, the resin thickness of the drawing application trace 6c remaining when the sealing resin is drawn and applied is as thick as 30 to 50 μm or more, and there is a problem that the resin remains clearly.

そこで、本実施の形態では、まず、アンダーフィル6に使用する樹脂の充填時の粘度を低粘度の50〜600mPa・sとすることにより、流動性を向上させている。   Therefore, in the present embodiment, first, the fluidity is improved by setting the viscosity when filling the resin used for the underfill 6 to a low viscosity of 50 to 600 mPa · s.

すなわち、表1に示すように、封止樹脂粘度を25℃において50〜600mPa・sとすることによって、封止樹脂の充填性が良好となる。なお、封止樹脂粘度が800mPa・s以上になると気泡や未充填が発生し易くなる。また、上記封止樹脂粘度50〜600mPa・sの範囲のうち、50〜200mPa・sの範囲では、ノズル41からの液ダレが発生する傾向があり、塗布装置側に液ダレ防止の機構が必要となる。この点、25℃において樹脂粘度300〜900mPa・sの範囲としておけば作業性面で扱い易く、また半導体チップ4を加熱する方法により、さらなる粘度低下が図れ、流動性を向上させることができる。このことから、本実施の形態では、総合評価としては、封止樹脂粘度が25℃において300〜600mPa・sの範囲が最も好ましい。   That is, as shown in Table 1, when the sealing resin viscosity is 50 to 600 mPa · s at 25 ° C., the filling property of the sealing resin is improved. When the sealing resin viscosity is 800 mPa · s or more, bubbles and unfilled particles are likely to occur. Moreover, in the range of the sealing resin viscosity of 50 to 600 mPa · s, in the range of 50 to 200 mPa · s, liquid dripping from the nozzle 41 tends to occur, and a mechanism for preventing liquid dripping is necessary on the coating apparatus side. It becomes. In this respect, if the resin viscosity is in the range of 300 to 900 mPa · s at 25 ° C., it is easy to handle in terms of workability, and the method of heating the semiconductor chip 4 can further reduce the viscosity and improve the fluidity. From this, in this Embodiment, as comprehensive evaluation, the range whose sealing resin viscosity is 300-600 mPa * s in 25 degreeC is the most preferable.

Figure 2008177617
Figure 2008177617

また、本実施の形態では、ノズル41で樹脂を塗布するときに、半導体チップ4側を予備加熱(プリヒート)し、樹脂を60〜120℃程度にヒートアップさせた状態で樹脂の充填を行う。なお、半導体チップ4とフレキシブル配線基板1との隙間は狭くてアンダーフィル6は少量であるので、アンダーフィル6の樹脂温度は、樹脂塗布後速やかに半導体チップ4の温度に昇温すると考えられる。   Moreover, in this Embodiment, when apply | coating resin with the nozzle 41, the semiconductor chip 4 side is preheated (preheating), and resin is filled in the state heated up to about 60-120 degreeC. Since the gap between the semiconductor chip 4 and the flexible wiring board 1 is narrow and the underfill 6 is small, it is considered that the resin temperature of the underfill 6 quickly rises to the temperature of the semiconductor chip 4 after resin application.

ここで、半導体チップ4をプリヒートするのは、図5及び図6に示すように、樹脂の加熱による該樹脂の粘度低下により、樹脂の流動性が向上するためである。本実施の形態では、半導体チップ4をプリヒート温度は、流動性効果が最も高い60〜120℃の範囲を使用するのが好ましい。なお、樹脂温度を120℃よりもさらに高温にすることは、封止樹脂の急激な熱硬化の進行や増粘化により、樹脂の流動性は向上し難いという観点により好ましくない。   Here, the reason why the semiconductor chip 4 is preheated is that, as shown in FIGS. 5 and 6, the fluidity of the resin is improved due to the decrease in the viscosity of the resin due to the heating of the resin. In the present embodiment, it is preferable that the preheating temperature of the semiconductor chip 4 is in the range of 60 to 120 ° C. where the fluidity effect is the highest. In addition, it is not preferable to make the resin temperature higher than 120 ° C. from the viewpoint that it is difficult to improve the fluidity of the resin due to the rapid progress of thermosetting or thickening of the sealing resin.

ここで、本実施の形態において、樹脂温度を高くする理由として、もう一つある。すなわち、封止樹脂として一般的に使用されるエポキシ系の樹脂は、常温常圧(25℃、1気圧)においては、粘度700mPa・s以上が一般的である。したがって、常温常圧(25℃、1気圧)において充填性の良い製品を得ることは困難であることから、常温常圧(25℃、1気圧)においては粘度が高くても、温度を高めることにより粘度を低くして容易に充填性を高めることができる。   Here, in the present embodiment, there is another reason for increasing the resin temperature. That is, an epoxy resin generally used as a sealing resin generally has a viscosity of 700 mPa · s or more at room temperature and normal pressure (25 ° C., 1 atm). Therefore, since it is difficult to obtain a product with good filling properties at room temperature and normal pressure (25 ° C., 1 atm), the temperature is increased even at high viscosity at room temperature and normal pressure (25 ° C., 1 atm). Thus, the viscosity can be lowered and the filling property can be easily increased.

一方、従来では、図10(a)に示すように、半導体チップ104の保護として半導体チップ104とフレキシブル配線基板101の間を半導体チップ104の形状に合わせて4側面に一定量の封止樹脂をノズル141にて吐出するしかなかった。しかし、本実施の形態では、使用する樹脂の低粘度化による流動性向上により、図4(a)に示すように、一定量の封止樹脂を半導体チップ4の長辺側1辺側のみの描画塗布へ変更する。   On the other hand, conventionally, as shown in FIG. 10A, as a protection of the semiconductor chip 104, a certain amount of sealing resin is applied to the four side surfaces according to the shape of the semiconductor chip 104 between the semiconductor chip 104 and the flexible wiring substrate 101. There was no choice but to discharge from the nozzle 141. However, in the present embodiment, due to the improvement in fluidity by lowering the viscosity of the resin used, a certain amount of sealing resin is applied only to the long side 1 side of the semiconductor chip 4 as shown in FIG. Change to drawing application.

この1辺描画塗布により、半導体チップ4とフレキシブル配線基板1との隙間にアンダーフィル6の封止樹脂を充填するときに発生する巻き込み気泡は、樹脂が流動し硬化するまでの間において、従来の4側面での樹脂の充填に比べて、内部に発生した気泡が抜け易くなる。つまり、ノズル41で樹脂塗布をしない側面から外部に気泡が抜けるので、気泡が残留することを防止することができる。   Due to this one-side drawing application, entrained bubbles generated when the sealing resin of the underfill 6 is filled in the gap between the semiconductor chip 4 and the flexible wiring board 1 until the resin flows and hardens. Compared with the resin filling on the four side surfaces, bubbles generated inside can be easily removed. That is, since air bubbles are removed from the side where the resin is not applied by the nozzle 41, it is possible to prevent the air bubbles from remaining.

また、封止樹脂を半導体チップ4の長辺側1辺側のみの描画塗布へ変更したことによって、図1(b)に示すように、描画塗布跡6c幅Aは例えば0.43mmとなり、0.1〜1.0mmとすることができた。さらに、フィレット部6aの半導体チップ4からの幅Bは例えば0.92mmとなり、1.0mm以下とすることができた。また、フィレット部6bの半導体チップ4からの幅Cは例えば0.55mmとなり、0.8mm以下とすることができた。さらに、半導体チップ4の短辺側のフィレット部は、半導体チップ4から例えば0.59mmの幅となった。また、描画塗布跡6cの樹脂厚みは、3μmとなった。   Further, by changing the sealing resin to the drawing application only on the long side 1 side of the semiconductor chip 4, as shown in FIG. 1B, the drawing application mark 6c width A becomes 0.43 mm, for example. 0.1 to 1.0 mm. Further, the width B of the fillet portion 6a from the semiconductor chip 4 is, for example, 0.92 mm, and can be 1.0 mm or less. Further, the width C of the fillet portion 6b from the semiconductor chip 4 was, for example, 0.55 mm, and could be 0.8 mm or less. Further, the fillet portion on the short side of the semiconductor chip 4 has a width of 0.59 mm, for example, from the semiconductor chip 4. Further, the resin thickness of the drawing application mark 6c was 3 μm.

この結果、図4(b)に示す〔横方向樹脂領域(フィレット部6a・6b+描画塗布跡6c)+半導体チップ幅〕Wb1は、従来の図10(b)に示す〔横方向樹脂領域+半導体チップ幅〕Wa1よりも小さくなった。また、図4(b)に示す〔縦方向樹脂領域〕Wb2は、従来の図10(b)に示す〔縦方向樹脂領域〕Wa2よりも小さくなった。   As a result, the [lateral resin region (fillet portions 6a and 6b + drawing coating trace 6c) + semiconductor chip width] Wb1 shown in FIG. 4B is equal to the [lateral resin region + semiconductor shown in FIG. Chip width] smaller than Wa1. Further, the [longitudinal resin region] Wb2 shown in FIG. 4B is smaller than the [vertical resin region] Wa2 shown in FIG. 10B.

また、本実施の形態では、特に、封止樹脂の流動性を向上させたことにより、描画塗布跡6cの樹脂厚みを薄く仕上げている。すなわち、図7(a)(b)に示すように、従来の封止樹脂では粘度が900mPa・s以上と高いために、描画塗布跡106cの樹脂厚みは20μm厚以上と厚いものであった。しかし、本実施の形態では、樹脂粘度を25℃において50〜600mPa・sに抑える共に、樹脂の充填時に半導体チップ4を60℃〜120℃にプリヒート加熱して25℃の時よりもさらに粘度を低下させることにより、容易に描画塗布跡6cの樹脂厚みが10μm以下に薄く仕上がる。   Moreover, in this Embodiment, the resin thickness of the drawing application | coating trace 6c is finished thin especially by improving the fluidity | liquidity of sealing resin. That is, as shown in FIGS. 7A and 7B, since the viscosity of the conventional sealing resin is as high as 900 mPa · s or more, the resin thickness of the drawing application mark 106c is as thick as 20 μm or more. However, in the present embodiment, the resin viscosity is suppressed to 50 to 600 mPa · s at 25 ° C., and the semiconductor chip 4 is preheated to 60 ° C. to 120 ° C. at the time of resin filling, and the viscosity is further increased than at 25 ° C. By reducing the thickness, the resin thickness of the drawing application mark 6c is easily thinned to 10 μm or less.

これにより、表2に示すように、従来の封止樹脂では描画塗布跡106cを折り曲げると樹脂クラックが発生するという問題があったが、本実施の形態では、樹脂厚みが10μm以下と極薄いものとなったので、折り曲げてもクラックが発生しない特性に変化した。これにより、従来、折り曲げストレスをかけることができなかった領域を狭めることが可能になった。   As a result, as shown in Table 2, the conventional sealing resin has a problem that a resin crack occurs when the drawing application mark 106c is bent. However, in this embodiment, the resin thickness is as thin as 10 μm or less. As a result, the characteristics were changed so that cracks would not occur even when bent. As a result, it has become possible to narrow an area where bending stress cannot be applied conventionally.

Figure 2008177617
Figure 2008177617

ところで、従来では、描画塗布跡106cにて折り曲げることができなかったために、この描画塗布跡106cの封止樹脂領域の視認性を上げる必要性があった。このため、従来では、封止樹脂内に添加する着色料(染料)として、表3の従来例に示すように、0.3〜0.5重量%の範囲で添加して色目を濃くして描画塗布跡106cを明瞭にする必要があった。すなわち、表3に示すように、従来の樹脂における着色剤の配合比は、例えば0.5重量%であった。   By the way, conventionally, since it could not be bent at the drawing application mark 106c, it was necessary to increase the visibility of the sealing resin region of the drawing application mark 106c. For this reason, conventionally, as a colorant (dye) added in the sealing resin, as shown in the conventional example of Table 3, it is added in the range of 0.3 to 0.5% by weight to darken the color. It was necessary to clarify the drawing application mark 106c. That is, as shown in Table 3, the blending ratio of the colorant in the conventional resin was, for example, 0.5% by weight.

Figure 2008177617
Figure 2008177617

これに対して、本実施の形態では、描画塗布跡6cの厚みが小さいので、描画塗布跡6cでも折り曲げが可能となった。しかし、樹脂厚みが30μm以上の厚いフィレット部6a・6bと、樹脂厚みが10μm以下の薄い描画塗布跡6cとについての差異を明確にするために視認性を上げる必要がある。   On the other hand, in the present embodiment, since the thickness of the drawing application trace 6c is small, the drawing application trace 6c can be bent. However, it is necessary to increase visibility in order to clarify the difference between the thick fillet portions 6a and 6b having a resin thickness of 30 μm or more and the thin drawing marks 6c having a resin thickness of 10 μm or less.

そこで、本実施の形態では、表3に示すように、樹脂における着色剤の配合比として、例えば0.15重量%として、従来に比べて色目を淡くしている。   Therefore, in this embodiment, as shown in Table 3, the blending ratio of the colorant in the resin is set to 0.15% by weight, for example, to make the color lighter than in the past.

この添加量は、表4に示すように、封止樹脂内に添加する着色料(染料)を0.1〜0.3重量%の範囲とすることが、実験により、フィレット部6a・6bと描画塗布跡6cとの境界の視認性を向上し得ることが確認できたためである。なお、着色料(染料)の添加量は、表4に示すように、0.15〜0.20重量%の範囲とすることがより好ましい。   As shown in Table 4, the amount of the colorant (dye) added to the sealing resin is 0.1 to 0.3% by weight. This is because it has been confirmed that the visibility of the boundary with the drawing application mark 6c can be improved. In addition, as shown in Table 4, the addition amount of the colorant (dye) is more preferably in the range of 0.15 to 0.20% by weight.

Figure 2008177617
Figure 2008177617

なお、本実施の形態では、表3に示すように、その他の添加剤の量が、従来例の0.2重量%に比べて、3.1重量%と多くなっている。この理由は、本実施の形態では、封止樹脂の粘度増加抑制策として、封止樹脂の熱硬化反応開始剤の働きをする硬化促進剤に、粘度増加抑制効果のあるものを用いているためである。なお、硬化促進剤の粘度増加抑制手法としては、硬化促進剤の成分をカプセルにしみ込ませて低温反応性を抑制化するタイプや、硬化促進剤の分子構造の調整により低温時において反応を抑えたタイプを用いることが好ましい。   In the present embodiment, as shown in Table 3, the amount of other additives is 3.1% by weight, compared with 0.2% by weight of the conventional example. This is because, in the present embodiment, as a measure for suppressing the increase in the viscosity of the sealing resin, a curing accelerator that functions as a thermosetting reaction initiator for the sealing resin is used which has a viscosity increase suppressing effect. It is. In addition, as a method of suppressing the increase in viscosity of the curing accelerator, the reaction was suppressed at a low temperature by adjusting the molecular structure of the curing accelerator or a type in which the curing accelerator component was impregnated into the capsule to suppress low temperature reactivity. It is preferable to use a type.

このように、本実施の形態の半導体装置10及びその製造方法では、COFに使用する封止樹脂材料について、従来にない低粘度化により流動性を向上させる。これにより、以下のことが可能となる。   As described above, in the semiconductor device 10 and the manufacturing method thereof according to the present embodiment, the fluidity of the sealing resin material used for the COF is improved by lowering the viscosity than in the past. This makes it possible to:

すなわち、樹脂の充填方法を、従来の半導体チップ4の4側面の描画塗布から、長辺の1辺描画塗布に変更ができる。この結果、樹脂塗布側についてはフィレット部6aを従来の1.5mmから1.0mm以下に抑えることができると共に、樹脂塗布をしない側についてはフィレット部6bを0.8mm以下に抑えることができる。   That is, the resin filling method can be changed from the conventional drawing application on the four side surfaces of the semiconductor chip 4 to the one-side drawing application on the long side. As a result, the fillet portion 6a can be suppressed to 1.5 mm or less from the conventional 1.5 mm on the resin application side, and the fillet portion 6b can be suppressed to 0.8 mm or less on the side not applied with the resin.

また、樹脂の描画塗布を4側面の描画塗布から1側面の描画塗布にすることによって、樹脂描画塗布にかかるタクトタイムを短縮することが可能となり、その結果、樹脂塗布装置の処理能力のアップが可能となる。   Further, by changing the resin drawing application from the four-sided drawing application to the one-sided drawing application, the tact time required for the resin drawing application can be shortened. As a result, the processing capacity of the resin coating apparatus can be increased. It becomes possible.

また、樹脂の充填方法を半導体チップ4の4側面の描画塗布から長辺の1辺描画塗布に変更することによって、半導体チップ4とフレキシブル配線基板1との隙間にアンダーフィル6の封止樹脂を充填するときに発生する巻き込み気泡は、樹脂が流動し硬化するまでの間に封止樹脂外部に抜け易くなる。この結果、気泡が残留することを防止でき、チップ上に発生する気泡を撲滅することが可能となる。   Also, the resin filling method is changed from the drawing application on the four side surfaces of the semiconductor chip 4 to the one-side drawing application on the long side, whereby the sealing resin of the underfill 6 is put in the gap between the semiconductor chip 4 and the flexible wiring board 1. The entrained bubbles generated when filling the resin easily escape to the outside of the sealing resin until the resin flows and cures. As a result, it is possible to prevent bubbles from remaining and to eliminate bubbles generated on the chip.

また、樹脂の描画塗布跡6cの樹脂厚みを10μm以下に抑えることによって、この部分での折り曲げストレスよる樹脂割れや樹脂剥離を防止することが可能となる。この結果、従来では折り曲げることができなかった描画塗布跡6cも折り曲げ可能領域となり、折り曲げ不可能な樹脂領域を縮小することが可能となる。また、これにより、半導体装置10の外形サイズは従来に比べてより小さくすることが可能となる。   Further, by suppressing the resin thickness of the resin drawing application trace 6c to 10 μm or less, it becomes possible to prevent resin cracking and resin peeling due to bending stress at this portion. As a result, the drawing application trace 6c that could not be folded in the prior art also becomes a foldable region, and the resin region that cannot be folded can be reduced. As a result, the external size of the semiconductor device 10 can be made smaller than that of the prior art.

また、半導体チップ4の封止樹脂に添加する着色剤の適正化によって、フィレット部6a・6bと描画塗布跡6cとの視認性が向上し、樹脂領域管理が容易となる。   Further, by optimizing the colorant added to the sealing resin of the semiconductor chip 4, the visibility of the fillet portions 6a and 6b and the drawing application trace 6c is improved, and the resin region management becomes easy.

前記の半導体装置10を製造するために、封止樹脂として、表3に示すように、着色材を0.15重量%を含有させ、かつ25℃において粘度400mPa・sのものを用いて、図4(a)に示すように、半導体チップ4の1辺側からノズル41にて一定量の塗布を行った。なお、樹脂を塗布するときには、半導体チップ4とフレキシブル配線基板1との隙間にアンダーフィル6の樹脂の流動性を良くするために、半導体チップ4をヒータにて90℃に予備加熱(プリヒート)を行ったところに樹脂を塗布した。   In order to manufacture the semiconductor device 10, as shown in Table 3, a coloring material containing 0.15% by weight and having a viscosity of 400 mPa · s at 25 ° C. is used. As shown in 4 (a), a certain amount of coating was performed with a nozzle 41 from one side of the semiconductor chip 4. When the resin is applied, the semiconductor chip 4 is preheated (preheated) to 90 ° C. with a heater in order to improve the fluidity of the resin of the underfill 6 in the gap between the semiconductor chip 4 and the flexible wiring board 1. The resin was applied where it went.

次に、フィレット部6a・6b及び描画塗布跡6cの形状を安定化させ、樹脂を硬化させるべく、熱風循環炉又は遠赤外ヒータにて所定の温度に昇温させた硬化炉に、樹脂が硬化する所定時間滞留させて、硬化を完了させた。   Next, in order to stabilize the shapes of the fillet portions 6a and 6b and the drawing coating mark 6c and to cure the resin, the resin is put into a curing furnace heated to a predetermined temperature by a hot air circulating furnace or a far infrared heater. It was allowed to stay for a predetermined time for curing to complete the curing.

この製造方法により製造した半導体装置10の仕上がり寸法値は、図1(b)に示すように、描画塗布跡6c幅Aは0.43mm、フィレット部6aの半導体チップ4からの幅Bは0.92mm、フィレット部6bの半導体チップ4からの幅Cは0.55mm、半導体チップ4の短辺側のフィレット部は、半導体チップ4から0.59mmの幅となった。また、描画塗布跡6cの樹脂厚みは、3μm厚であった。   As shown in FIG. 1B, the finished dimension value of the semiconductor device 10 manufactured by this manufacturing method is 0.43 mm for the drawing coating trace 6c, and the width B from the semiconductor chip 4 of the fillet portion 6a is 0. The width C of the fillet portion 6b from the semiconductor chip 4 was 0.55 mm, and the fillet portion on the short side of the semiconductor chip 4 was 0.59 mm from the semiconductor chip 4. The resin thickness of the drawing application mark 6c was 3 μm.

本発明は、COF(Chip On Film) と呼ばれる、フレキシブルフィルム上に形成された配線パターンと、少なくとも1つ実装された半導体素子に形成された、外部回路との接続のための電極とを接続してなるテープキャリアパッケージタイプの半導体装置及びその製造方法に適用できる。このCOFの用途として、半導体素子としての液晶ドライバICがフレキシブル配線基板上に搭載された液晶ドライバがある。   The present invention connects a wiring pattern formed on a flexible film, called COF (Chip On Film), and an electrode formed on at least one mounted semiconductor element for connection to an external circuit. The present invention can be applied to a tape carrier package type semiconductor device and a manufacturing method thereof. As an application of this COF, there is a liquid crystal driver in which a liquid crystal driver IC as a semiconductor element is mounted on a flexible wiring board.

また、その他、表示用モジュールとしては、アクティブマトリクス型等の上述の液晶表示モジュールの他、電気泳動型ディスプレイ、ツイストボール型ディスプレイ、微細なプリズムフィルムを用いた反射型ディスプレイ、デジタルミラーデバイス等の光変調素子を用いたディスプレイに利用できる。さらに、発光素子として、有機EL発光素子、無機EL発光素子、LED(Light Emitting Diode) 等の発光輝度が可変の素子を用いたディスプレイ、フィールドエミッションディスプレイ(FED)、プラズマディスプレイにも利用することができる。   In addition, as the display module, in addition to the above-described liquid crystal display module such as an active matrix type, an electrophoretic display, a twist ball type display, a reflective display using a fine prism film, a digital mirror device, or the like It can be used for a display using a modulation element. Furthermore, as a light emitting element, an organic EL light emitting element, an inorganic EL light emitting element, an LED (Light Emitting Diode), and other displays using a variable emission luminance, a field emission display (FED), and a plasma display can be used. it can.

(a)は本発明における半導体装置の実施の一形態を示すものであって図2(b)のX−X線断面図であり、(b)は上記半導体装置の封止樹脂におけるフィレット部及び描画塗布跡の樹脂の平面図である。(A) shows one Embodiment of the semiconductor device in this invention, Comprising: It is XX sectional drawing of FIG.2 (b), (b) is the fillet part in sealing resin of the said semiconductor device, and It is a top view of resin of a drawing application trace. (a)はフレキシブルフィルムに連続して複数形成された半導体装置を示す平面図であり、(b)は上記フレキシブルフィルムから切り出された単独の半導体装置を示す平面図である。(A) is a top view which shows the semiconductor device formed in multiple numbers continuously by the flexible film, (b) is a top view which shows the single semiconductor device cut out from the said flexible film. (a)は上記半導体装置に液晶表示パネルとPW基板とが接続された液晶モジュールを示す平面図であり、(b)は(a)のY−Y線断面図である。(A) is a top view which shows the liquid crystal module by which the liquid crystal display panel and PW board | substrate were connected to the said semiconductor device, (b) is the YY sectional view taken on the line of (a). (a)は上記半導体装置の製造工程において、封止樹脂を充填する方法を示す平面図であり、(b)は充填された封止樹脂のフィレット部及び描画塗布跡を示す平面図である。(A) is a top view which shows the method of filling sealing resin in the manufacturing process of the said semiconductor device, (b) is a top view which shows the fillet part and drawing application | coating trace of filled sealing resin. 上記封止樹脂の加熱温度(プリヒート)と流れ性との関係を示すグラフである。It is a graph which shows the relationship between the heating temperature (preheating) of the said sealing resin, and flowability. 上記封止樹脂の加熱温度(プリヒート)と樹脂粘度との関係を示すグラフである。It is a graph which shows the relationship between the heating temperature (preheating) of the said sealing resin, and resin viscosity. (a)は上記封止樹脂の樹脂粘度と描画塗布跡の樹脂厚みとの関係を示すグラフであり、(b)は描画塗布跡を示す断面図である。(A) is a graph which shows the relationship between the resin viscosity of the said sealing resin, and the resin thickness of a drawing application trace, (b) is sectional drawing which shows a drawing application trace. (a)は従来のフレキシブルフィルムに連続して複数形成された半導体装置を示す平面図であり、(b)は上記フレキシブルフィルムから切り出された単独の半導体装置を示す平面図である。(A) is a top view which shows the semiconductor device formed in multiple numbers continuously by the conventional flexible film, (b) is a top view which shows the single semiconductor device cut out from the said flexible film. 図8(b)のX−X線断面図である。It is the XX sectional view taken on the line of FIG.8 (b). (a)は上記半導体装置の製造工程において、封止樹脂を充填する方法を示す平面図であり、(b)は充填された封止樹脂のフィレット部及び描画塗布跡を示す平面図である。(A) is a top view which shows the method of filling sealing resin in the manufacturing process of the said semiconductor device, (b) is a top view which shows the fillet part and drawing application | coating trace of filled sealing resin. 充填された封止樹脂に気泡が発生している半導体装置を示す断面図である。It is sectional drawing which shows the semiconductor device with which the bubble has generate | occur | produced in the sealing resin with which it filled. 充填された封止樹脂において、一方のフィレット部が内部配線パターンが露出した欠損している半導体装置を示す断面図である。FIG. 5 is a cross-sectional view showing a semiconductor device in which one fillet portion is missing with an internal wiring pattern exposed in a filled sealing resin.

符号の説明Explanation of symbols

1 フレキシブル配線基板
2 配線パターン
3 配線パターン
4 半導体チップ(半導体素子)
5 バンプ電極)
6 フィレット部
6a フィレット部
6b フィレット部
6c 描画塗布跡
8 スプロケットホール
10 半導体装置
11 異方性導電接着剤
20 液晶モジュール
21 液晶表示パネル
21a TFT基板
21b カラーフィルタ基板
30 PW基板(回路基板)
41 ノズル
DESCRIPTION OF SYMBOLS 1 Flexible wiring board 2 Wiring pattern 3 Wiring pattern 4 Semiconductor chip (semiconductor element)
5 Bump electrode)
6 Fillet portion 6a Fillet portion 6b Fillet portion 6c Drawing application trace 8 Sprocket hole 10 Semiconductor device 11 Anisotropic conductive adhesive 20 Liquid crystal module 21 Liquid crystal display panel 21a TFT substrate 21b Color filter substrate 30 PW substrate (circuit substrate)
41 nozzles

Claims (15)

配線パターンが形成されたフイルム状のフレキシブル配線基板に半導体素子が搭載された半導体装置において、
上記フレキシブル配線基板と半導体素子との隙間に該半導体素子の保護用の封止樹脂が充填され、
上記半導体素子の少なくとも長辺側をノズルで描画して上記封止樹脂を充填することにより形成される描画塗布跡及び半導体素子周辺充填部が形成されており、
上記描画塗布跡の樹脂幅が0.1〜1.0mmであり、かつ該描画塗布跡の樹脂厚みは10μm以下であることを特徴とする半導体装置。
In a semiconductor device in which a semiconductor element is mounted on a film-like flexible wiring board on which a wiring pattern is formed,
A sealing resin for protecting the semiconductor element is filled in a gap between the flexible wiring board and the semiconductor element,
A drawing application mark formed by drawing at least the long side of the semiconductor element with a nozzle and filling the sealing resin and a semiconductor element peripheral filling portion are formed,
A semiconductor device, wherein the resin width of the drawing application trace is 0.1 to 1.0 mm, and the resin thickness of the drawing application trace is 10 μm or less.
配線パターンが形成されたフイルム状のフレキシブル配線基板に半導体素子が搭載された半導体装置において、
上記フレキシブル配線基板と半導体素子との隙間に該半導体素子の保護用の封止樹脂が充填され、
上記半導体素子の一つの長辺側をノズルで描画して上記封止樹脂を充填することにより描画塗布跡及び半導体素子周辺充填部が形成されており、
上記描画塗布跡の樹脂幅は、0.1〜1.0mmであり、かつ該描画塗布跡の樹脂厚みは10μm以下であり、
上記半導体素子周辺充填部の幅は、上記半導体素子の一つの長辺側のノズル塗布側では半導体素子から1.0mm以下である一方、上記半導体素子の一つの長辺側に対向する長辺側では半導体素子から0.8mm以下であることを特徴とする半導体装置。
In a semiconductor device in which a semiconductor element is mounted on a film-like flexible wiring board on which a wiring pattern is formed,
A sealing resin for protecting the semiconductor element is filled in a gap between the flexible wiring board and the semiconductor element,
A drawing application mark and a semiconductor element peripheral filling portion are formed by drawing one long side of the semiconductor element with a nozzle and filling the sealing resin,
The resin width of the drawing application mark is 0.1 to 1.0 mm, and the resin thickness of the drawing application mark is 10 μm or less,
The width of the semiconductor element peripheral filling portion is 1.0 mm or less from the semiconductor element on the nozzle application side on one long side of the semiconductor element, while the long side facing the one long side of the semiconductor element Then, the semiconductor device characterized by being 0.8 mm or less from the semiconductor element.
前記封止樹脂は、充填時の粘度が25℃において50〜600mPa・sであることを特徴とする請求項1又は2記載の半導体装置。   The semiconductor device according to claim 1, wherein the sealing resin has a viscosity at filling of 50 to 600 mPa · s at 25 ° C. 3. 前記封止樹脂は、充填時の温度が60〜120℃であることを特徴とする請求項1、2又は3記載の半導体装置。   The semiconductor device according to claim 1, wherein the sealing resin has a filling temperature of 60 to 120 ° C. 5. 前記描画塗布跡は、前記半導体素子の一つの長辺側にのみ存在することを特徴とする請求項1、3又は4記載の半導体装置。   5. The semiconductor device according to claim 1, wherein the drawing coating trace exists only on one long side of the semiconductor element. 前記フレキシブル配線基板は、フイルムキャリアテープに連続的に複数形成されていると共に、
前記半導体素子は、上記フレキシブル配線基板にそれぞれ搭載されていることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置。
A plurality of the flexible wiring boards are continuously formed on the film carrier tape,
The semiconductor device according to claim 1, wherein each of the semiconductor elements is mounted on the flexible wiring board.
前記フレキシブル配線基板には、液晶表示素子及び周辺部品が搭載された液晶モジュールが接続されることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置。   6. The semiconductor device according to claim 1, wherein a liquid crystal module on which a liquid crystal display element and peripheral components are mounted is connected to the flexible wiring board. 配線パターンが形成されたフイルム状のフレキシブル配線基板に半導体素子が搭載された半導体装置の製造方法において、
上記フレキシブル配線基板と半導体素子との隙間に該半導体素子の保護用の封止樹脂を充填すると共に、
上記半導体素子の少なくとも長辺側をノズルで描画して上記封止樹脂を充填するときにできる描画塗布跡及び半導体素子周辺充填部のうち描画塗布跡の樹脂幅を0.1〜1.0mmとし、かつ該描画塗布跡の樹脂厚みを10μm以下とすることを特徴とする半導体装置の製造方法。
In a method for manufacturing a semiconductor device in which a semiconductor element is mounted on a film-like flexible wiring board on which a wiring pattern is formed,
Filling the gap between the flexible wiring board and the semiconductor element with a sealing resin for protecting the semiconductor element,
The resin width of the drawing application trace of the drawing application trace and the semiconductor element peripheral filling portion formed when drawing at least the long side of the semiconductor element with a nozzle and filling the sealing resin is 0.1 to 1.0 mm. And the resin thickness of this drawing application | coating trace shall be 10 micrometers or less, The manufacturing method of the semiconductor device characterized by the above-mentioned.
配線パターンが形成されたフイルム状のフレキシブル配線基板に半導体素子が搭載された半導体装置の製造方法において、
上記フレキシブル配線基板と半導体素子との隙間に該半導体素子の保護用の封止樹脂を充填すると共に、
上記半導体素子の一つの長辺側をノズルで描画して上記封止樹脂を充填するときにできる描画塗布跡及び半導体素子周辺充填部のうち描画塗布跡の樹脂幅を0.1〜1.0mmとし、かつ該描画塗布跡の樹脂厚みを10μm以下とし、
上記半導体素子周辺充填部の幅を、上記半導体素子の一つの長辺側のノズル塗布側では半導体素子から1.0mm以下とする一方、上記半導体素子の一つの長辺側に対向する長辺側では半導体素子から0.8mm以下とすることを特徴とする半導体装置の製造方法。
In a method for manufacturing a semiconductor device in which a semiconductor element is mounted on a film-like flexible wiring board on which a wiring pattern is formed,
Filling the gap between the flexible wiring board and the semiconductor element with a sealing resin for protecting the semiconductor element,
The resin width of the drawing application trace of the drawing application trace and the semiconductor element peripheral filling portion formed when drawing one long side of the semiconductor element with a nozzle and filling the sealing resin is 0.1 to 1.0 mm. And the resin thickness of the drawing application trace is 10 μm or less,
The width of the semiconductor element peripheral filling portion is set to 1.0 mm or less from the semiconductor element on the nozzle application side on one long side of the semiconductor element, while the long side facing the one long side of the semiconductor element Then, the manufacturing method of the semiconductor device characterized by being 0.8 mm or less from a semiconductor element.
前記封止樹脂を充填するときに、樹脂粘度を25℃において50〜600mPa・sとすることを特徴とする請求項8又は9記載の半導体装置の製造方法。   10. The method of manufacturing a semiconductor device according to claim 8, wherein when the sealing resin is filled, the resin viscosity is 50 to 600 mPa · s at 25 ° C. 10. 前記封止樹脂の充填時における樹脂温度を60〜120℃とすることを特徴とする請求項8、9又は10記載の半導体装置の製造方法。   11. The method of manufacturing a semiconductor device according to claim 8, wherein the resin temperature at the time of filling the sealing resin is 60 to 120 ° C. 11. 前記封止樹脂の充填時における樹脂温度を上げるときに、半導体素子を加熱することを特徴とする請求項11記載の半導体装置の製造方法。   12. The method of manufacturing a semiconductor device according to claim 11, wherein the semiconductor element is heated when the resin temperature at the time of filling the sealing resin is increased. 前記封止樹脂を、前記半導体素子の一つの長辺側からのみノズルで描画して充填することを特徴とする請求項8、10〜12のいずれか1項に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 8, wherein the sealing resin is drawn and filled with a nozzle only from one long side of the semiconductor element. 前記フレキシブル配線基板を、フイルムキャリアテープに連続的に複数形成すると共に、
前記半導体素子を、上記フレキシブル配線基板にそれぞれ搭載することを特徴とする請求項8〜13のいずれか1項に記載の半導体装置の製造方法。
A plurality of the flexible wiring boards are continuously formed on a film carrier tape,
The method of manufacturing a semiconductor device according to claim 8, wherein the semiconductor element is mounted on each of the flexible wiring boards.
前記フレキシブル配線基板に、液晶表示素子及び周辺部品が搭載された液晶モジュールが接続されることを特徴とする請求項8〜14のいずれか1項に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 8, wherein a liquid crystal module on which a liquid crystal display element and peripheral components are mounted is connected to the flexible wiring board.
JP2008101849A 2008-04-09 2008-04-09 Semiconductor device and manufacturing method thereof Pending JP2008177617A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008101849A JP2008177617A (en) 2008-04-09 2008-04-09 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008101849A JP2008177617A (en) 2008-04-09 2008-04-09 Semiconductor device and manufacturing method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005027056A Division JP2006216720A (en) 2005-02-02 2005-02-02 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2008177617A true JP2008177617A (en) 2008-07-31

Family

ID=39704343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008101849A Pending JP2008177617A (en) 2008-04-09 2008-04-09 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2008177617A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4513532A1 (en) * 2023-08-23 2025-02-26 GlobalFoundries U.S. Inc. Photonics chip package structures including a controlled underfill fillet

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153830A (en) * 1994-11-29 1996-06-11 Toshiba Corp Semiconductor device and manufacturing method thereof
JPH08293529A (en) * 1995-04-24 1996-11-05 Toshiba Electron Eng Corp Semiconductor device, method of manufacturing the same, and electronic device using the same
JPH11345834A (en) * 1998-06-01 1999-12-14 Matsushita Electric Ind Co Ltd Semiconductor element, method of manufacturing semiconductor device using the same, and semiconductor device
JP2002097253A (en) * 2000-09-26 2002-04-02 Nitto Denko Corp Resin composition for semiconductor encapsulation, semiconductor device using the same, and method of manufacturing semiconductor device
JP2002121260A (en) * 1999-10-06 2002-04-23 Nitto Denko Corp Resin composition for semiconductor encapsulation, semiconductor device using the same, and method of manufacturing semiconductor device
JP2003055439A (en) * 2001-08-16 2003-02-26 Shin Etsu Chem Co Ltd Liquid epoxy resin composition and semiconductor device using the same
JP2004221319A (en) * 2003-01-15 2004-08-05 Matsushita Electric Ind Co Ltd Method for manufacturing semiconductor device
JP2004349343A (en) * 2003-05-20 2004-12-09 Seiko Epson Corp Semiconductor device manufacturing method and electronic device manufacturing method
JP2005026447A (en) * 2003-07-02 2005-01-27 Sumitomo Bakelite Co Ltd Semiconductor device and manufacturing method of semiconductor device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153830A (en) * 1994-11-29 1996-06-11 Toshiba Corp Semiconductor device and manufacturing method thereof
JPH08293529A (en) * 1995-04-24 1996-11-05 Toshiba Electron Eng Corp Semiconductor device, method of manufacturing the same, and electronic device using the same
JPH11345834A (en) * 1998-06-01 1999-12-14 Matsushita Electric Ind Co Ltd Semiconductor element, method of manufacturing semiconductor device using the same, and semiconductor device
JP2002121260A (en) * 1999-10-06 2002-04-23 Nitto Denko Corp Resin composition for semiconductor encapsulation, semiconductor device using the same, and method of manufacturing semiconductor device
JP2002097253A (en) * 2000-09-26 2002-04-02 Nitto Denko Corp Resin composition for semiconductor encapsulation, semiconductor device using the same, and method of manufacturing semiconductor device
JP2003055439A (en) * 2001-08-16 2003-02-26 Shin Etsu Chem Co Ltd Liquid epoxy resin composition and semiconductor device using the same
JP2004221319A (en) * 2003-01-15 2004-08-05 Matsushita Electric Ind Co Ltd Method for manufacturing semiconductor device
JP2004349343A (en) * 2003-05-20 2004-12-09 Seiko Epson Corp Semiconductor device manufacturing method and electronic device manufacturing method
JP2005026447A (en) * 2003-07-02 2005-01-27 Sumitomo Bakelite Co Ltd Semiconductor device and manufacturing method of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4513532A1 (en) * 2023-08-23 2025-02-26 GlobalFoundries U.S. Inc. Photonics chip package structures including a controlled underfill fillet

Similar Documents

Publication Publication Date Title
KR100784743B1 (en) Semiconductor device and manufacturing method thereof
TWI691977B (en) Anisotropic conductive film and connection structure
US20130329391A1 (en) Printed wiring board, electronic device, and method for manufacturing electronic device
CN100501982C (en) Wiring board with semiconductor component
CN101373751B (en) Electronic device and electronic apparatus
JP2002271014A (en) Electronic component mounting method
JP5022756B2 (en) Mounting method of semiconductor chip
US20050266668A1 (en) Semiconductor device and method of manufacturing the same
JP2008177617A (en) Semiconductor device and manufacturing method thereof
WO2019179062A1 (en) Method for manufacturing and packaging carrier capable of preventing short circuit caused by solder of two surface circuit die
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP5245270B2 (en) Semiconductor device and manufacturing method thereof
CN101996974B (en) Ball Grid Array Printed Circuit Board, Its Packaging Structure and Process
JP4752717B2 (en) Module manufacturing method
JP4702370B2 (en) Circuit module manufacturing method
CN100543954C (en) Passive component adhesion process method and passive component
JP4215685B2 (en) Method for manufacturing electronic circuit element
JP4648294B2 (en) Electrode bonding method and electrode bonding structure
JP2000315855A (en) Face-down mounting board and face-down mounting method
JP2005183715A (en) Electronic component mounting method
TWI641299B (en) Method of manufacturing electronic component mounting body
JPH11274235A (en) Semiconductor device and manufacturing method thereof
JP3983972B2 (en) Electronic circuit module
TWI683844B (en) Eutectic anisotropic conductive film and manufacturing method
JPWO2009028239A1 (en) Semiconductor device mounting structure and semiconductor device mounting method

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111011