JP2008172572A

JP2008172572A - Electrode forming treatment method, surface acoustic wave element piece manufacturing method, and surface acoustic wave device

Info

Publication number: JP2008172572A
Application number: JP2007004318A
Authority: JP
Inventors: Kazuhiko Sato; 一彦佐藤; Yoshio Maeda; 佳男前田
Original assignee: Epson Toyocom Corp
Current assignee: Miyazaki Epson Corp
Priority date: 2007-01-12
Filing date: 2007-01-12
Publication date: 2008-07-24

Abstract

【課題】規定サイズのウェハを処理するための処理装置を用いて小型ウェハに対する電極形成処理を行う方法を提供する。
【解決手段】被処理ウェハのサイズが定められているウェハ処理装置により、定められた被処理ウェハサイズよりも小さなサイズの圧電ウェハ１００に対して電極形成処理を施すための方法であって、前記圧電ウェハ１００の一方の主面に電極形成用の金属薄膜１１０を形成した後、前記圧電ウェハ１００の他方の主面を、前記被処理ウェハサイズと同じサイズのベースウェハ２００の上面に直に接合し、前記ウェハ処理装置を用いて電極形成処理を行うことを特徴とする。このような特徴を有する電極形成処理方法では、前記圧電ウェハ１００と前記ベースウェハ２００との接合は、直接接合により成すこととし、加熱処理時の温度を前記電極形成用薄膜の融点よりも低く設定すると良い。
【選択図】図２Provided is a method for performing an electrode forming process on a small wafer by using a processing apparatus for processing a wafer of a prescribed size.
A method for performing an electrode forming process on a piezoelectric wafer 100 having a size smaller than a predetermined wafer size by a wafer processing apparatus having a predetermined wafer size. After the metal thin film 110 for forming electrodes is formed on one main surface of the piezoelectric wafer 100, the other main surface of the piezoelectric wafer 100 is directly bonded to the upper surface of the base wafer 200 having the same size as the wafer to be processed. The electrode forming process is performed using the wafer processing apparatus. In the electrode formation processing method having such characteristics, the piezoelectric wafer 100 and the base wafer 200 are bonded by direct bonding, and the temperature during the heat treatment is set lower than the melting point of the electrode forming thin film. Good.
[Selection] Figure 2

Description

本発明は、被処理ウェハのサイズが定められたウェハ処理装置を用いて、前記被処理ウェハサイズよりも小さなサイズのウェハに対して電極形成処理を行う方法、並びに弾性表面波素子片の製造方法、およびこの弾性表面波素子片の製造方法を用いて製造された弾性表面波デバイスに関する。 The present invention relates to a method for performing an electrode forming process on a wafer having a size smaller than the size of the wafer to be processed using a wafer processing apparatus in which the size of the wafer to be processed is determined, and a method of manufacturing a surface acoustic wave element. And a surface acoustic wave device manufactured by using the method of manufacturing the surface acoustic wave element piece.

ウェハの主面に所定形状の電極パターンを形成するための処理装置としては、スピンコータや、ステッパ、デベロッパ等、半導体ウェハ処理に用いられる装置が知られている。このような処理に用いられる装置は、処理対象とすることのできるウェハサイズが定められており、規定外のサイズのウェハを扱うことができないことが一般的である。 As processing apparatuses for forming an electrode pattern having a predetermined shape on the main surface of a wafer, apparatuses used for semiconductor wafer processing, such as a spin coater, a stepper, and a developer, are known. In an apparatus used for such processing, a wafer size that can be a processing target is determined, and it is general that a wafer having an unspecified size cannot be handled.

ところが、処理精度の高い上記のような処理装置を用いて規定外のサイズを有するウェハの処理を行うという要望も高いという実状がある。しかし、規定サイズの半導体ウェハを処理するために製造された処理装置を、規定外サイズのウェハを処理可能な形態に改造するには多大な費用がかかってしまう。 However, there is a high demand for processing a wafer having an unspecified size using the above processing apparatus with high processing accuracy. However, it is very expensive to modify a processing apparatus manufactured for processing a semiconductor wafer of a specified size into a form capable of processing a wafer of a non-specified size.

このような実状を鑑みて、被処理ウェハサイズの定められた処理装置を用いて、被処理ウェハサイズよりも小さなサイズのウェハ（小型ウェハ）を処理するための技術が、特許文献１に開示されている。特許文献１には、もっぱら、図５に示すようなスピンコータにおける吸引チャック１に、小型ウェハ３を固定する際の技術が開示されている。具体的には、小型ウェハ３と吸着作用を有する吸引チャック１との間に、規定サイズのウェハと同等なサイズを有するトレイ２を介在させるというものである。特許文献１によれば、前記トレイ２における小型ウェハ３載置面には、微小な貫通孔を複数形成することにより、吸引チャック１からの吸着作用が、前記トレイ２を介して小型ウェハ３にまで伝達されることとなる。このようなトレイ２を使用することにより、多大な費用をかけること無く、半導体ウェハ処理装置を用いて小型ウェハ３の処理を行うことが可能となる。
特開２００１−６８５４１号公報 In view of such a situation, Patent Document 1 discloses a technique for processing a wafer (small wafer) having a size smaller than the size of the wafer to be processed using a processing apparatus having a size of the wafer to be processed. ing. Patent Document 1 discloses a technique for fixing a small wafer 3 to a suction chuck 1 in a spin coater as shown in FIG. More specifically, a tray 2 having a size equivalent to a wafer having a specified size is interposed between the small wafer 3 and the suction chuck 1 having an attracting action. According to Patent Document 1, a plurality of minute through holes are formed on the surface of the tray 2 on which the small wafer 3 is placed, so that the suction action from the suction chuck 1 is applied to the small wafer 3 via the tray 2. Will be transmitted. By using such a tray 2, it is possible to process the small wafer 3 using the semiconductor wafer processing apparatus without incurring a great expense.
JP 2001-68541 A

しかし、弾性表面波（ＳＡＷ）素子片のように、ウェハの一方の主面にのみ電極形成用膜を形成すると、膜応力の影響を受けてウェハに反りが生ずることがある。そして、ウェハに生ずる反りは、膜厚が厚いほど大きなものとなる傾向があり、反りの生じたウェハは、吸着によりチャックすることが出来なくなると共に、フォトレジストによるマスク形成のための露光工程においても、解像不良が生じてしまう。また、特許文献１に開示された技術では、吸引以外の方法でチャックを行う場合には適用することができなくなってしまう可能性がある。 However, when an electrode forming film is formed only on one main surface of a wafer like a surface acoustic wave (SAW) element piece, the wafer may be warped due to the influence of film stress. The warpage that occurs in the wafer tends to increase as the film thickness increases, and the warped wafer cannot be chucked by adsorption, and also in the exposure process for mask formation with photoresist. , A resolution failure will occur. Further, the technique disclosed in Patent Document 1 may not be applicable when chucking is performed by a method other than suction.

そこで、本発明では、規定サイズのウェハを処理するための処理装置を用いて小型ウェハに対する電極形成処理を行う方法、ならびに被処理ウェハとして圧電ウェハを採用し、ＳＡＷ素子片を製造するための方法、および前記方法により製造されたＳＡＷ素子片を搭載したＳＡＷデバイスを提供することを目的とする。 Therefore, in the present invention, a method for performing an electrode forming process on a small wafer using a processing apparatus for processing a wafer of a prescribed size, and a method for manufacturing a SAW element piece by employing a piezoelectric wafer as a wafer to be processed. It is another object of the present invention to provide a SAW device on which the SAW element piece manufactured by the method is mounted.

上記目的を達成するための、本発明に係る電極形成処理方法は、被処理ウェハのサイズ
が定められているウェハ処理装置により、定められた被処理ウェハサイズよりも小さなサイズの小型ウェハに対して電極形成処理を施すための方法であって、前記小型ウェハの一方の主面に電極形成用薄膜を形成する工程と、前記小型ウェハの他方の主面を、前記被処理ウェハサイズと同じサイズのベースウェハの上面に直に接合する工程とを有し、前記ウェハ処理装置を用いて電極形成処理を行うことを特徴とする。このような特徴を有する電極形成処理方法によれば、小型ウェハのチャック部は大型化することとなり、被処理ウェハサイズが定められたウェハ処理装置にて処理することが可能となる。また、一方の主面に電極形成用薄膜を形成した小型ウェハをベースウェハに接合したり、小型ウェハをベースウェハに接合した上で小型ウェハ上面に電極形成用薄膜を形成することにより、小型ウェハに生ずる膜応力を緩和することができ、小型ウェハに生ずる反りを抑制することができる。これにより、露光工程における解像不良等を生じさせることが無くなる。また、既存の処理装置により小型ウェハに対する電極形成処理を行うことが可能となるため、小型ウェハを処理するための改造が不要となり、そのための費用が不要となる。さらに、小型ウェハのサイズが不均一であっても、ベースウェハのサイズが揃っていれば電極形成処理を行うことが可能となるため、ウェハサイズの違いによる段取り替え等も不要となり、生産効率を向上させることができる。 In order to achieve the above object, an electrode formation processing method according to the present invention uses a wafer processing apparatus in which a size of a wafer to be processed is determined for a small wafer having a size smaller than the determined wafer size. A method for performing an electrode forming process, the step of forming a thin film for electrode formation on one main surface of the small wafer, and the other main surface of the small wafer having the same size as the size of the wafer to be processed A step of directly bonding to the upper surface of the base wafer, and performing the electrode forming process using the wafer processing apparatus. According to the electrode formation processing method having such a feature, the chuck portion of the small wafer is increased in size, and can be processed by a wafer processing apparatus in which the size of the wafer to be processed is determined. In addition, a small wafer having an electrode forming thin film formed on one main surface is bonded to the base wafer, or a small wafer is bonded to the base wafer, and then the electrode forming thin film is formed on the upper surface of the small wafer, whereby the small wafer is formed. It is possible to relieve the film stress generated in the step 1, and to suppress the warpage generated in the small wafer. This eliminates the occurrence of poor resolution in the exposure process. Moreover, since it becomes possible to perform the electrode formation process with respect to a small wafer with the existing processing apparatus, the modification for processing a small wafer becomes unnecessary, and the expense for it becomes unnecessary. Furthermore, even if the size of the small wafer is not uniform, the electrode forming process can be performed if the base wafer size is the same. Can be improved.

また、上記のような電極形成処理方法では、前記小型ウェハと前記ベースウェハとの接合は、直接接合により成すこととし、加熱処理時の温度を前記電極形成用薄膜の融点よりも低く設定すると良い。直接接合により接合された部材同士の接合強度は非常に高いため、接合された部材を単一物として取り扱うことが可能となるからである。 Further, in the electrode forming method as described above, the small wafer and the base wafer are bonded by direct bonding, and the temperature during the heat treatment is preferably set lower than the melting point of the electrode forming thin film. . This is because the joining strength between members joined by direct joining is very high, and the joined members can be handled as a single object.

また、上記のような電極形成処理方法では、前記小型ウェハと前記ベースウェハとの接合は、表面活性化常温接合により成されるようにしても良い。接合方式を表面活性化常温接合とした場合であっても、上述した直接接合と同様な効果を得ることができる。また、表面活性化常温接合では、部材同士の接合を常温で行うことが可能であるため、小型ウェハの一方の主面に形成する電極形成用薄膜の融点が低い場合であっても、電極形成用薄膜に影響を与えることなく接合を実施することができる。 Moreover, in the electrode formation processing method as described above, the small wafer and the base wafer may be bonded by surface activated room temperature bonding. Even when the bonding method is surface activated room temperature bonding, the same effect as the direct bonding described above can be obtained. In surface activated room temperature bonding, members can be bonded to each other at room temperature. Therefore, even when the melting point of the electrode forming thin film formed on one main surface of the small wafer is low, electrode formation is performed. Bonding can be performed without affecting the thin film.

さらに、上記のような電極形成処理方法では、前記小型ウェハと前記ベースウェハとの接合は、陽極接合により成されるようにしても良い。陽極接合によっても、静電引力による高い接合強度を得ることができる。また、陽極接合も、低温で実施することが可能であるため、表面活性化常温接合と同様な効果を得ることができる。 Furthermore, in the electrode forming method as described above, the small wafer and the base wafer may be bonded by anodic bonding. High bonding strength due to electrostatic attraction can also be obtained by anodic bonding. In addition, since anodic bonding can also be performed at a low temperature, the same effect as surface activated room temperature bonding can be obtained.

また、上記目的を達成するための、本発明に係る弾性表面波素子片の製造方法は、成膜以後の工程を被処理ウェハのサイズが定められているウェハ処理装置を用いて行う弾性表面波素子片の製造方法であって、圧電ウェハの一方の主面に電極形成用薄膜を形成する工程と、前記圧電ウェハの他方の主面を、当該圧電ウェハよりも大きなサイズで、前記半導体ウェハ処理装置による処理が可能なサイズのベースウェハに直に接合する工程とを経た後、前記ベースウェハと前記圧電ウェハとを接合した状態で、励振電極の形成処理、およびダイシング処理を行う事を特徴とする。このような製造方法によれば、圧電ウェハのチャック部のサイズをベースウェハのサイズとして取り扱うことができ、半導体ウェハ処理装置にて処理することが可能となる。また、一方の主面に電極形成用薄膜を形成した圧電ウェハをベースウェハに接合することにより、圧電ウェハに生ずる膜応力を緩和することができ、圧電ウェハに生ずる反りを抑制することができる。これにより、励振電極形成処理における露光工程にて解像不良等を生じさせることが無くなる。また、既存の半導体ウェハ処理装置により小型の圧電ウェハを処理することが可能となるため、圧電ウェハを処理するための改造が不要となり、そのための費用が不要となる。さらに、圧電ウェハのサイズが不均一であっても、ベースウェハのサイズが揃っていれば既存の半導体ウェハ処理装置にて処理することが可能となるため、ウェハサイズの違いによる段取り替え等も不要
となり、弾性表面波素子片の生産効率を向上させることができる。 In order to achieve the above object, a method of manufacturing a surface acoustic wave element according to the present invention includes a surface acoustic wave in which a process after film formation is performed using a wafer processing apparatus in which a size of a wafer to be processed is determined. An element piece manufacturing method, comprising: forming a thin film for forming an electrode on one main surface of a piezoelectric wafer; and processing the semiconductor wafer on the other main surface of the piezoelectric wafer with a size larger than the piezoelectric wafer. And a step of directly bonding to a base wafer of a size that can be processed by the apparatus, and then performing excitation electrode formation processing and dicing processing in a state where the base wafer and the piezoelectric wafer are bonded. To do. According to such a manufacturing method, the size of the chuck portion of the piezoelectric wafer can be handled as the size of the base wafer and can be processed by the semiconductor wafer processing apparatus. Also, by bonding a piezoelectric wafer having an electrode-forming thin film on one main surface to the base wafer, the film stress generated on the piezoelectric wafer can be relaxed, and the warpage generated on the piezoelectric wafer can be suppressed. This eliminates the occurrence of poor resolution in the exposure process in the excitation electrode formation process. In addition, since a small piezoelectric wafer can be processed by an existing semiconductor wafer processing apparatus, no modification for processing the piezoelectric wafer is required, and the cost for the processing is not required. Furthermore, even if the size of the piezoelectric wafer is not uniform, if the base wafer is the same size, it can be processed by existing semiconductor wafer processing equipment, so there is no need for setup changes due to differences in wafer size. Thus, the production efficiency of the surface acoustic wave element can be improved.

また、上記のような特徴を有する弾性表面波素子片の製造方法では、前記圧電ウェハと前記ベースウェハとの接合は、直接接合により成すこととし、加熱処理時の温度を前記電極形成用薄膜の融点よりも低く設定すると良い。直接接合により接合された部材同士の接合強度は非常に高いため、接合された部材を単一物として取り扱うことが可能となるからである。また、直接接合では、有機物を含む接着剤等が不要であるため、ベーキングやリフロー等の加熱工程にてガスが発生する虞が無い。このため、ダイシング処理終了後、個片化されたＳＡＷ素子片からベース基板（個片化されたベースウェハ）を剥がす必要が無い。 Further, in the method of manufacturing the surface acoustic wave element having the above-described characteristics, the piezoelectric wafer and the base wafer are bonded by direct bonding, and the temperature during the heat treatment is set to the temperature of the electrode forming thin film. It is better to set it lower than the melting point. This is because the joining strength between members joined by direct joining is very high, and the joined members can be handled as a single object. Further, since direct bonding does not require an adhesive containing an organic substance, there is no possibility that gas is generated in a heating process such as baking or reflow. For this reason, it is not necessary to peel the base substrate (divided base wafer) from the separated SAW element pieces after the dicing process is completed.

また、上記目的を達成するための本発明に係る圧電デバイスは、上記いずれかに記載の製造方法により製造された弾性表面波素子片を搭載したことを特徴とする。 In addition, a piezoelectric device according to the present invention for achieving the above object includes a surface acoustic wave element manufactured by any one of the manufacturing methods described above.

以下、図面を参照して本発明の電極形成処理方法、並びに弾性表面波素子片の製造方法、および弾性表面波デバイスに係る実施の形態について詳細に説明する。なお、以下に示す実施の形態は、本発明に係る一部の実施形態であり、本発明の技術的範囲は以下の実施形態のみに拘束されるものではない。 DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments of an electrode forming method, a surface acoustic wave element piece manufacturing method, and a surface acoustic wave device according to the present invention will be described in detail with reference to the drawings. The following embodiments are some embodiments according to the present invention, and the technical scope of the present invention is not limited only to the following embodiments.

まず、本発明の弾性表面波素子片（ＳＡＷ素子片）の製造方法について図１を参照して説明する。本実施形態でＳＡＷ素子片を構成する圧電基板は、水晶（SiO₂）やニオブ酸リチウム（LiNbO₃）、タンタル酸リチウム（LiTaO₃）、四ホウ酸リチウム（Li₂B₄O₇）等の
単結晶基板や、圧電セラミックス基板や、サファイア等の誘電体結晶基板に酸化亜鉛（ZnO）等の圧電体薄膜を被覆した構造の基板とすれば良い。よって、本実施形態では、上記
のような基板を構成するためのウェハを圧電ウェハ（小型ウェハ）１００として選択する（図２参照）。ＳＡＷ素子片を製造する場合、まず、電極形成をする圧電ウェハ１００の洗浄を行う。ここで、洗浄工程は、複数の圧電ウェハ１００を単一のロットとしたバッチ処理で行うことが可能であるため、ウェハサイズの制限を受けること無く処理することができる（Ｓ１０）。 First, the manufacturing method of the surface acoustic wave element piece (SAW element piece) of the present invention will be described with reference to FIG. The piezoelectric substrate constituting the SAW element piece in this embodiment is made of quartz (SiO ₂ ), lithium niobate (LiNbO ₃ ), lithium tantalate (LiTaO ₃ ), lithium tetraborate (Li ₂ B ₄ O ₇ ), or the like. A substrate having a structure in which a single crystal substrate, a piezoelectric ceramic substrate, or a dielectric crystal substrate such as sapphire is coated with a piezoelectric thin film such as zinc oxide (ZnO) may be used. Therefore, in this embodiment, the wafer for constituting the substrate as described above is selected as the piezoelectric wafer (small wafer) 100 (see FIG. 2). When manufacturing a SAW element piece, first, the piezoelectric wafer 100 for electrode formation is cleaned. Here, since the cleaning process can be performed by batch processing using a plurality of piezoelectric wafers 100 as a single lot, the cleaning process can be performed without being limited by the wafer size (S10).

次に、圧電ウェハ１００の一方の主面に、電極形成用の金属薄膜１１０を形成する（図２参照）。ここでＳＡＷ素子片製造時においては、電極形成用の金属薄膜１１０として一般に、アルミニウム（Al）が採用される。なお、電極形成に関しても、搬送系に一般的なトレー等を使用したり、プラネタリ冶具を使用することができるため、ウェハサイズの制限を受けることなく処理を進めることができる（Ｓ２０）。 Next, a metal thin film 110 for forming electrodes is formed on one main surface of the piezoelectric wafer 100 (see FIG. 2). Here, in manufacturing the SAW element piece, aluminum (Al) is generally employed as the metal thin film 110 for electrode formation. In addition, regarding the electrode formation, since a general tray or the like can be used for the transport system or a planetary jig can be used, the processing can be performed without being limited by the wafer size (S20).

上記工程の後、圧電ウェハ１００に対しては、レジスト膜の形成、露光、現像、エッチングといった処理を施すこととなる。これらの処理には、半導体処理装置として知られているスピンコータやステッパ、デベロッパ、およびエッチング装置等が用いられる。ここで、既存の半導体処理装置では、ウェハに設けられたオリエンテーションフラット等の面を基準として位置決めされた上で各処理が成されるため、規定された処理サイズ以外のウェハ（例えば規定サイズよりも小型なウェハ）については処理することができない。 After the above process, the piezoelectric wafer 100 is subjected to processes such as resist film formation, exposure, development, and etching. For these processes, a spin coater, a stepper, a developer, an etching apparatus or the like known as a semiconductor processing apparatus is used. Here, in the existing semiconductor processing apparatus, each process is performed after being positioned with reference to a surface such as an orientation flat provided on the wafer. Therefore, a wafer other than the specified processing size (for example, more than the specified size). Small wafers) cannot be processed.

このため本実施形態では、図２に示すように、規定サイズのウェハをベースウェハ２００とし、このベースウェハに対して圧電ウェハ１００を接合することで、既存の半導体処理装置にて圧電ウェハ１００の処理を行うことを可能にしている。なお、図２において、図２（Ａ）は接合したウェハの平面形態を示す図であり、図２（Ｂ）は接合したウェハの正面形態を示す図である。 For this reason, in the present embodiment, as shown in FIG. 2, a wafer having a specified size is used as a base wafer 200, and the piezoelectric wafer 100 is bonded to the base wafer, so that the existing semiconductor processing apparatus can It is possible to perform processing. In FIG. 2, FIG. 2 (A) is a view showing a planar form of the bonded wafer, and FIG. 2 (B) is a view showing a front form of the bonded wafer.

圧電ウェハ１００とベースウェハ２００の接合手段としては、種々選択の余地はあるが、直接接合とすることが望ましい。直接接合は、接着層（接着剤）を介在させること無く、結晶同士を原子レベルで接合することができるため接合強度が高く、接合後の物質を単一素材の物質として取り扱うことが可能となるからである。また、ＳＡＷ素子片の製造工程や、ＳＡＷ素子片を用いたデバイスの製造工程においては、ベーキングやリフローといった加熱処理が成される。こうした場合、有機性の接着層を介在していると、この接着層から汚染ガスが発生することがある。こうした汚染ガスがＳＡＷ素子片の電極等に付着すると、発振不良の原因となりうる。このような観点からも、汚染ガスの発生することが無い直接接合は、接合手段として望ましいといえる。 There are various options for joining the piezoelectric wafer 100 and the base wafer 200, but direct joining is desirable. In direct bonding, crystals can be bonded at the atomic level without interposing an adhesive layer (adhesive), so the bonding strength is high, and the bonded material can be handled as a single material. Because. In the manufacturing process of the SAW element piece and the manufacturing process of the device using the SAW element piece, heat treatment such as baking and reflow is performed. In such a case, if an organic adhesive layer is interposed, contamination gas may be generated from the adhesive layer. If such contaminated gas adheres to the electrode of the SAW element piece, it may cause oscillation failure. From this point of view, it can be said that direct bonding without generation of pollutant gas is desirable as a bonding means.

直接接合は、次のような工程で行われる。まず酸などの化学薬品と、純水を用いてベースウェハ２００、圧電ウェハ１００双方の洗浄と表面処理を行う。ここで、ベースウェハ２００と圧電ウェハ１００双方の接合面における平坦度は、１ナノメートル以下のレベルとなることが望ましい。上記のような処理により、ベースウェハ２００、圧電ウェハ１００双方の表面を僅かに酸化させて薄い酸化膜を形成すると共に、その表面に多数の水酸基が付着することとなる（親水化処理）。次に、親水化処理した表面同士を重ね合わせる。重ね合わせた圧電ウェハ１００とベースウェハ２００に軽く圧力を加えると、双方の接合面には表面間引力が働き、自動的に接合が進行することとなる。 Direct bonding is performed in the following steps. First, both the base wafer 200 and the piezoelectric wafer 100 are cleaned and surface-treated using a chemical such as acid and pure water. Here, it is desirable that the flatness at the joint surfaces of both the base wafer 200 and the piezoelectric wafer 100 be at a level of 1 nanometer or less. By the above process, the surfaces of both the base wafer 200 and the piezoelectric wafer 100 are slightly oxidized to form a thin oxide film, and a large number of hydroxyl groups adhere to the surface (hydrophilization process). Next, the hydrophilized surfaces are overlapped. When light pressure is applied to the superimposed piezoelectric wafer 100 and base wafer 200, an attractive force between the surfaces acts on the bonding surfaces of both, and the bonding automatically proceeds.

上記段階での結合は、親水性となった接合面における水酸基間の水素結合によりなされており、常温で進めることができる。常温で成される水素結合による接合状態では、圧電ウェハ１００とベースウェハ２００との間の接合強度は低く、水分等にも弱い状態である。このため、加熱処理により、接合面から水酸基を排除してやることで、水分等の影響を受けることの無い強固な接合を実現することができるようになる。なお、加熱処理の温度を金属薄膜（不図示）１１０の溶融温度よりも高く設定する場合には、圧電ウェハ１００とベースウェハ２００とを接合した後に金属薄膜１１０を形成するようにすると良い。また、上記のような直接接合を実施する場合には、ベースウェハ２００としてシリコン（Si）ウェハやサファイアウェハ等を採用することができるが、コスト等を考慮した場合には、シリコンウェハを採用することが望ましい。また、ベースウェハ２００に対する圧電ウェハ１００の位置決めは、センター合わせ、あるいはオリエンタルフラットを基準とした角当て等により適宜成すようにすれば良い（Ｓ３０）。 Bonding at the above stage is performed by hydrogen bonding between hydroxyl groups on the bonding surface that has become hydrophilic, and can proceed at room temperature. In the bonding state by hydrogen bonding formed at room temperature, the bonding strength between the piezoelectric wafer 100 and the base wafer 200 is low, and it is also weak against moisture and the like. For this reason, by removing the hydroxyl group from the bonding surface by heat treatment, it becomes possible to realize strong bonding without being affected by moisture or the like. When the temperature of the heat treatment is set higher than the melting temperature of the metal thin film (not shown) 110, the metal thin film 110 is preferably formed after the piezoelectric wafer 100 and the base wafer 200 are bonded. Further, when performing the direct bonding as described above, a silicon (Si) wafer, a sapphire wafer, or the like can be employed as the base wafer 200, but a silicon wafer is employed in consideration of cost or the like. It is desirable. In addition, the positioning of the piezoelectric wafer 100 with respect to the base wafer 200 may be appropriately performed by center alignment, square contact with an oriental flat as a reference (S30).

上記のような工程を経てベースウェハ２００に接合された圧電ウェハ１００は、既存の半導体処理装置によりパターン形成処理を行うことが可能となる。パターン形成工程では、圧電ウェハ１００を接合されたベースウェハ２００が、スピンコータのチャックに固定される。ベースウェハ２００を介してチャックに固定された圧電ウェハ１００には回転が付与されると共に、圧電ウェハ１００の中心にフォトレジストが塗布される。塗布されたフォトレジストは回転による遠心力を受けて圧電ウェハ１００の表面に濡れ広がり、圧電ウェハ１００全体がフォトレジストによりコーティングされる。その後、フォトレジストをコーティングした圧電ウェハ１００をベーキング（プレベーク）することで、フォトレジストに含まれる溶剤を揮発させ、レジスト膜を構成する（Ｓ４０）。 The piezoelectric wafer 100 bonded to the base wafer 200 through the processes as described above can be subjected to pattern formation processing by an existing semiconductor processing apparatus. In the pattern forming process, the base wafer 200 to which the piezoelectric wafer 100 is bonded is fixed to the chuck of the spin coater. The piezoelectric wafer 100 fixed to the chuck via the base wafer 200 is rotated and a photoresist is applied to the center of the piezoelectric wafer 100. The applied photoresist receives a centrifugal force due to rotation and wets and spreads on the surface of the piezoelectric wafer 100, and the entire piezoelectric wafer 100 is coated with the photoresist. Thereafter, the piezoelectric wafer 100 coated with the photoresist is baked (pre-baked) to volatilize the solvent contained in the photoresist, thereby forming a resist film (S40).

ベーキング工程を経た圧電ウェハ１００はステッパへと移載され、レジスト膜に対する露光が成される。ステッパでの露光は、所望する配線パターンが形成されたレチクルとよばれるマスクを用いた投光露光である。本実施形態における圧電ウェハ１００は、ベースウェハ２００に接合されることで、曲げ応力に対する耐性が高められている。このため、反り等が発生する確率が低く、解像不良が生ずる確率が低い。よって歩留りを良好に保つことが可能となる（Ｓ５０）。 The piezoelectric wafer 100 that has undergone the baking process is transferred to a stepper, and the resist film is exposed. The exposure with a stepper is light projection exposure using a mask called a reticle on which a desired wiring pattern is formed. The piezoelectric wafer 100 according to this embodiment is bonded to the base wafer 200, so that resistance to bending stress is enhanced. For this reason, the probability that warp or the like will occur is low, and the probability that a resolution failure will occur is low. Therefore, the yield can be kept good (S50).

露光後、ベーキング工程を経て（Ｓ６０）、現像工程に入る。現像工程は、デベロッパ
により、レジスト膜を有する圧電ウェハ１００が現像液に浸される。レジスト膜は、現像液に浸されることにより、露光した部分（ポジ型レジスト）、あるいは露光していない部分（ネガ型レジスト）のレジスト膜が除去される。現像後、現像液やレジスト中の溶剤、およびその他の水分を除去し、圧電ウェハ１００とレジスト膜との密着性を高めるためにベーキング（ポストベーク）が成される（Ｓ７０）。 After the exposure, a baking process is performed (S60), and then a development process is started. In the developing step, the developer immerses the piezoelectric wafer 100 having a resist film in a developer. By immersing the resist film in a developing solution, the resist film in the exposed part (positive resist) or the part not exposed (negative resist) is removed. After the development, baking (post-baking) is performed in order to remove the developer, the solvent in the resist, and other moisture, and improve the adhesion between the piezoelectric wafer 100 and the resist film (S70).

上記のようにして、所望する形状のレジストマスクを形成した圧電ウェハ１００は、エッチング装置へと移行される。エッチング工程では、圧電ウェハ１００をエッチング液に浸すことで、圧電ウェハ１００表面に被覆した金属薄膜が、レジストマスクの開口部の形状に合わせてエッチングされることとなる（Ｓ８０）。 The piezoelectric wafer 100 on which a resist mask having a desired shape is formed as described above is transferred to an etching apparatus. In the etching step, by immersing the piezoelectric wafer 100 in an etching solution, the metal thin film coated on the surface of the piezoelectric wafer 100 is etched according to the shape of the opening of the resist mask (S80).

上記のような工程を経て、レジストマスクの形状に沿ったパターン形成が成された圧電ウェハ１００から、不要となったレジストマスクを剥離する。なお、レジストマスクの剥離には、各レジストに指定された剥離液が用いられる（Ｓ９０）。 Through the steps as described above, the resist mask that is no longer needed is peeled off from the piezoelectric wafer 100 on which the pattern is formed along the shape of the resist mask. Note that a stripping solution designated for each resist is used for stripping the resist mask (S90).

所望するパターンが形成された圧電ウェハ１００は、検査工程へと移行される。ウェハ検査工程では、外観、寸法の他、プローブやテスタを用いた導通、振動特性等の検査が行われる（Ｓ１００）。 The piezoelectric wafer 100 on which the desired pattern is formed is transferred to an inspection process. In the wafer inspection process, in addition to appearance and dimensions, inspections such as conduction and vibration characteristics using a probe and a tester are performed (S100).

検査を終了した圧電ウェハ１００は、ダイシング工程へと移行される。ダイシング工程では、圧電ウェハ１００上に複数形成されたパターンを、各ＳＡＷ素子片を構成する個片へと分割される（Ｓ１１０）。ダイシングにより形成された各ＳＡＷ素子片１０（図３参照）は、別途形成されたパッケージへと搭載されることとなる（Ｓ１２０）。 The piezoelectric wafer 100 that has been inspected is transferred to a dicing process. In the dicing process, a plurality of patterns formed on the piezoelectric wafer 100 are divided into individual pieces constituting each SAW element piece (S110). Each SAW element piece 10 (see FIG. 3) formed by dicing is mounted on a separately formed package (S120).

上記のような方法によるＳＡＷ素子片１０の製造は、結晶成長の難しさからウェハサイズの大型化を図ることのできない圧電材料ばかりでなく、膜応力の影響からウェハサイズを小型とせざるを得ない圧電材料（例えば圧電体薄膜を被覆するもの）に対しても有効である。 The manufacture of the SAW element piece 10 by the method as described above requires not only the piezoelectric material that cannot increase the wafer size due to the difficulty of crystal growth, but also the wafer size due to the influence of film stress. It is also effective for piezoelectric materials (for example, those that cover a piezoelectric thin film).

以下、上記のような工程を経て形製造されるＳＡＷ素子片１０について、図３を参照して説明する。なお、図３において図３（Ａ）はＳＡＷ素子片の平面図であり、図３（Ｂ）はＳＡＷ素子片の正面図である。 Hereinafter, the SAW element piece 10 formed and manufactured through the above-described steps will be described with reference to FIG. 3A is a plan view of the SAW element piece, and FIG. 3B is a front view of the SAW element piece.

図３（Ａ）から読み取れるように、ＳＡＷ素子片１０の平面における状態は、一般的なＳＡＷ素子片と変わり無いということが判る。すなわち、圧電基板１００ａの一方の主面に、励振電極としてのＩＤＴ（Interdigital Transducer）１２と反射器１４が形成され
ているという構成である。なお当然に、ＩＤＴ１２を構成する櫛歯状電極の櫛歯部分や、反射器１４を構成するストリップ部分は、圧電基板１００ａにおけるＳＡＷの伝播方向と直交するように形成されている。 As can be seen from FIG. 3A, it can be seen that the state of the SAW element piece 10 in the plane is the same as that of a general SAW element piece. In other words, an IDT (Interdigital Transducer) 12 and a reflector 14 as excitation electrodes are formed on one main surface of the piezoelectric substrate 100a. Naturally, the comb portion of the comb-like electrode constituting the IDT 12 and the strip portion constituting the reflector 14 are formed so as to be orthogonal to the SAW propagation direction in the piezoelectric substrate 100a.

ここで、本実施形態に係るＳＡＷ素子片１０は、圧電基板１００ａの裏面、すなわち他方の主面に、ベースウェハ２００を構成していた部材から成る基板（ベース基板）２００ａを備えている。ＳＡＷ素子片１０の場合、圧電基板１００ａの裏面に他の材料からなる基板を備えたとしても、振動に対する影響は無い。ＳＡＷ素子片１０における振動は、圧電基板１００ａの表面、すなわち励振電極が形成された面に励起されて伝播されるという特性を有するからである。また、このような形態とすることによれば、ＳＡＷ素子片１０自体の厚みが増すため、曲げ応力に対する耐性が高められる。このため、ＳＡＷ素子片１０を搭載するパッケージの強度が弱い場合であってもパッケージが受ける曲げ応力の影響を受け難くなる。さらに、ベースウェハ２００としてＱ値の高い材料を選択した場合には、製造されたＳＡＷ素子片のＱ値も高められることとなる。 Here, the SAW element piece 10 according to the present embodiment includes a substrate (base substrate) 200a made of a member constituting the base wafer 200 on the back surface of the piezoelectric substrate 100a, that is, the other main surface. In the case of the SAW element piece 10, even if a substrate made of another material is provided on the back surface of the piezoelectric substrate 100a, there is no influence on vibration. This is because the vibration in the SAW element piece 10 has a characteristic that it is excited and propagated to the surface of the piezoelectric substrate 100a, that is, the surface on which the excitation electrode is formed. Moreover, according to such a form, since the thickness of the SAW element piece 10 itself is increased, resistance to bending stress is enhanced. For this reason, even if the strength of the package on which the SAW element piece 10 is mounted is weak, it is difficult to be affected by the bending stress that the package receives. Furthermore, when a material having a high Q value is selected as the base wafer 200, the Q value of the manufactured SAW element piece is also increased.

製造されたＳＡＷ素子片１０自体を観察することにより本発明に基づいて製造されたものであると判断することは困難であるが、圧電基板１００ａを構成する部材のウェハとして工業的に流通しているものが、比較的小型サイズのものとして知られている場合には、本発明を採用して製造された可能性が高いということができる。また、圧電基板１００ａよりもベース基板２００ａの方がＱ値の低い部材である場合も、本発明を採用して製造された可能性が高い。個片化された後の圧電基板に、Ｑ値の低い基板を接合する利点は少ないからである。 Although it is difficult to determine that the manufactured SAW element piece 10 is manufactured based on the present invention by observing the manufactured SAW element piece 10 itself, it is industrially distributed as a wafer of a member constituting the piezoelectric substrate 100a. If it is known that it is of relatively small size, it can be said that it is likely that it has been manufactured using the present invention. In addition, when the base substrate 200a is a member having a lower Q value than the piezoelectric substrate 100a, there is a high possibility that the base substrate 200a is manufactured using the present invention. This is because there are few advantages of bonding a substrate having a low Q value to the piezoelectric substrate after being singulated.

次に、図４を参照して、上記のようにして製造したＳＡＷ素子片１０を搭載したＳＡＷデバイスについて説明する。図４に示すＳＡＷデバイスは、ＳＡＷ共振子５０である。本実施形態に係るＳＡＷ共振子５０は、ＳＡＷ素子片１０と、このＳＡＷ素子片１０を収容するパッケージ４０とから構成されている。そして、パッケージ４０は、パッケージベース２０とリッド３０、およびシームリング２８とから成る。 Next, with reference to FIG. 4, a SAW device on which the SAW element piece 10 manufactured as described above is mounted will be described. The SAW device shown in FIG. 4 is a SAW resonator 50. The SAW resonator 50 according to the present embodiment includes a SAW element piece 10 and a package 40 that accommodates the SAW element piece 10. The package 40 includes a package base 20, a lid 30, and a seam ring 28.

前記パッケージベース２０は、ＳＡＷ素子片１０を収容するための箱体であり、その構成材料としては一般的に絶縁部材が用いられる。例えばセラミックス等により構成されることが多い。セラミックスを用いたパッケージベース２０は、複数の基板を重ね合わせ、これを焼成することにより構成される。パッケージベース２０の内部には、収容したＳＡＷ素子片１０を電気的に実装するためのボンディングパッド２６が備えられている。そして、パッケージベース２０の外部には、前記ボンディングパッドと電気的に接続されている外部パッド３２が備えられている。 The package base 20 is a box for housing the SAW element piece 10, and an insulating member is generally used as a constituent material thereof. For example, it is often composed of ceramics or the like. The package base 20 using ceramics is configured by stacking a plurality of substrates and firing them. Inside the package base 20, a bonding pad 26 for electrically mounting the accommodated SAW element piece 10 is provided. An external pad 32 electrically connected to the bonding pad is provided outside the package base 20.

ＳＡＷ素子片１０は、パッケージベース２０に対して接着剤（不図示）を介して搭載されることとなるが、この際、接着剤として導電性を有するものを使用することがある。このため、搭載用の接着剤がボンディングパッド２６に接触してしまうことを避けるため、ＳＡＷ素子片１０の搭載面２２と、ボンディングパッド２６の載置面２４との間には段差が設けられることが一般的である。 The SAW element piece 10 is mounted on the package base 20 via an adhesive (not shown). At this time, a conductive material may be used as the adhesive. Therefore, a step is provided between the mounting surface 22 of the SAW element piece 10 and the mounting surface 24 of the bonding pad 26 in order to prevent the mounting adhesive from coming into contact with the bonding pad 26. Is common.

前記リッド３０は、パッケージベース２０における上部開口部を封止するための蓋体である。リッド３０を構成する部材としては、その熱膨張係数がパッケージベース２０と近似するものであることが望ましい。熱膨張係数の違いが大きいと、熱処理時等にパッケージベース２０や接合部分に生ずる応力が大きくなり、パッケージ４０にクラックが生ずる可能性があるからである。このような関係から、パッケージベース２０をセラミックスとした場合には、リッド３０の構成部材としてソーダガラス（透光性）やコバール（非透光性）等を採用することが一般的である。なお、パッケージベース２０とリッド３０との接合には、低融点ガラスやシームリング（コバール）２８等が用いられる。 The lid 30 is a lid for sealing the upper opening in the package base 20. It is desirable that the member constituting the lid 30 has a coefficient of thermal expansion that approximates that of the package base 20. This is because if the difference in thermal expansion coefficient is large, the stress generated in the package base 20 and the joint portion during heat treatment or the like becomes large, and the package 40 may be cracked. From such a relationship, when the package base 20 is made of ceramics, it is common to employ soda glass (translucent), kovar (non-translucent), or the like as a constituent member of the lid 30. For bonding the package base 20 and the lid 30, low melting point glass, seam ring (Kovar) 28 or the like is used.

なお、上記実施形態では、ＳＡＷデバイスとしてＳＡＷ共振子５０の例を挙げて説明したが、本発明に係るＳＡＷデバイスは、ＳＡＷ発振器やＳＡＷフィルタ等であっても良い。 In the above embodiment, the example of the SAW resonator 50 has been described as the SAW device. However, the SAW device according to the present invention may be a SAW oscillator, a SAW filter, or the like.

また、上記実施形態では圧電ウェハ１００とベースウェハ２００との接合に際し、直接接合を採用する旨記載した。しかし本発明における、圧電ウェハ１００とベースウェハ２００との接合方法は、直接接合のみに限ることは無い。例えば接合方法として、表面活性化常温接合や、陽極接合等を採用しても良い。 In the above-described embodiment, it is described that direct bonding is employed when the piezoelectric wafer 100 and the base wafer 200 are bonded. However, the bonding method between the piezoelectric wafer 100 and the base wafer 200 in the present invention is not limited to direct bonding. For example, surface activated room temperature bonding, anodic bonding, or the like may be employed as a bonding method.

前記表面活性化常温接合は、加熱処理を行わず、あるいは加熱処理の温度を低温とした状態で、圧電ウェハ１００とベースウェハ２００との間の強固な接合状態を得ることができる接合方法である。表面活性化常温接合は、真空チャンバ内で行われることとなる。そ
の工程としてはまず、接合の妨げとなる表面層（微小な酸化膜や水酸基等）を除去することにより双方のウェハ表面に、原子の結合手を露出させる。この状態で圧電ウェハ１００とベースウェハ２００とを重ね合わせることで、原子間の結合手同士の結合が成され、強固な結合状態を実現するのである。ここで、上述した表面層の除去には、イオンビームやプラズマなどのスパッタエッチングが用いられる。なお、表面層除去後のウェハ表面は、気体分子等とも反応しやすい状態となるため、イオンビームを用いる場合には、アルゴン等の不活性ガスを用いるようにする。
また、前記陽極接合は、可動イオンを含むウェハ同士を静電引力により接合する技術であり、高電圧の付加により成される。 The surface activated room temperature bonding is a bonding method capable of obtaining a strong bonding state between the piezoelectric wafer 100 and the base wafer 200 without performing heat treatment or in a state where the temperature of the heat treatment is low. . The surface activated room temperature bonding is performed in a vacuum chamber. In the process, first, surface bonds (such as a minute oxide film and a hydroxyl group) that hinder bonding are removed to expose atomic bonds on both wafer surfaces. By superimposing the piezoelectric wafer 100 and the base wafer 200 in this state, bonds between the atoms are bonded to each other, thereby realizing a strong bonded state. Here, sputter etching such as ion beam or plasma is used to remove the surface layer. Since the wafer surface after removal of the surface layer is likely to react with gas molecules and the like, an inert gas such as argon is used when an ion beam is used.
The anodic bonding is a technique for bonding wafers containing movable ions by electrostatic attraction, and is performed by applying a high voltage.

本発明に係るＳＡＷ素子片の製造方法を示すフローである。It is a flow which shows the manufacturing method of the SAW element piece based on this invention. 圧電ウェハをベースウェハに接合した状態を示す図である。It is a figure which shows the state which joined the piezoelectric wafer to the base wafer. 本発明に係るＳＡＷ素子片の製造方法により製造されるＳＡＷ素子片の形態を示す図である。It is a figure which shows the form of the SAW element piece manufactured by the manufacturing method of the SAW element piece which concerns on this invention. 本発明に係るＳＡＷデバイスの形態を示す図である。It is a figure which shows the form of the SAW device which concerns on this invention. 従来の処理方法を示す図である。It is a figure which shows the conventional processing method.

Explanation of symbols

１０………ＳＡＷ素子片、１２………ＩＤＴ、１４………反射器、２０………パッケージベース、２６………ボンディングパッド、２８………シームリング、３０………リッド、４０………パッケージ、５０………ＳＡＷ共振子、１００………圧電ウェハ、１００ａ………圧電基板、２００………ベースウェハ、２００ａ………ベース基板。 10 ... SAW element piece, 12 ... IDT, 14 ... Reflector, 20 ... Package base, 26 ... Bonding pad, 28 ... Seam ring, 30 ... Lid, 40 ... ...... Package, 50... SAW resonator, 100... Piezoelectric wafer, 100 a... Piezoelectric substrate, 200... Base wafer, 200 a.

Claims

A method for performing an electrode forming process on a small wafer having a size smaller than the determined wafer size by a wafer processing apparatus in which the size of the wafer to be processed is determined,
Forming an electrode-forming thin film on one main surface of the small wafer;
Directly bonding the other main surface of the small wafer to the upper surface of a base wafer having the same size as the wafer to be processed,
An electrode formation processing method, wherein an electrode formation process is performed using the wafer processing apparatus.

2. The electrode formation according to claim 1, wherein the small wafer and the base wafer are bonded by direct bonding, and a temperature during the heat treatment is set lower than a melting point of the electrode forming thin film. Processing method.

The electrode forming method according to claim 1, wherein the small wafer and the base wafer are bonded by surface-activated normal temperature bonding.

The electrode forming method according to claim 1, wherein the small wafer and the base wafer are bonded by anodic bonding.

A method of manufacturing a surface acoustic wave element that performs a process after film formation using a wafer processing apparatus in which a size of a processing target wafer is determined,
Forming a thin film for electrode formation on one main surface of the piezoelectric wafer;
After the other main surface of the piezoelectric wafer is directly bonded to a base wafer of a size larger than the piezoelectric wafer and capable of being processed by the semiconductor wafer processing apparatus,
A method of manufacturing a surface acoustic wave element piece, wherein excitation electrode formation processing and dicing processing are performed in a state where the base wafer and the piezoelectric wafer are bonded.

The elastic surface according to claim 5, wherein the piezoelectric wafer and the base wafer are joined by direct joining, and a temperature during the heat treatment is set lower than a melting point of the electrode forming thin film. Manufacturing method of wave element piece.

A surface acoustic wave device comprising a surface acoustic wave element manufactured by the manufacturing method according to claim 5.