[go: up one dir, main page]

JP2008171890A - 半導体装置用電極膜 - Google Patents

半導体装置用電極膜 Download PDF

Info

Publication number
JP2008171890A
JP2008171890A JP2007001627A JP2007001627A JP2008171890A JP 2008171890 A JP2008171890 A JP 2008171890A JP 2007001627 A JP2007001627 A JP 2007001627A JP 2007001627 A JP2007001627 A JP 2007001627A JP 2008171890 A JP2008171890 A JP 2008171890A
Authority
JP
Japan
Prior art keywords
layer
electrode film
film
metal
adhesion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007001627A
Other languages
English (en)
Inventor
Fumitsugu Yanagihori
文嗣 柳堀
Masahiro Matsumoto
昌弘 松本
Takeshi Nakamuta
雄 中牟田
Noriaki Tani
典明 谷
Yasushi Takahashi
康司 高橋
Riichi Mochida
利一 持田
Shoji Nagasawa
昭治 長沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2007001627A priority Critical patent/JP2008171890A/ja
Publication of JP2008171890A publication Critical patent/JP2008171890A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】スパイク発生を解消する電極膜を提供する。
【解決手段】裏面電極膜5は、コレクタ層31の表面に、密着層11と拡散防止層12とバリア層13と電極本体層14と親和層15とがこの順序で形成されており、親和層15は、低融点金属層16によってステージに接続される。密着層11はアルミニウム合金であり、拡散防止層12はTi,Zr,Hf,V,Nb,Ta,Cr,Mo,Ta,W,Coのうち、1種類を含む金属であり、電極本体層14はNi合金であり、バリア層13は拡散防止層12の金属の窒化物である。
【選択図】 図2

Description

本発明は電極膜の技術分野にかかり、特に、半導体素子の裏面電極膜と、その裏面電極膜を有する半導体装置に関する。
大電力を制御するIGBTやダイオードなどは、シリコン基板の表面に形成されたデバイス面と裏面に形成された裏面電極からなる。さらに、裏面電極を介して配線基板に半田により接続固定される。
図3は、一般的なIGBT(絶縁ゲートバイポーラトランジスタ)101の断面図である。IGBT101はp型のコレクタ層131上にn型のドリフト層132が形成されている。n型のドリフト層132の内部表面には、p型のバックゲート領域133と、バックゲート領域133の内部に配置されたn型のエミッタ領域134とが形成されている。バックゲート領域133の外周とエミッタ領域134の外周とで挟まれた領域はチャネル領域であり、そのチャネル領域上には、ゲート絶縁膜135が配置されている。ゲート絶縁膜135上にはゲート電極膜136が配置されている。
ゲート電極膜136の表面には層間絶縁膜137が配置されており、その表面と、エミッタ領域134の表面とバックゲート領域133の表面には、エミッタ電極膜138が配置されている。コレクタ層131の裏面には裏面電極膜105が配置されている。
そして、このIGBT101のようにチャネル領域がp型の場合、エミッタ電極膜138に負電圧又は接地電圧、裏面電極膜105に正電圧を印加しながら、ゲート電極膜136に正電圧を印加すると、チャネル領域の内部表面にn型の反転層が形成され、エミッタ領域134とn型のドリフト層132が反転層で接続され、電流が流れる。この電流は裏面電極膜105を厚み方向に流れる。
上記のようなIGBT101は、配線基板等のステージ141上に、裏面電極膜105側が半田などの低融点金属層116によって固定されている。
図4は、裏面電極膜105の積層構造を説明するための断面図であり、裏面電極膜105は、コレクタ層131の表面に形成され、半導体と密着性のよい密着層111と、裏面電極膜105の表面に位置し、低融点金属層116と密着性のよい親和層115と、密着層111と親和層115の間に位置し、裏面電極膜105の本体となる電極本体層114とを有している。
密着層111には、シリコン半導体と化合物を形成し(シリサイド)、密着性が良いアルミニウムを主成分とする金属膜であって、シリコン原子の密着層111内への拡散を防止するためにシリコンが1重量%添加されたアルミニウム合金が用いられている。親和層115には、低融点金属と親和性が高い銀や金の薄膜が用いられている。
電極本体層114には、金属との密着性がよく、低抵抗の銅ニッケル合金やニッケルバナジウム合金が用いられている。
しかし、上記裏面電極膜105では、IGBT101をステージ141に固定する際の熱処理でに、低融点金属層116が溶融する。その溶融金属が裏面電極膜105に長時間接触していると、親和層115と電極本体層114と密着層111が部分的に溶融金属中に溶解してしまい、溶融金属がコレクタ層131と接触するとボイドが形成され、不良品となってしまう。
その対策としては、例えば、図5のように、密着層111と電極本体層114の間に耐溶解性が高いバリア層113が挿入された電極膜106が提案されており、親和層115と電極本体層114が溶解しても、溶融した低融点金属と密着層111やコレクタ層131と接触せず、不良品が発生しないようにされている。
バリア層113には、密着層111との密着性が高く、且つ、半田に浸食されないことが必要であり、チタン薄膜やタングステン薄膜等の高融点金属膜が用いられる。
ところが、密着層111と電極本体層114の間にバリア層113を配置した電極膜106では、低融点金属を溶融・固定させ、IGBT101をステージ141に搭載する熱処理工程を経ると、コレクタ層131中のシリコン原子が、密着層111内に拡散し、よれによって形成された空洞内に、消失したシリコン原子の替わってアルミニウム原子が侵入し、スパイク139aが形成されるという問題がある。
近年の半田低融点層では、用いられる合金に鉛が含有されないようになって来ており、その合金は鉛を含む半田金属に比べて溶融温度が高温であるため、シリコン原子のアルミ層への拡散が大きくなり、それにともない、スパイクの成長も増大する。
D. Prramanik, A. N. Saxena, "VLSI Metallization Using Aluminium and its Alloys", Solid State Technology, January, p127 (1983)
スパイクの発生を防止する。
上記課題を解決するため、本発明は、シリコン基板に形成される電極膜であって、前記電極膜は、前記シリコン基板に密着された第1層と、前記第1層の表面に配置された第2層と、前記第2層の表面に配置された第3層と、前記第3層の表面に配置された第4層とを有し、前記第1層はアルミニウムを主成分とするアルミニウム合金であり、前記第2層はTi、Zr、Hf、V、Nb、Ta、Cr、Mo、Ta、W、Coのうち、1種類を含む金属であり、前記第4層はNiを主成分とするNi合金であり、前記第3層は前記第2層金属の窒化物薄膜である電極膜である。
また、本発明は、電極膜が形成された半導体装置である。
スパイクの発生を抑制し、半導体装置の動作不良を防止する。
図1の符号1は、本発明のIGBT(絶縁ゲートバイポーラトランジスタ素子)であり、半導体層30の裏面に形成された裏面電極膜5が、リードフレーム等のステージ41上に低融点金属層16によって固定されている。
IGBT1の構造を説明する。p型とn型のうち、一方を第一導電型、他方を第二導電型とすると、このIGBT1では、半導体層30は、第二の導電型(ここではp型)のコレクタ層31と、コレクタ層31上に配置されたコレクタ層31とは反対の第一導電型(ここではn型)のドリフト層32とを有している。コレクタ層31とドリフト層32はpn接合を形成している。
ドリフト層32の内部には、コレクタ層と同じ導電型のバックゲート領域33が一乃至複数個形成されており、各バックゲート領域33の内部には、不純物濃度の高い第一導電型のエミッタ領域34がそれぞれ形成されている。
符号39は、バックゲート領域33の外周とエミッタ領域34の外周とで挟まれたチャネル領域を示している。
チャネル領域39上にはゲート絶縁膜35が配置されており、ゲート絶縁膜35上にはゲート電極膜36が配置されている。ゲート絶縁膜35及びゲート電極膜36の端部は、エミッタ領域34表面の端部とドリフト層32表面の端部上に位置しており、その間の部分がチャネル領域39上に配置されている。
ゲート電極膜36の表面には層間絶縁膜37が配置されている。
エミッタ領域34とバックゲート領域33の少なくとも一部表面は露出されており、それら露出された表面に、エミッタ電極膜38が形成されている。エミッタ電極膜38とゲート電極膜36とは層間絶縁膜37によって絶縁されている。
IGBTやMOSFETでは、第一導電型がn型、第二導電型がp型の場合、エミッタ電極膜38に負電圧、裏面電極膜5に正電圧を印加しながら、ゲート電極膜36に正電圧を印加すると、チャネル領域39の内部表面に第一導電型の反転層が形成され、エミッタ領域34とドリフト層32とが反転層で接続される。その結果、ドリフト層32とエミッタ領域34を通り、裏面電極膜5からエミッタ電極膜38に向けて電流が流れる。第一導電型がp型、第二導電型がn型の場合は、前記とは逆極性の電圧を印加すると、同様に反転層が形成され、エミッタ電極膜38から裏面電極膜5に向けて電流が流れる。
このIGBT1では、裏面電極膜5は、図2に示すように、密着層11とバリア層13の間に拡散防止層12が配置されている。
即ち、この裏面電極膜5は、コレクタ層31表面に形成された密着層11を有しており、密着層11の表面には拡散防止層12が形成され、バリア層13は、拡散防止層12の表面に形成されている。バリア層13の表面には、電極本体層14と、親和層15とが形成されている。
密着層11は、半導体層30の材料、ここではシリコンと密着性のよいアルミニウムを主成分とする金属膜であって、シリコンが1重量%添加されたアルミニウム合金膜が用いられている。拡散防止層12には、高融点金属の窒化物膜が用いられている。
バリア層13は、拡散防止層12と同じ高融点金属で構成された高融点金属薄膜であり、電極本体層14は、金属との密着性がよく、低抵抗の銅ニッケル合金やニッケルバナジウム合金の薄膜が用いられている。親和層15には、低融点金属に対する親和性が高い銀や金又はその合金薄膜が用いられている。
膜厚は、一例として、密着層11は200nm、拡散防止層12は5n〜100nmの窒化チタン(TiN)薄膜、バリア層13は、200nmの金属チタン薄膜、電極本体層14は700nmのニッケル金属薄膜、親和層15は100nmの金薄膜である。
低融点金属層16は鉛を含有しないAg−Sn合金の低融点材料構成されており、低融点材料は、金属製のステージ41と裏面電極膜5の間に配置され、350℃の熱処理によって溶融・固定され、薄膜化されている。裏面電極膜5は低融点金属層16によってステージ41に固定されている。
この裏面電極膜5の形成工程を説明すると、先ず、コレクタ層31が露出した状態のIGBTが多数形成されて基板を、真空槽内に搬入し、スパッタ法により、コレクタ層31の表面に密着層11を形成し、次に大気に曝さずに、別の真空槽内に移動させ、金属チタンをターゲットとして、真空槽内に窒素ガスとスパッタリングガス(例えばアルゴンガス)を導入し、窒素ガスが添加されたスパッタリングガスで金属チタンのターゲットをスパッタリングし、密着層11表面に窒化チタン薄膜から成る拡散防止層12を形成する。
そして同じ真空槽内で、窒素ガスの導入を停止し、窒素ガスを含有しないスパッタリングガスによって同じ金属チタンのターゲットをスパッタリングし、拡散防止層12の表面に金属チタン薄膜から成るバリア層13を形成する。電極本体層14や親和層15は、他の真空槽内でスパッタリング法や蒸着法によって形成する。
裏面電極膜5が形成された基板は真空槽の外部に取り出し、ダイシングによって分割し、IGBT1を分離させる。
次に、本発明のIGBT1の半導体層30の表面状態を説明する。
先ず、裏面電極膜5が形成されたIGBT1を、低融点金属層16によってステージ41に搭載するのと同じ熱処理を行い、裏面電極膜5を剥離し、半導体層30の表面(コレクタ層31の表面)を観察した。
図6のa〜dはその観察結果であり、コレクタ層31表面の電子顕微鏡写真である。拡散防止膜12の膜厚は、それぞれ、a:5nm、b:20nm、c:50nm、d:100nmであり、全ての場合でスパイクが生じていないことが分かる。
図7のa〜dは比較例であり、半導体層30表面に、同図a:密着層11だけの場合、同図b:密着層11とバリア層13とを形成した場合、同図c:密着層11とバリア層13と電極本体層14とを形成した場合、同図d:密着層11とバリア層13と電極本体層14と親和層15を形成した場合である。各層11、13〜15の材質は上記実施例と同じである。
密着層11だけを形成した図7のaではスパイクは観察されないが、図7のb〜dに観察されるように、バリア層13を形成するとスパイクが生じている。これにより、バリア層13がスパイク発生の原因であることが分かる。
本発明のIGBTの一例を説明するための断面図 その電極膜を説明するための断面図 一般的なIGBTを説明するための断面図 従来の電極膜の一例 従来の電極膜の他の一例 a〜d:本発明の電極膜を用いた場合の半導体層の表面状態を示す電子顕微鏡写真 a〜d:比較例の半導体層の表面状態を示す電子顕微鏡写真
符号の説明
1……IGBT
5……裏面電極膜
11……密着層
12……拡散防止層
13……バリア層
14……電極本体層
15……親和層
16……低融点金属層
31……コレクタ層
32……ドリフト層
33……バックゲート領域
34……エミッタ領域
35……ゲート絶縁膜
36……ゲート電極膜
39……チャネル領域

Claims (2)

  1. シリコン基板に形成される電極膜であって、
    前記電極膜は、前記シリコン基板に密着された第1層と、
    前記第1層の表面に配置された第2層と、
    前記第2層の表面に配置された第3層と、
    前記第3層の表面に配置された第4層とを有し、
    前記第1層はアルミニウムを主成分とするアルミニウム合金であり、
    前記第2層はTi、Zr、Hf、V、Nb、Ta、Cr、Mo、Ta、W、Coのうち、1種類を含む金属であり、
    前記第4層はNiを主成分とするNi合金であり、
    前記第3層は前記第2層金属の窒化物薄膜である電極膜。
  2. 請求項1の電極膜が形成された半導体装置。
JP2007001627A 2007-01-09 2007-01-09 半導体装置用電極膜 Pending JP2008171890A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007001627A JP2008171890A (ja) 2007-01-09 2007-01-09 半導体装置用電極膜

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007001627A JP2008171890A (ja) 2007-01-09 2007-01-09 半導体装置用電極膜

Publications (1)

Publication Number Publication Date
JP2008171890A true JP2008171890A (ja) 2008-07-24

Family

ID=39699731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007001627A Pending JP2008171890A (ja) 2007-01-09 2007-01-09 半導体装置用電極膜

Country Status (1)

Country Link
JP (1) JP2008171890A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010109572A1 (ja) * 2009-03-23 2010-09-30 トヨタ自動車株式会社 半導体装置
JP2014232859A (ja) * 2013-04-30 2014-12-11 豊田合成株式会社 半導体装置およびその製造方法
JP2014236043A (ja) * 2013-05-31 2014-12-15 三菱電機株式会社 半導体装置およびその製造方法
JP2015008264A (ja) * 2013-05-29 2015-01-15 豊田合成株式会社 半導体装置およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62132359A (ja) * 1985-12-04 1987-06-15 Fujitsu Ltd Alメタル層構造
JPH10163467A (ja) * 1996-11-27 1998-06-19 Hitachi Ltd 半導体装置及び電極形成方法
JP2005019798A (ja) * 2003-06-27 2005-01-20 Denso Corp モールド型半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62132359A (ja) * 1985-12-04 1987-06-15 Fujitsu Ltd Alメタル層構造
JPH10163467A (ja) * 1996-11-27 1998-06-19 Hitachi Ltd 半導体装置及び電極形成方法
JP2005019798A (ja) * 2003-06-27 2005-01-20 Denso Corp モールド型半導体装置及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010109572A1 (ja) * 2009-03-23 2010-09-30 トヨタ自動車株式会社 半導体装置
DE112009004530T5 (de) 2009-03-23 2012-05-31 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung
JPWO2010109572A1 (ja) * 2009-03-23 2012-09-20 トヨタ自動車株式会社 半導体装置
US8558381B2 (en) 2009-03-23 2013-10-15 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2014232859A (ja) * 2013-04-30 2014-12-11 豊田合成株式会社 半導体装置およびその製造方法
US9437525B2 (en) 2013-04-30 2016-09-06 Toyoda Gosei Co., Ltd. Semiconductor device and manufacturing method thereof
JP2015008264A (ja) * 2013-05-29 2015-01-15 豊田合成株式会社 半導体装置およびその製造方法
US9620608B2 (en) 2013-05-29 2017-04-11 Toyoda Gosei Co., Ltd. Semiconductor device and manufacturing method thereof
JP2014236043A (ja) * 2013-05-31 2014-12-15 三菱電機株式会社 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP5549118B2 (ja) 半導体装置の製造方法
TWI525812B (zh) Power semiconductor device and manufacturing method thereof
US9159792B2 (en) SiC semiconductor device and method for manufacturing the same
US8558381B2 (en) Semiconductor device
TWI582851B (zh) Electrode structure and semiconductor device
US9269579B2 (en) Method for manufacturing silicon carbide semiconductor device
WO2013172394A1 (ja) 半導体装置
JP2008171890A (ja) 半導体装置用電極膜
CN102403292A (zh) 叠层和集成电路装置
JP5593619B2 (ja) ショットキーバリアダイオードとその製造方法
JP2017168684A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7283053B2 (ja) 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法
JP6579989B2 (ja) 半導体装置および半導体装置の製造方法
JPH0945891A (ja) 半導体デバイス
JPH06252091A (ja) 半導体装置およびその製造方法
CN107017288A (zh) 半导体装置及半导体装置的制造方法
JP4087368B2 (ja) SiC半導体装置の製造方法
CN105679729A (zh) 半导体器件及半导体器件的制造方法
JP2015099822A (ja) 電子部品、および半導体パッケージ
JP7353496B2 (ja) 電力用半導体装置
JP5723314B2 (ja) 回路素子を備えるモジュール
JPS6015970A (ja) 半導体装置
JP2026009773A (ja) 半導体装置および半導体装置の製造方法
JP3823826B2 (ja) 半導体素子の製造方法
JP2011233643A (ja) 半導体デバイスとその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120312

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120312

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120828