[go: up one dir, main page]

JP2008171864A - 半導体装置の製造方法および半導体装置用基板 - Google Patents

半導体装置の製造方法および半導体装置用基板 Download PDF

Info

Publication number
JP2008171864A
JP2008171864A JP2007001208A JP2007001208A JP2008171864A JP 2008171864 A JP2008171864 A JP 2008171864A JP 2007001208 A JP2007001208 A JP 2007001208A JP 2007001208 A JP2007001208 A JP 2007001208A JP 2008171864 A JP2008171864 A JP 2008171864A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
sealing resin
dicing
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007001208A
Other languages
English (en)
Inventor
Takayoshi Koga
隆義 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2007001208A priority Critical patent/JP2008171864A/ja
Publication of JP2008171864A publication Critical patent/JP2008171864A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

【課題】 MAPタイプの半導体装置を製造する場合に、個片化のための封止樹脂の切断を、レーザ光により行いながら、その切断位置がダイシングラインの位置の許容範囲内に入っているか否かを確認することができる半導体装置の製造方法およびその半導体装置の製造方法に用いる半導体装置用基板を提供する。
【解決手段】 半導体素子を搭載する基板1の表面に、同じ方向に並ぶ少なくとも1つのダイシングライン5aに沿って、半導体装置2の形成領域外に凹溝3を形成し、封止樹脂4で一括封止する際に、凹溝内にも樹脂を充填する。そして、封止樹脂4にレーザ光を照射することにより、凹状の切込みを形成する際に、凹溝内に充填された樹脂の部分にレーザ光が照射する。凹溝内に形成される凹状の切込みにより、レーザ光の照射位置とダイシングラインの位置ずれを確認することができる。
【選択図】 図1

Description

本発明は、複数個の半導体素子(半導体チップ)をリードフレームやセラミック基板、樹脂基板などからなる基板上に搭載し、一括で樹脂封止してから、封止樹脂と共に基板を切断して個々の半導体装置に個片化することにより製造するMAP(Mold Array Package)タイプの半導体装置の製造方法およびその半導体装置用基板に関する。さらに詳しくは、封止樹脂を切断して個々の半導体装置に個片化する際に、封止樹脂の表面にマーキングするレーザ光を用いて封止樹脂部を位置ずれなく切断することが可能な半導体装置の製造方法およびその半導体装置用基板に関する。
近年、電子機器の小形化および高機能化に伴い、半導体装置も小形化およびローコスト化が要求され、リードフレームやセラミック基板などの基板に複数個の半導体素子を搭載して一括で樹脂封止し、切断して各半導体装置を製造する方法が採られている。この方法を採用することにより、半導体装置の種類が変っても、封止金型を共用しながら、分割時に所望の大きさの半導体装置を形成することができ、半導体装置の形状ごとに封止金型を用意する必要がなくなり、コストダウンを図ることができる。
このような封止樹脂部を切断して個片化する場合、図3に、リードフレームなどの基板1上に複数の半導体素子が搭載されて封止樹脂4が形成され、各半導体装置に分割するダイシングラインに沿った切込み5を模式的に表した状態の図が示されるように、基板1上に形成されているアライメントマーク6を基準として、切断位置の寸法を数値設定入力し、アライメントマーク6を画像認識することによって、各半導体装置の位置確認と切断位置の補正を行い、ダイシングソーにより切断することにより行われている(たとえば特許文献1の段落0032参照)。
特開2000−12745号公報
前述のように、樹脂封止後の切断をダイシングソーを備えたダイシング装置を用いて行う場合、アライメントマーク6に正確な位置合せをすることができるため問題は生じない。一方、この封止樹脂4の各半導体装置の表面には、レーザ光によりマーキングが施され、このレーザ光により封止樹脂4の部分を切断できれば、その後で基板1側をダイシングソーにより簡単に切断することができて低コスト化を図ることができる。しかし、レーザ光による加工は、レーザ光の照射装置の位置合せ精度が低く、ダイシングソーの位置合せのように精密な位置合せをすることができず、レーザ光による切断位置を正確なダイシングラインの許容範囲内に入っているか否かの確認をする必要がある。しかし、実際には、個片化しないと位置ずれの量の判別をすることができないという問題がある。
本発明は、このような問題を解決するためになされたもので、MAPタイプの半導体装置を製造する場合に、個片化のための封止樹脂の切断を、封止樹脂表面に行うマーキングの際に用いるレーザ光により行いながら、その切断位置がダイシングラインの位置の許容範囲内に入っているか否かを簡単に確認することができる半導体装置の製造方法およびその半導体装置の製造方法に用いる半導体装置用基板を提供することを目的とする。
本発明による半導体装置の製造方法は、基板の一面上に半導体素子を複数個搭載して封止樹脂により一括封止し、ダイシングラインに沿って切断することで、個々の半導体装置
に分割する半導体装置の製造方法であって、同じ方向に並ぶダイシングラインの少なくとも1つのライン上の位置で、半導体装置の形成領域外で、かつ、前記封止樹脂と連結する位置に凹溝を形成した基板を準備し、該基板の一面に複数個の半導体素子を搭載し、前記複数個の半導体素子を封止樹脂により一括封止すると共に、前記凹溝内にも樹脂を充填し、前記ダイシングラインに沿ってレーザ光を照射することにより前記封止樹脂および前記凹溝内の樹脂に凹状の切込みを形成し、前記基板または前記基板および前記封止樹脂を前記ダイシングラインに沿ってレーザ光またはダイシングソーにより切断することにより個々の半導体装置に個片化することを特徴とする。
前記基板に形成する凹溝の幅をダイシングラインに沿って形成される前記凹状の切込みの幅と前記ダイシングラインに沿って照射する前記レーザ光の位置ずれの許容範囲の幅とを加えた幅で形成することにより、非常に簡単にダイシングラインの位置を確認することができる。
本発明による半導体装置用基板は、半導体素子を複数個搭載して、該半導体素子を搭載した一面を封止樹脂により封止し、ダイシングラインに沿って切断することで個々の半導体装置に分割する半導体装置の製造方法に用いられる基板であって、前記基板の半導体装置の形成領域外で、かつ前記封止樹脂を切断する前記ダイシングラインの少なくとも1つのライン上の位置で、前記封止樹脂と連結する位置に凹溝が形成されている。
本発明によれば、半導体素子を搭載する基板の表面に、同じ方向に並ぶ少なくとも1つのダイシングラインに沿って、半導体装置の形成領域外に凹溝が形成されているため、この基板の一面に半導体素子を搭載して封止樹脂で一括封止する際に、凹溝内にも樹脂が充填される。そのため、封止樹脂をレーザ光により切断する際に、凹溝内に充填された樹脂の部分にレーザ光が照射されているか否かを確認することにより、レーザ光の照射位置がダイシングラインに沿っているか否かを確認することができる。レーザ光の照射位置がその樹脂内に入っていない場合には、その樹脂内にレーザ光照射による加工がなされるように、照射位置を調整することにより、確実にダイシングラインに沿ってレーザ光を照射することができる。このようにレーザ光の照射位置を、従来より精度良く制御することができるため、レーザ光の照射によって封止樹脂の表面に形成するマーキング工程に引き続き、個片化のために封止樹脂の一部を除去することができる。
この場合、1つのダイシングラインで照射位置が合えば、他のダイシングラインは常に一定間隔にあるため、レーザ光源をその間隔だけずらして順次レーザ光を照射すことにより、同じ方向に並ぶダイシングラインに沿って、封止樹脂に全て切断用の加工を施すことができる。また、途中のダイシングラインの延長線上にも凹溝を形成しておくことにより、途中でのレーザ光源の位置ずれが生じた場合でも、その位置を確認することができる。さらに、同一方向に並ぶダイシングラインの両端部に凹溝を形成すれば、より精度良く照射位置を確認することができる。そのダイシングラインの方向と直交するダイシングラインの位置も、同様に確認して切込みを入れることができる。また、凹溝の幅をレーザ光照射の位置ずれの許容値を含めた幅で形成しておくことにより、レーザ光が凹溝内の樹脂に照射されているか否かを確認するだけでその位置ずれを確認することができる。
つぎに、図面を参照しながら本発明の半導体装置の製造方法およびその半導体装置の製造方法に用いるリードフレームなどの基板について説明する。図1に、基板1上に図示しない複数個の半導体素子を搭載して必要な接続を形成し、その複数個の半導体素子を一括で封止樹脂4により封止し、封止樹脂4にダイシングライン5aに沿って切込み5を形成した状態の平面説明図が示されている。
本発明による半導体装置用基板1は、図1(b)に図1(a)の部分拡大説明図が示されるように、四角形状の封止樹脂4の少なくとも直交する2辺において、基板1の半導体装置の形成領域外で、かつ、封止樹脂4を切断するダイシングライン5aの少なくとも1つのライン上に、封止樹脂4と連結するように凹溝3が形成されている。この凹溝3の幅Dは、ダイシングライン5aに沿った切込み5の幅Aと、ダイシングライン5aの位置ずれの許容範囲の幅2Bとを加えた幅に形成されている。
基板1としては、通常のICに用いられるリードフレームと同様の、たとえばQFN用に多数のリードが四方に形成された銅板などからなるリードフレームや、配線が表面に形成されたセラミック基板やガラスエポキシ樹脂基板などからなる実装基板などを用いることができるが、材料などには限定されない。
凹溝3は、ダイシングライン5a(切込み5のほぼ中心線)上で、しかも半導体装置を形成する領域外に、封止樹脂4と連結するように形成されている。図1に示される例では、四角形状の封止樹脂4のそれぞれの辺の両端部に凹溝3が形成されているが、たとえば同じ方向に並ぶダイシングライン5aの1本上に形成されていれば、ダイシングラインは等ピッチで平行であるため問題ないが、図1に示される例のように、同じダイシングライン5a上の封止樹脂4を挟んだ両端部に凹溝3が形成されていることにより、レーザ光の走査方向に傾きがある場合でも位置ずれを確認することができるため好ましい。また、各辺の両端部に形成されていることにより、基板1のどちら側からでも切込み5の形成をすることができるため作業上の利便性がある。さらに、たとえば途中のダイシングライン5a上にも形成しておくことにより、作業途中でのダイシングライン5aとレーザ光源の位置とのずれも確認をすることができる。しかし、同じ方向のダイシングライン5aのうちの少なくとも1つの一方に形成する必要はあるが、その他の形成の数には限定されない。
この凹溝3の幅は、後述するレーザ光の照射がこの領域になされているかを確認するためのもので、あまり狭いとレーザ光の照射領域との位置ずれの確認が難しくなるため、切込み5の幅より大きい方が好ましく、たとえば図1(b)に示されるように、切込み5の幅Aと、ダイシングライン5aの許容範囲2Bとの和D=A+2Bとなるように形成することが好ましい。このような幅に形成しておくことにより、切込み5がこの範囲に入っていれば常に位置合せされていることになるので、非常に簡単に位置ずれのチェックをすることができる。なお、この凹溝3を形成して、その凹溝3内に樹脂を充填する理由については、後述する。
つぎに、この基板1を用いて半導体装置を製造する方法について、説明をする。まず、前述のように、ダイシングライン5aに沿って同じ方向に並ぶダイシングラインの少なくとも1つのライン上に前述の凹溝3を形成した基板1を準備する。
つぎに、図示されていないが、基板1の一面に複数個の半導体素子を搭載すると共に、その半導体素子の各電極を基板1に設けられているリードあるいは配線に接続する。
その後、複数個の半導体素子を封止樹脂により一括封止する。この封止樹脂4は、たとえばトランスファモールド金型内に、基板1をセッティングして樹脂を流し込んで固化させることにより、複数の半導体素子を一括で封止することができる。この際、この封止樹脂4と連結するように基板1の表面の凹溝3が形成されているため、図1(c)に(b)のC−C線断面図が示されるように、この凹溝3内にも樹脂が流れ込んで充填される。
つぎに、各半導体装置にマーキングするレーザ光源を用いて、ダイシングライン5aに沿って封止樹脂4表面にレーザ光を照射することにより封止樹脂4に凹状の切込み5を形
成する。凹溝3内に充填された樹脂の部分にレーザ光を照射して、そのレーザ光の照射により形成される切込みが凹溝3内の樹脂内に形成されるか否かを確認する。レーザ光照射位置がダイシングライン5aと合っていないと、半導体装置の内部を切断することになるため、ダイシングライン5aの位置ずれの許容範囲内、すなわち、図1に示される例では、Dの範囲に切込みが入っていることを確認する。もし、この範囲に入っていない場合には、レーザ光の照射位置を調整して、Dの範囲に入るようにする。
その後、ダイシングライン5aに沿って封止樹脂4にレーザ光により切込み5を形成し、順次所定のピッチ(ダイシングライン5aのピッチ)移動しながら各ダイシングライン5aに沿って封止樹脂4に切込み5を入れる。この切込み5は、図2に部分的断面説明図が示されるように、封止樹脂4の底部を一部残す程度の深さに形成する。そして、四角形状の封止樹脂4の直交する辺側でも、同様に、レーザ光照射位置の確認を凹溝3内の樹脂で行い、順次切込み5を入れることにより、格子状の切込み5を封止樹脂4に形成する。その後、図2に示されるように、基板1の裏面からダイシングライン5aに沿ってレーザ光またはダイシングソーにより切断し、先に形成した切込み5に達する切断溝7を形成することにより、各半導体装置2を個片化する。その結果、個々の半導体装置2が得られる。
本発明によれば、半導体装置のマーキングと封止樹脂の切断とを同じレーザ光源を用いてマーキング工程と連続的に行うことができるため、作業工程を短縮することができる。また特に、ダイシングソーにより切断溝7を形成する際、切込み5が形成されているため、基板1を貼り付ける粘着テープにダイシングソーを接触させない構成とすることができ、粘着剤がダイシングソーへ付着するのを防止できる。
本発明による基板に封止樹脂を形成し、ダイシングラインに沿って切込みを形成した状態の平面説明図および一部断面説明図である。 図1の基板を固片化する際に、封止樹脂に形成される切込みと基板側に形成される切断溝との関係を示す一部断面説明図である。 従来のMAPタイプの基板と封止樹脂との部分を示す平面説明図である。
符号の説明
1 基板
2 半導体装置
3 凹溝
4 封止樹脂
5 切込み
5a ダイシングライン
7 切断溝

Claims (3)

  1. 基板の一面上に半導体素子を複数個搭載して封止樹脂により一括封止し、ダイシングラインに沿って切断することで、個々の半導体装置に分割する半導体装置の製造方法であって、
    同じ方向に並ぶダイシングラインの少なくとも1つのライン上の位置で、半導体装置の形成領域外で、かつ、前記封止樹脂と連結する位置に凹溝を形成した基板を準備し、
    該基板の一面に複数個の半導体素子を搭載し、
    前記複数個の半導体素子を封止樹脂により一括封止すると共に、前記凹溝内にも樹脂を充填し、
    前記ダイシングラインに沿ってレーザ光を照射することにより前記封止樹脂および前記凹溝内の樹脂に凹状の切込みを形成し、
    前記基板または前記基板および前記封止樹脂を前記ダイシングラインに沿ってレーザ光またはダイシングソーにより切断することにより個々の半導体装置に個片化する
    ことを特徴とする半導体装置の製造方法。
  2. 前記基板に形成する凹溝の幅をダイシングラインに沿って形成される前記凹状の切込みの幅と前記ダイシングラインに沿って照射する前記レーザ光の位置ずれの許容範囲の幅とを加えた幅で形成することを特徴とする請求項1記載の半導体装置の製造方法。
  3. 半導体素子を複数個搭載して、該半導体素子を搭載した一面を封止樹脂により封止し、ダイシングラインに沿って切断することで個々の半導体装置に分割する半導体装置の製造方法に用いられる基板であって、前記基板の半導体装置の形成領域外で、かつ前記封止樹脂を切断する前記ダイシングラインの少なくとも1つのライン上の位置で、前記封止樹脂と連結する位置に凹溝が形成されていることを特徴とする半導体装置用基板。
JP2007001208A 2007-01-09 2007-01-09 半導体装置の製造方法および半導体装置用基板 Pending JP2008171864A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007001208A JP2008171864A (ja) 2007-01-09 2007-01-09 半導体装置の製造方法および半導体装置用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007001208A JP2008171864A (ja) 2007-01-09 2007-01-09 半導体装置の製造方法および半導体装置用基板

Publications (1)

Publication Number Publication Date
JP2008171864A true JP2008171864A (ja) 2008-07-24

Family

ID=39699708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007001208A Pending JP2008171864A (ja) 2007-01-09 2007-01-09 半導体装置の製造方法および半導体装置用基板

Country Status (1)

Country Link
JP (1) JP2008171864A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129683A (ja) * 2009-12-17 2011-06-30 Asahi Engineering Kk 半導体装置の製造方法及び半導体製造装置
JP2013136073A (ja) * 2011-12-28 2013-07-11 Mitsuboshi Diamond Industrial Co Ltd 被加工物の分断方法および光学素子パターン付き基板の分断方法
CN111511675A (zh) * 2017-12-22 2020-08-07 赛峰集团 用于制造半导体器件和切割道的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277550A (ja) * 1999-03-25 2000-10-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002246530A (ja) * 2001-02-15 2002-08-30 Matsushita Electric Ind Co Ltd リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
JP2003133262A (ja) * 2001-10-26 2003-05-09 Matsushita Electric Ind Co Ltd 半導体パッケージの製造方法
JP2005311231A (ja) * 2004-04-26 2005-11-04 Toshiba Corp 半導体装置用セラミック基板及び該セラミック基板を用いた半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277550A (ja) * 1999-03-25 2000-10-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002246530A (ja) * 2001-02-15 2002-08-30 Matsushita Electric Ind Co Ltd リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
JP2003133262A (ja) * 2001-10-26 2003-05-09 Matsushita Electric Ind Co Ltd 半導体パッケージの製造方法
JP2005311231A (ja) * 2004-04-26 2005-11-04 Toshiba Corp 半導体装置用セラミック基板及び該セラミック基板を用いた半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129683A (ja) * 2009-12-17 2011-06-30 Asahi Engineering Kk 半導体装置の製造方法及び半導体製造装置
JP2013136073A (ja) * 2011-12-28 2013-07-11 Mitsuboshi Diamond Industrial Co Ltd 被加工物の分断方法および光学素子パターン付き基板の分断方法
CN111511675A (zh) * 2017-12-22 2020-08-07 赛峰集团 用于制造半导体器件和切割道的方法

Similar Documents

Publication Publication Date Title
TWI630687B (zh) 具有集成之加強件的封裝基板和裝置封裝
KR101784596B1 (ko) 절단 장치 및 절단 방법
US7371613B2 (en) Semiconductor device and method of manufacturing the same
US6744134B2 (en) Use of a reference fiducial on a semiconductor package to monitor and control a singulation method
US20180033647A1 (en) Sawn leadless package having wettable flank leads
US8877523B2 (en) Recovery method for poor yield at integrated circuit die panelization
CN1106036C (zh) 芯片型半导体装置的制造方法
WO2018216318A1 (ja) 半導体モジュールおよびその製造方法
KR20150106343A (ko) 칩 정렬 방법
TWI787736B (zh) 用以在半導體產品上形成鋸切痕之鋸切裝置及方法
JP2008171864A (ja) 半導体装置の製造方法および半導体装置用基板
JP2009216844A (ja) 縮小投影露光装置用レチクルおよびそれを用いた露光方法
JP2018046094A (ja) 半導体チップ、半導体装置、半導体ウェハ、及び半導体ウェハのダイシング方法
JP7147501B2 (ja) 半導体装置の製造方法
CN108431933B (zh) 电子零件及其制造方法和电子零件制造装置
JP6779283B2 (ja) オプトエレクトロニクス部品の製造方法
JP2019102599A (ja) 半導体装置の製造方法
JP5896752B2 (ja) 半導体パッケージ及びその製造方法
JP6800523B2 (ja) パッケージ基板の加工方法
JP7803707B2 (ja) デバイスパッケージの製造方法
US20140175613A1 (en) Chip Positioning in Multi-Chip Package
JP6625009B2 (ja) パッケージデバイスチップの製造方法
JP2002016172A (ja) パッケージ型半導体装置用回路原板及びパッケージ型半導体装置の製造方法
JP2006086200A (ja) 半導体ウェハのダイシング方法
US20240128199A1 (en) Substrate processing and packaging

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120713

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130319