JP2008171541A - 相変化メモリの駆動方法とシステム - Google Patents

Abstract

【課題】相変化メモリが過度に書き込まれる（over-writing）ことを避ける駆動方法および駆動システムを提供する。
【解決手段】相変化メモリへのアクセス回数（ＲＥＳＥＴ回数、ＳＥＴ回数、または読み取り回数を含む）を計数すし、アクセス回数が第１既定値より大きいときに、前記相変化メモリに対してＳＥＴとＲＥＳＥＴの動作を連続的に行うリフレッシュ動作を行う。これにより相変化メモリが過度に結晶化または非結晶化することを避ける。
【選択図】図２

Description

本発明は相変化メモリに関し、特に相変化メモリの駆動方法とシステムに関するものである。

ポータブルの電子製品の成長に伴い、不揮発性メモリの需要が日々増している傾向となっている。相変化メモリ（Phase Change Memory，ＰＣＭ）が高速度、低消費電力、高容量、信頼性、プロセス整合性、および低コスト等の競争力を有する特性を有することから、次世代のもっとも潜在力を有する不揮発性メモリ技術と見なされている。ＰＣＭメモリは主に、特定の電流パルスにおける、ある材料が快速で可逆的に相変化する効果を用いて、ある特性上で安定した材料を変化させ、メモリの効果を得ている以外に、その最終的な状態が外部から加えられるエネルギーによってなくなり、変わることがないため、不揮発性の特長を有している。現在採用されている相変化材料はカルコゲニドが主で、Ｇｅ₂Ｓｂ₂Ｔｅ₅合金がもっとも普遍的であり、このような材料は書き換え可能なコンパクトディスク（ＣＤ−ＲＷ）と書き換え可能なデジタルビデオディスク（ＤＶＤ−ＲＷ）の産業においても既に広く応用されている。

相変化メモリは主に、特定の電圧または電流パルスにおける、ある材料が快速で可逆的に相変化する効果を用いて、材料を電気的に変化させる以外に、その最終的な状態が外部から加えられるエネルギーによってなくなり、変わることがないため、不揮発性の特長を有している。これらの材料は、材料を結晶化するセット（ＳＥＴ）の操作の時に、相変化メモリが結晶する時に不完全結晶の現象を生じる可能性があり、材料の抵抗値を効果的に下げられず、比較的小さいセンサー限界（sensing margin）および比較的悪い均一性の分布を招くことになる。現在のほとんどの解決方法は、材料の結晶の時間を延すか、またはセット（ＳＥＴ）の操作前に先に大電流の短パルスを与えている。しかし、これらの方法は、相変化メモリの効率と速度等の特性を劣化させる。

相変化メモリ技術の発展に伴い、相変化メモリセルのサイズも縮小している傾向にある。サイズが縮小された時、動作電圧が低下する。相変化メモリセルの導線も細くなり、導線に流れる電流値が低くなり、大電流の高速な充電または放電に不利である。また、相変化材料が電流駆動であることから、リセット（ＲＥＳＥＴ）の操作を提供して、材料を非結晶化するのに必要な大電流の回路は、かなり電力を必要とする。仮に、相変化メモリが毎回セット（ＳＥＴ）前に短パルスの大電流も必要な場合、回路設計およびレイアウトがさらに複雑となる。

本発明の目的は、相変化メモリの駆動方法を提供することにある。

本発明のもう一つ目的は、相変化メモリの駆動システムを提供することにある。

請求項１の相変化メモリの駆動方法では、相変化メモリへのアクセス回数を計数するステップと、アクセス回数が第１既定値より大きいときに、相変化メモリに対してリフレッシュ動作を行うステップとを含む。

請求項２の相変化メモリの駆動方法では、アクセス回数は、相変化メモリのリセット回数、セット回数または読み取り回数を含む。
請求項３の相変化メモリの駆動方法では、セット回数が第２既定値より大きいときに、まず相変化メモリに対してリセット操作を行い、続いて相変化メモリに対してセット操作を行う。

請求項４の相変化メモリの駆動方法では、リセット操作は、相変化メモリに対してリセット電流を入力する。

請求項５の相変化メモリの駆動方法では、セット操作は、相変化メモリに対してセット電流を入力する。

請求項６の相変化メモリの駆動方法では、相変化メモリに対してリセット操作を行う前に、相変化メモリに予め保存されたデータをスペアメモリに伝送および保存する。

請求項７の相変化メモリの駆動方法では、相変化メモリがリフレッシュ動作を受けたときに、アクセス回数を０にセットする。

請求項８の相変化メモリの駆動方法では、リフレッシュ動作は、相変化メモリのデ−タをスペアメモリにコピーおよび保存するステップと、相変化メモリに対してリセット電流を入力するステップと、スペアメモリに保存された相変化メモリのデータをスペアメモリから相変化メモリにコピーおよび保存するステップとを含む。

請求項９の相変化メモリの駆動方法では、相変化メモリに対してセット電流を入力するステップをさらに含む。

請求項１０の相変化メモリの駆動方法では、複数のメモリブロックを有し、メモリブロックを選択するステップと、選択されたメモリブロックへのアクセス回数を計数するステップと、アクセス回数が第１既定値より大きいときに、選択されたメモリブロックを標記し、標記したメモリブロックに対して特定期間だけリフレッシュ動作を行うステップとを含む。

請求項１１の相変化メモリの駆動方法では、アクセス回数は、メモリブロックのリセット回数、セット回数または読み取り回数を含む。

請求項１２の相変化メモリの駆動方法では、セット回数が第２既定値より大きいときに、まず相変化メモリに対してリセット操作を行い、続いて相変化メモリに対してセット操作を行う。

請求項１３の相変化メモリの駆動方法では、標記したメモリブロックに対してリフレッシュ動作が行われる前に、まずメモリブロックに保存されたデータを別のメモリブロックに保存する。

請求項１４の相変化メモリの駆動方法では、標記したメモリブロックがリフレッシュ動作を受けた後、アクセス回数が０にセットされる。

請求項１５の相変化メモリの駆動方法では、標記したメモリブロックのデ−タをスペアメモリブロックにコピーおよび保存するステップと、相変化メモリに対してリセット電流を入力するステップと、スペアメモリブロックに保存されたデ−タをスペアメモリブロックからメモリブロックにコピーおよび保存するステップとをさらに含む。

請求項１６の相変化メモリの駆動方法では、標記したメモリブロックに対してセット電流を入力するステップをさらに含む。

請求項１７の相変化メモリの駆動方法では、特定期間は、標記したメモリブロックへのアクセスを禁止するアイドルモード中の期間である。

請求項１８の相変化メモリの駆動方法では、特定期間は、標記したメモリブロックにデータが書き込まれる前の期間である。

請求項１９の相変化メモリの駆動方法では、特定期間は、標記したメモリブロックを構成する電子機器の電力消費を低減させるスリープモードまたは電子機器の電源オフ状態から起動される期間である。

請求項２０の相変化メモリの駆動システムでは、相変化メモリと、スペアメモリと、相変化メモリへのアクセス回数を計数する計数手段と、アクセス回数が第１既定値より大きいときに、相変化メモリに対してリフレッシュ動作を行い、相変化メモリに予め保存されたデ−タをスペアメモリにコピーおよび保存し、相変化メモリに対してリセット電流を入力し、スペアメモリに保存されたデータをスペアメモリから相変化メモリにコピーおよび保存するメモリ制御手段とを備える。

請求項２１の相変化メモリの駆動システムでは、相変化メモリは、複数のメモリブロックを有する。

請求項２２の相変化メモリの駆動システムでは、スペアメモリは、メモリブロックの一部として構成される。

請求項２３の相変化メモリの駆動システムでは、メモリ制御手段は、相変化メモリが活性化されたときに、相変化メモリに対してリフレッシュ動作を行う。

請求項２４の相変化メモリの駆動システムでは、相変化メモリがリフレッシュ動作を受けた後で、アクセス回数が０にセットされる。

本発明の相変化メモリの駆動方法とシステムによれば、駆動方法を用いることで相変化メモリが連続的にリセットまたはセットされることで、過度に書き込まれる（over-writing）ことを避けることができ、相変化メモリの効率と速度等の特性の劣化を防ぐことができる。

本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。

相変化メモリの操作は、主に二つの大小の異なる電流パルスを相変化メモリに加え、相変化メモリがオームージュールの加熱効果により、局部領域を異なる温度のために変え、相変化材料の非晶質状態（amorphous state）と結晶質状態（crystalline state）の可逆的な相変化を引き起こし、且つこの両相が現す異なる抵抗値電流によってデータ保存の目的を達する。図１は、一般の相変化メモリに対して書き込みと読み取りを行った電流パルスの概略図である。

相変化メモリがＲＥＳＥＴ操作を行う時、主にパルス幅が比較的短く、且つパルスの高さが比較的高いリセット電流Ｉ_RESETを加える。このパルスを加えることによって、相変化メモリの局部領域の温度が相変化材料の融点（Ｔ_m）を上回り、融解する。この融解した領域が瞬間に温度を下げた時、再結晶を行う時間が不十分のため、凝固の過程で非晶質状態が形成される。この時、相変化材料は高い抵抗値を有する。また、相変化メモリがＳＥＴ操作を行う時、パルス幅が比較的広く、且つパルスの高さが比較的低いセット電流Ｉ_SETを用いている。このパルスを加えることによって、相変化メモリの局部領域の温度を相変化材料の結晶温度（Ｔ_x）と融点の間にするため、ＲＥＳＥＴ操作を行った後の非結晶化エリアが再結晶されることができる。

上述のように、相変化メモリのＲＥＳＥＴ操作とＳＥＴ操作は、即ち、フラッシュメモリのプログラム（program）と消去（erase）動作と類似している。最後に、相変化メモリを結晶質状態と非晶質状態との間の抵抗差で操作することで、メモリの効果を達する。相変化メモリのデータを読み取る時は、電流の大きさがＩ_SETより小さい読み取り電流Ｉ_Readを用いて、その抵抗値を判断し、そこに保存されたデータを得る。

図２は、本発明に基づいた相変化メモリの駆動方法の実施例のフローチャートである。相変化メモリがアクセス指令を受けた時（ステップＳ２１）、計数手段によって、前記相変化メモリがアクセス指令を受けた回数を計数する（ステップＳ２２）。本実施例では、前記計数手段は、ソフトウェアまたはハードウェアで実現でき、メモリ制御手段に内蔵されるものでも、外部の計数手段として構成されるものでもよい。本実施例では、相変化メモリは、複数のメモリブロックに分けることができ、且つ各メモリブロックは、全て計数手段に接続され、各メモリブロックへのアクセス回数が計数される。本実施例では、アクセス回数は、前記相変化メモリのリセット（ＲＥＳＥＴ）回数、セット（ＳＥＴ）回数、または読み取り回数を含む。本実施例に提供された駆動方法は単一のリセット回数、セット回数、または読み取り回数に対して制御することができ、または総合的に考慮して相変化メモリのリセット回数、セット回数、または読み取り回数を制御することができる。

計数手段が相変化メモリのアクセス回数の計数を完成した時、相変化メモリへのアクセス回数が第１既定値より大きいか否かを判断する（ステップＳ２３）。アクセス回数が第１既定値以下の場合、ステップＳ２４に移行し、前記相変化メモリへの通常のアクセスが行われる。一方、アクセス回数が第１既定値より大きい場合、ステップＳ２５に移行し、前記相変化メモリを標記し、標記した相変化メモリに対して特定期間だけリフレッシュ動作を行う。本発明では、特定期間は、標記したメモリブロックがアイドルモード中である期間や、標記したメモリブロックにデータが書き込まれる前の期間や、標記したメモリブロックがスリープモードまたはオフ状態から起動される期間を示す。また、アイドルモードとは、標記したメモリブロックへのアクセスを禁止するモードを意味し、スリープモードとは、標記したメモリブロックを構成する電子機器の電力消費を低減するモードを意味する。

上述の駆動方法を用いることで相変化メモリが連続的にリセット、またはセットされることで、過度に書き込まれる（over-writing）ことを避けることができる。本実施例では、仮に、前記計数手段が前記相変化メモリのメモリブロックに対して計数をした時、前記メモリブロックに対してリフレッシュ動作を行うだけで良く、且つ相変化メモリを標記する動作も、前記リフレッシュを必要とするメモリブロックだけを標記することができる。本実施例では、前記相変化メモリ（メモリブロック）にアクセスする前にリフレッシュ動作を行ってもよく、システムが前記相変化メモリ（メモリブロック）をアイドルモードと判断した時にリフレッシュ動作を行ってもよい。

また、前記相変化メモリが活性化（activated）されたときに、または、前記相変化メモリを用いた装置が起動されたときに、これらに先立って前記相変化メモリにリフレッシュ動作を行うことができる。また、相変化メモリ（メモリブロック）がリフレッシュ動作を受けたときに（または、リフレッシュ動作を受けた後で）、相変化メモリ（メモリブロック）へのアクセス回数が０にセットされるものでもよい。

図３は、本発明に基づいたリフレッシュ動作の実施例を示すフローチャートである。本実施例は、相変化メモリが過度に結晶化（ＳＥＴ）することを避けるためのリフレッシュ動作である。すなわち、前記相変化メモリがＳＥＴを受けた回数に対してリフレッシュ動作を行う。従来技術では、本実施例のフローチャートに基づいて、相変化メモリが過度に非結晶化（ＲＥＳＥＴ）することを回避するリフレッシュ動作のプロセスを容易に設計可能である。

本実施例では、計数手段によって、前記相変化メモリのＳＥＴ回数を計数し（ステップＳ３１）、計数手段が相変化メモリのＳＥＴ回数の計数を終えたときに、相変化メモリのＳＥＴ回数が第２既定値より大きいか否かを判断することができる（ステップＳ３２）。ＳＥＴ回数が第２既定値以下の場合、ステップＳ３３に移行し、前記相変化メモリに対するリフレッシュ動作は実行されない。一方、ＳＥＴ回数が第２既定値より大きい場合、ステップＳ３４に移行し、前記相変化メモリのデータがスペアメモリに一時的に保存される。

本実施例では、前記スペアメモリは、外部メモリでもよく、前記相変化メモリ内の一つ、または、複数の特定のメモリブロックでもよい。ステップＳ３５では、相変化メモリに対してリセット電流を入力することでＲＥＳＥＴ操作を行う。すなわち、パルスの幅が比較的短く、且つパルスの高さが比較的高いリセット電流を入力し、相変化メモリを非晶質状態（amorphous state）にする。続いて、ステップＳ３６では、相変化メモリに対してセット電流を入力することでＳＥＴ操作を行う。即ち、パルスの幅が比較的広く、且つパルスの高さが比較的低い設定電流を入力し、相変化メモリを結晶質状態（crystalline state）にする。

続いて、ステップＳ３７では、スペアメモリに一時的に保存されたデータを前記相変化メモリに保存する。本実施例では、ステップＳ３６を省略しても良い。すなわち、相変化メモリに対してＳＥＴ操作を行う必要がなく、スペアメモリ内に元々保存されているデータを前記相変化メモリに保存することができる。

図４は、本発明の相変化メモリの駆動システムの実施例の概略図である。相変化メモリ４１は、複数のメモリブロックを有し、各メモリブロックは、計数手段４３内の対応する計数ユニットに全て接続される。

メモリ制御手段４４は、計数手段４３の計数結果に基づいて、相変化メモリ４１に対してリフレッシュ動作を行うか否かを判断する。すなわち、計数手段４３は、相変化メモリ４１のアクセス回数が第１既定値より大きいと判断した場合、メモリ制御手段４４に制御信号を送る。

そして、メモリ制御手段４４は、制御信号に基づいて、相変化メモリ４１に対してリフレッシュ動作を行う。メモリ制御手段４４は、まず前記相変化メモリ４１内のデータを一時的にスペアメモリ４２に保存する。本実施例では、前記スペアメモリ４２は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）またはスタティックランダムアクセスメモリ（ＳＲＡＭ）のような外部メモリでもよく、前記相変化メモリ内の一つまたは複数の特定のメモリブロックでもよい。

続いて、メモリ制御手段４４は、相変化メモリ４１に対してリフレッシュ動作を行う。リフレッシュ動作は、次の三つのステップを含む。

ステップ１：メモリ制御手段４４が相変化メモリ４１に対してＲＥＳＥＴ、ＳＥＴ、または（ＲＥＳＥＴ＋ＳＥＴ）の操作を行い、相変化メモリを非晶質状態（amorphous state）と結晶質状態（crystalline state）の間に保持する。

ステップ２：メモリ制御手段４４が相変化メモリ４１に対してＳＥＴまたはＲＥＳＥＴの操作を再度行う。この時、メモリ制御手段４４が相変化メモリ４１に対して行う操作は、ステップ１の操作と異なる。すなわち、メモリ制御手段４４が相変化メモリ４１に対してＳＥＴとＲＥＳＥＴの動作を連続的に行うことで、相変化メモリ４１が過度に結晶化または非結晶化することを避ける。

ステップ３：メモリ制御手段４４がスペアメモリ４２内に元々保存されているデータを前記相変化メモリに保存し、リフレッシュ動作を完成する。

以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神および範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することは可能である。従って、本発明が保護を請求する範囲は、特許請求の範囲を基準とする。

一般の相変化メモリに対する書き込みと読み取り電流パルスの概略図である。 本発明に基づいた相変化メモリの駆動方法の実施例のフローチャートである。 本発明に基づいたリフレッシュ動作の実施例のフローチャートである。 本発明の相変化メモリの駆動システムの実施例の概略図である。

符号の説明

Ｉ_RESET リセット電流
Ｉ_SET 設定電流
Ｉ_read 読み取り電流
４１ 相変化メモリ
４２ スペアメモリ
４３ 計数手段
４４ メモリ制御手段

Claims (24)

1. 相変化メモリの駆動方法であって、
   前記相変化メモリへのアクセス回数を計数するステップと、
   前記アクセス回数が第１既定値より大きいときに、前記相変化メモリに対してリフレッシュ動作を行うステップとを含む相変化メモリの駆動方法。
2. 前記アクセス回数は、前記相変化メモリのリセット回数、セット回数または読み取り回数を含む請求項１記載の相変化メモリの駆動方法。
3. 前記セット回数が第２既定値より大きいときに、まず前記相変化メモリに対してリセット操作を行い、続いて前記相変化メモリに対してセット操作を行う請求項２記載の相変化メモリの駆動方法。
4. 前記リセット操作は、前記相変化メモリに対してリセット電流を入力する請求項３記載の相変化メモリの駆動方法。
5. 前記セット操作は、前記相変化メモリに対してセット電流を入力する請求項３記載の相変化メモリの駆動方法。
6. 前記相変化メモリに対して前記リセット操作を行う前に、前記相変化メモリに予め保存されたデータをスペアメモリに伝送および保存する請求項３記載の相変化メモリの駆動方法。
7. 前記相変化メモリが前記リフレッシュ動作を受けたときに、前記アクセス回数を０にセットする請求項１記載の相変化メモリの駆動方法。
8. 前記リフレッシュ動作は、
   前記相変化メモリのデ−タをスペアメモリにコピーおよび保存するステップと、
   前記相変化メモリに対してリセット電流を入力するステップと、
   前記スペアメモリに保存された相変化メモリのデ−タを前記スペアメモリから前記相変化メモリにコピーおよび保存するステップとを含む請求項１記載の相変化メモリの駆動方法。
9. 前記相変化メモリに対してセット電流を入力するステップをさらに含む請求項８記載の相変化メモリの駆動方法。
10. 複数のメモリブロックを有する相変化メモリの駆動方法であって、
    メモリブロックを選択するステップと、
    前記選択されたメモリブロックへのアクセス回数を計数するステップと、
    前記アクセス回数が第１既定値より大きいときに、前記選択されたメモリブロックを標記し、前記標記したメモリブロックに対して特定期間だけリフレッシュ動作を行うステップとを含む相変化メモリの駆動方法。
11. 前記アクセス回数は、前記メモリブロックのリセット回数、セット回数または読み取り回数を含む請求項１０記載の相変化メモリの駆動方法。
12. 前記セット回数が第２既定値より大きいときに、まず前記相変化メモリに対してリセット操作を行い、続いて前記相変化メモリに対してセット操作を行う請求項１１記載の相変化メモリの駆動方法。
13. 前記標記したメモリブロックに対してリフレッシュ動作が行われる前に、まず前記メモリブロックに保存されたデータを別のメモリブロックに保存する請求項１２記載の相変化メモリの駆動方法。
14. 前記標記したメモリブロックが前記リフレッシュ動作を受けた後、前記アクセス回数が０にセットされる請求項１０記載の相変化メモリの駆動方法。
15. 前記標記したメモリブロックのデ−タをスペアメモリブロックにコピーおよび保存するステップと、
    前記相変化メモリに対してリセット電流を入力するステップと、
    前記スペアメモリブロックに保存されたデ−タを前記スペアメモリブロックから前記メモリブロックにコピーおよび保存するステップとをさらに含む請求項１０記載の相変化メモリの駆動方法。
16. 前記標記したメモリブロックに対してセット電流を入力するステップをさらに含む請求項１５記載の相変化メモリの駆動方法。
17. 前記特定期間は、前記標記したメモリブロックへのアクセスを禁止するアイドルモード中の期間である請求項１０記載の相変化メモリの駆動方法。
18. 前記特定期間は、前記標記したメモリブロックにデータが書き込まれる前の期間である請求項１０記載の相変化メモリの駆動方法。
19. 前記特定期間は、前記標記したメモリブロックを構成する電子機器の電力消費を低減するスリープモードまたは前記電子機器の電源オフ状態から起動される期間である請求項１０記載の相変化メモリの駆動方法。
20. 相変化メモリと、
    スペアメモリと、
    前記相変化メモリへのアクセス回数を計数する計数手段と、
    前記アクセス回数が第１既定値より大きいときに、前記相変化メモリに対してリフレッシュ動作を行い、前記相変化メモリに予め保存されたデ−タを前記スペアメモリにコピーおよび保存し、前記相変化メモリに対してリセット電流を入力し、前記スペアメモリに保存されたデ−タを前記スペアメモリから前記相変化メモリにコピーおよび保存する前記メモリ制御手段とを備えることを特徴とする相変化メモリの駆動システム。
21. 前記相変化メモリは、複数のメモリブロックを有する請求項２０記載の相変化メモリの駆動システム。
22. 前記スペアメモリは、前記メモリブロックの一部として構成される請求項２１記載の相変化メモリの駆動システム。
23. 前記メモリ制御手段は、
    前記相変化メモリが活性化されたときに、前記相変化メモリに対して前記リフレッシュ動作を行う請求項２０記載の相変化メモリの駆動システム。
24. 前記相変化メモリが前記リフレッシュ動作を受けた後で、前記アクセス回数が０にセットされる請求項２０記載の相変化メモリの駆動システム。

Images