JP2008166374A - 絶縁膜形成方法 - Google Patents
絶縁膜形成方法 Download PDFInfo
- Publication number
- JP2008166374A JP2008166374A JP2006352065A JP2006352065A JP2008166374A JP 2008166374 A JP2008166374 A JP 2008166374A JP 2006352065 A JP2006352065 A JP 2006352065A JP 2006352065 A JP2006352065 A JP 2006352065A JP 2008166374 A JP2008166374 A JP 2008166374A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- dielectric constant
- low dielectric
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10P14/6682—
-
- H10P14/6506—
-
- H10P14/6529—
-
- H10P14/6532—
-
- H10P14/6538—
-
- H10P14/6548—
-
- H10P95/00—
-
- H10W20/071—
-
- H10W20/096—
-
- H10W20/47—
-
- H10P14/6336—
-
- H10P14/662—
-
- H10P14/69215—
-
- H10P14/6922—
-
- H10W20/074—
-
- H10W20/081—
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 膜強度の強化と、膜中の水分或いはOH基の脱離とを効率的に実行可能な絶縁膜の形成方法を提供する。
【解決手段】 所定の原料ガス雰囲気下で第2低誘電率絶縁膜8を所望膜厚より薄い膜厚分成膜し、その後、大気暴露することなく、第2低誘電率絶縁膜8の成膜工程と同一基板温度、同一圧力下でO2ガス処理を施し、第2低誘電率絶縁膜8中の残存未反応原料の脱離処理、終端化処理、或いは膜中に吸着形成されたOH基の脱離処理を行う。その後、第2キャップ絶縁膜11を成膜する。以下、第2低誘電率絶縁膜と第2キャップ絶縁膜との膜厚合計が所望膜厚になるまで、第2低誘電率絶縁膜成膜工程、残存未反応原料脱離工程、及び第2キャップ絶縁膜成膜工程を複数回繰り返して行う。
【選択図】 図4
【解決手段】 所定の原料ガス雰囲気下で第2低誘電率絶縁膜8を所望膜厚より薄い膜厚分成膜し、その後、大気暴露することなく、第2低誘電率絶縁膜8の成膜工程と同一基板温度、同一圧力下でO2ガス処理を施し、第2低誘電率絶縁膜8中の残存未反応原料の脱離処理、終端化処理、或いは膜中に吸着形成されたOH基の脱離処理を行う。その後、第2キャップ絶縁膜11を成膜する。以下、第2低誘電率絶縁膜と第2キャップ絶縁膜との膜厚合計が所望膜厚になるまで、第2低誘電率絶縁膜成膜工程、残存未反応原料脱離工程、及び第2キャップ絶縁膜成膜工程を複数回繰り返して行う。
【選択図】 図4
Description
本発明は、絶縁膜特性を改善するための絶縁膜形成方法に関するものである。
近年、素子の微細化・高速化に伴い、配線間の間隔が短縮化されてきている。配線間の間隔が短縮化されると、配線の間隔に反比例する配線間容量Cの大きさは増大する。配線間容量Cが増大すると、配線におけるRC信号遅延が増大するという問題があるため、誘電率εを低下させることで配線間容量Cを低下させるべく(配線間容量Cは誘電率εに比例する)、層間絶縁膜に低誘電体材料(low−k材料)が採用されている。更に、誘電率を低下させるべく、層間絶縁膜を多孔質にする方法や(例えば特許文献1、特許文献2参照)が従来より用いられている。
しかしながら、このような低誘電率材料で形成される層間絶縁膜(低誘電率絶縁膜)は、フッ素ドープの酸化膜で絶縁膜を形成する場合に比べヤング率で規定される機械的強度が15%以下程度にまで低下するという問題がある。このため、その界面、特にチップのコーナー部から当該層間絶縁膜が剥離しやすいという問題があった。これは、低誘電率絶縁膜の密度が低いことによる密着強度の弱さや、ダイシング時にチップにダメージが与えられることに起因する。このようなアセンブリ時やその後の実装時、或いは製品使用時に発生する層間絶縁膜剥がれはLSI故障の原因となる。
このような低誘電率絶縁膜の品質を改善する方法として、成膜後に紫外光の照射、或いはプラズマ処理を行うことで膜中の架橋を強化することで絶縁膜を強化する方法が開示されている(例えば特許文献3、特許文献4参照)。
上記特許文献3、特許文献4に記載の方法によれば、絶縁膜形成過程において絶縁膜内に残存する残存未反応原料の脱離、絶縁膜内に存在する未結合手(ダングリングボンド)の終端化、或いは当該ダングリングボンドに吸着されたOH基の脱離の内の少なくとも何れかの処理が行われて膜中の架橋結合が強化されるため、絶縁膜の強化と膜内の脱水処理とを併せて行うことができる。
しかしながら、上記特許文献3或いは特許文献4に記載の方法は、絶縁膜の成膜後に紫外光照射処理或いはプラズマ処理が行われる構成であるため、絶縁膜表面から膜内部に進むに従い脱離の能力が低下し、当該箇所においては反応原料、Si−C或いはSi−H等のダングリングボンドが存在することで膜強度を十分高めることができず、又、この残存未反応原料や未結合手が膜内のOH基と結合して水分を含むことで特性の劣化を招く恐れがある。
本発明は、上記の問題点に鑑み、膜強度の強化と、膜中の水分・OH基の脱離とが効率的に実行可能な絶縁膜の形成方法を提供することを目的とする。
上記目的を達成するための本発明に係る絶縁膜形成方法は、基板上に絶縁膜を形成する工程において、第1絶縁膜を所望膜厚より薄い膜厚分成膜する第1工程と、前記第1工程終了後に、大気暴露することなく、前記第1絶縁膜中の残存未反応原料の脱離処理、前記第1絶縁膜の未結合手の終端化処理、又は前記第1絶縁膜中に吸着したOH基の脱離処理の内の少なくとも一処理を誘起させる第2工程と、を有し、前記第1絶縁膜が前記所望膜厚分堆積されるまで前記第1工程及び前記第2工程を複数回繰り返し行うことを第1の特徴とする。
本発明に係る絶縁膜形成方法の上記第1の特徴によれば、第1絶縁膜の堆積に係る第1工程と、第1絶縁膜中に形成される残存未反応原料の脱離処理等が大気暴露されることなく実行されることで、大気中の水分が残存未反応原料に吸着する恐れがない。又、第1工程と第2工程とを複数回繰り返し実行することで、所望膜厚堆積後の第1絶縁膜表面近傍だけでなく、成膜された第1絶縁膜の深さ方向の全領域に亘って脱離処理或いは終端化処理が施されるため、表面近傍だけでなく深い位置においても膜の強化と脱水処理が行われ、膜品質を高めることができる。特に、前記第1絶縁膜が低誘電率の絶縁膜である場合には、本発明に係る絶縁膜形成方法を用いて成膜することで膜品質が高められるため、前記第1絶縁膜が層間絶縁膜として利用されているLSIにおいて、アセンブリ時や、その後の実装時或いは製品使用時に層間絶縁膜が剥離するという問題を改善することができる。
従って、上記第1の特徴に基づく絶縁膜形成方法を用いて成膜された低誘電率絶縁膜を下層配線と上層配線との間に形成される層間絶縁膜とすることにより、信号遅延の抑制と層間絶縁膜の品質の上昇とを両立した集積度の高いLSIを製造することが可能となる。
又、本発明に係る絶縁膜形成方法は、上記第1の特徴に加えて、前記第2工程が、熱処理、紫外光照射処理、又はプラズマ処理の少なくとも一処理を施す工程であることを第2の特徴とする。
本発明に係る上記第2の特徴によれば、第2工程によって、前記第1絶縁膜中の残存未反応原料の脱離処理、前記第1絶縁膜の未結合手の終端化処理、又は前記第1絶縁膜中に吸着したOH基の脱離処理の内の少なくとも一処理が誘起され、これによって第1絶縁膜の強化と膜内の脱水とが行われることで品質の高い絶縁膜を形成することができる。
又、本発明に係る絶縁膜形成方法は、上記第1又は第2の特徴に加えて、前記第2工程が、NH3、N2、He、O2、H2、Ar、又は前記第1工程で利用される原料ガスの何れかのガス雰囲気下で行われる工程であることを第3の特徴とする。
又、本発明に係る絶縁膜形成方法は、上記第1〜第3の何れか一の特徴に加えて、前記第2工程が、前記第1工程と同一温度又は同一圧力下で行われる工程であることを第4の特徴とする。
本発明に係る絶縁膜形成方法の上記第4の特徴によれば、第1工程に引き続き同一の条件で脱離処理或いは終端化処理が実行されるため、処理能力を低下させることなく高効率な処理の実現が可能となる。
又、本発明に係る絶縁膜形成方法は、上記第1〜第4の何れか一の特徴に加えて、前記第1工程と同一反応室内で行われる工程であることを第5の特徴とする。
第1工程と第2工程とが同一の反応室内で実行されない場合、第1工程終了後に処理対象となる半導体基板を移動させる必要があり、かかる移動中に雰囲気ガスにOH基、或いは水分が含まれている場合には、これらが残存未反応原料或いはダングリングボンドに吸着される可能性がある。しかしながら、本発明に係る絶縁膜形成方法の上記第3の特徴によれば、第1工程と第2工程との間で処理対象となる半導体基板の移動を伴わないので、絶縁膜内に水分或いはOH基が吸着することを更に防止することができる。更に、第2工程を行うための専用装置を準備する必要がないため、製造コストを低廉化することができる。
又、本発明に係る絶縁膜形成方法は、上記第1〜第5の何れか一の特徴に加えて、前記第2工程終了後に、第2絶縁膜を成膜する第3工程を有し、前記第1絶縁膜及び前記第2絶縁膜の総膜厚が前記所望膜厚分堆積されるまで前記第1工程、前記第2工程、及び前記第3工程を大気暴露することなく複数回繰り返し行うことを第6の特徴とする。
本発明に係る絶縁膜形成方法の上記第6の特徴によれば、第1絶縁膜と第1絶縁膜との間に堆積される第2絶縁膜によって、第2工程で脱離された残存未反応原料又はOH基の再吸着が防止されるため、第1絶縁膜内にOH基が吸着されることを防止する効果を更に高めることができる。
又、本発明に係る絶縁膜形成方法は、上記第6の特徴に加えて、前記第3工程で成膜される前記第2絶縁膜の膜厚が、直前の前記第1工程で成膜される前記第1絶縁膜の膜厚よりも薄いことを第7の特徴とする。
又、本発明に係る絶縁膜形成方法は、上記第6又は第7の特徴に加えて、前記第2工程が、NH3、N2、He、O2、H2、Ar、前記第1工程で利用される原料ガス、又は前記第3工程で利用される原料ガスの何れかのガス雰囲気下で行われる工程であることを第8の特徴とする。
本発明の構成によれば、膜強度が強化され、且つ、膜中の水分・OH基が効率的に脱離された絶縁膜を形成することが可能となる。
以下において、本発明に係る絶縁膜形成方法(以下、適宜「本発明方法」と記載)の実施形態について図面を参照して説明する。尚、以下では、本発明方法の利用態様の一例として、本発明方法を用いて絶縁膜を形成する工程を含む配線工程を例に挙げて説明する。
図1〜図3は本発明方法を用いて絶縁膜を形成する工程を含む多重配線構造体の各工程に係る概略断面構造図であり(紙面の都合上3図面に分けて図示している)、図4は本発明方法に基づく工程に係るフローチャートである。以下の文中の各ステップは、図4に示されるフローチャート内の各ステップを表すものとする。又、図1〜図3に示される各概略断面構造図は模式的に図示されたものであり、実際の構造の寸法の縮尺と図面の縮尺とは必ずしも一致するものではない。尚、図4におけるフローチャートは、本発明方法と直接的に関係のある層間絶縁膜形成工程についてのみ記載している。
まず、図1(a)に示されるように、半導体基板上に絶縁膜(例えばSiO2膜)を堆積し、下地絶縁膜1を形成する。次に、第1バリア絶縁膜2、第1低誘電率絶縁膜3、第1キャップ絶縁膜4を順次成膜する。例えば、比誘電率が3.5程度のSiC膜を例えばプラズマCVD(Chemical Vapor Deposition:化学気相成長)法により膜厚25nm程度堆積することで第1バリア絶縁膜2を形成し、比誘電率が2.5程度のSiOC膜をプラズマCVD法により膜厚200〜300nm程度堆積することで第1低誘電率絶縁膜3を形成し、比誘電率が4.2程度のSiO2膜をプラズマCVD法により膜厚20〜100nm程度堆積することで第1キャップ絶縁膜4を形成するものとすることができる。
次に、図1(b)に示されるように、後に下層配線となる形状にパターニングされた第1レジストマスク21をマスクとして第1キャップ絶縁膜4及び第1低誘電率絶縁膜3をエッチングすることでトレンチ10を形成する。このとき、第1バリア絶縁膜2はエッチングせず残存させる(エッチングストッパー膜として機能する)。その後、第1レジストマスク21を除去した後、残渣物を除去するために洗浄処理を施す。
次に、図1(c)に示されるように、第1キャップ絶縁膜4をハードマスクとして第1バリア絶縁膜2をエッチング除去し、下地絶縁膜1の上面を露出させる。
次に、図1(d)に示されるように、例えばTa/TaNで構成される第1バリアメタル膜5をスパッタリング法によって全面に膜厚5nm〜10nm程度成膜した後、第1配線材料膜6を全面に成膜する。第1配線材料膜6としては、例えばCu膜を膜厚500nm程度堆積させるものとすることができる。このとき、スパッタリング法によるシードCu膜堆積後、電界メッキ法によってCu膜を堆積してトレンチ10内を完全にCu膜で充填する構成とすることができる。
次に、図1(e)に示されるように、第1キャップ絶縁膜4上に堆積された第1配線材料膜6及び第1バリアメタル膜5を例えばCMP法(Chemical Mechanical Polishing:化学的機械研磨法)により研磨除去し、その表面を平坦化する。これによって、トレンチ10内に下層配線が形成される(ステップ#1)。
次に、図1(f)に示されるように、第1キャップ絶縁膜4、第1バリアメタル膜5、及び第1配線材料膜6を含む全面を被覆するように、第2バリア絶縁膜7を成膜し(ステップ#2)、更にその上層に第2低誘電率絶縁膜8を成膜する(ステップ#3)。ここで、第2バリア絶縁膜7は、第1バリア絶縁膜2と同一の材料を同一の膜厚(25nm)程度堆積して形成されるものとして構わない。又、第2低誘電率絶縁膜8は、第1低誘電率絶縁膜3と同一の材料(SiOC膜)で構成されるものとして良く、この場合例えば基板温度400℃、周波数13.56MHzのRF電圧印加、圧力1Torrの条件下で、モノメチルシラン(SiH3CH3)等の有機シランとN2O又はO2を原料ガスとするプラズマCVD法で形成されるものとすることができる。尚、このとき成膜する第2低誘電率絶縁膜8の膜厚は、第1配線材料膜6と、後工程において第1配線材料膜6の上層部に形成する第2配線材料膜との間に形成すべき層間絶縁膜の膜厚(以下、適宜「所望膜厚」と記載)より少ない膜厚であるものとし、例えば前記所望膜厚の1/3程度とすることができる。この所望膜厚は例えば300nm〜400nm程度とすることができる。
次に、ステップ#3に係る成膜工程と同一基板温度、同一圧力下で、O2ガス処理を施す(ステップ#4)。このガス処理により、ステップ#3において成膜された第2低誘電率絶縁膜8内に残存する未反応原料、Si−C、Si−H等の未結合手(ダングリングボンド)、或いはダングリングボンドに吸着されたOH基の脱離の内の少なくとも何れかが誘起され、図1(g)に示されるように安定的な低誘電率絶縁膜9が形成される(以下では単に「第2低誘電率絶縁膜9」と記載する)。
次に、図1(h)に示されるように、ステップ#3及びステップ#4における処理と同一基板温度、同一圧力下で、第2キャップ絶縁膜11を成膜する(ステップ#5)。このとき、例えばトリメチルシラン(SiH(CH3)3)を原料ガスとしてプラズマCVD法により膜厚10nm程度堆積することで第2キャップ絶縁膜11を形成するものとすることができる。
次に、図2(a)に示されるように、ステップ#3で第2低誘電率絶縁膜8を成膜したのと同様に第2低誘電率絶縁膜12を成膜する。このときに堆積する膜厚は、ステップ#3で堆積された第2低誘電率絶縁膜8の膜厚と略同程度として構わない。その後、図2(b)に示されるように、ステップ#4と同様にO2ガス処理を施して第2低誘電率絶縁膜12の残存未反応原料の脱離、ダングリングボンドの終端化、或いはダングリングボンドに吸着されたOH基の脱離の内の少なくとも何れかを誘起させた後、図2(c)に示されるように、ステップ#5と同様の方法により、略同程度の膜厚の第2キャップ絶縁膜14を成膜する。以下、同様にステップ#3〜ステップ#5に係る各工程をこの順に繰り返すことで(図2(d)、(e)、(f)参照)、残存未反応原料の脱離処理が行われた第2低誘電率絶縁膜(9、13、16)と第2キャップ絶縁膜(11、14、17)とが交互に積層された絶縁膜層が形成される。尚、このステップ#3〜ステップ#5に係る各工程は、第2低誘電率絶縁膜と第2キャップ絶縁膜とで構成される絶縁膜層の合計膜厚が前記所望膜厚になるまで(ステップ#6でNo)、大気暴露されることなく同一反応室内において繰り返し行われるものとして良い。このとき、既に堆積された前記合計膜厚が所望膜厚に近い場合には、その後に堆積する第2低誘電率絶縁膜或いは第2キャップ絶縁膜の膜厚を適宜調整して合計膜厚を所望膜厚程度にするものとして良い。
第2低誘電率絶縁膜と第2キャップ絶縁膜の合計膜厚が所望膜厚に達すると(ステップ#6でYes)、上層配線の形成工程へ移行する(ステップ#7)。即ち、まず図3(a)に示されるように、後に配線間電極となる形状にパターニングされた第2レジストマスク22をマスクとして第2低誘電率絶縁膜(9、13、16)及び第2キャップ絶縁膜(11、14、17)をエッチングすることで第1配線材料膜6の上部位置にビアホール20を形成する。このとき、第2バリア絶縁膜7はエッチングせず残存させる(エッチングストッパー膜として機能する)。その後、第2レジストマスク22を除去した後、残渣物を除去するために洗浄処理を施す。
次に、図3(b)に示されるように、第2キャップ絶縁膜17をハードマスクとして第2バリア絶縁膜7をエッチング除去し、第1配線材料膜6の上面を露出させる。
次に、図3(c)に示されるように、第1バリアメタル膜5と同様に例えばTa/TaNで構成される第2バリアメタル膜18をスパッタリング法によって全面に膜厚5nm〜10nm程度成膜した後、第2配線材料膜19を全面に成膜する。第2配線材料膜19としては、第1配線材料膜6と同様に例えばCu膜を膜厚500nm程度堆積させるものとすることができ、かかる成膜工程によってビアホール20が第2配線材料膜19で充填される。その後、図3(d)に示されるように第2キャップ絶縁膜17上に堆積された第2配線材料膜19及び第2バリアメタル膜18を例えばCMP法により研磨除去し、その表面を平坦化する。これによって、ビアホール20内に配線間電極が形成される。
以下、更に上層に配線層を形成する場合には、上述したステップ#2〜ステップ#6の各工程、並びに上部配線形成工程(上述の第2配線材料膜19形成工程)を繰り返すものとすれば良い。
上述した本発明方法によれば、絶縁膜の成膜工程と、残存未反応原料の脱離、ダングリングボンドの終端化、或いはダングリングボンドに吸着形成されたOH基の脱離処理の内の少なくとも何れかの処理(以下、「残存未反応原料の脱離処理等」と総称する)とが同一装置内において大気暴露されることなく実行されるため、大気中の水分或いはOH基が残存未反応原料或いはダングリングボンドに吸着する恐れがない。又、所望膜厚の絶縁膜を堆積した後に残存未反応原料の脱離処理等を実行する場合には、膜表面近傍の領域においては当該処理の効果が示されるものの、絶縁膜の深さ方向に進むにつれ脱離或いは終端化能力が低下し、この結果、残存未反応原料、ダングリングボンド、或いはダングリングボンドに吸着形成されたOH基が未だ膜内に残存する場合がある。この場合、絶縁膜内部に残存する未反応原料或いはダングリングボンドの存在によって絶縁膜の機械的強度が十分に確保できない可能性があり、更には、ダングリングボンドに吸着形成されたOH基、或いは後のプロセス過程に残存未反応原料又はダングリングボンドに吸着されるOH基の存在によって絶縁膜内に水分を含有させ、この水分がデバイス特性の劣化を誘発する可能性がある。しかしながら、本発明方法のように、上層配線となる第2配線材料膜19と下層配線となる第1配線材料膜6との間に形成される低誘電率絶縁膜は、複数回に分けて残存未反応原料の脱離処理が施された状態で成膜されている(9、13、16)ため、成膜された絶縁膜の深さ方向の全領域に亘って残存未反応原料の脱離処理等が施された状態である。従って、下層配線形成位置に近い位置に形成される低誘電率絶縁膜内においても未反応原料或いはダングリングボンドを十分脱離或いは終端化させることができるため、絶縁膜の強化と膜内の脱水処理とを十分に行うことができる。これによって、従来の方法よりも更に絶縁膜の品質を向上させることができる。
又、本発明方法によれば、第2低誘電率絶縁膜と第2低誘電率絶縁膜との間に第2キャップ絶縁膜を成膜する(ステップ#5)ことで、脱離された未反応原料或いはOH基の再吸着を防止する効果を有するため、絶縁膜の強化と膜内の脱水処理とを更に高めることができる。
[別実施形態]
以下、別実施形態について説明する。
以下、別実施形態について説明する。
〈1〉 上述の実施形態では、ステップ#4で、成膜された第2低誘電率絶縁膜に対しO2ガスで処理を行うことで残存未反応原料の脱離、ダングリングボンドの終端化、或いはダングリングボンドに吸着形成されたOH基の脱離処理の内の少なくとも何れかの処理(以下、「残存未反応原料の脱離処理等」と略記する)を誘起させる構成としたが、H2ガス雰囲気下でプラズマ処理を行うことで残存未反応原料の脱離処理等を誘起させる構成としても構わない。この場合、第2低誘電率絶縁膜に形成されるダングリングボンドは水素により終端化されることとなる。又、NH3、N2、He、Ar等のガス雰囲気下、或いは第2低誘電率絶縁膜の成膜工程に用いられるガス雰囲気下で同様の処理を行うことで残存未反応原料の脱離処理等を誘起させる構成としても良い。
又、上述の実施形態では、ステップ#4においてプラズマ処理が行われるものとしたが、上記のガス雰囲気下で熱処理或いは紫外光の照射処理を行うことで残存未反応原料の脱離処理等を誘起させるものとしても構わない。例えば熱処理を行う場合、基板温度を350℃〜650℃として30秒〜60秒間程度熱処理を行うものとすれば良い。又、紫外光の照射処理を行う場合、現時点ではCVD法による絶縁膜堆積処理と紫外光の照射処理とを同一の装置(チャンバー)内で実施可能な処理装置が存在しないが、かかる装置が存在する状況下においては、波長100〜400nmで照射パワーを10〜100mW/cm2程度(CVD装置から一旦取り出した後に紫外光照射装置によって紫外光を照射して離脱処理を行う場合と同等の条件)として紫外光の照射を行うものとすれば良い。このような条件下で熱処理或いは紫外光照射処理を行うことで、第2低誘電率絶縁膜の残存未反応原料の脱離或いは終端化処理が行われる。
〈2〉 上述の実施形態で用いた各絶縁膜並びに各配線材料膜の材料は一例であって、これらに限定されるものではない。例えば、第1低誘電率絶縁膜及び第2低誘電率絶縁膜として、SiOF、SiOCF、SiCF、SiCO、SiCH、SiCOH、或いは多孔性を有するSiO2を利用するものとしても構わない。この場合、各絶縁膜形成に応じた原料ガス(例えば、Si(CH3)4、Si(OC2H5)4、(CH3)3SiNHSi(CH3)3、−[Si(CH3)2O]4−、CFx等)を利用するものとする。
更に、上述の実施形態では、層間絶縁膜として低誘電率絶縁膜を利用する場合について説明を行ったが、上述した絶縁膜形成時に残存未反応原料の脱離処理等を誘起させる処理を行う本発明に係る絶縁膜形成方法は、低誘電率絶縁膜の形成に限定されるものではなく、一般的な層間絶縁膜であるシリコン酸化膜を成膜する場合や、シリコン酸化膜よりも誘電率の高いいわゆる高誘電率絶縁膜(high−k膜)を成膜する場合にも利用可能である。例えば、ステップ#3において基板温度400℃,周波数13.56MHzのRF電圧印加、圧力1Torrの条件下でテトラエトキシシラン(Si(OC2H5)4)を原料ガスとするプラズマCVD法によってSiO2を所望膜厚の1/3程度成膜するものとしても良い。
〈3〉 上述の実施形態では、ステップ#4における残存未反応原料の脱離処理等の誘起実行後、第2キャップ絶縁膜を成膜するものとしたが、第2キャップ絶縁膜を成膜することなく、引き続き第2低誘電率絶縁膜を成膜するものとしても構わない。即ち、この場合、第2低誘電率絶縁膜が所望膜厚に達するまで、第2低誘電率絶縁膜の成膜工程(ステップ#3)と残存未反応原料の脱離処理工程(ステップ#4)とが繰り返し実行されることとなる。この場合においても、第2低誘電率絶縁膜は複数回に分けて残存未反応原料の脱離処理が施された状態で成膜されているため、成膜された絶縁膜の深さ方向の全領域に亘って残存未反応原料の脱離処理等が施された状態であり、絶縁膜の強化及び膜内の脱水処理を深さ方向に亘って行うことができる。但し、ステップ#4終了後にステップ#5を実行する方法による場合には、上述したように、脱離された未反応原料或いはOH基の再吸着を防止する効果が得られるため、第2低誘電率絶縁膜の上記の効果を更に高める効果が期待できる。
〈4〉 上述の実施形態では、下層配線となる第1配線材料膜6を堆積する前に形成される第1低誘電率絶縁膜3に対しては残存未反応原料の脱離処理を行わない構成としたが、第2低誘電率絶縁膜8等に対して施した処理と同様の処理を第1低誘電率絶縁膜3に対しても行う構成として構わない。即ち、第1低誘電率絶縁膜3を所望膜厚より少ない膜厚で堆積後、O2ガス処理等を施して残存未反応原料の脱離処理等を行い、その後第1キャップ絶縁膜4を堆積するという一連の処理を第1低誘電率絶縁膜3及び第1キャップ絶縁膜4の合計膜厚が所望膜厚に達するまで複数回繰り返した後、トレンチ10を形成する工程を行うものとすることができる。
〈5〉 上述の実施形態では、下層配線と上層配線との間に挟まれる絶縁膜を形成する場合について説明を行ったが、かかる場合に限られず、絶縁膜の強化或いは膜内の脱水処理を行う必要のある他の絶縁膜形成工程においても利用可能である。
1: 下地絶縁膜
2: 第1バリア絶縁膜
3: 第1低誘電率絶縁膜
4: 第1キャップ絶縁膜
5: 第1バリアメタル膜
6: 第1配線材料膜
7: 第2バリア絶縁膜
8: 第2低誘電率絶縁膜
9: 第2低誘電率絶縁膜(脱離処理後)
10: トレンチ
11: 第2キャップ絶縁膜
12: 第2低誘電率絶縁膜
13: 第2低誘電率絶縁膜(脱離処理後)
14: 第2キャップ絶縁膜
15: 第2低誘電率絶縁膜
16: 第2低誘電率絶縁膜(脱離処理後)
17: 第2キャップ絶縁膜
18: 第2バリアメタル膜
19: 第2配線材料膜
20: ビアホール
21: 第1レジストマスク
22: 第2レジストマスク
2: 第1バリア絶縁膜
3: 第1低誘電率絶縁膜
4: 第1キャップ絶縁膜
5: 第1バリアメタル膜
6: 第1配線材料膜
7: 第2バリア絶縁膜
8: 第2低誘電率絶縁膜
9: 第2低誘電率絶縁膜(脱離処理後)
10: トレンチ
11: 第2キャップ絶縁膜
12: 第2低誘電率絶縁膜
13: 第2低誘電率絶縁膜(脱離処理後)
14: 第2キャップ絶縁膜
15: 第2低誘電率絶縁膜
16: 第2低誘電率絶縁膜(脱離処理後)
17: 第2キャップ絶縁膜
18: 第2バリアメタル膜
19: 第2配線材料膜
20: ビアホール
21: 第1レジストマスク
22: 第2レジストマスク
Claims (8)
- 基板上に絶縁膜を形成する工程において、
第1絶縁膜を所望膜厚より薄い膜厚分成膜する第1工程と、
前記第1工程終了後に、大気暴露することなく、前記第1絶縁膜中の残存未反応原料の脱離処理、前記第1絶縁膜の未結合手の終端化処理、又は前記第1絶縁膜中に吸着したOH基の脱離処理の内の少なくとも一処理を誘起させる第2工程と、を有し、
前記第1絶縁膜が前記所望膜厚分堆積されるまで前記第1工程及び前記第2工程を複数回繰り返し行うことを特徴とする絶縁膜形成方法。 - 前記第2工程が、熱処理、紫外光照射処理、又はプラズマ処理の少なくとも一処理を施す工程であることを特徴とする請求項1に記載の絶縁膜形成方法。
- 前記第2工程が、NH3、N2、He、O2、H2、Ar、又は前記第1工程で利用される原料ガスの何れかのガス雰囲気下で行われる工程であることを特徴とする請求項1又は請求項2に記載の絶縁膜形成方法。
- 前記第2工程が、前記第1工程と同一温度又は同一圧力下で行われる工程であることを特徴とする請求項1〜請求項3の何れか1項に記載の絶縁膜形成方法。
- 前記第2工程が、前記第1工程と同一反応室内で行われる工程であることを特徴とする請求項1〜請求項4の何れか1項に記載の絶縁膜形成方法。
- 前記第2工程終了後に、第2絶縁膜を成膜する第3工程を有し、
前記第1絶縁膜及び前記第2絶縁膜の総膜厚が前記所望膜厚分堆積されるまで前記第1工程、前記第2工程、及び前記第3工程を大気暴露することなく複数回繰り返し行うことを特徴とする請求項1〜請求項5の何れか1項に記載の絶縁膜形成方法。 - 前記第3工程で成膜される前記第2絶縁膜の膜厚が、直前の前記第1工程で成膜される前記第1絶縁膜の膜厚よりも薄いことを特徴とする請求項6に記載の絶縁膜形成方法。
- 前記第2工程が、NH3、N2、He、O2、H2、Ar、前記第1工程で利用される原料ガス、又は前記第3工程で利用される原料ガスの何れかのガス雰囲気下で行われる工程であることを特徴とする請求項6又は請求項7に記載の絶縁膜形成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006352065A JP2008166374A (ja) | 2006-12-27 | 2006-12-27 | 絶縁膜形成方法 |
| US12/003,464 US20080160782A1 (en) | 2006-12-27 | 2007-12-26 | Method for forming insulating film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006352065A JP2008166374A (ja) | 2006-12-27 | 2006-12-27 | 絶縁膜形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008166374A true JP2008166374A (ja) | 2008-07-17 |
Family
ID=39584631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006352065A Pending JP2008166374A (ja) | 2006-12-27 | 2006-12-27 | 絶縁膜形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080160782A1 (ja) |
| JP (1) | JP2008166374A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010127657A (ja) * | 2008-11-25 | 2010-06-10 | Panasonic Electric Works Co Ltd | 赤外線センサおよびその製造方法 |
| JP2014500608A (ja) * | 2010-10-14 | 2014-01-09 | ユ−ジーン テクノロジー カンパニー.リミテッド | 3次元構造のメモリ素子を製造する方法及び装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104347478B (zh) * | 2013-07-24 | 2017-05-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| US9768061B1 (en) * | 2016-05-31 | 2017-09-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Low-k dielectric interconnect systems |
| SG11202112689WA (en) * | 2019-06-08 | 2021-12-30 | Applied Materials Inc | Low-k dielectric with self-forming barrier layer |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0519079B1 (en) * | 1991-01-08 | 1999-03-03 | Fujitsu Limited | Process for forming silicon oxide film |
| US7354852B2 (en) * | 2004-12-09 | 2008-04-08 | Asm Japan K.K. | Method of forming interconnection in semiconductor device |
-
2006
- 2006-12-27 JP JP2006352065A patent/JP2008166374A/ja active Pending
-
2007
- 2007-12-26 US US12/003,464 patent/US20080160782A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010127657A (ja) * | 2008-11-25 | 2010-06-10 | Panasonic Electric Works Co Ltd | 赤外線センサおよびその製造方法 |
| JP2014500608A (ja) * | 2010-10-14 | 2014-01-09 | ユ−ジーン テクノロジー カンパニー.リミテッド | 3次元構造のメモリ素子を製造する方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080160782A1 (en) | 2008-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7732927B2 (en) | Semiconductor device having a interlayer insulation film with low dielectric constant and high mechanical strength | |
| JP4288251B2 (ja) | 半導体相互接続構造体を形成する方法 | |
| US7838414B2 (en) | Method for manufacturing semiconductor device utilizing low dielectric layer filling gaps between metal lines | |
| JP3974023B2 (ja) | 半導体装置の製造方法 | |
| US8889544B2 (en) | Dielectric protection layer as a chemical-mechanical polishing stop layer | |
| CN1210799C (zh) | 半导体器件及其制造方法 | |
| JP2008529296A (ja) | 半導体デバイスの製造方法 | |
| WO2007032563A1 (ja) | 配線構造並びに半導体装置及びその製造方法 | |
| US9698095B2 (en) | Interconnect structure | |
| CN1402344A (zh) | 具有多个布线层的半导体器件及其制造方法 | |
| US7314828B2 (en) | Repairing method for low-k dielectric materials | |
| US9236294B2 (en) | Method for forming semiconductor device structure | |
| TWI229918B (en) | Method of forming an inter-metal dielectric layer in an interconnect structure | |
| JP2008166374A (ja) | 絶縁膜形成方法 | |
| CN1728375A (zh) | 半导体装置及其制造方法 | |
| JP4567587B2 (ja) | 半導体装置の製造方法 | |
| JP2011049217A (ja) | 半導体装置及びその製造方法 | |
| CN103779267B (zh) | 一种半导体结构的形成方法 | |
| CN104465506B (zh) | 铜互连中空气隙的形成方法 | |
| US20100093174A1 (en) | Method of manufacturing low-k dielectric film, and formation of air-gap using the low-k dielectric film | |
| CN101295672A (zh) | 复合覆盖层及其制作方法 | |
| CN102157441A (zh) | 复合覆盖层的制作方法 | |
| KR101013483B1 (ko) | 반도체 장치의 제조 방법 | |
| CN1682367A (zh) | 半导体装置的制造方法 | |
| JP2007019486A (ja) | スピンオンガラス組成物、その製造方法、及びそれを用いた多孔性シリコン酸化膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090707 |