CN1402344A

CN1402344A - 具有多个布线层的半导体器件及其制造方法

Info

Publication number: CN1402344A
Application number: CN02147027A
Authority: CN
Inventors: 下冈义明; 柴田英毅; 宮岛秀史; 冨冈和广
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2001-06-12
Filing date: 2002-06-12
Publication date: 2003-03-12
Anticipated expiration: 2022-06-12
Also published as: US20070093052A1; US20020187625A1; US20090275194A1; US7745326B2; TW550642B; US20090280642A1; US7589014B2; US7855141B2; KR20020095120A; KR100481905B1; CN1278415C

Abstract

具有多个布线层的半导体器件具备：第一绝缘膜；形成于该第一绝缘膜上的第一布线层；形成于上述第一布线层上的第二布线层；和设置在第一绝缘膜和所述第一布线层的上面，第二布线层中相邻布线之间和所述第二布线层中布线下侧与所述第一绝缘层和所述第一布线层之间的低相对介电常数的第二绝缘膜。所述半导体器件的制造方法具备：形成第一层间绝缘膜；在所述第一层间绝缘膜中形成多个布线沟；通过将金属膜埋入所述布线沟中来形成多个布线；去除所述布线间的所述第一层间绝缘膜来形成埋入沟；在所述埋入沟中埋入由低介电常数材料构成的第二层间绝缘膜。

Description

具有多个布线层的半导体器件及其制造方法

技术领域

本发明涉及一种在多层布线结构的层间绝缘膜中使用相对介电常数低的绝缘膜、特别是多孔膜的半导体器件及其制造方法。

背景技术

作为对大规模集成电路的(LSI：Large Scale Integrated circuit)动作速度产生影响的原因主要有晶体管本身动作的延迟和布线中传播的信号的传播延迟(RC延迟)这两个原因。近年来，由于半导体加工技术的进步，布线和元件细微化并高集成化，RC延迟也变得比晶体管本身的延迟显著。因此，作为该RC延迟的对策，进行了电阻率低的布线材料和相对介电常数低的绝缘膜(下面称为“低介电常数绝缘膜”)的开发。

作为布线材料，最近采用了电阻率比以前使用的铝(Al)合金约低35％的铜(Cu)。由于在蚀刻Cu时需要较高的蒸气压，所以在氯化气体的蒸气压低的RIE(Reactive Ion Etching：反应性离子蚀刻)法中，加工变困难，因此，为了形成布线而使用金属镶嵌法。

另一方面，作为低介电常数绝缘膜，开发出了将甲基硅氧烷等具有2.5-2.8的相对介电常数的有机涂布型绝缘膜适用于多层布线加工的技术。另外，还进行了在绝缘膜中具有多个纳米单位空位的多孔绝缘膜的开发。在该多孔绝缘膜中，通过调整空位的数量，可降低绝缘膜的密度，形成相对介电常数小于2.5的多孔绝缘膜，作为多层布线结构的半导体器件的层间绝缘膜，通过使用这种多孔绝缘膜，可谋求防止布线中的RC延迟。

但是，在形成多层布线结构的加工中，在将上述相对介电常数低的有机涂布型绝缘膜用作层间绝缘膜的情况下，由于在剥离抗蚀剂时使用O2气的灰化处理，存在绝缘膜恶化、且提高绝缘膜的吸湿性的危险。另外，因为低相对介电常数绝缘膜的机械强度低，所以在蚀刻加工等时存在产生裂纹的危害。

另外，在将多孔绝缘膜用作层间绝缘膜的情况下，除了上述危害外，由于形成于多孔绝缘膜内的空位中含浸有蚀刻气体或药液等，所以相对介电常数可能增加，并且之后的热处理放出气体或药液成分后还会产生裂纹或膜剥离。

另一方面，在包含层间绝缘膜的布线层的结构中，虽然考虑了布线层的宽度和相邻布线层之间的间隔宽度等各种图案，但布线层本身的宽度变窄，同时平面方向上设置的层间绝缘膜的宽度一般也有变窄的倾向。这就是所谓的布线结构细微化，作为随之而来的问题，布线层间的寄生电容增加，引起RC延迟。

因此，提出改变布线间距离相对大的宽度宽的层间绝缘膜和布线间距离相对小的宽度窄的层间绝缘膜的相对介电常数，降低宽度窄的布线层间的寄生电容，防止信号传播速度下降并防止布线层间的串扰的各种技术。例如，在特许第2910713号公报中，公开了在布线间隔宽的区域中形成强度高耐湿性好的层间绝缘膜，在布线间隔窄的区域中形成相对介电常数低的绝缘膜的技术。另外，在特开2000-49228号中，公开了通过低介电常数的介电体来形成具有宽度宽的第一金属间区域240和宽度窄的第二金属间区域的双金属镶嵌结构中的第二金属间区域的技术。

发明内容

但是，任一技术中都未公开任何关于多层化布线层的不同阶层中绝缘膜的结构。在后者的现有技术中，没有涉及所谓多层化布线层的概念本身，在前者的现有技术中，尽管在图1、图5、图7等中公开了多层化的布线层，但仅公开了同一水平宽度宽的第一层间绝缘膜4和宽度窄的低介电常数绝缘膜5的制造方法，而未公开任何关于例如不同阶层的下层布线3和上层布线10各自对应的布线层间的关系、例如在同一现有实例的图1中下层的第一层间绝缘膜4和与之对应的上层第4层间绝缘膜11的形成方法及相对介电常数的关系。

根据本发明第一方面的具有多个布线层的半导体器件是一种具有多个布线层的半导体器件，其特征在于，具备：最初形成层状的第一绝缘膜；形成于该第一绝缘膜上的包含多个布线的第一布线层；形成于上述第一布线层上面或上方的包含多个布线的第二布线层；和设置在形成为平面的所述第一绝缘膜和所述第一布线层的上面，形成于所述第二布线层中相邻布线与布线之间和所述第二布线层中布线下侧与所述第一绝缘层和所述第一布线层之间，至少所述第一布线层的布线与所述第二布线层的布线之间的部分具有比所述第一绝缘膜低的相对介电常数的第二绝缘膜。

另外，根据本发明第二方面的具有多个布线层的半导体器件的制造方法，其特征在于，具备：形成第一层间绝缘膜；在所述第一层间绝缘膜中形成多个布线沟；通过将金属膜埋入所述布线沟中来形成多个布线；将所述多个布线用作掩模，通过在蚀刻所述第一层间绝缘膜的同时去除所述布线间的所述第一层间绝缘膜来形成埋入沟；在所述埋入沟中埋入具有低介电常数的绝缘材料。

另外，根据本发明第三方面的具有多个布线层的半导体器件的制造方法，其特征在于，具备：形成第一层间绝缘膜；在所述第一层间绝缘膜中形成多个布线沟；通过将金属膜埋入所述布线沟中来形成多个布线；将所述多个布线用作掩模，通过在蚀刻所述第一层间绝缘膜的同时去除所述布线间的所述第一层间绝缘膜来形成埋入沟；通过在所述埋入沟中埋入由硅氧烷键作为主框架的树脂、将C-C键作为主框架的树脂、将C＝C键作为主框架的树脂构成的组中选择的至少一种绝缘材料，形成第二层间绝缘膜，将所述第二层间绝缘膜变换为多孔绝缘膜。

另外，根据本发明第四方面的具有多个布线层的半导体器件的制造方法，其特征在于，具备：形成第一层间绝缘膜；脱水聚合处理所述第一层间绝缘膜；在脱水聚合处理后的所述第一层间绝缘膜中形成布线沟；通过将金属膜埋入所述布线沟中来形成布线；在形成所述布线后，溶剂挥发处理脱水聚合处理后的所述第一层间绝缘膜。

附图说明

附图中：

图1(a)(b)(c)是表示本发明实施例1的具有多个布线层的半导体器件制造方法中制造工序前半部分的剖面图；

图2(d)(e)是表示本发明实施例1的具有多个布线层的半导体器件制造方法中后续图1(c)的制造工序后半部分的剖面图；

图3(a)(b)(c)是表示本发明实施例2的具有多个布线层的半导体器件制造方法中制造工序前半部分的剖面图；

图4(d)(e)(f)是表示本发明实施例2的具有多个布线层的半导体器件制造方法中后续图3(c)的制造工序后半部分的剖面图；

图5(a)(b)(c)是表示本发明实施例3的具有多个布线层的半导体器件制造方法中制造工序前半部分的剖面图；

图6(d)(e)(f)是表示本发明实施例3的具有多个布线层的半导体器件制造方法中后续图5(c)的制造工序后半部分的剖面图；

图7(a)(b)(c)是表示本发明实施例4的具有多个布线层的半导体器件制造方法中制造工序前半部分的剖面图；

图8(d)(e)(f)是表示本发明实施例4的具有多个布线层的半导体器件制造方法中后续图7(c)的制造工序后半部分的剖面图；

图9(a)(b)(c)是表示本发明实施例5的具有多个布线层的半导体器件制造方法中制造工序前半部分的剖面图；

图10(d)(e)(f)是表示本发明实施例5的具有多个布线层的半导体器件制造方法中后续图9(c)的制造工序后半部分的剖面图；

图11(a)(b)(c)是表示本发明实施例6的具有多个布线层的半导体器件制造方法中制造工序前半部分的剖面图；

图12(d)(e)(f)是表示本发明实施例6的具有多个布线层的半导体器件制造方法中后续图11(c)的制造工序后半部分的剖面图；

图13(a)(b)(c)是表示本发明实施例7的具有多个布线层的半导体器件制造方法中制造工序前半部分的剖面图；

图14(d)(e)(f)是表示本发明实施例7的具有多个布线层的半导体器件制造方法中后续图13(c)的制造工序后半部分的剖面图；

图15(a)(b)(c)是表示本发明实施例8的具有多个布线层的半导体器件制造方法中制造工序前半部分的剖面图；

图16(d)(e)(f)是表示本发明实施例8的具有多个布线层的半导体器件制造方法中后续图15(c)的制造工序后半部分的剖面图；

图17(a)(b)(c)是表示本发明实施例9的具有多个布线层的半导体器件制造方法中制造工序前半部分的剖面图；

图18(d)(e)(f)是表示本发明实施例9的具有多个布线层的半导体器件制造方法中后续图17(c)的制造工序后半部分的剖面图；

图19是表示本发明实施例10的具有多个布线层的半导体器件结构的剖面图；

图20是表示本发明实施例11的具有多个布线层的半导体器件结构的剖面图；

图21是表示本发明实施例12的具有多个布线层的半导体器件结构的剖面图；

图22是表示本发明实施例13的具有多个布线层的半导体器件结构的剖面图；

图23是表示本发明实施例14的具有多个布线层的半导体器件结构的剖面图；

图24是表示本发明实施例15的具有多个布线层的半导体器件结构的剖面图；

图25是表示本发明实施例16的具有多个布线层的半导体器件结构的剖面图；

图26是表示本发明实施例17的具有多个布线层的半导体器件结构的剖面图；和

图27是表示本发明实施例18的具有多个布线层的半导体器件结构的剖面图。

具体实施方式

下面，参照附图来详细说明根据本发明的具有多个布线层的半导体器件及其制造方法的实施例。

实施例1

首先，参照图1(a)(b)(c)来说明根据实施例1的半导体器件的制造方法。

首先，如图1(a)所示，在半导体衬底1上形成作为绝缘分离层的绝缘膜2，并在所述绝缘膜2上通过例如TEOS膜等形成第一层间绝缘膜3。接着，为了形成第一布线层6(包含第一Cu布线5和势垒金属膜4)，在所述第一层间绝缘膜3中形成布线沟。之后，为了防止Cu扩散和氧化，在所述布线沟的表面，通过溅射法或化学汽相法(下面简称CVD-化学汽相淀积)淀积TaN膜，形成势垒金属膜4。另外，在露出所述第一层间绝缘膜3之前，通过化学机械研磨(下面简称CMP-化学机械抛光)研磨、去除淀积在所述布线沟以外部分上的不要的Cu层和TaN膜，平坦化Cu层5后，形成第一布线层6。

下面，如图1(b)所示，在所述第一层间绝缘膜3上形成第二层间绝缘膜7。该第二层间绝缘膜7为了形成多孔金属硅氧烷、多孔二氧化硅、多孔氢倍半硅氧烷(下面简称为HSQ)、多孔聚亚芳基醚(下面简称为PAE)或多孔聚亚芳基(下面简称为PA)等多孔绝缘膜，而由作为以硅氧烷键为主框架的绝缘膜的多孔绝缘膜的前驱体构成。除上述结构以外，所述第二层间绝缘膜也可以是将多孔绝缘膜的前驱体构成的C-C键或C＝C键作为主框架的树脂。

下面，如图1(c)所示，在300度的温度下烧结所述第二层间绝缘膜7，进行脱水聚合处理。通常，溶剂约从200度时开始挥发，另外，脱水聚合反应在300-450度下进行。在实施例1中，因为在溶剂挥发前必须进行脱水聚合反应，所以必须在例如300度左右的低温下进行脱水聚合反应。因此，通过在NH3气氛下烧结或边照射例如电子束(EB照射)边烧结，降低脱水聚合的反应温度。此时，在低温下烘干的原因在于仅停止于交联反应而在第二层间绝缘膜7的一部分中产生交联反应的程度上，不形成空位。如后述，在400度以上的高温下形成空位。形成空位的时期必须是在处理的途中不必担心对空位产生坏影响。

因为仅进行脱水聚合处理的所述第二层间绝缘膜7a仅通过部分交联或不变为多孔状，所以不必考虑蚀刻气体或药液浸入膜中的空位中。另外，虽然多孔绝缘膜的前驱体的机械强度低，但通过脱水聚合在分子间生成硅氧烷键等来提高绝缘膜的强度。因此，通过对机械强度提高的第二层间绝缘膜7a进行反应性离子蚀刻(下面简称为RIE)等处理，可容易地进行抑制损坏的加工。

下面，如图2(d)所示，使用平版印刷或RIE技术来加工脱水聚合处理后的第二层间绝缘膜7a，同时形成第一连接孔和第二布线沟。另外，在包含所述第一连接孔和第二布线沟的第二层间绝缘膜7a的表面部分中淀积TaN膜，之后淀积Cu膜，通过CMP法，研磨、去除不要的Cu层和TaN膜，直到露出第二层间绝缘膜7a。结果，形成由第二布线9a和第一栓塞9b构成的第二布线层10。

下面，如图2(e)所示，在约400度下对脱水聚合处理后的第二层间绝缘膜7a进行溶剂挥发，开始在绝缘膜中产生空位，结果，形成多孔绝缘膜7b。

根据实施例1，因为对形成空位前的第二层间绝缘膜7a进行RIE等加工处理，所以不产生所谓蚀刻气体或药液浸入空位中的缺点。

实施例2

下面参照图3(a)(b)(c)和图4(d)(e)(f)来说明本发明实施例2的半导体器件的制造方法。因为形成第一布线层6之前的加工与根据实施例1的制造工序的图1(a)相同，所以省略图示。

如图3(a)所示，在所述第一层间绝缘膜3上淀积第二层间绝缘膜11。该第二层间绝缘膜11通过CVD法淀积四乙氧基硅烷(下面简称为TEOS)膜、未掺杂硅酸盐玻璃(下面简称为NSG)膜、掺氟硅酸玻璃(下面简称为FSG)膜等绝缘膜、或在第一层间绝缘膜3上涂布HSQ、聚合金属硅氧烷、甲基倍半硅氧烷(下面简称为MSQ)等绝缘膜来形成。

下面，如图3(b)所示，使用平版印刷或RIE技术来加工第二层间绝缘膜11，同时形成第一连接孔和第二布线沟。另外，在包含所述第一连接孔和第二布线沟的第二层间绝缘膜11的表面部分中淀积TaN膜，之后淀积Cu膜，通过CMP法，去除不要的Cu层和TaN膜，直到露出第二层间绝缘膜11。结果，形成由第二布线9a和第一栓塞9b构成的第二布线层10。第二层间绝缘膜11是TEOS膜。

下面，如图3(c)所示，将所述第二布线9a用作掩模，通过RIE法来去除第二层间绝缘膜11。在该工序中，在露出第一层间绝缘膜3之前不去除第二层间绝缘膜11。这是为了保护第一层间绝缘膜3。另外，在RIE工序中，为了防止用作掩模的第二布线9a损坏，也可在所述第二布线9a上形成SiN等绝缘膜后，去除第二层间绝缘膜11。

下面，如图4(d)所示，在所述第二层间绝缘膜11和第二布线9a上淀积第三层间绝缘膜12。因为该第三层间绝缘膜12形成多孔金属硅氧烷、多孔二氧化硅、多孔HSQ、多孔PAE或多孔PA等多孔绝缘膜，所以由作为以硅氧烷键为主框架的绝缘膜的所述多孔绝缘膜的前驱体构成。第三层间绝缘膜12中，作为其材料，也可以是多孔绝缘膜的前驱体构成的以C-C或C＝C键为主框架的树脂。

下面，如图4(e)所示，通过在300-450度以上的温度下进行热处理来促进脱水聚合反应和溶剂挥发，由前驱体构成的所述第三层间绝缘膜12来形成具有无数个空位的多孔绝缘膜12a。

下面，如图4(f)所示，通过CMP法研磨、去除后平坦化由所述第三层间绝缘膜12构成的多孔绝缘膜12，直到露出第二布线层10。

该平坦化第三层间绝缘膜的工序可以对热处理前的第三层间绝缘膜12进行，也可以在形成热处理后的多孔绝缘膜12a后进行。即，在图4(d)的淀积工序后，在进行由多孔绝缘膜的前驱体构成的第三层间绝缘膜12的淀积后马上平坦化该第三层间绝缘膜12，对平坦化后的层间绝缘膜12进行脱水聚合和溶剂挥发处理，形成多孔绝缘膜12a来实施。

在这种实施例2的变形例中，因为在形成第二布线层10后形成多孔绝缘膜，不必对多孔绝缘膜进行平版印刷或RIE等加工，所以不会对多孔绝缘膜产生损坏或坏影响。

考虑多孔绝缘膜等低介电常数绝缘膜通过由于机械强度不足而在粘接等安装工序时沿纵向(在水平面中基本垂直的方向)施加的力而产生裂纹等缺点。在实施例2中，因为在第二布线9a的下侧形成低介电常数的机械强度较高的第二绝缘膜11，所以层间绝缘膜的相对机械强度提高，可避免裂纹等上述缺点。

实施例3

下面参照图5(a)(b)(c)和图6(d)(e)(f)来说明本发明实施例3的半导体器件的制造方法。

首先，如图5(a)所示，在半导体衬底1上形成由绝缘分离层构成的绝缘膜2，并在该绝缘层2上形成第一层间绝缘膜3。接着，为了形成包含第一Cu布线5和势垒金属膜4的第一布线层6，在所述第一层间绝缘膜3中形成布线沟，之后，为了防止Cu扩散和氧化，从在所述布线沟的表面部分中连续淀积TaN膜和Cu层开始，通过CMP法等研磨、去除不要的Cu层和TaN膜，直到露出所述第一层间绝缘膜3。并在所述第一层间绝缘膜3上形成作为势垒膜的势垒绝缘膜13。该势垒绝缘膜13不仅承担防止第一Cu布线扩散和氧化的功能，还承担保护第一层间绝缘膜不受上层层间绝缘膜加工时的影响的功能。

下面，如图5(b)所示，在所述势垒绝缘膜3上淀积第二层间绝缘膜11。与实施例2相同，该第二层间绝缘膜11通过CVD法淀积TEOS膜等或涂布HSQ来形成。

下面，使用平版印刷或RIE技术来加工第二层间绝缘膜11和势垒绝缘膜13，同时形成第一连接孔和第二布线沟。另外，在包含所述第一连接孔和第二布线沟的第二层间绝缘膜11的表面部分中连续淀积TaN膜和Cu膜，通过CMP法等研磨、去除不要的Cu层和TaN膜，直到露出第二层间绝缘膜11。结果，形成由第二布线9a和第一栓塞9b构成的第二布线层10。

下面，如图5(c)所示，将所述第二布线9a用作掩模，通过RIE法来去除第二层间绝缘膜11，直到露出势垒绝缘膜13。这里，与实施例2一样，为了保护第二布线9a，也可在所述第二布线9a上形成SiN等绝缘膜后，去除第二层间绝缘膜11。

下面，如图6(d)所示，在所述势垒绝缘膜13和第二布线9a上淀积第三层间绝缘膜12。与实施例2相同，由多孔金属硅氧烷等多孔绝缘膜的前驱体来构成该第三层间绝缘膜12。

下面，如图6(e)所示，与实施例2相同，通过在300-450以上的温度下促进脱水聚合反应和溶剂挥发，将作为前驱体的所述第三层间绝缘膜12变为具有无数个空位的多孔绝缘膜12a。

下面，如图6(f)所示，通过CMP法研磨、去除后平坦化作为所述第三层间绝缘膜的多孔绝缘膜12a，直到露出第二布线层10。

平坦化作为该第三层间绝缘膜的多孔绝缘膜12a的工序也可以在变为多孔绝缘膜12a之前进行。即，通过图6(d)的工序，在淀积由多孔绝缘膜的前驱体构成的第三层间绝缘膜12后马上平坦化处理该第三层间绝缘膜12，对平坦化后的层间绝缘膜12进行脱水聚合和溶剂挥发等处理，形成多孔绝缘膜12a来实施。

在实施例3中，与实施例2一样，因为在形成第二布线层10后形成多孔绝缘膜，不必对多孔绝缘膜进行平版印刷或RIE等加工，所以不会对多孔绝缘膜产生损坏。

实施例4

下面参照图7(a)(b)(c)和图8(d)(e)(f)来说明本发明实施例4的半导体器件的制造方法。因为形成第一布线层6之前的加工与用图1(a)说明的根据实施例1的制造工序相同，所以省略重复说明。

首先，如图7(a)所示，在所述第一层间绝缘膜3上形成第二层间绝缘膜14的第二层间绝缘膜14与实施例2和3相同，通过CVD法或涂布HSQ来形成TEOS膜。

下面，如图7(b)所示，使用平版印刷或RIE技术来加工第二层间绝缘膜14、势垒膜15和第三层间绝缘膜16，形成第一连接孔和第二布线沟。另外，在所述第一连接孔和第二布线沟中连续淀积TaN膜和Cu层后，通过CMP法，研磨、去除多余的TaN膜和Cu膜，形成由第二布线9a和第一栓塞9b构成的第二布线层10。

下面，如图7(c)所示，通过RIE法来去除所述第三层间绝缘膜16，直到露出势垒膜15。这里，与实施例1和2相同，在所述第二布线层10上形成SiN等绝缘膜后，通过CMP法等去除第三层间绝缘膜，可保护第二布线层10。

下面，如图8(d)所示，在露出的所述势垒膜15和第二布线层10上淀积多孔金属聚合硅氧烷等由多孔绝缘膜的前驱体构成的第四层间绝缘膜17。

下面，如图8(e)所示，在300-450度的温度下进行脱水聚合反应的促进和溶剂挥发，由前驱体构成的所述第四层间绝缘膜17变为具有无数个空位的多孔绝缘膜17a。

下面，如图8(f)所示，通过CMP法研磨、去除作为所述第四层间绝缘膜的多孔绝缘膜17a，平坦化表面，直到露出第二布线层9a。

该平坦化作为第四层间绝缘膜的多孔绝缘膜17a的表面的工序也可以在通过热处理形成为多孔绝缘膜17a之前进行。即，在图8(d)的工序中，在淀积由多孔绝缘膜的前驱体构成的第四层间绝缘膜17后马上平坦化该第四层间绝缘膜17，对平坦化后的层间绝缘膜17进行脱水聚合和溶剂挥发处理，形成多孔绝缘膜17a来实施。

在实施例4中，与实施例1和2相同，因为在形成第二布线层10后形成多孔绝缘膜，不必对多孔绝缘膜进行平版印刷或RIE等加工，所以不会对多孔绝缘膜产生损坏。

另外，在第一布线6和第二布线9a中，因为由机械强度比与多孔绝缘膜强的绝缘膜形成，所以对于沿器件纵向施加的力而言具有非常好的性质。

虽然说明了对实施例1中的第二层间绝缘膜、实施例2和3中的第三层间绝缘膜、实施例4中的第四层间绝缘膜分别使用多孔绝缘膜，但本发明并不限于此，例如，也可使用金属硅氧烷等有机涂布型绝缘膜来代替多孔绝缘膜。

实施例5

下面参照图9(a)(b)(c)和图10(d)(e)(f)来说明本发明实施例5的具有多个布线层的半导体器件的制造方法。该实施例5的制造方法是在上述实施例4的具有势垒膜15的制造方法中附加如下工序：通过实施例3的制造方法中使用的RIE方法，将所述第二布线9a用作掩模，去除第二层间绝缘膜11，直到露出势垒绝缘膜13。这里，与实施例2和实施例3相同，为了保护第二布线9a，在所述第二布线9a上形成SiN等绝缘层后，去除第二层间绝缘膜11。

另外，图9(b)前的处理与图7(b)前的处理相当，这里，通过使用与实施例4不同的蚀刻溶剂，如图9(c)所示，蚀刻到第一层间绝缘膜3和第一布线层5的上面，仅剩余布线9和金属8的宽度。因为图10(d)(e)(f)所示的后处理与实施例3的图6(d)(e)(f)中的处理相对应，所以省略重复说明。

实施例6-9

在上述实施例2-5的具有多个布线层的半导体器件的制造方法中，在蚀刻包含势垒金属8在内的第二布线9的上表面时，虽然未采取任何保护措施，但本发明不限于这些实施例，如下面图11(a)(b)(c)至图18(f)所示的实施例6-9的半导体器件的制造方法所示，在包含势垒金属8在内的第二布线9的上表面中设置用于保护不被蚀刻的覆盖层18。实施例6-9分别对应于实施例2-5，在任一实施例中，在包含势垒金属8的第二布线上形成覆盖层后，保留该覆盖层18，原样进行以后的处理。

图11(a)(b)(c)至图12(d)(e)(f)所示的实施例6对应于图3(a)(b)(c)至图4(d)(e)(f)所示的实施例2，在结束实施例2的图3(b)之前的处理后，实施例6如图11(b)所示，通过平版印刷和RIE来形成作为蚀刻掩模的覆盖层18。该覆盖层18是CVD-SiN膜或Si膜，布线9是用作不受蚀刻损坏的硬掩模。因为该覆盖层18原样保留在布线9上来进行之后的工序处理，伴随叠层化来埋入，所以不必进行剥离等工序。

图13(a)(b)(c)至图14(d)(e)(f)所示的实施例7对应于图5(a)(b)(c)至图6(d)(e)(f)所示的实施例3，在结束实施例3的图5(b)之前的处理后，实施例7如图13(b)所示，通过平版印刷和RIE来形成作为蚀刻掩模的覆盖层18。该覆盖层18的作用和此后的工序可通过上述实施例6的说明来了解。

图15(a)(b)(c)至图16(d)(e)(f)所示的实施例8对应于图7(a)(b)(c)至图8(d)(e)(f)所示的实施例4，在结束实施例4的图7(b)之前的处理后，实施例8如图15(b)所示，通过平版印刷和RIE来形成作为蚀刻掩模的覆盖层18。该覆盖层18的作用和此后的工序可通过上述实施例6的说明来了解。

图17(a)(b)(c)至图18(d)(e)(f)所示的实施例9对应于图9(a)(b)(c)至图10(d)(e)(f)所示的实施例5，在结束实施例5的图9(b)之前的处理后，实施例9如图17(b)所示，通过平版印刷和RIE来形成作为蚀刻掩模的覆盖层18。该覆盖层18的作用和此后的工序可通过上述实施例6的说明来了解。

在上述实施例1-9的半导体器件的制造方法中，虽然重点说明了第二布线层结构的制造工序，但即使对于第一布线层或第三层以上的布线层的结构也可实施实施例1-9的制造工序。另外，通过依次叠层根据本发明制造的布线层，可形成由低介电常数绝缘膜构成的多层布线结构。

实施例10-18

对于多层布线层的制造方法而言，通过使用上述实施例1-9的制造方法来依次应用于各层的叠层中，本领域的技术人员可容易地形成多层的布线层，结果，作为制造的半导体器件的几个实例，根据实施例10-18的半导体器件如图19-27所示。这些实施例中，与实施例1-9为两层结构布线层相反，作为此外的一个实例，为三相结构的布线层。实施例10对应于实施例1，下面，实施例11-18分别对应于实施例2-9。

即，如图19所示，实施例10-18的基本结构的半导体器件具备：形成于第一绝缘膜3上的多个布线5；形成于所述第一布线5或第一绝缘膜3上的第二绝缘膜7b；形成于所述第二绝缘膜7b上的多个第二布线9a；连接所述第一布线层的多个布线5的一部分和所述第二布线层的多个布线9a的一部分、且形成于所述第二绝缘膜中的栓塞9b；形成于所述第二绝缘膜7b中的多个第二布线9a，形成于所述第二布线9a或第二绝缘膜7b上的第三绝缘膜20；形成于所述第三绝缘膜20上的多个第三布线19a；和连接所述第二布线层的多个布线9a的一部分和所述第三布线层的多个布线19a的一部分、且形成于所述第三绝缘膜中的第二栓塞19b。

虽然省略图示，但本发明也可适用于作为上述两层结构之外的变形例的n层结构的布线层(n为大于4的整数)中，来构成具有n层结构布线层的半导体器件。这种半导体器件具备：最初形成层状的第一绝缘膜；形成于该第一绝缘膜上的包含多个布线的第一布线层；形成于上述第一布线层上面或上方的包含多个布线的第二布线层；和设置在形成为平面的所述第一绝缘膜和所述第一布线层的上面，形成于所述第二布线层中相邻布线与布线之间和所述第二布线层中布线下侧与所述第一绝缘层和所述第一布线层之间，至少所述第一布线层的布线与所述第二布线层的布线之间的部分具有比所述第一绝缘膜低的相对介电常数的第二绝缘膜；形成于所述第二布线层上面或上方的包含多个布线的第n-1布线层(n为大于4的整数)；设置在形成为平面的所述第二绝缘膜和所述第二布线层上面、形成于所述第n-1布线层中相邻的布线与布线之间和所述第n-1布线层中布线下侧与所述第二绝缘层和所述第二布线层之间、至少所述第二布线层的布线与所述第n-1布线层的布线之间的部分具有比所述第二绝缘膜低的相对介电常数的第n-1绝缘膜；形成于所述第n-1布线层上面或上方的包含多个布线的第n布线层；和设置在形成为平面的所述第n-1绝缘膜和所述第n-1布线层上面、形成于所述第n布线层中相邻的布线与布线之间和所述第n布线层中布线下侧与所述第n-1绝缘层和所述第n-1布线层之间、至少所述第n-1布线层的布线与所述第n布线层的布线之间的部分具有比所述第n-1绝缘膜低的相对介电常数的低位介电常数绝缘膜。

在实施例1-18中，虽然说明将Cu用作布线用的金属材料，但本发明不限于此，例如可用Al、Au、Ag、W等其它金属来代替Cu。

因此，本发明不限于这些特定的实施例，在权利要求的范围内所记载的发明要点的范围内可进行各种变形、变更。

如上面的详细说明，根据本发明的半导体器件及其制造方法，相对于使用相对介电常数低的有机涂布型绝缘膜或多孔绝缘膜的层间绝缘膜而言，可不实施RIE等加工来形成多层布线结构，在保护低介电常数的同时，可得到良好的器件特性。

Claims

1.一种具有多个布线层的半导体器件，其特征在于，具备：

最初形成层状的第一绝缘膜；

形成于该第一绝缘膜上的包含多个布线的第一布线层；

形成于上述第一布线层上面或上方的包含多个布线的第二布线层；和设置在形成为平面的所述第一绝缘膜和所述第一布线层的上面，形成于所述第二布线层中相邻布线与布线之间和所述第二布线层中布线下侧与所述第一绝缘层和所述第一布线层之间，至少所述第一布线层的布线与所述第二布线层的布线之间的部分具有比所述第一绝缘膜低的相对介电常数的第二绝缘膜。

2.根据权利要求1所述的半导体器件，其特征在于：

所述第二绝缘膜由从将硅氧烷键作为主框架的树脂、将C-C键作为主框架的树脂、将C＝C键作为主框架的树脂构成的组中选择的至少一种有机涂布型绝缘膜或多孔绝缘膜形成。

3.根据权利要求1所述的半导体器件，其特征在于：

所述第二绝缘膜具有小于2.5的相对介电常数。

4.根据权利要求1所述的半导体器件，其特征在于，具备：

连接所述第一布线层的多个布线的一部分和所述第二布线层的多个布线的一部分、并形成于所述第二绝缘膜中的栓塞；和

形成于相邻的两个所述第二布线层的多个布线之间和所述第二布线层与所述第二绝缘膜或所述栓塞之间、具有比所述第二绝缘膜低的介电常数的低介电常数绝缘膜。

5.根据权利要求4所述的半导体器件，其特征在于：

所述低介电常数绝缘膜由从将硅氧烷键作为主框架的树脂、将C-C键作为主框架的树脂、将C＝C键作为主框架的树脂构成的组中选择的至少一种有机涂布型绝缘膜或多孔绝缘膜形成。

6.根据权利要求4所述的半导体器件，其特征在于：

所述低介电常数绝缘膜具有小于2.5的相对介电常数。

7.根据权利要求4所述的半导体器件，其特征在于：

在所述第二绝缘膜和所述低介电常数绝缘膜之间设置势垒膜。

8.根据权利要求1所述的半导体器件，其特征在于：

在形成为多层的所述第一布线层和第二布线层的各自布线中，至少在构成所述第二布线层的布线的上表面中具有防止蚀刻时损坏该布线的覆盖层。

9.根据权利要求8所述的半导体器件，其特征在于：

所述覆盖层与所述第二布线层一起埋入第二绝缘膜中。

10.根据权利要求8所述的半导体器件，其特征在于，具备：

分别具有覆盖层且形成于相邻的两个所述第二布线层的多个布线之间和所述第二布线层与所述第二绝缘膜或所述栓塞之间、具有比所述第二绝缘膜低的介电常数的低介电常数绝缘膜。

11.根据权利要求1所述的半导体器件，其特征在于，依次层叠地具备：

形成于所述第二布线层上面或上方的包含多个布线的第n-1布线层(n为大于4的整数)；

设置在形成为平面的所述第二绝缘膜和所述第二布线层上面、形成于所述第n-1布线层中相邻的布线与布线之间和所述第n-1布线层中布线下侧与所述第二绝缘层和所述第二布线层之间、至少所述第二布线层的布线与所述第n-1布线层的布线之间的部分具有比所述第二绝缘膜低的相对介电常数的第n-1绝缘膜；

形成于所述第n-1布线层上面或上方的包含多个布线的第n布线层；和

设置在形成为平面的所述第n-1绝缘膜和所述第n-1布线层上面、形成于所述第n布线层中相邻的布线与布线之间和所述第n布线层中布线下侧与所述第n-1绝缘层和所述第n-1布线层之间、至少所述第n-1布线层的布线与所述第n布线层的布线之间的部分具有比所述第n-1绝缘膜低的相对介电常数的低位介电常数绝缘膜。

12.根据权利要求11所述的半导体器件，其特征在于，具备：

形成于所述第二布线或第二绝缘膜上的第三绝缘膜；

形成于所述第三绝缘膜上的多个第三布线a；和

连接所述第二布线层的多个布线的一部分和所述第三布线层的多个布线的一部分、并形成于所述第三绝缘膜中的第二栓塞。

13.根据权利要求11所述的半导体器件，其特征在于：

所述覆盖层埋入到与所述第二至第n布线层对应的第二至第n绝缘膜中。

14.根据权利要求11所述的半导体器件，其特征在于，具备：

连接所述第n-1布线层的多个布线的一部分和所述第n布线层的多个布线的一部分、并形成于所述第n绝缘膜中的栓塞；和

分别具有覆盖层且形成于相邻的两个所述第n布线层的多个布线之间和所述第n布线层与所述第n绝缘膜或所述栓塞之间、具有比所述第n绝缘膜低的介电常数的低介电常数绝缘膜。

15.一种具有多个布线层的半导体器件的制造方法，其特征在于，具备：

形成第一层间绝缘膜；

在所述第一层间绝缘膜中形成多个布线沟；

通过将金属膜埋入所述布线沟中来形成布线；

通过将所述布线用作掩模，蚀刻所述第一层间绝缘膜，去除所述布线间的第一层间绝缘膜来形成埋入沟；

在所述埋入沟中埋入由低介电常数材料构成的第二层间绝缘膜。

16.具有多个布线层的半导体器件的制造方法，其特征在于，具备：

形成第一层间绝缘膜；

在所述第一层间绝缘膜中形成多个布线沟；

通过将金属膜埋入所述布线沟中来形成布线；

通过将所述布线用作掩模，蚀刻所述第一层间绝缘膜，去除所述布线间的所述埋入沟来形成埋入沟；

通过在所述埋入沟中埋入从将硅氧烷键作为主框架的树脂、将C-C键作为主框架的树脂、将C＝C键作为主框架的树脂构成的组中选择的至少一种绝缘膜构成的第二层间绝缘膜；

将所述第二层间绝缘膜变换为多孔绝缘膜。

17.根据权利要求16所述的半导体器件制造方法，其特征在于：

通过在含有NH₃的气氛中烧结或由电子束照射来烧结之一来将所述第二层间绝缘膜变换为多孔绝缘膜。

18.根据权利要求16所述的半导体器件制造方法，其特征在于：

通过在300度至450度的温度下烧结产生的脱水聚合反应和溶剂挥发来将所述第二层间绝缘膜变换为多孔绝缘膜。

19.根据权利要求18所述的半导体器件制造方法，其特征在于：

通过在含有NH₃的气氛中烧结或由电子束照射烧结之一来将所述第二层间绝缘膜变换为多孔绝缘膜。

20.一种具有多个布线层的半导体器件的制造方法，其特征在于，具备：

形成第一层间绝缘膜；

脱水聚合处理所述第一层间绝缘膜；

在脱水聚合处理后的所述第一层间绝缘膜中形成多个布线沟；

通过将金属膜埋入所述布线沟中来形成布线；

在形成所述布线后，用溶剂处理脱水聚合后的所述第一层间绝缘膜。

21.根据权利要求20所述的半导体器件制造方法，其特征在于：

通过在含有NH₃的气氛中烧结或由电子束照射烧结之一来进行所述脱水聚合处理。