JP2008160654A

JP2008160654A - 集積化分波器

Info

Publication number: JP2008160654A
Application number: JP2006349291A
Authority: JP
Inventors: Kazuki Iwashita; 和樹岩下; Kensuke Tanaka; 謙介田中; Takuya Maruyama; 卓也丸山
Original assignee: Ube Industries Ltd
Current assignee: Ube Corp
Priority date: 2006-12-26
Filing date: 2006-12-26
Publication date: 2008-07-10
Anticipated expiration: 2026-12-26
Also published as: JP4997961B2

Abstract

【課題】非常に小型で、低背化が可能であり、且つ、良好な特性を有する集積化分波器と、小型、高性能の高周波分波器を提供する。
【解決手段】半導体基板の上面に絶縁層が形成された基板上に薄膜圧電共振器からなる薄膜圧電フィルタと、集積化フィルタとが形成された集積化分波器であり、前記薄膜圧電共振器は、圧電層と該圧電層を挟んで対向するように形成された上部電極及び下部電極とを有する圧電共振スタックと、該圧電共振スタックの下に形成された空隙または音響反射層と、前記圧電共振スタックを支持する前記基板とから構成され、前記集積化フィルタは、前記絶縁層上に形成され、インダクタ及びキャパシタの電気要素から構成されている集積化分波器に関する。
【選択図】図１

Description

本発明は、通信機器の技術分野に属するものであり、薄膜圧電共振器とそれを用いた薄膜圧電フィルタに関するものである。

セルラ電話機のＲＦ回路部には常に小型化が求められる。最近では、セルラ電話機に多様な機能を付与することが要望されており、その実現のためにはできるだけ多くのコンポーネントを組み込むことが好ましく、一方でセルラ電話機の大きさには制約があるので、結局、機器における専有面積（実装面積）及び高さの低減の要求が厳しく、従ってＲＦ回路部を構成するコンポーネントについても専有面積が小さく、高さの低いものが求められている。

このような事情から、ＲＦ回路に使用される帯域通過フィルタとして、小型でかつ軽量化が可能である表面弾性波フィルタや薄膜圧電フィルタが利用されるようになっている。特に、２ＧＨｚ以上の高い周波数帯においては、電気特性が優れている薄膜圧電フィルタが多く利用されている。前記のような薄膜圧電フィルタは、基板上に上下の電極で挟まれるように窒化アルミニウム（ＡｌＮ）や酸化亜鉛（ＺｎＯ）等の圧電薄膜を形成し、且つ弾性波エネルギーが半導体基板中に漏洩しないように、その直下に振動空間または音響反射層を設けた薄膜圧電共振器からなるＲＦフィルタである。

一方で、近年のセルラ電話機は、様々な通信システムに適用できるよう、複数のＲＦ回路を搭載するようになっている。したがって、複数の周波数帯の異なる信号成分を分離する必要があり、その手段として、半導体スイッチ等を使用して、信号を切り替える方式が一般的に行われていた。しかし、米国のＥ９１１システムへの対応から、ＡＭＰＳ（８２４ＭＨｚ−８９４ＭＨｚ帯）と、ＰＣＳ（１８５０−１９９０ＭＨｚ帯）、更には、ＧＰＳ（１５７４ＭＨｚ−１５７６ＭＨｚ帯）の３周波数帯を分離する必要があり、また、機器の小型化から、半導体スイッチ等の能動素子を使用しないトリプレクサが、近年使用されるようになっている。

半導体スイッチ等を用いないトリプレクサの形態としては、特許文献１、特許文献２に示すように、インダクタやキャパシタからなるＬＣフィルタで構成され、前記ＬＣフィルタはセラミックスや樹脂からなる積層体で構成されている分波器がある。また、特許文献３、特許文献４、非特許文献１に示すように、インダクタやキャパシタからなるＬＣフィルタとＳＡＷフィルタの組み合わせで構成され、前記ＬＣフィルタをセラミックまたは樹脂からなる積層基板に形成し、ＳＡＷフィルタを積層基板上に搭載した分波器がある。

特許文献１、特許文献２に示されているように、セラミックス多層基板中に形成したフィルタ素子によりトリプレクサなどの分波器を形成する場合、セラミックス多層基板の製造プロセスの制約から、その小型化には限界がある。さらに、多層基板内に多くの電気素子を形成するため、高さを低くすることが困難である。また、ＡＭＰＳ、ＧＰＳ、とＰＣＳのトリプレクサでは、ＧＰＳ回路の帯域外減衰量を大きくとることが求められるため、ＬＣフィルタで形成した場合には、十分な帯域外減衰量を確保することができないという問題があった。

特許文献３、特許文献４、非特許文献１に示されているように、セラミックス多層基板中に形成したフィルタ素子とＳＡＷフィルタとを組み合わせた形態の分波器では、セラミックス多層基板の形成プロセスの制約などから、その小型化に限界がある。図９は、特許文献３、特許文献４および非特許文献１に示されている分波器を示した模式的断面図である。多層基板からなるパッケージ１３０上にＳＡＷフィルタ１４０とインダクタおよびキャパシタのチップ部品１５０が搭載されており、多層基板内にキャパシタ部１３１、インダクタ部１３２からなるＬＣフィルタが形成されている。図９から明白なように多層基板内に多くの電気素子を形成するため、高さを低くすることが困難であるとともに、ＳＡＷフィルタは１ＧＨｚ以上の高周波帯では、品質係数が小さくなり、挿入損失が大きくなるという問題がある。

前述したように、近年では、セルラ電話機に多様な機能を付加するため、ＲＦ部品には小型化が求められているとともに、複数の部品をひとつにしたモジュール化が急速に進んでいる。モジュールに組み込むための分波器としては、占有面積が小さいとともに、高さの制限が厳しく、低背化は非常に重要な課題である。特許文献１乃至４および非特許文献１に記載されているように、多層基板にフィルタ素子を形成した場合、多層基板の厚みを薄くすることは困難であり、低背化は困難である。したがって、小型化、低背化が可能であり、良好な特性を有する分波器が求められている。

本発明は、上記事情に鑑みてなされたものであり、非常に小型で、低背化が可能であり、且つ、良好な特性を有する集積化分波器と、小型、高性能の高周波分波器を提供することを目的とするものである。

特開２００３−８３８５号公報特開２００３−１１５７３６号公報特開２００４−１９４２４０号公報特開２００６−１０８８２４号公報「ＤｅｓｉｇｎｏｆＨｉｇｈＩｎｔｅｇｒａｔｅｄＴｒｉｐｌｅｘｅｒＵｓｉｎｇＬＴＣＣＴｅｃｈｎｏｌｏｇｙ」ＰｒｏｃｅｅｄｉｎｇｓｏｆＩＥＥＥＭＴＴｓｙｍｐｏｓｉｕｍ２００６，ｐｐ．３７８−３８１

本発明は、半導体基板の上面に絶縁層が形成された基板上に薄膜圧電共振器からなる薄膜圧電フィルタと、集積化フィルタとが形成された集積化分波器であり、前記薄膜圧電共振器は、圧電層と該圧電層を挟んで対向するように形成された上部電極及び下部電極とを有する圧電共振スタックと、該圧電共振スタックの下に形成された空隙または音響反射層と、前記圧電共振スタックを支持する前記基板とから構成され、前記集積化フィルタは、前記絶縁層上に形成され、インダクタ及びキャパシタの電気要素から構成されている集積化分波器に関する。

また、本発明は、前記絶縁層の厚みが５μｍ以上であることを特徴とする集積化分波器に関する。

また、本発明は、前記絶縁層中の固定電荷密度が１×１０^１１ｃｍ^−２以下であることを特徴とする集積化分波器に関する。

また、本発明は、前記インダクタおよびキャパシタの電気要素からなる集積化フィルタが、ダイプレクサであり、前記集積化分波器がトリプレクサであることを特徴とする集積化分波器に関する。

さらに、本発明は、前記集積化分波器が積層基板からなるパッケージに搭載されており、該積層基板には、インダクタ、キャパシタ、分布定数線路の少なくとも１つからなる整合回路素子が形成されていることを特徴とする高周波分波器に関する。

本発明の集積化分波器によれば、半導体基板の上面に絶縁層が形成された基板上に薄膜圧電共振器からなる薄膜圧電フィルタと、集積化フィルタとが形成された集積化分波器であり、前記薄膜圧電共振器は、圧電層と該圧電層を挟んで対向するように形成された上部電極及び下部電極とを有する圧電共振スタックと、該圧電共振スタックの下に形成された空隙または音響反射層と、前記圧電共振スタックを支持する前記基板とから構成され、前記集積化フィルタは、前記絶縁層上に形成され、インダクタ及びキャパシタの電気要素から構成されている集積化分波器とすることにより、非常に小型、低背化が可能で、且つ、高性能な集積化分波器を提供することができる。

本発明の集積化分波器によれば、前記絶縁層の厚みを５μｍ以上とすることにより、通過帯域における挿入損失が小さく、帯域外減衰量の大きな優れた性能を有する集積化分波器を提供することができる。

本発明の集積化分波器によれば、前記絶縁層中の固定電荷密度が１×１０^１１ｃｍ^−２以下とすることにより、通過帯域における挿入損失が小さく、帯域外減衰量の大きな優れた性能を有する集積化分波器を提供することができる。

本発明によれば、前記集積化分波器が積層基板からなるパッケージに搭載されており、該積層基板には、インダクタ、キャパシタ、分布定数線路の少なくとも１つからなる整合回路を形成することにより、小型、低背化可能で、且つ通過帯域における挿入損失が小さく、帯域外減衰量の大きな高性能の高周波分波器を提供することができる。

以下、本発明の実施例を図面を参照しながら詳細に説明する。

本発明は、非常に小型で薄く、且つ、高性能の集積化分波器と、小型、高性能の高周波分波器とを提供することを目的とするものである。

図１は本発明の集積化分波器の一実施形態の模式的断面図を示している。集積化分波器は、半導体基板６に絶縁層８が形成された基板上に薄膜圧電共振器からなる薄膜圧電フィルタ１０１とインダクタおよびキャパシタの電気要素から成る集積化フィルタ１１０とが形成されている。集積化フィルタとしては、ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタが挙げられる。さらに、ローパスフィルタ、ハイパスフィルタを組み合わせたダイプレクサと呼ばれる分波器を形成することもできる。前記半導体基板６上に形成されている前記絶縁層の厚みは５μｍ以上が好ましい。絶縁層の厚みを５μｍ以上とすることにより、薄膜圧電共振器の共振特性、特に、反共振周波数におけるインピーダンスの低下を抑制することができるとともに、集積化フィルタを構成している受動素子、特に、インダクタの高周波における損失を低減できる。より好ましくは、絶縁層の厚みとしては５μｍ以上３０μｍ以下が好ましい。薄膜圧電共振器の反共振周波数におけるインピーダンスの低下を抑制するためには５μｍ以上の絶縁層厚みが必要であるが、３０μｍ以上の絶縁層を形成することは、製造コストの増加を招くことになるため好ましくない。

前記薄膜圧電共振器は、圧電層と該圧電層を挟んで対向するように形成された上部電極１２及び下部電極１０とを有する圧電共振スタックと、該圧電共振スタックの下に形成された空隙または音響反射層と、前記圧電共振スタックを支持する前記基板とから構成されている。下部電極１０、圧電層２、上部電極１２は前記絶縁層に形成された振動空間の上に、順に積層されて構成されている。薄膜圧電共振器は、接続導体１４を介して電気的に複数接続されることにより、薄膜圧電フィルタを構成している。薄膜圧電共振器の構成および材料としては、半導体基板６はシリコン基板、ガリウム砒素基板、ガラス基板などからなるもので良いが、安価で且つ大口径化が可能なシリコン基板が適している。さらに、前記絶縁層の厚みを５μｍ以上とした場合には、前記半導体基板の抵抗率が１０００［Ω・ｃｍ］未満の低抵抗率の半導体基板を用いることができる。抵抗率が１０００［Ω・ｃｍ］未満の低抵抗シリコン基板は、高抵抗シリコン基板に比べより安価であるため、製造コストを低減することができるため好ましい。具体的には、通常の半導体プロセスで多く用いられている１［Ω・ｃｍ］から１０［Ω・ｃｍ］程度の低抵抗ウェハを用いることができる。従って、本発明において使用される半導体基板の抵抗率は１［Ω・ｃｍ］以上１０００［Ω・ｃｍ］未満とすることができる。

図７（ａ）および（ｂ）は本発明の集積化分波器を構成している薄膜圧電フィルタの一実施形態を示す回路図である。図７（ａ）および（ｂ）に示すように、梯子型および格子型に共振子を接続することにより、薄膜圧電フィルタを構成することができる。図７（ａ）に示す梯子型フィルタでは、直列共振子１０２ａ、１０２ｂ、１０２ｃと並列共振子１０３ａ、１０３ｂ、１０３ｃが梯子型に接続された回路構成となっている。並列共振子１０３ａ、１０３ｂ、１０３ｃは、直列共振子１０２ａ、１０２ｂ、１０２ｃに比べ、共振周波数が低く設定される。図１の模式的断面図に示すように、周波数調整層１６を付加することにより、共振周波数を低くすることができる。図７（ｂ）に示す格子型フィルタにおいても、並列共振子１０３ａ、１０３ｂは、直列共振子１０２ａ、１０２ｂに比べ、共振周波数が低く設定されている。

本発明の集積化分波器を構成している薄膜圧電共振器は、例えば次のようにして作製することができる。シリコンウェハなどの半導体基板６上に、スパッタリング法、ＣＶＤ法等の成膜技術により絶縁層８を形成する。絶縁層８が酸化シリコン（ＳｉＯ₂）の場合は、前述の成膜技術以外に熱酸化によりＳｉＯ_２層を形成することもできる。絶縁層８は５μｍ以上の厚みとなるように成膜または、熱酸化により形成する。その後、スパッタリング法、蒸着法などの成膜法により、エッチング液にて容易に溶解する犠牲層を形成し、湿式エッチング、ＲＩＥ、リフトオフ法などのパターニング技術を用いてパターニングする。犠牲層としては、ゲルマニウム（Ｇｅ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、マグネシウム（Ｍｇ）などの金属またはそれらの金属酸化物が適当である。その後、スパッタリング法、蒸着法などの成膜方法で下部電極１０、圧電層２、上部電極１２を成膜するとともに、湿式エッチング、ＲＩＥ、リフトオフ法などのパターニング技術を用いて各層をパターニングする。更に、前記パターニング技術を用いて、基板上面から犠牲層まで達する貫通孔１８を形成した後、エッチング液にて犠牲層を除去する。さらに、絶縁層８のエッチングが可能なエッチング液を選択し、絶縁層をエッチングすることにより、犠牲層と同一パターンで絶縁層をエッチングすることができる。これにより、犠牲層と絶縁層に振動空間４を形成することができる。また、エッチング液を用いて犠牲層および絶縁層をエッチングする工程は、後述する集積化フィルタを形成したのち行うこともできる。振動空間の形成工程を最終工程とすることにより、製造工程での薄膜圧電共振器の損傷を抑えることができるので好ましい。

また、本発明の集積化分波器を構成している前記集積化フィルタは、絶縁層上に形成されたキャパシタと、インダクタの電気要素からなる。キャパシタ部を構成する材料としては、通常半導体プロセスで用いられるＳｉＮなどの誘電体薄膜で構成することができる。また、インダクタ部を構成する材料としては、電気抵抗率の小さなＡｕ、Ｃｕを用いることが好ましく、高周波における損失を抑制するために、薄膜導体の厚みを５μｍ以上とすることで、より高周波における損失を小さくすることができるため好ましい。さらに、配線間および層間の層間絶縁層としては、通常半導体プロセスで用いられているＢＣＢ（ＢｅｎｚｏＣｙｃｒｏＢｕｔｅｎｅ）やポリイミドなどの絶縁体を用いることができる。

図１に記載している本発明の一実施例である前記集積化フィルタは、次のようにして作製することができる。薄膜圧電共振器を構成している下部電極と接続導体１４を介して接続されている電極５２上にキャパシタを構成する誘電体薄膜５４を、前述の成膜方法にて形成するとともに、前述のパターニング技術を用いて所定形状にパターニングする。さらに、キャパシタ構造を構成する上部電極となる電極層５６を成膜、所定形状にパターニングする。その後、第１の層間絶縁層５８を形成する。第１の層間絶縁層上に、インダクタを形成する電極層６２を前記成膜方法にて形成するとともに、所定形状にパターニングする。高周波における損失を小さくするために、５μｍ以上の電極層を形成する場合には、メッキ法などの厚膜形成技術を用いることが望ましい。さらに、絶縁層５８中に導体ビア６４を形成し、電極層５２と接続する。次に、第２の層間絶縁層６０を形成するとともに、第２の層間絶縁層中に導体ビア６４を形成し、デバイス表層に入出力部を形成する。

本発明の集積化分波器の作製方法として、絶縁層形成工程以降に、非酸化性ガス雰囲気下（Ｎ_２、Ａｒ、Ｎ_２／Ｈ_２混合ガス、Ａｒ／Ｈ_２混合ガスなど）にて３００℃以上の温度で熱処理するか、１００ｍＷ／ｃｍ^２以上の照射強度での紫外線照射、またはその併用により、絶縁層８の固定電荷密度を大幅に低減させることが可能となる。固定電荷密度を１×１０^１１ｃｍ^−２以下とすることにより、薄膜圧電共振器の共振特性、特に、反共振周波数におけるインピーダンスの低下を抑制することができるとともに、集積化フィルタを構成している受動素子、特に、インダクタの高周波における損失を低減できる。固定電荷密度はより小さいほど好ましいが、従来技術により形成された絶縁層中の固定電荷密度を１×１０^９ｃｍ^−２未満とすることは困難であるため、固定電荷密度としては１×１０^９ｃｍ^−２以上１×１０^１１ｃｍ^−２以下であれば、薄膜圧電共振器の反共振周波数におけるインピーダンスの低下を抑制できる。

図３は、本発明の実施例に係わる高周波分波器の構成の１つを示すものである。分波器１００は、ＬＣの電気素子からなるローパスフィルタ（ＬｏｗＰａｓｓＦｉｌｔｅｒ：ＬＰＦ）１１１、ハイパスフィルタ（ＨｉｇｈＰａｓｓＦｉｌｔｅｒ：ＨＰＦ）１１２、と薄膜圧電フィルタ１０１からなるバンドパスフィルタとからなる。これらの構成要素は、パッケージ１３０内に封止されている。パッケージには、共通端子、および、第１乃至３端子を備えている。共通端子はアンテナ端子であり、第１および第３端子は、第１および第３の周波数帯の信号を入出力する端子であり、第２端子は、第２の周波数帯の信号の受信端子になる。前記ローパスフィルタは、共通端子と第１端子との間に設けられており、前記ハイパスフィルタは、共通端子と第３端子との間に設けられており、図１に示した集積化フィルタ１１０に形成されている。また、前記薄膜圧電フィルタからなるバンドパスフィルタは、共通端子と第２端子との間に設けられており、図１に示した薄膜圧電フィルタ部１０１に相当する。前述したように、前記ローパスフィルタ、前記ハイパスフィルタ、前記薄膜圧電フィルタは、同一基板上に形成されている。これにより、小型で、厚みが薄く、且つ良好な特性を有する分波器を実現している。

図４はパッケージ内に搭載された本発明の集積化分波器の一実施形態を示した模式的断面図である。本発明の集積化分波器１００は、薄膜圧電共振器から構成される薄膜圧電フィルタ部と、インダクタやキャパシタなどの受動素子からなる集積化フィルタとが、同一基板上に形成されている。集積化分波器１００がパッケージ１３０内に搭載されており、集積化分波器とパッケージ１３０の共通端子、第１乃至第３の端子とは導体により接続されている。図４では、集積化分波器がフリップチップで実装されている。フリップ実装することにより、より低背化できることから好ましい。

図２は、図１とは異なる本発明の集積化分波器の一実施形態の模式的断面図を示している。図２に示す集積化分波器は、下部電極１０、圧電層２、上部電極１２からなる薄膜圧電共振器が音響反射層２０上に形成されている点が、図１の実施形態と異なっている。図２の実施形態においても、非常に小型で薄く、且つ、高性能の集積化分波器を実現することができる。

図２の集積化分波器を構成する材料は、図１に示した集積化分波器と同様の材料を用いて作製することができる。また、図２の集積化分波器を構成している薄膜圧電フィルタ１０１は、次のようにして作製することができる。シリコン基板などの半導体基板６上にスパッタリング法、蒸着法、ＣＶＤ法などの成膜技術、または熱酸化法により絶縁層８を形成した後、湿式エッチング等の技術により絶縁層８にピット部を形成した後、前述の成膜技術により音響反射層２０を形成する。その後、ＣＭＰ法などの平坦化技術により基板表面を平坦化し、ピット内部にのみ音響反射層２０が堆積された基板とする。音響反射層２０としては、低インピーダンス層としてＳｉＯ_２やＡｌＮなどの音響インピーダンスの小さな材料が、高インピーダンス層としては、Ｍｏ、Ｗ、Ｔａ_２Ｏ_５などの音響インピーダンスの大きな材料が好ましく、低インピーダンス層と高インピーダンス層の厚みを、弾性波の４分の１波長に相当するように設定することにより、音響反射層として作用する。スパッタリング法、蒸着法などの成膜方法で下部電極１０、圧電層２、上部電極１２、周波数調整層１６を成膜するとともに、湿式エッチング、ＲＩＥ、リフトオフ法などのパターニング技術を用いて各層をパターニングすることにより、図２に記載の薄膜圧電フィルタ１０１を作製できる。さらに、図２の集積化分波器を構成している集積化フィルタ１１０は、図１と同様の方法にて作製することができる。

図２に示した集積化分波器は、図１に示した集積化分波器と同様に、図３に示すような構成で、分波器を構成することができる。つまり、図３に示した分波器は、図２に示す集積化分波器の一実施形態でもある。

図５は、本発明の実施例に係わる高周波分波器の構成の１つを示すものである。分波器１００は、インダクタ及びキャパシタの電気素子からなるローパスフィルタ（ＬｏｗＰａｓｓＦｉｌｔｅｒ：ＬＰＦ）１１１、ハイパスフィルタ（ＨｉｇｈＰａｓｓＦｉｌｔｅｒ：ＨＰＦ）１１２と、薄膜圧電フィルタ１０１からなるバンドパスフィルタと、インダクタ、キャパシタ、分布定数線路の少なくとも１つからなる整合回路１２０と、からなる。これらの構成要素は、パッケージ１３０内に封止されている。パッケージには、共通端子、および、第１乃至３端子を備えている。共通端子はアンテナ端子であり、第１および第３端子は、第１および第３の周波数帯の信号を入出力する端子であり、第２端子は、第２の周波数帯の信号の受信端子になる。前記ローパスフィルタ１１１は、共通端子と第１端子との間に設けられており、前記ハイパスフィルタ１１２は、共通端子と第３端子との間に設けられている。また、前記薄膜圧電フィルタからなるバンドパスフィルタは、共通端子と第２端子との間に設けられており、前記整合回路１２０は共通端子と前記バンドパスフィルタとの間に配置されている。前記ローパスフィルタ、前記ハイパスフィルタ、前記薄膜圧電フィルタは、同一基板上に形成されており、前記整合回路は、パッケージ１３０内に形成されている。

前記整合回路は、バンドパスフィルタ１０１を通過する信号と、ローパスフィルタ１１１とハイパスフィルタ１１２を通過する信号とが干渉しないようにするものである。具体的には、共通端子側からの反射特性において、バンドパスフィルタ１０１を通過する第１および第３の信号の周波数帯のインピーダンスが無限大となるように、整合回路１２０を構成する。図８は、インダクタおよびキャパシタの電気素子にて、整合回路を構成する場合の電気回路の例を示したものである。図８（Ａ）、（Ｂ）、（ｃ）、および（ｄ）に示すように、インダクタおよびキャパシタをπ型またはＴ型に構成した整合回路がある。また、特性インピーダンスが５０Ωである分布定数線路を用いて構成することもできる。

前記整合回路を設けることにより、ローパスフィルタ１１１、ハイパスフィルタ１１２、及び、バンドパスフィルタ１０１を通過する各信号の挿入損失が小さくなり、より高性能の高周波分波器を実現することができる。

図６は本発明の実施例に係わる高周波分波器の一実施形態を示した模式的断面図である。本発明の集積化分波器１００は、薄膜圧電共振器から構成される薄膜圧電フィルタ部１０１と、インダクタやキャパシタなどの受動素子からなる集積化フィルタとが、同一基板上に形成されている。集積化分波器１００がパッケージ１３０内に搭載されており、集積化分波器とパッケージ１３０の共通端子、第１乃至第３の端子とは電気的に接続されている。整合回路１２０はパッケージ１３０内に形成されており、チップインダクタやチップキャパシタなどのチップ部品を用いる必要がなく、小型の高周波分波器を実現することができる。図６では、集積化分波器がフリップチップで実装されている。フリップ実装することにより、より低背化できることから好ましい。

本発明の集積化分波器の一実施形態を示す模式的断面図である。本発明の集積化分波器の一実施形態を示す模式的断面図である。本発明の集積化分波器を用いた高周波分波器の一実施形態を示す構成図である。本発明の集積化分波器を用いた高周波分波器の一実施形態を示す模式的断面図である。本発明の集積化分波器を用いた高周波分波器の一実施形態を示す構成図である。本発明の集積化分波器を用いた高周波分波器の一実施形態を示す模式的断面図である。本発明の集積化分波器を構成している薄膜圧電フィルタの回路構成の一実施形態を示す、（ａ）梯子型フィルタ、（ｂ）格子型フィルタ、の回路図である。本発明の集積化分波器を用いた高周波分波器を構成している整合回路の一実施形態を示す、（ａ）π型回路、（ｂ）Ｔ型回路、の回路図である。従来の分波器の一実施形態を示す模式的断面図である。

符号の説明

２圧電層
４振動空間
６半導体基板
８絶縁層
１０下部電極
１２上部電極
１４接続導体
１６周波数調整層
１８犠牲層エッチング用貫通孔
２０音響反射層
５２キャパシタ構成用下部電極
５４誘電体薄膜
５６キャパシタ構成用上部電極
５８第１絶縁体層
６０第２絶縁体層
６２インダクタ形成電極
６４導体ビア
１００集積化分波器
１０１薄膜圧電フィルタ
１０２、１０２ａ〜ｄ直列薄膜圧電共振子
１０３、１０３ａ〜ｄ並列薄膜圧電共振子
１１０集積化ＬＣフィルタまたは集積化ＬＣ分波器
１１１ローパスフィルタ
１１２ハイパスフィルタ
１２０整合回路
１３０パッケージ
１３１多層基板内に形成されたキャパシタ部
１３２多層基板内に形成されたインダクタ部
１４０ＳＡＷチップ
１５０チップ部品

Claims

半導体基板の上面に絶縁層が形成された基板上に薄膜圧電共振器からなる薄膜圧電フィルタと、集積化フィルタとが形成された集積化分波器であり、前記薄膜圧電共振器は、圧電層と該圧電層を挟んで対向するように形成された上部電極及び下部電極とを有する圧電共振スタックと、該圧電共振スタックの下に形成された空隙または音響反射層と、前記圧電共振スタックを支持する前記基板とから構成され、前記集積化フィルタは、前記絶縁層上に形成され、インダクタ及びキャパシタの電気要素から構成されている集積化分波器。
前記絶縁層の厚みが５μｍ以上であることを特徴とする請求項１記載の集積化分波器。
前記絶縁層中の固定電荷密度が１×１０^１１ｃｍ^−２以下であることを特徴とする請求項１記載の集積化分波器。
前記半導体基板を構成している材料は、電気抵抗率が１０００[Ω・ｃｍ]未満であることを特徴とする請求項１記載の集積化分波器。
前記インダクタおよびキャパシタの電気要素からなる集積化フィルタが、ダイプレクサを構成しており、前記集積化分波器がトリプレクサであることを特徴とする請求項１記載の集積化分波器。
請求項１記載の集積化分波器と、集積化分波器が搭載されているパッケージとからなる高周波分波器であり、前記パッケージは積層基板からなり、該積層基板には、インダクタ、キャパシタ、分布定数線路の少なくとも１つからなる整合回路素子が形成されていることを特徴とする高周波分波器。