JP2008160119A - 集積回路パッケージシステム - Google Patents
集積回路パッケージシステム Download PDFInfo
- Publication number
- JP2008160119A JP2008160119A JP2007327757A JP2007327757A JP2008160119A JP 2008160119 A JP2008160119 A JP 2008160119A JP 2007327757 A JP2007327757 A JP 2007327757A JP 2007327757 A JP2007327757 A JP 2007327757A JP 2008160119 A JP2008160119 A JP 2008160119A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- die
- circuit die
- inter
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H10W90/00—
-
- H10W70/60—
-
- H10W72/5445—
-
- H10W72/5473—
-
- H10W72/5522—
-
- H10W72/5524—
-
- H10W72/884—
-
- H10W74/00—
-
- H10W90/20—
-
- H10W90/231—
-
- H10W90/24—
-
- H10W90/732—
-
- H10W90/734—
-
- H10W90/752—
-
- H10W90/754—
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Die Bonding (AREA)
Abstract
【解決手段】第1の集積回路ダイ(110)を与え、第1の集積回路ダイ(110)の上に、第1の集積回路ダイ(110)から実質的に1次元でずらして第2の集積回路ダイ(112)を取付け、第2の集積回路ダイ(112)の上にダイ間層(102)を形成し、ダイ間層(102)の上に、第2の集積回路ダイ(112)に実質的に位置合わせして第3の集積回路ダイ(114)を取付け、さらに、第3の集積回路ダイ(114)の上に、第2の集積回路ダイ(112)が第1の集積回路ダイ(110)に対するのと実質的に同じ大きさで実質的に反対の方向に第3の集積回路ダイ(114)からずらして第4の集積回路ダイ(116)を取付ける。
【選択図】図1
Description
この出願は、2006年12月20日に出願された米国特許出願連続番号第60/871,134号、および2007年12月4日に出願された米国特許出願連続番号第11/950,216号の利益を主張する。
この発明は、一般に集積回路パッケージに関し、より特定的には積重ねられたダイを備えた集積回路パッケージシステムに関する。
エレクトロニクス製品は我々の日常生活に一体化した部分になっている。特に、複雑な集積回路を備えた多くのポータブル電子機器は一般的であるだけでなく、しばしばその基礎をなす技術について何ら考慮されることなく利用されている。携帯電話、ポータブルコンピュータ、ボイスレコーダ、車、飛行機などの多くの製品は非常に高度な技術を含んでいる。
この発明は、第1の集積回路ダイを与え、第1の集積回路ダイの上に第1の集積回路から実質的に1次元でずらして第2の集積回路ダイを取付け、第2の集積回路ダイの上にダイ間層を形成し、ダイ間層の上に第2の集積回路ダイと実質的に位置合わせして第3の集積回路ダイを取付け、さらに、第3の集積回路ダイの上に、第2の集積回路が第1の集積回路ダイに対するのと実質的に同じ大きさで実質的に反対の方向に第3の集積回路ダイからずらして、第4の集積回路ダイを取付けることをもたらす。
以下の実施例は、当業者がこの発明を行い、使用することを可能にするのに十分に詳細に記載される。本開示に基づいて他の実施例が明らかになること、および本発明の範囲から逸脱することなく、システム上、プロセス上、または機械的な変更が行なわれ得ることが理解される。
らかである。本発明を不明瞭にしないようにするために、いくつかの周知の回路、システム構成およびプロセスステップは詳細に開示されない。同様に、システムの実施例を示す図面は半図表的であり、縮尺どおりではなく、特に、いくつかの寸法は説明の明示のためであり、図面において極めて誇張されて示される。
スタック124は、実質的に反対の、または鏡面対称の階段状ステップまたはカスケード構成をもたらす。下部ダイスタック122および上部ダイスタック124は、ジグザグ、角括弧(angle bracket)または山形の形状を形成することができる。
的な面積より小さい面積を有して、第4の集積回路ダイ112の上に与えることができる。ダイ間層102の平面的な面積は、相互接続128が図1の第5の集積回路ダイ114と接触せずに第4の集積回路ダイ112の上に取付けられるための間隔を与える。
1. 第1の集積回路ダイを与え、
2. 第1の集積回路ダイの上に、第1の集積回路ダイから実質的に1次元でずらして第2の集積回路ダイを取付け、
3. 第2の集積回路ダイの上にダイ間層を形成し、
4. ダイ間層の近くに相互接続を形成し、
5. ダイ間層の上に、第2の集積回路ダイに実質的に位置合わせして第3の集積回路ダイを取付け、
6. 第3の集積回路ダイの上に、第2の集積回路ダイが第1の集積回路ダイに対するのと実質的に同じ大きさで実質的に反対の方向に第3の集積回路ダイからずらして第4の集積回路ダイを取付ける。
変形が前述の記載に照らして当業者に明らかになることが理解される。したがって、含まれる請求項の範囲内にあるこのような代替例、修正および変形はすべて包含するように意図される。すべての本願明細書に述べられたか、または添付の図面に示された問題は例示的であって非限定的な意味に解釈される。
第4の集積回路ダイ。
Claims (10)
- 集積回路パッケージシステム(400)であって、
第1の集積回路ダイ(110)を与えることと、
第1の集積回路ダイ(110)の上に、第1の集積回路ダイ(110)から実質的に1次元でずらして第2の集積回路ダイ(112)を取付けることと、
第2の集積回路ダイ(112)の上にダイ間層(102)を形成することと、
ダイ間層(102)の上に、第2の集積回路ダイ(112)に実質的に位置合わせして第3の集積回路ダイ(114)を取付けることと、さらに
第3の集積回路ダイ(114)の上に、第2の集積回路ダイ(112)が第1の集積回路ダイ(110)に対するのと実質的に同じ大きさで実質的に反対の方向に第3の集積回路ダイ(114)からずらして第4の集積回路ダイ(116)を取付けることとを含む、システム(400)。 - ダイ間層(102)を形成することは相互接続(128)に間隔を与えることを含む、請求項1に記載のシステム(400)。
- 第2の集積回路ダイ(112)の高さより高いループ高さを有する相互接続(128)を形成することをさらに含む、請求項1に記載のシステム(400)。
- ダイ間層(102)に隣接して相互接続(128)を形成することをさらに含む、請求項1に記載のシステム(400)。
- ダイ間層(302)内に部分的に相互接続(328)を形成することをさらに含む、請求項1に記載のシステム(400)。
- 集積回路パッケージシステム(100)であって、
第1の集積回路ダイ(110)と、
第1の集積回路ダイ(110)の上の、第1の集積回路ダイ(110)から実質的に1次元でずらされた第2の集積回路ダイ(112)と、
第2の集積回路ダイ(112)の上のダイ間層(102)と、
ダイ間層(102)の上の、第2の集積回路ダイ(112)に実質的に位置合わせされた第3の集積回路ダイ(114)と、
第3の集積回路ダイ(114)の上の、第2の集積回路ダイ(112)が第1の集積回路ダイ(110)に対するのと実質的に同じ大きさで実質的に反対の方向に第3の集積回路ダイ(114)からずらされた、第4の集積回路ダイ(116)とを含む、システム(100)。 - ダイ間層(102)は、相互接続(128)のための間隔を含む、請求項6に記載のシステム(100)。
- 第2の集積回路ダイ(112)の高さより高いループ高さを有する相互接続(128)をさらに含む、請求項6に記載のシステム(100)。
- ダイ間層(102)に隣接した相互接続(128)をさらに含む、請求項6に記載のシステム(100)。
- ダイ間層(302)内に部分的にある相互接続(328)をさらに含む、請求項6に記載のシステム(300)。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US87113406P | 2006-12-20 | 2006-12-20 | |
| US60/871,134 | 2006-12-20 | ||
| US11/950,216 | 2007-12-04 | ||
| US11/950,216 US8242607B2 (en) | 2006-12-20 | 2007-12-04 | Integrated circuit package system with offset stacked die and method of manufacture thereof |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2008160119A true JP2008160119A (ja) | 2008-07-10 |
| JP2008160119A5 JP2008160119A5 (ja) | 2011-06-02 |
| JP5263811B2 JP5263811B2 (ja) | 2013-08-14 |
Family
ID=39541681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007327757A Active JP5263811B2 (ja) | 2006-12-20 | 2007-12-19 | 集積回路パッケージシステムおよびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8242607B2 (ja) |
| JP (1) | JP5263811B2 (ja) |
| KR (1) | KR101485972B1 (ja) |
| TW (1) | TWI499028B (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009088217A (ja) * | 2007-09-28 | 2009-04-23 | Toshiba Corp | 半導体装置と半導体記憶装置 |
| JP2009099922A (ja) * | 2007-10-16 | 2009-05-07 | Hynix Semiconductor Inc | 積層半導体パッケージ及びこれの製造方法 |
| JP2009158739A (ja) * | 2007-12-27 | 2009-07-16 | Toshiba Corp | 半導体装置と半導体記憶装置 |
| JP2010109206A (ja) * | 2008-10-31 | 2010-05-13 | Toshiba Corp | 半導体メモリカード |
| JP2010118395A (ja) * | 2008-11-11 | 2010-05-27 | Seiko Epson Corp | 半導体装置及び半導体装置の製造方法 |
| JP2012531750A (ja) * | 2009-06-26 | 2012-12-10 | ヴァーティカル・サーキツツ・インコーポレーテッド | ジグザクの構成でスタックされたダイに関する電気的相互接続 |
| KR101213288B1 (ko) | 2011-01-25 | 2012-12-18 | 하나 마이크론(주) | 계단식 적층구조를 갖는 반도체 패키지 및 그의 제조방법 |
| US9305862B2 (en) | 2008-03-12 | 2016-04-05 | Invensas Corporation | Support mounted electrically interconnected die assembly |
| US9490195B1 (en) | 2015-07-17 | 2016-11-08 | Invensas Corporation | Wafer-level flipped die stacks with leadframes or metal foil interconnects |
| US9490230B2 (en) | 2009-10-27 | 2016-11-08 | Invensas Corporation | Selective die electrical insulation by additive process |
| US9508691B1 (en) | 2015-12-16 | 2016-11-29 | Invensas Corporation | Flipped die stacks with multiple rows of leadframe interconnects |
| US9508689B2 (en) | 2008-05-20 | 2016-11-29 | Invensas Corporation | Electrical connector between die pad and z-interconnect for stacked die assemblies |
| US9595511B1 (en) | 2016-05-12 | 2017-03-14 | Invensas Corporation | Microelectronic packages and assemblies with improved flyby signaling operation |
| US9728524B1 (en) | 2016-06-30 | 2017-08-08 | Invensas Corporation | Enhanced density assembly having microelectronic packages mounted at substantial angle to board |
| US9824999B2 (en) | 2007-09-10 | 2017-11-21 | Invensas Corporation | Semiconductor die mount by conformal die coating |
| US9825002B2 (en) | 2015-07-17 | 2017-11-21 | Invensas Corporation | Flipped die stack |
| US9871019B2 (en) | 2015-07-17 | 2018-01-16 | Invensas Corporation | Flipped die stack assemblies with leadframe interconnects |
| US10566310B2 (en) | 2016-04-11 | 2020-02-18 | Invensas Corporation | Microelectronic packages having stacked die and wire bond interconnects |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI415201B (zh) * | 2007-11-30 | 2013-11-11 | 矽品精密工業股份有限公司 | 多晶片堆疊結構及其製法 |
| JP5207868B2 (ja) * | 2008-02-08 | 2013-06-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR20100049283A (ko) * | 2008-11-03 | 2010-05-12 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
| KR101013563B1 (ko) * | 2009-02-25 | 2011-02-14 | 주식회사 하이닉스반도체 | 스택 패키지 |
| KR20100134354A (ko) * | 2009-06-15 | 2010-12-23 | 삼성전자주식회사 | 반도체 패키지, 스택 모듈, 카드 및 전자 시스템 |
| KR101026488B1 (ko) * | 2009-08-10 | 2011-04-01 | 주식회사 하이닉스반도체 | 반도체 패키지 |
| KR101563630B1 (ko) * | 2009-09-17 | 2015-10-28 | 에스케이하이닉스 주식회사 | 반도체 패키지 |
| US8552546B2 (en) * | 2009-10-06 | 2013-10-08 | Samsung Electronics Co., Ltd. | Semiconductor package, semiconductor package structure including the semiconductor package, and mobile phone including the semiconductor package structure |
| KR20110044077A (ko) * | 2009-10-22 | 2011-04-28 | 삼성전자주식회사 | 반도체 패키지 구조물 |
| EP2548226A4 (en) * | 2010-03-18 | 2013-11-20 | Mosaid Technologies Inc | MULTICHIP PACKAGE WITH ADJUSTED MATRIZE STACKING AND MANUFACTURING METHOD THEREFOR |
| KR20110138789A (ko) * | 2010-06-22 | 2011-12-28 | 하나 마이크론(주) | 적층형 반도체 패키지 |
| US8502375B2 (en) | 2010-06-29 | 2013-08-06 | Sandisk Technologies Inc. | Corrugated die edge for stacked die semiconductor package |
| KR101686553B1 (ko) * | 2010-07-12 | 2016-12-14 | 삼성전자 주식회사 | 반도체 패키지 및 패키지 온 패키지 |
| KR20120024099A (ko) * | 2010-09-06 | 2012-03-14 | 삼성전자주식회사 | 멀티-칩 패키지 및 그의 제조 방법 |
| WO2013071399A1 (en) * | 2011-11-14 | 2013-05-23 | Mosaid Technologies Incorporated | Package having stacked memory dies with serially connected buffer dies |
| US9230942B2 (en) | 2013-02-26 | 2016-01-05 | Sandisk Information Technology (Shanghai) Co., Ltd. | Semiconductor device including alternating stepped semiconductor die stacks |
| US9412722B1 (en) * | 2015-02-12 | 2016-08-09 | Dawning Leading Technology Inc. | Multichip stacking package structure and method for manufacturing the same |
| WO2017095401A1 (en) * | 2015-12-02 | 2017-06-08 | Intel Corporation | Die stack with cascade and vertical connections |
| JP2019161095A (ja) * | 2018-03-15 | 2019-09-19 | 東芝メモリ株式会社 | 半導体装置 |
| US11139283B2 (en) * | 2018-12-22 | 2021-10-05 | Xcelsis Corporation | Abstracted NAND logic in stacks |
| US11282814B2 (en) | 2019-12-27 | 2022-03-22 | Micron Technology, Inc. | Semiconductor device assemblies including stacked individual modules |
| KR20230166701A (ko) * | 2022-05-31 | 2023-12-07 | 삼성전자주식회사 | 반도체 패키지 및 이의 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001217383A (ja) * | 2000-01-31 | 2001-08-10 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2001298150A (ja) * | 2000-04-14 | 2001-10-26 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2002359346A (ja) * | 2001-05-30 | 2002-12-13 | Sharp Corp | 半導体装置および半導体チップの積層方法 |
| JP2006313798A (ja) * | 2005-05-06 | 2006-11-16 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3007023B2 (ja) * | 1995-05-30 | 2000-02-07 | シャープ株式会社 | 半導体集積回路およびその製造方法 |
| US6621155B1 (en) * | 1999-12-23 | 2003-09-16 | Rambus Inc. | Integrated circuit device having stacked dies and impedance balanced transmission lines |
| US6376904B1 (en) * | 1999-12-23 | 2002-04-23 | Rambus Inc. | Redistributed bond pads in stacked integrated circuit die package |
| KR100335717B1 (ko) * | 2000-02-18 | 2002-05-08 | 윤종용 | 고용량 메모리 카드 |
| US6900528B2 (en) * | 2001-06-21 | 2005-05-31 | Micron Technology, Inc. | Stacked mass storage flash memory package |
| US6906416B2 (en) * | 2002-10-08 | 2005-06-14 | Chippac, Inc. | Semiconductor multi-package module having inverted second package stacked over die-up flip-chip ball grid array (BGA) package |
| DE102004049356B4 (de) * | 2004-10-08 | 2006-06-29 | Infineon Technologies Ag | Halbleitermodul mit einem internen Halbleiterchipstapel und Verfahren zur Herstellung desselben |
| TWI255492B (en) * | 2005-05-25 | 2006-05-21 | Siliconware Precision Industries Co Ltd | Multi-chip stack structure |
| US20060267173A1 (en) * | 2005-05-26 | 2006-11-30 | Sandisk Corporation | Integrated circuit package having stacked integrated circuits and method therefor |
| US20070085184A1 (en) * | 2005-10-13 | 2007-04-19 | Stats Chippac Ltd. | Stacked die packaging system |
| US8710675B2 (en) * | 2006-02-21 | 2014-04-29 | Stats Chippac Ltd. | Integrated circuit package system with bonding lands |
-
2007
- 2007-12-04 US US11/950,216 patent/US8242607B2/en active Active
- 2007-12-11 TW TW096147152A patent/TWI499028B/zh active
- 2007-12-12 KR KR20070129217A patent/KR101485972B1/ko active Active
- 2007-12-19 JP JP2007327757A patent/JP5263811B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001217383A (ja) * | 2000-01-31 | 2001-08-10 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2001298150A (ja) * | 2000-04-14 | 2001-10-26 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2002359346A (ja) * | 2001-05-30 | 2002-12-13 | Sharp Corp | 半導体装置および半導体チップの積層方法 |
| JP2006313798A (ja) * | 2005-05-06 | 2006-11-16 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9824999B2 (en) | 2007-09-10 | 2017-11-21 | Invensas Corporation | Semiconductor die mount by conformal die coating |
| JP2009088217A (ja) * | 2007-09-28 | 2009-04-23 | Toshiba Corp | 半導体装置と半導体記憶装置 |
| JP2009099922A (ja) * | 2007-10-16 | 2009-05-07 | Hynix Semiconductor Inc | 積層半導体パッケージ及びこれの製造方法 |
| JP2009158739A (ja) * | 2007-12-27 | 2009-07-16 | Toshiba Corp | 半導体装置と半導体記憶装置 |
| US9305862B2 (en) | 2008-03-12 | 2016-04-05 | Invensas Corporation | Support mounted electrically interconnected die assembly |
| US9508689B2 (en) | 2008-05-20 | 2016-11-29 | Invensas Corporation | Electrical connector between die pad and z-interconnect for stacked die assemblies |
| JP2010109206A (ja) * | 2008-10-31 | 2010-05-13 | Toshiba Corp | 半導体メモリカード |
| US8288855B2 (en) | 2008-10-31 | 2012-10-16 | Kabushiki Kaisha Toshiba | Semiconductor memory device and semiconductor memory card |
| US8080868B2 (en) | 2008-10-31 | 2011-12-20 | Kabushiki Kaisha Toshiba | Semiconductor memory device and semiconductor memory card |
| JP2010118395A (ja) * | 2008-11-11 | 2010-05-27 | Seiko Epson Corp | 半導体装置及び半導体装置の製造方法 |
| JP2012531750A (ja) * | 2009-06-26 | 2012-12-10 | ヴァーティカル・サーキツツ・インコーポレーテッド | ジグザクの構成でスタックされたダイに関する電気的相互接続 |
| US9490230B2 (en) | 2009-10-27 | 2016-11-08 | Invensas Corporation | Selective die electrical insulation by additive process |
| KR101213288B1 (ko) | 2011-01-25 | 2012-12-18 | 하나 마이크론(주) | 계단식 적층구조를 갖는 반도체 패키지 및 그의 제조방법 |
| US9490195B1 (en) | 2015-07-17 | 2016-11-08 | Invensas Corporation | Wafer-level flipped die stacks with leadframes or metal foil interconnects |
| US9666513B2 (en) | 2015-07-17 | 2017-05-30 | Invensas Corporation | Wafer-level flipped die stacks with leadframes or metal foil interconnects |
| US9825002B2 (en) | 2015-07-17 | 2017-11-21 | Invensas Corporation | Flipped die stack |
| US9871019B2 (en) | 2015-07-17 | 2018-01-16 | Invensas Corporation | Flipped die stack assemblies with leadframe interconnects |
| US9508691B1 (en) | 2015-12-16 | 2016-11-29 | Invensas Corporation | Flipped die stacks with multiple rows of leadframe interconnects |
| US9859257B2 (en) | 2015-12-16 | 2018-01-02 | Invensas Corporation | Flipped die stacks with multiple rows of leadframe interconnects |
| US10566310B2 (en) | 2016-04-11 | 2020-02-18 | Invensas Corporation | Microelectronic packages having stacked die and wire bond interconnects |
| US9595511B1 (en) | 2016-05-12 | 2017-03-14 | Invensas Corporation | Microelectronic packages and assemblies with improved flyby signaling operation |
| US9728524B1 (en) | 2016-06-30 | 2017-08-08 | Invensas Corporation | Enhanced density assembly having microelectronic packages mounted at substantial angle to board |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI499028B (zh) | 2015-09-01 |
| US20080150158A1 (en) | 2008-06-26 |
| KR101485972B1 (ko) | 2015-01-23 |
| TW200832672A (en) | 2008-08-01 |
| JP5263811B2 (ja) | 2013-08-14 |
| US8242607B2 (en) | 2012-08-14 |
| KR20080058186A (ko) | 2008-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5263811B2 (ja) | 集積回路パッケージシステムおよびその製造方法 | |
| US8710675B2 (en) | Integrated circuit package system with bonding lands | |
| JP5067662B2 (ja) | 装着可能な集積回路パッケージインパッケージシステムおよびその製造方法 | |
| US7659609B2 (en) | Integrated circuit package-in-package system with carrier interposer | |
| TWI478250B (zh) | 具有可設置的積體電路晶粒之可設置的積體電路封裝件系統 | |
| US20100133534A1 (en) | Integrated circuit packaging system with interposer and flip chip and method of manufacture thereof | |
| US7656017B2 (en) | Integrated circuit package system with thermo-mechanical interlocking substrates | |
| US8513057B2 (en) | Integrated circuit packaging system with routable underlayer and method of manufacture thereof | |
| US20120326331A1 (en) | Integrated circuit packaging system with vertical interconnects and method of manufacture thereof | |
| US20080315406A1 (en) | Integrated circuit package system with cavity substrate | |
| US8062934B2 (en) | Integrated circuit package system with ground bonds | |
| US9054098B2 (en) | Integrated circuit packaging system with redistribution layer and method of manufacture thereof | |
| US20130249073A1 (en) | Integrated circuit packaging system with support structure and method of manufacture thereof | |
| US9219029B2 (en) | Integrated circuit packaging system with terminals and method of manufacture thereof | |
| US8623711B2 (en) | Integrated circuit packaging system with package-on-package and method of manufacture thereof | |
| KR20160047841A (ko) | 반도체 패키지 | |
| US8129832B2 (en) | Mountable integrated circuit package system with substrate having a conductor-free recess | |
| US8148208B2 (en) | Integrated circuit package system with leaded package and method for manufacturing thereof | |
| US8018052B2 (en) | Integrated circuit package system with side substrate having a top layer | |
| US8148825B2 (en) | Integrated circuit package system with leadfinger | |
| US7701042B2 (en) | Integrated circuit package system for chip on lead | |
| KR101384342B1 (ko) | 반도체 패키지 | |
| US20090001549A1 (en) | Integrated circuit package system with symmetric packaging | |
| US8304898B2 (en) | Integrated circuit package system with overhang film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110414 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120913 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130424 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5263811 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |