[go: up one dir, main page]

JP2008160065A - デュアルダマシンパターンの形成方法 - Google Patents

デュアルダマシンパターンの形成方法 Download PDF

Info

Publication number
JP2008160065A
JP2008160065A JP2007234133A JP2007234133A JP2008160065A JP 2008160065 A JP2008160065 A JP 2008160065A JP 2007234133 A JP2007234133 A JP 2007234133A JP 2007234133 A JP2007234133 A JP 2007234133A JP 2008160065 A JP2008160065 A JP 2008160065A
Authority
JP
Japan
Prior art keywords
forming
dual damascene
film
damascene pattern
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007234133A
Other languages
English (en)
Inventor
Ki Lyoung Lee
基領 李
Jung Gun Heo
仲君 許
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2008160065A publication Critical patent/JP2008160065A/ja
Pending legal-status Critical Current

Links

Classifications

    • H10D64/011
    • H10W20/085
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • H10P50/73
    • H10P76/2043

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Silicon Polymers (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】本発明はデュアルダマシンパターンの形成方法に関する。
【解決手段】より詳しくは多機能ハードマスク組成物を用意する段階と、半導体基板の配線層上に窒化膜、第1の低誘電膜、食刻静止膜及び第2の低誘電膜が順次積層された積層構造を形成する段階と、前記配線層の一部が露出するよう積層構造を食刻してビアホールを形成する段階と、前記ビアホールを含む第2の誘電膜の上部に前記多機能ハードマスク組成物を塗布して多機能ハードマスク膜を形成する段階と、第1の誘電膜の一側が露出するよう前記結果構造物に対する食刻工程を行ない、ビアホールより広い幅のトレンチを形成する段階と、前記多機能ハードマスク膜を除去する洗浄工程を行なう段階とを含むことにより、工程段階を短縮することができるデュアルダマシンパターンの形成方法に関する。
【選択図】図4b

Description

本発明は、デュアルダマシン(dual damascene)パターンの形成方法に関するものである。
一般に、半導体産業が超大規模集積素子(Ultra Large Scale Integration:ULSI)に関心が移転しながら、素子のサイズは徐々にサブハーフマイクロ(sub-half-micron)のサイズに縮小される反面、回路の密度(circuit density)は増加している。これに応じて、RC遅延や銅RIE(Reactive Ion Etching)に伴う問題だけでなく、素子のサイズの縮小によりビットラインパターン等を形成するパターニング工程時にパターンがブリッジ(bridge)されるか、崩壊(collapse)の問題点が発生する。
このような問題を解決すると共に、素子のレイアウト(layout)を満足させるためのデュアルダマシン工程が開発されている。デュアルダマシン工程は、特に素子のサイズの縮小で従来の食刻技術では金属物質のパターニングが不可能であると判断される場合や、従来の金属配線を形成するディップコンタクト(deep contact)食刻工程で低誘電膜物質を埋め込み難い場合に適用することができる。
デュアルダマシン工程によりアルミニウム金属配線と酸化膜コンタクトライン構造や、LSI工程でRC遅延を低減させる銅金属配線と低誘電率物質(Low-K)のコンタクトライン構造が形成される。
一方、半導体素子が漸次微細化されるに伴い、80nm以下級のパターンを形成するための食刻工程時にハードマスクにポリシリコン、タングステン、窒化膜及び酸化膜の積層構造を用いる代わりに、下部配線層に対し食刻選択比を確保することができ、フォトレジストや反射防止膜より食刻速度の速い絶縁膜/非晶質炭素層の積層構造を用いる。
しかし、前記絶縁膜/非晶質炭素層を用いる工程は工程段階が複雑であるだけでなく、膜形成の際に化学気相蒸着方法(CVD)等の工程を行なうため製造コストが高い。
ここに、近来には有機反射防止膜と共にハードマスク膜の役割を同時に果たすことのできる多機能ハードマスク膜を開発して工程を単純化させようとする努力が試みられている。
本発明は、ケイ素が多量含まれている反射防止膜を利用してビアコンタクトホールを埋め込む段階を含むことにより、金属配線工程の段階の単純化をもたらすデュアルダマシンパターンの形成方法を提供することに目的がある。
本発明では、
ケイ素(Si)分子の含量が化合物の総重量に対し20〜45重量%であるケイ素含有樹脂をベース樹脂に含む多機能ハードマスク組成物を用意する段階と、
前記配線層上に自己整合コンタクト用窒化膜、第1の低誘電膜、食刻静止膜及び第2の低誘電膜が順次積層された積層構造を形成する段階と、
前記配線層が露出するよう積層構造を食刻してビアホールを形成する段階と、
前記ビアホールを含む前記第2の誘電膜の上部に前記多機能ハードマスク組成物をコーティングして多機能ハードマスク膜を形成する段階と、
フォトレジストパターンを食刻マスクに利用して前記第1の誘電膜の一部が露出するよう前記結果構造物に対する食刻工程を行ない、ビアホールより広い幅を有するトレンチを形成する段階とを含むことを特徴とするデュアルダマシンパターンの形成方法を提供する。
前記の方法は多機能ハードマスク膜の除去工程の後、後続する工程で形成されたトレンチの内部を金属物質で埋め込んで金属配線を形成する段階をさらに含むことができる。
本発明では、ビア第1のデュアルダマシン工程でギャップフィル物質として基板の反射率を調節することができる反射防止膜の特性、及びギャップフィル物質の特性を有する多量のケイ素が含まれている多機能ハードマスク物質を用いることにより、反射防止膜の形成工程段階を行なう必要がないので工程の単純化をもたらすだけでなく、多機能ハードマスク組成物内に含まれているケイ素の含有量を調節して低誘電膜に対する適宜な食刻率を得ることができる。
一般のデュアルダマシン工程は、食刻工程で得られる構造の形態に従いトレンチ(trench)第1のデュアルダマシン工程方法とビア(via)第1のデュアルダマシン工程方法に分類することができる。
図1a〜図1dは、トレンチ第1のデュアルダマシン工程方法を示す図である。
前記方法は、配線層1の上部に自己整合コンタクト(Self Align Contact:以下、「SAC」と称する)絶縁膜3、第1の低誘電膜5、窒化膜7、第2の低誘電膜9を順次形成する段階と、第1の低誘電膜5の一部が露出するよう窒化膜7及び第2の誘電膜9を食刻してトレンチ10を形成する段階(図1aを参照)と、前記トレンチ10を含む前記第2の誘電膜9の上部に反射防止膜11とフォトレジスト膜13を順次埋め込む段階と、前記配線層1の一部が露出するよう食刻工程を行なって前記トレンチ10より小さい幅のビアホール14を形成する段階(図1b及び図1cを参照)と、前記反射防止膜11とフォトレジスト物質13を全て除去した後、金属物質15を埋め込んで金属配線を形成する段階(図1dを参照)とを含む。
前記の方法は、より低い低誘電率(Low-K)値を得るため、第1及び第2の低誘電膜を食刻速度が既存の誘電膜より高い多孔性(porous)低誘電物質に用いる。その結果、トレンチを埋め込むフォトレジスト物質より食刻速度が一層速く不安定である。
図2a〜図2dは、ビアコンタクトホールをフォトレジスト物質で埋め込む方法を示す図である。
前記の方法は配線層21の上部にSAC絶縁膜23、第1の低誘電膜25、窒化膜27、第2の低誘電膜29を順次形成する段階と、前記配線層21が露出するまでSAC絶縁膜23、第1の低誘電膜25、窒化膜27、第2の低誘電膜29を順次食刻してビアホール30を形成する段階(図2aを参照)と、前記ビアホール30を含む前記第2の誘電膜29の上部に反射防止膜(図示省略)とフォトレジスト膜31を形成する段階と、前記反射防止膜の上部にフォトレジスト膜31パターンを形成する段階(図2bを参照)と、前記第1の誘電膜25の一側が露出するまで前記フォトレジスト膜31パターンを食刻マスクに前記結果構造物を食刻してトレンチ33を形成する段階(図2cを参照)と、前記結果物に対する洗浄工程を行なって反射防止膜及びフォトレジスト膜31パターンを全て除去した後、金属物質35を埋め込んで金属配線を形成する段階(図2dを参照)とを含む。
前記の方法で用いられるフォトレジストは食刻選択比が低いので、後続する食刻工程が不安定である。
図3a〜図3fは、ビアコンタクトホールを通常のギャップフィル(gap fill)物質で埋め込む方法を示す図である。
前記の方法は配線層41の上部にSAC絶縁膜43、第1の低誘電膜45、窒化膜47、第2の低誘電膜49を順次形成する段階と、前記配線層41が露出するまでSAC絶縁膜43、第1の低誘電膜45、窒化膜47、第2の低誘電膜49を順次食刻してビアホール50を形成する段階(図3aを参照)と、前記ビアホール50を含む前記第2の誘電膜49の上部にギャップフィル物質51を形成する段階(図3bを参照)と、前記第2の誘電膜49が露出するまで平坦化工程を行なった後、第2の誘電膜49及びギャップフィル物質51を含む全面に反射防止膜53を形成する段階(図3cを参照)と、その上部にフォトレジスト膜55パターンを形成する段階(図3dを参照)と、前記第1の低誘電膜45が露出するまで前記フォトレジスト膜55パターンを食刻マスクに結果構造物に対する食刻工程を行なって前記ビアホールより幅の広いトレンチ56を形成する段階(図3eを参照)と、前記結果物に対する洗浄工程を行なってギャップフィル物質51と、反射防止膜53及びフォトレジスト膜55パターンを全て除去した後、金属物質57を埋め込んで金属配線を形成する段階(図3fを参照)とを含む。
前記ギャップフィル物質は、従来の反射防止膜のように基板反射率(substrate reflectivity)を制御する機能がないので、反射防止膜の形成段階を含む。したがって、工程段階が複雑である。
本発明に係る具体的な一実施例では、
i)組成物の総重量に対し30〜70重量部のケイ素含有樹脂、及びii)残量の有機溶媒を主成分として含み、選択的にiii)下記式(1)または(2)の化合物を含み、選択的にiv)熱酸発生剤または光酸発生剤をさらに含む多機能ハードマスク組成物を提供する。
前記式で、R〜Rはそれぞれ水素、または置換されたか置換されていない直鎖または側鎖炭素数C〜Cのアルキル基を表わし、eは5〜500の整数で、fは0〜5の整数であり、gは1〜5の整数である。
前記式(1)の化合物の分子量は500〜50,000である。前記式(2)のヒドロキシ化合物の分子量は100〜10,000である。前記ヒドロキシ化合物は、ベンゼン環とディオール(diol)構造を含む化合物で表わすことができるが、例えばレゾルシノール(resorcinol)または1,4−ベンゼンジメタノールで表わすことができる。
前記式(1)または(2)の化合物は、ケイ素樹脂100重量部に対し20〜200重量部の量で含まれる。前記ヒドロキシ化合物は、前記式(1)のシリコン系化合物100重量部に対し10〜80重量部で含まれるのが好ましい。
前記ケイ素樹脂の分子量は300〜30,000であり、前記ケイ素樹脂は樹脂総重量に対し20〜45重量%のケイ素分子を含む。
前記ケイ素含有樹脂は、下記式(3)の化合物〜式(7)の化合物の中から選択される1つ以上をベース樹脂として含む。
前記式で、R〜Rはそれぞれ水素、または置換されたか置換されていない直鎖または側鎖炭素数C〜Cのアルキル基を表わし、m、n及びoは1〜10の整数である。
前記式で、Rは水素、または置換されたか置換されていない直鎖または側鎖炭素数C〜Cのアルキル基、置換されたか置換されていない炭素数C〜Cのシクロアルキル基、または置換されたか置換されていない炭素数C〜C12の芳香族基を表わし、x及びyは0〜5の整数である。
前記式で、R〜Rはそれぞれ水素、または置換されたか置換されていない直鎖または側鎖炭素数C〜Cのアルキル基を表わし、a及びbは1〜100の整数であり、w及びzは0〜5の整数である。
前記R10は(CHSi(OR´)であり、このときR´は水素、直鎖または側鎖の炭素数C〜C10のアルキルであり、kは1〜10の整数である。
より好ましくは、前記式(4)は[2−(3,4−エポキシシクロヘキシル)エチル]−ヘプタイソブチルに置換されたPSS(PSS−[2−(3,4−Epoxycyclohexyl)ethyl]−Heptaisobutyl substituted)で、前記式(5)はポリ[ジメチルシロキサン−co−(2−(3,4−エポキシシクロヘキシル)エチル)メチルシロキサン]であり、前記式(6)はオクタ(トリメトキシシリルメチル)に置換されたPSS(PSS−octa(trimethoxysilylmethyl)substituted)、またはオクタ(トリメトキシシリルエチル)に置換されたPSS(PSS−octa(trimethoxysilylethyl)substituted)化合物等を含む。本発明ではNCH087(日産工業化学製)を利用した。
前記有機溶媒はメチル3−メトキシプロピオネート、エチル3−エトキシプロピオネート、プロピレングリコールメチルエーテルアセテート、シクロヘキサノン、2−ヘプタノン、エチルラクテート及びこれらの組合せでなる群から選択されるものである。
熱酸発生剤または光酸発生剤は、ケイ素含有樹脂100重量部に対し1〜20重量部の量で含む。前記熱酸発生剤は、下記式(8)または式(9)の化合物を用いる。
前記式で、Aはスルホニル基を含む作用基であり、jは0または1である。
前記スルホニル基は
または
である。前記熱酸発生剤は2−ヒドロキシヘキシルp−トルエニルスルホネート(2−hydroxylhexyl p−toluenylsulfonate)が好ましい。
前記光酸発生剤はフタルイミドトリフルオロメタンスルホネート、ジニトロベンジルトシレート、n−デシルジスルホン、ナフチルイミドトリフルオロメタンスルホネート、ジフェニルパラメトキシフェニルスルホニウムトリフレート、ジフェニルパラトルエニルスルホニウムトリフレート、ジフェニルパライソブチルフェニルスルホニウムトリフレート、トリフェニルヘキサフルオロアルセネート、トリフェニルヘキサフルオロアンチモネート、トリフェニルスルホニウムトリフレート及びジブチルナフチルスルホニウムトリフレートでなる群から1つ以上選択される。
このように、本発明に係る多機能ハードマスク物質は非晶質炭素層や下部層に対する食刻耐性の確保のため多量のケイ素(Si)を含んでおり、スピンオンコーティング(Spin On Coating)方法で形成されるので、トポロジー(topology)に対し影響を受けない。さらに、有機反射防止膜の役割も共に行なうため、組成物内で架橋結合を形成するように設計されたヒドロキシ基を含むポリマー、架橋結合を活性化させる触媒として架橋剤や、熱酸発生剤または光酸発生剤を含み、露光光源の波長帯で大きい吸光度を有する光吸収剤を含む。
以下、本発明に係る多機能ハードマスク膜を利用したデュアルダマシンパターンの形成方法の一実施例を、図4a〜図4eの工程断面図を示して詳しく説明する。
図4aは、配線層111の上部にSAC絶縁膜113、第1の低誘電膜115、窒化膜117、第2の低誘電膜119を順次積層した後、この積層構造を前記配線層111の一部が露出するよう順次食刻してビアホール120を形成した工程断面図を示す。
このとき、前記第2の低誘電膜は低い低誘電率(Low-K)値を有する物質であれば特に限定されないが、HDP酸化膜(High Density Plasma Oxide)、BPSG(Borophosphosilicate Glass)及びTEOS(Tetraethoxysilicate Glass)等の酸化膜物質や、HSQ(Hydrogen Silses-Quioxane)、MSQ(Methyl Silses-Quioxane)またはPSQ(Phenyl Silses-Quioxane)等のSOG(Spin-On Glass)物質またはSiON、SRON(Silicon Rich Oxy-Nitride)等の窒化膜物質のうち1つを用いるのが好ましい。
図4bは、前記ビアホール120を含む第2の誘電膜119の上部にスピンオンコーティング法で多機能ハードマスク膜121を形成した構造を示す図である。
通常、基板反射率は物質固有の光学的定数の屈折率(n)、吸光係数(k)及び物質の厚さにより調節することができ、基板反射率が低くなければパターニング工程を容易に行なうことができない。しかし、屈折率(n)値はポリマーの主鎖に依存するため変更が容易でない反面、吸光係数やコーティング時に調節される厚さは工程時に発色団(chromophore)のローディング(loading)量により容易に調節することができる。したがって、基板反射率を低め、線幅(Critical Dimension)の均一度を増大させるためには前記多機能ハードマスク膜の厚さを適宜に調節するのが最も好ましい。
例えば、本発明に係る多機能ハードマスク膜121は組成物の総重量部に対し30〜70重量部のケイ素樹脂を主成分に含むと共に、屈折率が1.6〜1.8の値を有する物質である。前記ケイ素樹脂は、樹脂総重量に対し20〜45%のシリコン分子を含む。前記多機能ハードマスク膜は、基板反射率が1%以下、好ましくは0.05〜0.001%の値を得ることができる厚さで形成するのが好ましい。より好ましくはビアホールを全部埋め込みながら、基板反射率を低めるためスピンコーティング方法により前記第2の誘電膜の上部から300〜1300Å、好ましくは300〜500Å、または800〜1000Å、より好ましくは340〜460Åの厚さで形成する。
このとき、前記多機能ハードマスク膜121は従来の反射防止膜のような基板反射率を制御する機能を有するため、後続する工程で反射防止膜を別途形成する必要がないので工程段階の単純化をもたらすことができる。
さらに、前記多機能ハードマスク膜121はコーティング効果に優れるので、ビアホール120が隔離されている領域や、稠密な領域の埋め込み時にヴォイド(void)または段差が発生しない。なお、フォトレジスト物質との界面で混合される現象(intermixing)が発生しない。
図4cは、前記多機能ハードマスク膜121の上部の所定領域にフォトレジスト膜123パターンを形成した構造を示す図である。
図4dは、前記フォトレジスト膜123パターンを食刻マスクに前記第1の誘電膜115の一側が露出するよう前記結果構造物に対する食刻工程を行ない、ビアホールより広い幅を有するトレンチ125を形成した工程断面図を示す。
このとき、前記トレンチは以前の工程から得られたビアホールと上下に積層されているデュアルダマシン配線用トレンチである。
さらに、前記多機能ハードマスク膜及び積層構造に対する食刻工程はCF、C、CH、CHF、O及びAr等を1つ以上混合した食刻ガスを利用して行なわれる。
図4eは、前記結果物に対しフォトレジスト膜123パターン及び多機能ハードマスク膜121を除去する洗浄(strip)工程を行なった後、トレンチ125の内部に金属物質127を埋め込んで金属配線を形成した構造を示す図である。
このとき、前記洗浄工程はフルオリン(fluorine)やアルカリ系統のケミカルを用いる湿式工程で行なわれる。
前述のように、本発明ではギャップフィル物質として、基板反射率の調節が可能な反射防止膜の特性及びコーティング効果を有する、ケイ素が多量に含まれている多機能ハードマスク物質を用いることにより、反射防止膜の形成工程段階を行なう必要がないので、工程の単純化をもたらす。
さらに、デュアルダマシン工程に用いられるギャップフィル物質は第1及び第2の誘電膜115、119と比較して適切な食刻速度を有しなければならないが、本発明でギャップフィル物質に用いられる多機能ハードマスクはケイ素の含有量に従い食刻率の調節が可能である。
例えば、トレンチ125工程時にギャップフィル物質の食刻速度が第2の低誘電膜119より遅い場合、食刻終了後にトレンチの内部の低誘電膜119の表面にクラウン(crown)またはフェンス(fence)と呼ばれる欠点が生成される。この欠点は、金属物質のシード(seed)層の蒸着や、プレーティング(plating)効果を低下させる。さらに、トレンチ工程時にギャップフィル物質の食刻速度が第1の低誘電膜115より速い場合、ビアホール120の下まで食刻され下部配線層111に損傷をもたらす。さらに、低誘電膜に多孔性低誘電膜を用いる場合、多機能ハードマスク膜121の食刻速度はトレンチ125の食刻時より速くなければならない。
したがって、本発明ではケイ素の含有量を調節して適切な食刻率を得ることができる多機能ハードマスクをギャップフィル物質に用いることにより、多様な低誘電膜を用いることができる。
以下、本発明において多機能ハードマスク膜のコーティング特性の程度を実施例により詳しく説明する。但し、実施例は本発明の一部を例示するものであるだけで、本発明が下記の実施例により限定されるものではない。
<実施例1.多機能ハードマスクのコーティング特性実験>
半導体基板上にTi/TiN/TiN 340Å、タングステン500Å及びハードマスク窒化膜1500Åを順次積層し、食刻してビットラインパターンを形成した後、その上部に1300Åの厚さで多機能ハードマスク膜(NCH087、日産工業化学製)をスピンコーティングして形成した。その結果物の断面を、SEMを利用して90°及び60°の傾斜(tilt)角で測定した。
このとき形成された多機能ハードマスク膜は90°だけでなく(図5aを参照)、60°でも(図5bを参照)ヴォイド無く平坦に形成されたことが分かる。
<実施例2.多機能ハードマスク膜コーティング後の基板反射率の測定>
被食刻層の上部にHDP酸化膜及びスピンコーティング方法による多機能ハードマスク膜(NCH 087、日産工業化学製)を厚さを異にして順次積層した後、多機能ハードマスクをスピンコーティング法で形成した。次いで、吸光係数と厚さ(X軸)に従う基板反射率(Y軸)を測定した。このシミュレーション結果を図6a〜図6dに示した。
図6a〜図6cのグラフを検討してみれば、多機能ハードマスク膜の厚さが300〜500Å(k値は0.3〜0.6)または800〜1000Å(k値は0.2〜0.5)で形成されたとき、基板反射率が1.0%以下の値を有することが分かる。特に、低誘電膜の上部に形成される多機能ハードマスク膜の厚さが340〜460ÅのときK値は0.4〜0.5である。
さらに、図6dは700〜1300Å厚さのHDP酸化膜の上部に形成された多機能ハードマスク膜の厚さの変化に応じて得られる吸光係数値を示しているが、これを検討してみれば、安定したパターニング工程条件を得るためにはHDP厚さに従い多機能ハードマスクの適正な厚さ(300Å以上)もまた異なることが分かる。
このような結果で低誘電膜の上部に形成された多機能ハードマスク膜の厚さが高い場合、トレンチ食刻時にフォトレジストの損失量が多いので、有機反射防止膜のように最小の厚さに設定されるのが好ましいことが分かる。
トレンチを含むデュアルダマシンパターンの形成方法を示す断面図である。 トレンチを含むデュアルダマシンパターンの形成方法を示す断面図である。 トレンチを含むデュアルダマシンパターンの形成方法を示す断面図である。 トレンチを含むデュアルダマシンパターンの形成方法を示す断面図である。 ビアを含むデュアルダマシンパターンの形成方法を示す断面図である。 ビアを含むデュアルダマシンパターンの形成方法を示す断面図である。 ビアを含むデュアルダマシンパターンの形成方法を示す断面図である。 ビアを含むデュアルダマシンパターンの形成方法を示す断面図である。 ビアを含むデュアルダマシンパターンの形成方法を示す断面図である。 ビアを含むデュアルダマシンパターンの形成方法を示す断面図である。 ビアを含むデュアルダマシンパターンの形成方法を示す断面図である。 ビアを含むデュアルダマシンパターンの形成方法を示す断面図である。 ビアを含むデュアルダマシンパターンの形成方法を示す断面図である。 ビアを含むデュアルダマシンパターンの形成方法を示す断面図である。 本発明に係るデュアルダマシンパターンの形成方法を示す断面図である。 本発明に係るデュアルダマシンパターンの形成方法を示す断面図である。 本発明に係るデュアルダマシンパターンの形成方法を示す断面図である。 本発明に係るデュアルダマシンパターンの形成方法を示す断面図である。 本発明に係るデュアルダマシンパターンの形成方法を示す断面図である。 多機能ハードマスク膜のコーティング特性の結果を示すSEM写真である。 多機能ハードマスク膜のコーティング特性の結果を示すSEM写真である。 多機能ハードマスク膜が形成された基板の反射率シミュレーションを示すグラフである。 多機能ハードマスク膜が形成された基板の反射率シミュレーションを示すグラフである。 多機能ハードマスク膜が形成された基板の反射率シミュレーションを示すグラフである。 多機能ハードマスク膜が形成された基板の反射率シミュレーションを示すグラフである。
符号の説明
1、21、41、111 配線層
3、23、43、113 自己整合コンタクト絶縁膜
5、25、45、115 第1の低誘電膜
7、27、47、117 窒化膜
9、29、49、119 第2の低誘電膜
10、33、56、125 トレンチ
11、53 反射防止膜
13、31、55、123 フォトレジスト膜
14、30、50、120 ビアホール
15、35、57、127 金属物質
51 ギャップフィル物質
121 多機能ハードマスク物質
125 デュアルダマシン工程により形成されたトレンチ

Claims (19)

  1. ケイ素(Si)分子の含量が化合物の総重量に対し20〜45重量%であるケイ素含有樹脂をベース樹脂に含む多機能ハードマスク組成物を用意する段階と、
    半導体基板の配線層上に自己整合コンタクト用窒化膜、第1の低誘電膜、食刻静止膜及び第2の低誘電膜が順次積層された積層構造を形成する段階と、
    前記配線層が露出するよう積層構造を食刻してビアホールを形成する段階と、
    前記ビアホールを含む前記第2の誘電膜の上部に前記多機能ハードマスク組成物をコーティングして多機能ハードマスク膜を形成する段階と、
    フォトレジストパターンを食刻マスクに利用して前記第1の誘電膜の一部が露出するよう前記結果構造物に対する食刻工程を行ない、ビアホールより広い幅を有するトレンチを形成する段階と、
    を含むことを特徴とするデュアルダマシンパターンの形成方法。
  2. 前記方法は多機能ハードマスク膜の除去段階、及び前記トレンチの内部を金属物質で埋め込んで金属配線を形成する段階をさらに含むことを特徴とする請求項1に記載のデュアルダマシンパターンの形成方法。
  3. 前記多機能ハードマスク組成物はi)組成物100重量部に対し30〜70重量部のケイ素樹脂、及びii)残量の有機溶媒を主成分として含み、
    選択的にiii)下記式(1)または(2)の化合物を含み、
    選択的にiv)熱酸発生剤または光酸発生剤をさらに含むことを特徴とする請求項1に記載のデュアルダマシンパターンの形成方法。
    前記式で、R〜Rはそれぞれ水素、または置換されたか置換されていない直鎖または側鎖炭素数C〜Cのアルキル基であり、eは5〜500の整数で、fは0〜5の整数であり、gは1〜5の整数である。
  4. 前記ケイ素樹脂の分子量は300〜30,000であることを特徴とする請求項3に記載のデュアルダマシンパターンの形成方法。
  5. 前記ケイ素樹脂は、組成物100重量部に対し30〜70重量部の量で含むことを特徴とする請求項3に記載のデュアルダマシンパターンの形成方法。
  6. 前記式(1)または(2)の化合物は、ケイ素樹脂100重量部に対し20〜200重量部で含むことを特徴とする請求項3に記載のデュアルダマシンパターンの形成方法。
  7. 前記熱酸発生剤または光酸発生剤は、ケイ素含有樹脂100重量部に対し1〜20重量部の量で含むことを特徴とする請求項3に記載のデュアルダマシンパターンの形成方法。
  8. 前記ケイ素樹脂は、下記式(3)〜(7)で示される化合物の中から選択される1つ以上の化合物を含むことを特徴とする請求項3に記載のデュアルダマシンパターンの形成方法。
    前記式で、R〜R及びR〜Rはそれぞれ水素、または置換されたか置換されていない直鎖または側鎖炭素数C〜Cのアルキル基であり、Rはそれぞれ水素、または置換されたか置換されていない直鎖または側鎖炭素数C〜Cのアルキル基、置換されたか置換されていない炭素数C〜Cのシクロアルキル基、または置換されたか置換されていない炭素数C〜C12の芳香族基であり、R10は(CHSi(OR´)で、R´は水素、直鎖または側鎖の炭素数C〜C10のアルキルであり、m、n、o及びkは1〜10の整数で、x、y、w及びzは0〜5の整数であり、a及びbは1〜100の整数である。
  9. 前記ケイ素含有樹脂は[2−(3,4−エポキシシクロヘキシル)エチル]−ヘプタイソブチルに置換されたPSS、ポリ[ジメチルシロキサン−co−(2−(3,4−エポキシシクロヘキシル)エチル)メチルシロキサン]、オクタ(トリメトキシシリルメチル)に置換されたPSS、及びオクタ(トリメトキシシリルエチル)に置換されたPSSでなる群から選択される1つ以上の化合物を含むことを特徴とする請求項8に記載のデュアルダマシンパターンの形成方法。
  10. 前記有機溶媒はメチル3−メトキシプロピオネート、エチル3−エトキシプロピオネート、プロピレングリコールメチルエーテルアセテート、シクロヘキサノン、2−ヘプタノン及びエチルラクテートでなる群から選択されることを特徴とする請求項3に記載のデュアルダマシンパターンの形成方法。
  11. 前記熱酸発生剤は、下記式(8)または式(9)の化合物であることを特徴とする請求項3に記載のデュアルダマシンパターンの形成方法。
    前記式で、Aはスルホニル基を含む作用基であり、Jは0または1である。
  12. 前記光酸発生剤はフタルイミドトリフルオロメタンスルホネート、ジニトロベンジルトシレート、n−デシルジスルホン、ナフチルイミドトリフルオロメタンスルホネート、ジフェニルパラメトキシフェニルスルホニウムトリフレート、ジフェニルパラトルエニルスルホニウムトリフレート、ジフェニルパライソブチルフェニルスルホニウムトリフレート、トリフェニルヘキサフルオロアルセネート、トリフェニルヘキサフルオロアンチモネート、トリフェニルスルホニウムトリフレート及びジブチルナフチルスルホニウムトリフレートでなる群から1つ以上選択されることを特徴とする請求項3に記載のデュアルダマシンパターンの形成方法。
  13. 前記第2の低誘電膜は酸化膜、スピンオングラス物質または窒化膜で形成されることを特徴とする請求項1に記載のデュアルダマシンパターンの形成方法。
  14. 前記酸化膜はHDP、BPSG及びTEOSの中で選択されるものであり、
    前記スピンオングラス物質はHSQ、MSQ及びPSQの中で選択されるものであり、
    前記窒化膜はSiONまたはSRONであることを特徴とする請求項13に記載のデュアルダマシンパターンの形成方法。
  15. 前記多機能ハードマスク膜の屈折率は1.6〜1.8であることを特徴とする請求項1に記載のデュアルダマシンパターンの形成方法。
  16. 前記多機能ハードマスク膜の厚さは、基板の反射率の値が1%以下になるように形成されることを特徴とする請求項1に記載のデュアルダマシンパターンの形成方法。
  17. 前記多機能ハードマスク膜の厚さは、基板の反射率の値が0.05〜0.001%になるように形成されることを特徴とする請求項16に記載のデュアルダマシンパターンの形成方法。
  18. 前記トレンチの形成のための食刻工程はCF、C、CH、CHF、O、Ar及びこれらの混合ガスで行なわれることを特徴とする請求項1に記載のデュアルダマシンパターンの形成方法。
  19. 前記多機能ハードマスクの除去工程は、フルオリンまたはアルカリケミカルを用いる湿式工程で行なわれることを特徴とする請求項1に記載のデュアルダマシンパターンの形成方法。
JP2007234133A 2006-12-21 2007-09-10 デュアルダマシンパターンの形成方法 Pending JP2008160065A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060132045A KR100802226B1 (ko) 2006-12-21 2006-12-21 듀얼 다마신 패턴 형성 방법

Publications (1)

Publication Number Publication Date
JP2008160065A true JP2008160065A (ja) 2008-07-10

Family

ID=39342817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007234133A Pending JP2008160065A (ja) 2006-12-21 2007-09-10 デュアルダマシンパターンの形成方法

Country Status (5)

Country Link
US (2) US7811929B2 (ja)
JP (1) JP2008160065A (ja)
KR (1) KR100802226B1 (ja)
CN (1) CN100576502C (ja)
TW (1) TWI362718B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100765A (ja) * 2009-11-04 2011-05-19 Fujitsu Semiconductor Ltd 半導体素子の製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100802226B1 (ko) * 2006-12-21 2008-02-11 주식회사 하이닉스반도체 듀얼 다마신 패턴 형성 방법
KR100851922B1 (ko) * 2007-08-31 2008-08-12 주식회사 하이닉스반도체 반도체 소자의 제조방법
US8143138B2 (en) * 2008-09-29 2012-03-27 Applied Materials, Inc. Method for fabricating interconnect structures for semiconductor devices
US20120219793A1 (en) * 2009-11-10 2012-08-30 Nathan Fritz Polyhedral oligomeric silsesquioxane compositions, methods of using these compositions, and structures including these compositions
KR101113327B1 (ko) * 2009-12-29 2012-03-13 주식회사 하이닉스반도체 관통전극을 갖는 반도체소자 및 그 제조방법
CN104302811B (zh) * 2012-05-02 2016-10-26 朗姆研究公司 全部在一整合蚀刻中的金属硬掩模
KR20140083696A (ko) * 2012-12-26 2014-07-04 제일모직주식회사 반도체 소자의 듀얼 다마신 구조 형성 방법 및 그에 따른 반도체 소자 디바이스
US9741563B2 (en) * 2016-01-27 2017-08-22 Lam Research Corporation Hybrid stair-step etch
US12255147B2 (en) 2021-04-29 2025-03-18 Intel Corporation Electronic substrate having an embedded etch stop to control cavity depth in glass layers therein

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233618A (ja) * 1997-12-12 1999-08-27 Toshiba Corp 半導体装置の製造方法
JP2004119950A (ja) * 2002-09-30 2004-04-15 Sony Corp 半導体装置の製造方法
JP2005055893A (ja) * 2003-08-05 2005-03-03 Internatl Business Mach Corp <Ibm> リソグラフィ用反射防止ハードマスク組成物およびそれを用いた半導体デバイスの製造方法
JP2005520354A (ja) * 2002-07-11 2005-07-07 インターナショナル・ビジネス・マシーンズ・コーポレーション ハードマスク層としてのシリコン含有反射防止組成物

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69132622T2 (de) 1990-09-21 2002-02-07 Dai Nippon Printing Co., Ltd. Verfahren zur Herstellung einer Phasenschieber-Fotomaske
JPH08269293A (ja) * 1995-03-30 1996-10-15 Toray Dow Corning Silicone Co Ltd 硬化性剥離剤組成物
JPH08301954A (ja) * 1995-04-28 1996-11-19 Toray Dow Corning Silicone Co Ltd 硬化性剥離剤組成物
JPH10140078A (ja) * 1996-11-14 1998-05-26 Toray Dow Corning Silicone Co Ltd 被覆用無溶剤型硬化性シリコーン組成物
WO1999018928A1 (en) 1997-10-14 1999-04-22 The Procter & Gamble Company Personal cleansing compositions comprising mid-chain branched surfactants
US6340435B1 (en) * 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
US7122288B2 (en) 2000-03-28 2006-10-17 Fujitsu Limited Negative resist composition, a method for forming a resist pattern thereof, and a method for fabricating a semiconductor device
US6583047B2 (en) * 2000-12-26 2003-06-24 Honeywell International, Inc. Method for eliminating reaction between photoresist and OSG
JP2002299441A (ja) * 2001-03-30 2002-10-11 Jsr Corp デュアルダマシン構造の形成方法
US6638871B2 (en) * 2002-01-10 2003-10-28 United Microlectronics Corp. Method for forming openings in low dielectric constant material layer
CN1279603C (zh) 2002-08-12 2006-10-11 联华电子股份有限公司 形成双镶嵌结构的方法
KR100487948B1 (ko) * 2003-03-06 2005-05-06 삼성전자주식회사 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법
US6858528B2 (en) * 2003-03-20 2005-02-22 Intel Corporation Composite sacrificial material
US7309448B2 (en) * 2003-08-08 2007-12-18 Applied Materials, Inc. Selective etch process of a sacrificial light absorbing material (SLAM) over a dielectric material
US7128412B2 (en) * 2003-10-03 2006-10-31 Xerox Corporation Printing processes employing intermediate transfer with molten intermediate transfer materials
JP4513399B2 (ja) 2004-04-27 2010-07-28 旭硝子株式会社 感光性樹脂組成物及びその塗膜硬化物
CN101124661A (zh) * 2004-05-11 2008-02-13 应用材料公司 碳氟化合物蚀刻化学剂中使用氢气添加剂的掺碳的硅氧化物蚀刻
US7235479B2 (en) * 2004-08-26 2007-06-26 Applied Materials, Inc. Organic solvents having ozone dissolved therein for semiconductor processing utilizing sacrificial materials
US7632756B2 (en) * 2004-08-26 2009-12-15 Applied Materials, Inc. Semiconductor processing using energized hydrogen gas and in combination with wet cleaning
US7652125B2 (en) * 2004-09-30 2010-01-26 Sumitomo Bakelite Company, Ltd. Resin composition, polyimide resin composition, polybenzoxazole resin composition, varnish, resin film and semiconductor device using the same
JP2005072615A (ja) 2004-10-29 2005-03-17 Hitachi Chem Co Ltd シリカ系被膜形成用組成物、シリカ系被膜、シリカ系被膜の製造方法及び電子部品
US20060148243A1 (en) * 2004-12-30 2006-07-06 Jeng-Ho Wang Method for fabricating a dual damascene and polymer removal
US7241707B2 (en) * 2005-02-17 2007-07-10 Intel Corporation Layered films formed by controlled phase segregation
US8025811B2 (en) * 2006-03-29 2011-09-27 Intel Corporation Composition for etching a metal hard mask material in semiconductor processing
KR100802226B1 (ko) * 2006-12-21 2008-02-11 주식회사 하이닉스반도체 듀얼 다마신 패턴 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233618A (ja) * 1997-12-12 1999-08-27 Toshiba Corp 半導体装置の製造方法
JP2005520354A (ja) * 2002-07-11 2005-07-07 インターナショナル・ビジネス・マシーンズ・コーポレーション ハードマスク層としてのシリコン含有反射防止組成物
JP2004119950A (ja) * 2002-09-30 2004-04-15 Sony Corp 半導体装置の製造方法
JP2005055893A (ja) * 2003-08-05 2005-03-03 Internatl Business Mach Corp <Ibm> リソグラフィ用反射防止ハードマスク組成物およびそれを用いた半導体デバイスの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100765A (ja) * 2009-11-04 2011-05-19 Fujitsu Semiconductor Ltd 半導体素子の製造方法

Also Published As

Publication number Publication date
CN100576502C (zh) 2009-12-30
US7811929B2 (en) 2010-10-12
US20080268641A1 (en) 2008-10-30
KR100802226B1 (ko) 2008-02-11
US7994050B2 (en) 2011-08-09
US20100311239A1 (en) 2010-12-09
CN101207072A (zh) 2008-06-25
TW200828501A (en) 2008-07-01
TWI362718B (en) 2012-04-21

Similar Documents

Publication Publication Date Title
JP2008160065A (ja) デュアルダマシンパターンの形成方法
US6787452B2 (en) Use of amorphous carbon as a removable ARC material for dual damascene fabrication
US7109119B2 (en) Scum solution for chemically amplified resist patterning in cu/low k dual damascene
CN1149642C (zh) 在半导体基片上形成带图案导电层的方法和半导体器件
US6365529B1 (en) Method for patterning dual damascene interconnects using a sacrificial light absorbing material
US6465358B1 (en) Post etch clean sequence for making a semiconductor device
US5986344A (en) Anti-reflective coating layer for semiconductor device
US8896120B2 (en) Structures and methods for air gap integration
KR101550471B1 (ko) 포토리소그래피 공정을 위한 비공유성으로 가교 가능한 물질
US7323407B2 (en) Method of fabricating dual damascene interconnections of microelectronic device using diffusion barrier layer against base material
US20040036076A1 (en) Semiconductor device and method of manufacturing same
US6972258B2 (en) Method for selectively controlling damascene CD bias
US6872666B2 (en) Method for making a dual damascene interconnect using a dual hard mask
US7175966B2 (en) Water and aqueous base soluble antireflective coating/hardmask materials
US7544623B2 (en) Method for fabricating a contact hole
JP2014507795A (ja) 高度なパターン形成に必要な小型フィーチャのパターン形成プロセス
TWI660071B (zh) 半導體裝置的形成方法及化學溶液
JP4481902B2 (ja) 多層レジスト法によるパターン形成方法
JP3734390B2 (ja) 埋込材およびこの埋込材を用いた配線形成方法
US7229915B2 (en) Method for manufacturing semiconductor device
US20090093114A1 (en) Method of forming a dual-damascene structure using an underlayer
US7300868B2 (en) Damascene interconnection having porous low k layer with a hard mask reduced in thickness
US20030205815A1 (en) Fabrication method of integrated circuits with borderless vias and low dielectric constant inter-metal dielectrics
JP2004165595A (ja) 埋込材およびこの埋込材を用いた半導体集積回路の製造方法
JP2002270690A (ja) 半導体装置における配線構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130806