[go: up one dir, main page]

JP2008153472A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008153472A
JP2008153472A JP2006340506A JP2006340506A JP2008153472A JP 2008153472 A JP2008153472 A JP 2008153472A JP 2006340506 A JP2006340506 A JP 2006340506A JP 2006340506 A JP2006340506 A JP 2006340506A JP 2008153472 A JP2008153472 A JP 2008153472A
Authority
JP
Japan
Prior art keywords
film
wiring
forming
wiring formation
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006340506A
Other languages
English (en)
Other versions
JP5010265B2 (ja
Inventor
Takamasa Usui
孝公 臼井
Tadayoshi Watabe
忠兆 渡部
Isato Nasu
勇人 那須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP2006340506A priority Critical patent/JP5010265B2/ja
Priority to US11/956,868 priority patent/US7888253B2/en
Publication of JP2008153472A publication Critical patent/JP2008153472A/ja
Priority to US12/983,700 priority patent/US20110097890A1/en
Application granted granted Critical
Publication of JP5010265B2 publication Critical patent/JP5010265B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W20/076
    • H10W20/033
    • H10W20/043
    • H10W20/0526
    • H10W20/0552
    • H10W20/056
    • H10W20/062
    • H10W20/065
    • H10W20/077

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】自己形成バリア膜を有するCu配線中に残留する不純物金属の濃度を下げることにより、配線抵抗の低い半導体装置を製造する方法を提供する。
【解決手段】半導体基板上のSi含有絶縁膜に凹部を形成し、この絶縁膜の表面にCuMnからなる前駆体膜を形成する。前駆体膜上にCu膜を堆積し、酸化雰囲気下で熱処理することにより、前駆体膜と絶縁膜を反応させ、その境界面にMnSiOからなる自己形成バリア膜を形成する。未反応のMnを配線形成膜内に拡散移動させ、さらに配線形成膜表面で雰囲気中の酸素と反応させ、MnO膜として析出させる。MnO膜を除去し、Cu膜上にさらにCuを堆積し、配線形成膜を積み増す。凹部外の絶縁膜が露出するまでCu膜をCMP法により平坦化してMn濃度の低いCu配線構造を形成する。
【選択図】なし

Description

本発明は、自己整合的に形成されるバリア膜により被覆された配線構造を有する半導体装置の製造方法に関する。
従来の半導体装置の製造方法として、Cuを主成分とする配線本体層と層間絶縁膜との間にCuの拡散を防止するためのバリア膜が自己整合的に形成された配線構造を有する半導体装置の製造方法がある(例えば、特許文献1参照)。
このバリア膜は、Mn等の所定の金属元素と層間絶縁膜の構成元素との化合物を主成分とする。この所定の金属元素は、酸化物を形成し易く且つこの酸化物は層間絶縁膜との濡れ性に富むため、この半導体装置は、配線本体層と層間絶縁膜との間に均質で超薄肉の安定なバリア膜を有する。
この半導体装置の製造方法によると、層間絶縁膜に形成した配線溝内に例えばMnとCuの合金膜を形成し、その上に配線の材料であるCu膜を堆積させる。そこで熱処理を施すことにより、バリア膜が形成されると同時に、MnがCu膜内を拡散移動して、Cu膜表面にMn酸化物を主成分とする絶縁膜として析出する。この絶縁膜を除去することにより、MnをCu膜から取り除くことができる。
しかし、この半導体装置の製造方法によると、Cu膜を0.8〜1.0μmの厚さで堆積させるため、Cu膜表面にMnの酸化物を主成分とする絶縁膜を析出させる際に、MnがCu膜表面まで移動しきれずにCu膜内に残留してしまうおそれがある。残留したMnは、不純物金属として配線の比抵抗を上昇させる原因となる。
また、この半導体装置の製造方法によると、MnとCuの合金膜上にCu膜を堆積させる前に熱処理を行い、バリア膜を形成する方法を用いることもできる。しかし、この方法によると、バリア膜が形成される際にバリア膜の表面に形成されるCu膜が凝集し、その上に堆積させるCu膜が剥がれてしまうおそれがある。
特開2005−277390号公報
本発明の目的は、配線中に残留した不純物金属の濃度が少ない半導体装置の製造方法を提供することにある。
本発明の一態様は、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に凹部を形成する工程と、前記凹部の形成された前記絶縁膜の表面に所定の金属元素を含む前駆体膜を形成する工程と、前記前駆体膜上に配線形成膜を堆積させる工程と、酸化雰囲気下で熱処理を施すことにより、前記前駆体膜と前記絶縁膜を反応させて、その境界面に前記所定の金属元素と前記絶縁膜の構成元素を含む化合物を主成分とする自己形成バリア膜を形成し、未反応の前記所定の金属元素を前記配線形成膜内に拡散移動させて前記配線形成膜表面で雰囲気中の酸素と反応させ、未反応金属酸化膜として析出させる工程と、前記未反応金属酸化膜を除去する工程と、前記未反応金属酸化膜を除去する工程の後、前記配線形成膜上に、前記配線形成膜と同一の材料を堆積させて、前記配線形成膜を積み増す工程と、前記配線形成膜を積み増す工程の後、前記凹部外の前記絶縁膜が露出するまで前記配線形成膜を平坦化して配線構造を形成する工程と、を含むことを特徴とする半導体装置の製造方法を提供する。
本発明の他の一態様は、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に凹部を形成する工程と、前記凹部の形成された前記絶縁膜の表面に所定の金属元素を含む前駆体膜を形成する工程と、前記前駆体膜上に配線形成膜を堆積させる工程と、熱処理を施すことにより、前記前駆体膜と前記絶縁膜を反応させて、その境界面に前記所定の金属元素と前記絶縁膜の構成元素を含む化合物を主成分とする自己形成バリア膜を形成し、未反応の前記所定の金属元素を前記配線形成膜内に拡散させる工程と、前記自己形成バリア膜を形成し、未反応の前記所定の金属元素を前記配線形成膜内に拡散させる工程の後、前記配線形成膜を途中の厚さまで後退させる工程と、前記配線形成膜を途中の厚さまで後退させる工程の後、酸化雰囲気下で熱処理を施すことにより、前記配線形成膜内に拡散した前記所定の金属元素を前記配線形成膜表面で雰囲気中の酸素と反応させ、未反応金属酸化膜として析出させる工程と、前記未反応金属酸化膜を除去する工程と、前記未反応金属酸化膜を除去する工程の後、前記凹部外の前記絶縁膜が露出するまで前記配線形成膜を平坦化して配線構造を形成する工程と、を含むことを特徴とする半導体装置の製造方法を提供する。
本発明の他の一態様は、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に凹部を形成する工程と、前記凹部の形成された前記絶縁膜の表面に所定の金属元素を含む前駆体膜を形成する工程と、前記前駆体膜上に配線形成膜を堆積させる工程と、熱処理を施すことにより、前記前駆体膜と前記絶縁膜を反応させて、その境界面に前記所定の金属元素と前記絶縁膜の構成元素を含む化合物を主成分とする自己形成バリア膜を形成し、未反応の前記所定の金属元素を前記配線形成膜内に拡散させる工程と、前記自己形成バリア膜を形成し、未反応の前記所定の金属元素を前記配線形成膜内に拡散させる工程の後、前記凹部外の前記絶縁膜が露出するまで前記配線形成膜を平坦化する工程と、前記配線形成膜を平坦化する工程の後、酸化雰囲気下で熱処理を施すことにより、前記配線形成膜内に拡散した前記所定の金属元素を前記配線形成膜表面で雰囲気中の酸素と反応させ、前記反応を前記自己形成バリア膜内まで進めることにより、前記配線形成膜の上面、および上面付近の側面に未反応金属酸化膜を析出させ、前記配線形成膜の上面端部を丸めて配線構造を形成する工程と、を含むことを特徴とする半導体装置の製造方法を提供する。
本発明によれば、配線中に残留した不純物金属の濃度が少ない半導体装置の製造方法を提供することができる。
以下に記す本発明の各実施の形態において、配線およびビアを自己形成バリア膜で被膜したデュアルダマシン配線構造を有する半導体装置について説明する。
配線は、Cuを主成分(全体の50原子%以上)とする材料からなり、自己形成バリア膜は、所定の金属元素αを含むαSi、αC、およびαF(x、yは実数)の内のいずれかを主成分とする材料からなる。ここで、所定の金属元素αは、Mn、Mn、V、Zn、Nb、Zr、Cr、Y、Tc、およびReの内のいずれかである。
また、自己形成バリア膜を形成するための前駆体膜として、所定の金属αを含む膜が用いられる。
なお、所定の金属元素αがMn、自己形成バリア膜がMnSi、前駆体膜がCuMn合金であることが好ましい。
〔第1の実施の形態〕
図1A(a)〜(c)、図1B(d)〜(e)、図1C(f)〜(g)、図1D(h)は、本発明の第1の実施の形態に係る半導体装置の配線構造の製造工程を示す断面図である。
まず、図1A(a)に示すように、自己形成バリア膜12で側面および底面を覆われた第1の配線11が形成された第1の層間絶縁膜2、およびキャップ層3の上に、第1のバリア膜4、第2の層間絶縁膜5、第2のバリア膜6、第1の層間絶縁膜2、キャップ層3を順次積層する。
ここで、第1の層間絶縁膜2はPAr(ポリアリーレンエーテル)等の誘電率の低い有機絶縁膜を用いることができる。第2のバリア膜6上の第1の層間絶縁膜2は、例えば、50nmの厚さを有する。
キャップ層3は、例えば、厚さ50〜80nmのSiO等の無機絶縁膜を用いることができる。
第1のバリア膜4は、例えば、厚さ10〜30nmのSiCN、SiC等の無機絶縁膜を用いることができる。なお、第1のバリア膜4は、第1の配線11のCuの拡散を防止し、また、配線形成時のエッチングストッパとして働く。
第2の層間絶縁膜5は、例えば、厚さ50nmのSiOC等の無機絶縁膜を用いることができる。
第2のバリア膜6は、例えば、厚さ10nmのSiOC等の無機絶縁膜を用いることができる。なお、第2のバリア膜6は、配線形成時のエッチングストッパとして働く。
なお、第1のバリア膜4、第2の層間絶縁膜5、第2のバリア膜6、第1の層間絶縁膜2、キャップ層3は、自己形成バリア膜12がαSiである場合はそれぞれSiを含む絶縁膜であればよく、また、自己形成バリア膜12がαC、またはαFである場合はC、またはFを含む絶縁膜であればよい。
次に、図1A(b)に示すように、エッチングにより、後述する第2の配線17、およびビア18を形成するための配線溝(凹部)13を形成する。
次に、図1A(c)に示すように、第1のバリア膜4、第2の層間絶縁膜5、第2のバリア膜6、第1の層間絶縁膜2、キャップ層3の配線溝13により露出した部分を覆うように前駆体膜14をスパッタリング、CVD(Chemical Vapor Deposition)法等により形成する。
ここで、前駆体膜14は、例えば、厚さ20〜90nmのCuMn合金(Mn濃度は4〜10原子%)である。
次に、図1B(d)に示すように、前駆体膜14をシード層としためっき、またはCVD法等により、前駆体膜14上に配線形成膜15を堆積させる。
ここで、配線形成膜15は、例えば、キャップ層3上の前駆体膜14表面からの厚さが10〜110nmのCuである。
次に、図1B(e)に示すように、酸化雰囲気下で熱処理を例えば200〜400℃で5〜60分間施すことにより、前駆体膜14が第1のバリア膜4、第2の層間絶縁膜5、第2のバリア膜6、第1の層間絶縁膜2、キャップ層3と反応し、自己形成バリア膜12が自己整合的に形成される。このとき、配線形成膜15のキャップ層3上の前駆体膜14表面からの厚さが10nm以上である場合、熱処理による配線形成膜15の凝集が生じにくい。
一方、前駆体膜14中の未反応の所定の金属元素αが配線形成膜15内を拡散移動し、未反応金属酸化膜16として表面に析出する。このとき、配線形成膜15のキャップ層3上の前駆体膜14表面からの厚さが110nmを超える場合、未反応の所定の金属元素αの配線形成膜15の表面までの移動距離が増えるため、析出が進まずに配線形成膜15内に多量に残留してしまうおそれがある。
前駆体膜14がCuMn合金、自己形成バリア膜12がMnSiである場合は、前駆体膜14に含まれるMnと、第2の層間絶縁膜5、第2のバリア膜6、キャップ層3等に含まれるSi、Oにより、厚さ2〜10nm程度のMnSiが自己形成バリア膜12として形成される。なお、前駆体膜14中のCuは配線形成膜15内に拡散する。
また、未反応金属酸化膜16は、前駆体膜14中の未反応のMnが配線形成膜15内を拡散移動し、表面にMnO(xは実数)として析出したものである。この場合、Cu配線となる配線形成膜15内には、約0.04原子%のMnが含まれ、Mnが全く含まれない場合と比較して、比抵抗が約0.14μΩ/cm上昇する。この比抵抗の上昇値は、実際の使用上ほとんど問題にならない。なお、約0.05原子%以下のMnが含まれる場合、比抵抗の上昇が問題にならない一方、MnがCuの移動を妨げるため、エレクトロマイグレーションやストレスボイドに対する高い信頼性を得ることができる。
次に、図1C(f)に示すように、未反応金属酸化膜16を塩酸等の酸を用いて除去し、続く工程でCMP(Chemical Mechanical Polishing)を施すための十分な厚さ、例えば0.8〜1.5μmまで、めっき、CVD法等により配線形成膜15を積み増す。
次に、図1C(g)に示すように、キャップ層3をストッパとしてCMPを施すことにより、キャップ層3が露出するまで配線形成膜15を平坦化し、第2の配線17、および第1の配線11と第2の配線17を接続するビア18を形成する。また、キャップ層3上の自己形成バリア膜12はCMPにより除去される。
次に、図1D(h)に示すように、第2の配線17、およびキャップ層3上に第1のバリア膜4を形成する。さらに、図示しないが、上層に絶縁膜等を形成することにより、半導体装置1を形成する。
(第1の実施の形態の効果)
この第1の実施の形態によれば、配線形成膜15をキャップ層3上の前駆体膜14表面からの厚さが10〜110nmとなるように形成した後に、未反応金属酸化膜16を析出させることにより、未反応の所定の金属元素αの配線形成膜15への残留量を低く抑え、第2の配線17の比抵抗をほとんど上昇させず、且つエレクトロマイグレーションやストレスボイドに対する高い信頼性を得ることができる。
なお、当然であるが、第1の配線11を第2の配線17と同様の方法で形成することができる。
〔第2の実施の形態〕
本発明の第2の実施の形態は、CMPによる配線形成膜15の平坦化を行った後に未反応金属酸化膜16を析出させる点において第1の実施の形態と異なる。なお、他の部分の構成等、第1の実施の形態と同様の点については、説明を省略する。
図2A(a)〜(b)、図2B(c)〜(d)、図2C(e)〜(f)は、本発明の第2の実施の形態に係る半導体装置の配線構造の製造工程を示す断面図である。
まず、第1の実施の形態において図1A(c)で示した、前駆体膜14を形成するまでの工程を行う。
次に、図2A(a)に示すように、前駆体膜14をシード層としためっき、またはCVD法等により、前駆体膜14上に配線形成膜15を堆積させる。ここで、配線形成膜15は、続く工程でCMPを施すための十分な厚さ、例えばキャップ層3上の前駆体膜14表面からの厚さが1〜1.5μmとなるように形成する。
次に、図2A(b)に示すように、望ましくは還元雰囲気下で熱処理を例えば200〜400℃で5〜60分間施すことにより、前駆体膜14が第1のバリア膜4、第2の層間絶縁膜5、第2のバリア膜6、第1の層間絶縁膜2、キャップ層3と反応し、自己形成バリア膜12となる。なお、この時点で、前駆体膜14中の未反応の所定の金属元素αは配線形成膜15内に拡散した状態であり、まだ未反応金属酸化膜16として析出しない。
次に、図2B(c)に示すように、CMPにより配線形成膜15を途中の厚さまで後退させる。例えば、キャップ層3上の自己形成バリア膜12表面からの厚さが10〜110nmになるまで削る。
次に、図2B(d)に示すように、酸化雰囲気下で熱処理を例えば200〜400℃で5〜60分間施すことにより、配線形成膜15の表面に未反応金属酸化膜16を析出させる。
次に、図2C(e)に示すように、未反応金属酸化膜16を塩酸等の酸を用いて除去した後、キャップ層3をストッパとしてCMPを施すことにより、キャップ層3が露出するまで配線形成膜15を平坦化し、第2の配線17、および第1の配線11と第2の配線17を接続するビア18を形成する。また、キャップ層3上の自己形成バリア膜12はCMPにより除去される。
なお、このとき、酸性のCMPスラリーを用いることにより、CMPにより未反応金属酸化膜16の除去と配線形成膜15の平坦化を連続して行うことができる。
次に、図2C(f)に示すように、第2の配線17、およびキャップ層3上に第1のバリア膜4を形成する。さらに、図示しないが、上層に絶縁膜等を形成することにより、半導体装置1を形成する。
(第2の実施の形態の効果)
この第2の実施の形態によれば、異なる製造方法により、第1の実施の形態と同様の効果を得ることができる。
〔第3の実施の形態〕
本発明の第3の実施の形態は、配線形成膜15にキャップ層3の表面の高さまでCMPを施した後に未反応金属酸化膜16を析出させる点において第2の実施の形態と異なる。なお、他の部分の構成等、第2の実施の形態と同様の点については、説明を省略する。
図3A(a)〜(b)、図3B(c)〜(d)は、本発明の第3の実施の形態に係る半導体装置の配線構造の製造工程を示す断面図である。
まず、第2の実施の形態において図2A(b)で示した、自己形成バリア膜12を形成し、未反応の所定の金属元素αを配線形成膜15内に拡散させるまでの工程を行う。
次に、図3A(a)に示すように、キャップ層3をストッパとしてCMPを施し、キャップ層3が露出するまで配線形成膜15を平坦化する。また、キャップ層3上の自己形成バリア膜12はCMPにより除去される。
次に、図3A(b)に示すように、酸化雰囲気下で熱処理を例えば200〜400℃で5〜60分間施すことにより、配線形成膜15の表面に未反応金属酸化膜16を析出させる。このとき、自己形成バリア膜12は所定の金属αと酸素を含むため、自己形成バリア膜12にまで未反応金属酸化膜16の生成反応が進み、未反応金属酸化膜16の外縁部はキャップ層3に沿って下方に延びた形状となる。
未反応金属酸化膜16がMnO、自己形成バリア膜12がMnSiである場合、自己形成バリア膜12にMn、Oが含まれるため、MnOの生成反応が自己形成バリア膜12内にまで進む。これにより、上面端部が丸まった形状を有する第2の配線17、および第1の配線11と第2の配線17を接続するビア18が形成される。
次に、図3B(c)に示すように、未反応金属酸化膜16を塩酸等の酸を用いて除去する。
次に、図3B(d)に示すように、第2の配線17、およびキャップ層3上に第1のバリア膜4を形成する。さらに、図示しないが、上層に絶縁膜等を形成することにより、半導体装置1を形成する。
なお、未反応金属酸化膜16は絶縁膜であるため、除去しなくてもよい。その場合、未反応金属酸化膜16の上に第1のバリア膜4を形成する。
(第3の実施の形態の効果)
この第3の実施の形態によれば、第2の配線17の上面端部を丸まった形状とすることにより、電界集中を抑えることができる。また、第2の配線17上面とキャップ層3上面の高さを変えることにより、リーク電流を軽減することができる。
なお、当然であるが、第1の配線11を第2の配線17と同様の方法で形成することができる。
図4は、本発明の第3の実施の形態に係る配線構造のリーク電流特性を表すグラフである。同図中の、下側の曲線が、第3の実施の形態に係る上面端部が丸まった配線の特性を表し、上側の曲線が、従来の上面端部が丸まっていない配線の特性を表す。それぞれ、隣接した2つの配線間に所定の大きさの電界(図4横軸)を発生させたときに発生するリーク電流の大きさ(図4縦軸)を表す。
図4より、従来の上面端部が丸まっていない配線では、電界の大きさが約3.8MV/cmを超えた辺りで絶縁破壊が生じ、リーク電流の大きさが跳ね上がることがわかる。一方、第3の実施の形態に係る上面端部が丸まった配線では、従来の配線構造よりも全体的にリーク電流が小さく、また、測定範囲内では絶縁破壊が生じないことがわかる。
〔第4の実施の形態〕
本発明の第4の実施の形態は、配線形成膜15上に第1のバリア膜4を形成した後に未反応金属酸化膜16を析出させる点において第3の実施の形態と異なる。なお、他の部分の構成等、第3の実施の形態と同様の点については、説明を省略する。
図5(a)〜(b)は、本発明の第4の実施の形態に係る半導体装置の配線構造の製造工程を示す断面図である。
まず、第3の実施の形態において図3A(a)で示した、キャップ層3をストッパとして配線形成膜15にCMPを施すまでの工程を行う。
次に、図5(a)に示すように、配線形成膜15、およびキャップ層3上に第1のバリア膜4を形成する。
次に、図5(b)に示すように、酸化雰囲気下で熱処理を例えば200〜400℃で5〜60分間施すことにより、配線形成膜15の上面に未反応金属酸化膜16を析出させる。このとき、自己形成バリア膜12は未反応金属酸化膜16を構成する金属と酸素を含むため、自己形成バリア膜12にまで未反応金属酸化膜16の生成反応が進み、未反応金属酸化膜16の外縁部はキャップ層3に沿って下方に延びた形状となる。さらに、図示しないが、上層に絶縁膜等を形成することにより、半導体装置1を形成する。
(第4の実施の形態の効果)
この第4の実施の形態によれば、異なる製造方法により、第3の実施の形態と同様の効果を得ることができる。
〔第5の実施の形態〕
本発明の第5の実施の形態は、第2の配線17の上面にも自己形成バリア膜12を形成する点において第1、または第2の実施の形態と異なる。なお、他の部分の構成等、第1、または第2の実施の形態と同様の点については、説明を省略する。
図6は、本発明の第5の実施の形態に係る半導体装置の配線構造の製造工程を示す断面図である。
まず、第1の実施の形態において図1D(h)、または第2の実施の形態において図2C(f)で示した、第2の配線17、およびキャップ層3上に第1のバリア膜4を形成するまでの工程を行う。ただし、本実施の形態においては、第2の配線17内に、第2の配線17の上面に自己形成バリア膜12を形成することができるだけの所定の金属αが残留しているものとする。
次に、図6に示すように、望ましくは還元雰囲気下で熱処理を例えば200〜400℃で5〜60分間施すことにより、第2の配線17と、第2の配線17上の第1のバリア膜4との間に反応が生じ、第2の配線17の上面に自己形成バリア膜12が形成される。
自己形成バリア膜12がMnSiである場合は、第2の配線17内に残留していたMnと、第1のバリア膜4に含まれるSi、Oにより第2の配線17の上面の自己形成バリア膜12が形成される。
さらに、図示しないが、上層に絶縁膜等を形成することにより、半導体装置1を形成する。
(第5の実施の形態の効果)
この第5の実施の形態によれば、第2の配線17の上面にも自己形成バリア膜12を形成することにより、第1、または第2の実施の形態よりもさらにリーク電流を低減することができる。
なお、当然であるが、第1の配線11を第2の配線17と同様の方法で形成することができる。
〔第6の実施の形態〕
本発明の第6の実施の形態は、第2の配線17の上面にも自己形成バリア膜12を形成する点において第3の実施の形態と異なる。なお、他の部分の構成等、第3の実施の形態と同様の点については、説明を省略する。
図7は、本発明の第6の実施の形態に係る半導体装置の配線構造の製造工程を示す断面図である。
まず、第3の実施の形態において図3B(d)で示した第2の配線17、およびキャップ層3上に第1のバリア膜4を形成するまでの工程を行う。ただし、本実施の形態においては、第2の配線17内に、第2の配線17の上面に自己形成バリア膜12を形成することができるだけの所定の金属αが残留しているものとする。
次に、図7に示すように、望ましくは還元雰囲気下で熱処理を例えば200〜400℃で5〜60分間施すことにより、第2の配線17と、第2の配線17上の第1のバリア膜4との間に反応が生じ、第2の配線17の上面に自己形成バリア膜12が形成される。
自己形成バリア膜12がMnSiである場合は、第2の配線17内に残留していたMnと、第1のバリア膜4に含まれるSi、Oにより第2の配線17の上面の自己形成バリア膜12が形成される。
さらに、図示しないが、上層に絶縁膜等を形成することにより、半導体装置1を形成する。
(第6の実施の形態の効果)
この第6の実施の形態によれば、第2の配線17の上面にも自己形成バリア膜12を形成することにより、第3の実施の形態よりもさらにリーク電流を低減することができる。
なお、当然であるが、第1の配線11を第2の配線17と同様の方法で形成することができる。
〔第7の実施の形態〕
本発明の第7の実施の形態は、第2の配線17の上面にも自己形成バリア膜12を形成する点において第1、または第2の実施の形態と異なる。なお、他の部分の構成等、第1、または第2の実施の形態と同様の点については、説明を省略する。
図8(a)〜(b)は、本発明の第7の実施の形態に係る半導体装置の配線構造の製造工程を示す断面図である。
まず、第1の実施の形態において図1C(g)、または第2の実施の形態において図2C(e)で示した、キャップ層3をストッパとしてCMPを施すことにより、キャップ層3が露出するまで配線形成膜15を平坦化するまでの工程を行う。ただし、本実施の形態においては、第2の配線17内に、第2の配線17の上面に自己形成バリア膜12を形成することができるだけの所定の金属αが残留しているものとする。
次に、図8(a)に示すように、減圧下でアンモニア等を用いたプラズマ処理を施して、第2の配線17上面のCu酸化膜(図示しない)を除去した後、第2の配線17上面を還元性ガスとシランガスに暴露する。これにより、第2の配線17上面の極表面にのみSiが進入する。そこで、酸化雰囲気下で熱処理を例えば200〜400℃で5〜60分間施すことにより、第2の配線17上面に自己形成バリア膜12が形成される。
自己形成バリア膜12がMnSiである場合は、第2の配線17内に含まれるMn、Siと、雰囲気中に含まれるOにより第2の配線17の上面の自己形成バリア膜12が形成される。
次に、図8(b)に示すように、第2の配線17、およびキャップ層3上に第1のバリア膜4を形成する。さらに、図示しないが、上層に絶縁膜等を形成することにより、半導体装置1を形成する。
(第7の実施の形態の効果)
この第7の実施の形態によれば、第2の配線17の上面にも自己形成バリア膜12を形成することにより、第1、または第2の実施の形態よりもさらにリーク電流を低減することができる。
なお、当然であるが、第1の配線11を第2の配線17と同様の方法で形成することができる。
〔第8の実施の形態〕
本発明の第8の実施の形態は、第2の配線17の上面にも自己形成バリア膜12を形成する点において第3の実施の形態と異なる。なお、他の部分の構成等、第3の実施の形態と同様の点については、説明を省略する。
図9(a)〜(b)は、本発明の第8の実施の形態に係る半導体装置の配線構造の製造工程を示す断面図である。
まず、第3の実施の形態において図3B(c)で示した、未反応金属酸化膜16を除去するまでの工程を行う。ただし、本実施の形態においては、第2の配線17内に、第2の配線17の上面に自己形成バリア膜12を形成することができるだけの所定の金属αが残留しているものとする。
次に、図9(a)に示すように、減圧下でアンモニア等を用いたプラズマ処理を施して、第2の配線17上面のCu酸化膜(図示しない)を除去した後、第2の配線17上面を還元性ガスとシランガスに暴露する。これにより、第2の配線17上面の極表面にのみSiが進入する。そこで、酸化雰囲気下で熱処理を例えば200〜400℃で5〜60分間施すことにより、第2の配線17上面に自己形成バリア膜12が形成される。
自己形成バリア膜12がMnSiである場合は、第2の配線17内に含まれるMn、Siと、雰囲気中に含まれるOにより第2の配線17の上面の自己形成バリア膜12が形成される。
次に、図9(b)に示すように、第2の配線17、およびキャップ層3上に第1のバリア膜4を形成する。さらに、図示しないが、上層に絶縁膜等を形成することにより、半導体装置1を形成する。
(第8の実施の形態の効果)
この第8の実施の形態によれば、第2の配線17の上面にも自己形成バリア膜12を形成することにより、第3の実施の形態よりもさらにリーク電流を低減することができる。
なお、当然であるが、第1の配線11を第2の配線17と同様の方法で形成することができる。
〔他の実施の形態〕
なお、本発明は、上記各実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。例えば、本発明は、上記各実施の形態において示したようなデュアルダマシン構造以外の配線構造にも適用することができ、例えば、自己形成バリア膜で被膜した配線/ビアからなる配線構造を個別に形成する際に適用されてもよい。
また、発明の主旨を逸脱しない範囲内において上記各実施の形態の構成要素を任意に組み合わせることができる。
(a)〜(c)は、本発明の第1の実施の形態に係る半導体装置の配線構造の製造工程を示す断面図である。 (d)〜(e)は、本発明の第1の実施の形態に係る半導体装置の配線構造の製造工程を示す断面図である。 (f)〜(g)は、本発明の第1の実施の形態に係る半導体装置の配線構造の製造工程を示す断面図である。 (h)は、本発明の第1の実施の形態に係る半導体装置の配線構造の製造工程を示す断面図である。 (a)〜(b)は、本発明の第2の実施の形態に係る半導体装置の配線構造の製造工程を示す断面図である。 (c)〜(d)は、本発明の第2の実施の形態に係る半導体装置の配線構造の製造工程を示す断面図である。 (e)〜(f)は、本発明の第2の実施の形態に係る半導体装置の配線構造の製造工程を示す断面図である。 (a)〜(b)は、本発明の第3の実施の形態に係る半導体装置の配線構造の製造工程を示す断面図である。 (c)〜(d)は、本発明の第3の実施の形態に係る半導体装置の配線構造の製造工程を示す断面図である。 本発明の第3の実施の形態に係る配線構造のリーク電流特性を表すグラフである。 (a)〜(b)は、本発明の第4の実施の形態に係る半導体装置の配線構造の製造工程を示す断面図である。 本発明の第5の実施の形態に係る半導体装置の配線構造の製造工程を示す断面図である。 本発明の第6の実施の形態に係る半導体装置の配線構造の製造工程を示す断面図である。 (a)〜(b)は、本発明の第7の実施の形態に係る半導体装置の配線構造の製造工程を示す断面図である。 (a)〜(b)は、本発明の第8の実施の形態に係る半導体装置の配線構造の製造工程を示す断面図である。
符号の説明
1 半導体装置
2 第1の層間絶縁膜
3 キャップ層
4 第1のバリア膜
5 第2の層間絶縁膜
6 第2のバリア膜
11 第1の配線
12 自己形成バリア膜
13 配線溝
14 前駆体膜
15 配線形成膜
16 未反応金属酸化膜
17 第2の配線

Claims (5)

  1. 半導体基板上に絶縁膜を形成する工程と、
    前記絶縁膜に凹部を形成する工程と、
    前記凹部の形成された前記絶縁膜の表面に所定の金属元素を含む前駆体膜を形成する工程と、
    前記前駆体膜上に配線形成膜を堆積させる工程と、
    酸化雰囲気下で熱処理を施すことにより、前記前駆体膜と前記絶縁膜を反応させて、その境界面に前記所定の金属元素と前記絶縁膜の構成元素を含む化合物を主成分とする自己形成バリア膜を形成し、未反応の前記所定の金属元素を前記配線形成膜内に拡散移動させて前記配線形成膜表面で雰囲気中の酸素と反応させ、未反応金属酸化膜として析出させる工程と、
    前記未反応金属酸化膜を除去する工程と、
    前記未反応金属酸化膜を除去する工程の後、前記配線形成膜上に、前記配線形成膜と同一の材料を堆積させて、前記配線形成膜を積み増す工程と、
    前記配線形成膜を積み増す工程の後、前記凹部外の前記絶縁膜が露出するまで前記配線形成膜を平坦化して配線構造を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 半導体基板上に絶縁膜を形成する工程と、
    前記絶縁膜に凹部を形成する工程と、
    前記凹部の形成された前記絶縁膜の表面に所定の金属元素を含む前駆体膜を形成する工程と、
    前記前駆体膜上に配線形成膜を堆積させる工程と、
    熱処理を施すことにより、前記前駆体膜と前記絶縁膜を反応させて、その境界面に前記所定の金属元素と前記絶縁膜の構成元素を含む化合物を主成分とする自己形成バリア膜を形成し、未反応の前記所定の金属元素を前記配線形成膜内に拡散させる工程と、
    前記自己形成バリア膜を形成し、未反応の前記所定の金属元素を前記配線形成膜内に拡散させる工程の後、前記配線形成膜を途中の厚さまで後退させる工程と、
    前記配線形成膜を途中の厚さまで後退させる工程の後、酸化雰囲気下で熱処理を施すことにより、前記配線形成膜内に拡散した前記所定の金属元素を前記配線形成膜表面で雰囲気中の酸素と反応させ、未反応金属酸化膜として析出させる工程と、
    前記未反応金属酸化膜を除去する工程と、
    前記未反応金属酸化膜を除去する工程の後、前記凹部外の前記絶縁膜が露出するまで前記配線形成膜を平坦化して配線構造を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  3. 半導体基板上に絶縁膜を形成する工程と、
    前記絶縁膜に凹部を形成する工程と、
    前記凹部の形成された前記絶縁膜の表面に所定の金属元素を含む前駆体膜を形成する工程と、
    前記前駆体膜上に配線形成膜を堆積させる工程と、
    熱処理を施すことにより、前記前駆体膜と前記絶縁膜を反応させて、その境界面に前記所定の金属元素と前記絶縁膜の構成元素を含む化合物を主成分とする自己形成バリア膜を形成し、未反応の前記所定の金属元素を前記配線形成膜内に拡散させる工程と、
    前記自己形成バリア膜を形成し、未反応の前記所定の金属元素を前記配線形成膜内に拡散させる工程の後、前記凹部外の前記絶縁膜が露出するまで前記配線形成膜を平坦化する工程と、
    前記配線形成膜を平坦化する工程の後、酸化雰囲気下で熱処理を施すことにより、前記配線形成膜内に拡散した前記所定の金属元素を前記配線形成膜表面で雰囲気中の酸素と反応させ、前記反応を前記自己形成バリア膜内まで進めることにより、前記配線形成膜の上面、および上面付近の側面に未反応金属酸化膜を析出させ、前記配線形成膜の上面端部を丸めて配線構造を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  4. 前記配線構造を形成する工程の後、前記配線形成膜上にバリア膜を形成する工程と、
    熱処理を施すことにより、前記バリア膜と前記配線形成膜を反応させて、その境界面に前記所定の金属元素と前記バリア膜の構成元素を含む化合物を主成分とする自己形成バリア膜を形成する工程と、
    をさらに含むことを特徴とする請求項1から3のいずれかに記載の半導体装置の製造方法。
  5. 前記配線構造を形成する工程の後、前記配線形成膜を少なくともシランガスに暴露する工程と、
    酸化雰囲気下で熱処理を施すことにより、前記シランガスに暴露した配線形成膜を雰囲気中の酸素と反応させて、前記配線形成膜の上面に前記所定の金属元素とSiを含む化合物を主成分とする自己形成バリア膜を形成する工程と、
    をさらに含むことを特徴とする請求項1から3のいずれかに記載の半導体装置の製造方法。
JP2006340506A 2006-12-18 2006-12-18 半導体装置の製造方法 Expired - Fee Related JP5010265B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006340506A JP5010265B2 (ja) 2006-12-18 2006-12-18 半導体装置の製造方法
US11/956,868 US7888253B2 (en) 2006-12-18 2007-12-14 Method of fabricating semiconductor device
US12/983,700 US20110097890A1 (en) 2006-12-18 2011-01-03 Method of fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006340506A JP5010265B2 (ja) 2006-12-18 2006-12-18 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012068168A Division JP5475820B2 (ja) 2012-03-23 2012-03-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008153472A true JP2008153472A (ja) 2008-07-03
JP5010265B2 JP5010265B2 (ja) 2012-08-29

Family

ID=39527852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006340506A Expired - Fee Related JP5010265B2 (ja) 2006-12-18 2006-12-18 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US7888253B2 (ja)
JP (1) JP5010265B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040772A (ja) * 2008-08-05 2010-02-18 Rohm Co Ltd 半導体装置の製造方法
JP2010040771A (ja) * 2008-08-05 2010-02-18 Rohm Co Ltd 半導体装置の製造方法
JP2010050303A (ja) * 2008-08-22 2010-03-04 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2010073736A (ja) * 2008-09-16 2010-04-02 Rohm Co Ltd 半導体装置の製造方法
JP2010080606A (ja) * 2008-09-25 2010-04-08 Rohm Co Ltd 半導体装置の製造方法
JP2010098300A (ja) * 2008-09-16 2010-04-30 Tohoku Univ 銅配線、銅配線の形成方法および半導体装置
JP2011086837A (ja) * 2009-10-16 2011-04-28 Tohoku Univ 半導体装置およびその形成方法
US8531033B2 (en) 2009-09-07 2013-09-10 Advanced Interconnect Materials, Llc Contact plug structure, semiconductor device, and method for forming contact plug

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8102051B2 (en) * 2007-06-22 2012-01-24 Rohm Co., Ltd. Semiconductor device having an electrode and method for manufacturing the same
US8168528B2 (en) * 2009-06-18 2012-05-01 Kabushiki Kaisha Toshiba Restoration method using metal for better CD controllability and Cu filing
JP5507909B2 (ja) * 2009-07-14 2014-05-28 東京エレクトロン株式会社 成膜方法
JP2012253148A (ja) * 2011-06-01 2012-12-20 Toshiba Corp 半導体装置及びその製造方法
US8492897B2 (en) 2011-09-14 2013-07-23 International Business Machines Corporation Microstructure modification in copper interconnect structures
US8916469B2 (en) * 2013-03-12 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating copper damascene
US9343400B2 (en) * 2013-03-13 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Dual damascene gap filling process
US9224686B1 (en) * 2014-09-10 2015-12-29 International Business Machines Corporation Single damascene interconnect structure
KR20160116618A (ko) * 2015-03-30 2016-10-10 삼성전자주식회사 반도체 소자 및 그 제조 방법.
US9842805B2 (en) 2015-09-24 2017-12-12 International Business Machines Corporation Drive-in Mn before copper plating
US11133216B2 (en) 2018-06-01 2021-09-28 International Business Machines Corporation Interconnect structure
US12154850B2 (en) * 2021-04-23 2024-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor interconnection structures and methods of forming the same
KR20230102294A (ko) 2021-12-30 2023-07-07 삼성전자주식회사 반도체 장치 및 데이터 저장 시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277390A (ja) * 2004-02-27 2005-10-06 Handotai Rikougaku Kenkyu Center:Kk 半導体装置及びその製造方法
JP2007221103A (ja) * 2006-01-20 2007-08-30 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6607982B1 (en) 2001-03-23 2003-08-19 Novellus Systems, Inc. High magnesium content copper magnesium alloys as diffusion barriers
JP2002329780A (ja) 2001-04-27 2002-11-15 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2003142579A (ja) 2001-11-07 2003-05-16 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2003188254A (ja) 2001-12-18 2003-07-04 Hitachi Ltd 半導体装置の製造方法および半導体装置
US6664185B1 (en) 2002-04-25 2003-12-16 Advanced Micro Devices, Inc. Self-aligned barrier formed with an alloy having at least two dopant elements for minimized resistance of interconnect
US6943111B2 (en) 2003-02-10 2005-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier free copper interconnect by multi-layer copper seed
JP5068925B2 (ja) 2004-09-03 2012-11-07 Jx日鉱日石金属株式会社 スパッタリングターゲット
JP2006179948A (ja) 2006-02-14 2006-07-06 Renesas Technology Corp 半導体装置の製造方法および半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277390A (ja) * 2004-02-27 2005-10-06 Handotai Rikougaku Kenkyu Center:Kk 半導体装置及びその製造方法
JP2007221103A (ja) * 2006-01-20 2007-08-30 Fujitsu Ltd 半導体装置の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040772A (ja) * 2008-08-05 2010-02-18 Rohm Co Ltd 半導体装置の製造方法
JP2010040771A (ja) * 2008-08-05 2010-02-18 Rohm Co Ltd 半導体装置の製造方法
JP2010050303A (ja) * 2008-08-22 2010-03-04 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2010073736A (ja) * 2008-09-16 2010-04-02 Rohm Co Ltd 半導体装置の製造方法
JP2010098300A (ja) * 2008-09-16 2010-04-30 Tohoku Univ 銅配線、銅配線の形成方法および半導体装置
US8258626B2 (en) 2008-09-16 2012-09-04 Advanced Interconnect Materials, Llc Copper interconnection, method for forming copper interconnection structure, and semiconductor device
US8420535B2 (en) 2008-09-16 2013-04-16 Advanced Interconnect Materials, Llc Copper interconnection, method for forming copper interconnection structure, and semiconductor device
JP2010080606A (ja) * 2008-09-25 2010-04-08 Rohm Co Ltd 半導体装置の製造方法
US8531033B2 (en) 2009-09-07 2013-09-10 Advanced Interconnect Materials, Llc Contact plug structure, semiconductor device, and method for forming contact plug
JP2011086837A (ja) * 2009-10-16 2011-04-28 Tohoku Univ 半導体装置およびその形成方法

Also Published As

Publication number Publication date
US7888253B2 (en) 2011-02-15
JP5010265B2 (ja) 2012-08-29
US20110097890A1 (en) 2011-04-28
US20080146015A1 (en) 2008-06-19

Similar Documents

Publication Publication Date Title
JP5010265B2 (ja) 半導体装置の製造方法
US8044519B2 (en) Semiconductor device and method of fabricating the same
US10535559B2 (en) Semiconductor interconnect structure having a graphene barrier layer
TWI569313B (zh) 半導體裝置之製造方法
TWI389252B (zh) 互連結構與其製造方法
US8349731B2 (en) Methods for forming copper diffusion barriers for semiconductor interconnect structures
TW200832614A (en) Dielectric spacers for metal interconnects and method to form the same
KR102822259B1 (ko) 백-엔드-오프-라인 애플리케이션들을 위한 루테늄 라이너 및 캡
CN113725152A (zh) 半导体器件及其制造方法
CN104576518A (zh) 用于后段制程金属化的混合型锰和氮化锰阻障物及其制法
JP2012038961A (ja) 半導体装置及び半導体装置の製造方法
JP2009135139A (ja) 半導体装置及びその製造方法
KR101179973B1 (ko) 반도체 장치 및 그 제조 방법
CN107680932B (zh) 互连结构及其制造方法
US7902068B2 (en) Manufacturing method of semiconductor device
TWI513378B (zh) 改善窄銅填孔之導電性的方法及結構
JP2007173511A (ja) 半導体装置の製造方法
JP2008047719A (ja) 半導体装置の製造方法
KR20140028908A (ko) 금속 배선을 포함하는 반도체 소자의 형성방법
US20060261483A1 (en) Semiconductor device and method for manufacturing the same
WO2010140279A1 (ja) 半導体装置及びその製造方法
JP5475820B2 (ja) 半導体装置の製造方法
JP2008258431A (ja) 半導体装置、およびその製造方法
CN101304002A (zh) 半导体元件的制造方法
JP2010129693A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090306

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110322

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110627

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110628

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110629

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110630

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120323

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120601

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees