JP2008152690A

JP2008152690A - Power supply device

Info

Publication number: JP2008152690A
Application number: JP2006342200A
Authority: JP
Inventors: Masayuki Usuda; 田雅之臼
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2006-12-20
Filing date: 2006-12-20
Publication date: 2008-07-03

Abstract

【課題】出力電圧のドロップを抑制し、所定の設定電圧を出力することが可能な電源装置を提供する。
【解決手段】電源装置１００の制御回路４は、第１の活性化制御信号Ｓ１を出力して、第１の低飽和レギュレータ２の活性化を制御するようになっている。また、制御回路４は、第１の設定電圧制御信号Ｓ３を出力して、第１の低飽和レギュレータ２の出力電圧を予め設定された設定電圧よりも高くし、その後、もとの設定電圧に戻すよう制御するようになっている。
また、制御回路４は、第２の活性化制御信号Ｓ２を出力して、第２の低飽和レギュレータ３の活性化を制御するようになっている。また、制御回路４は、第２の設定電圧制御信号Ｓ４を出力して、第２の低飽和レギュレータ３の出力電圧を予め設定された設定電圧よりも高くし、その後、もとの設定電圧に戻すよう制御するようになっている。
【選択図】図１A power supply apparatus capable of suppressing a drop in output voltage and outputting a predetermined set voltage is provided.
A control circuit 4 of a power supply apparatus 100 outputs a first activation control signal S1 to control activation of a first low saturation regulator 2. In addition, the control circuit 4 outputs the first set voltage control signal S3 to make the output voltage of the first low saturation regulator 2 higher than the preset set voltage, and then returns to the original set voltage. Control to return.
The control circuit 4 outputs a second activation control signal S2 to control the activation of the second low saturation regulator 3. Further, the control circuit 4 outputs the second set voltage control signal S4 to make the output voltage of the second low saturation regulator 3 higher than the preset set voltage, and then returns to the original set voltage. Control to return.
[Selection] Figure 1

Description

本発明は、複数のレギュレータを切り換えて動作させて、出力端子に設定電圧を出力するための電源装置に関する。 The present invention relates to a power supply device for switching and operating a plurality of regulators to output a set voltage to an output terminal.

従来、出力に対し複数の低飽和レギュレータ（ＬＤＯ（ｌｏｗｄｒｏｐ−ｏｕｔ）レギュレータ）が接続され、用途によりこれらの低飽和レギュレータを切り換えて使用する電源装置がある。 2. Description of the Related Art Conventionally, there is a power supply device in which a plurality of low saturation regulators (LDO (low drop-out) regulators) are connected to an output, and these low saturation regulators are switched depending on the application.

この電源装置は、切り換え時に、２つの低飽和レギュレータをオーバラップ動作させている。しかし、オーバラップしている間は、出力電圧が高い低飽和レギュレータの方か、出力電圧が同じな場合は先に操作している低飽和レギュレータの方が優勢となる。 This power supply device causes two low saturation regulators to overlap during switching. However, during the overlap, the low-saturation regulator with a high output voltage is dominant, or the low-saturation regulator that is operated first when the output voltage is the same.

この優勢となった低飽和レギュレータがパワーダウンすると同時に、他方の低飽和レギュレータの出力電流が急激に増加し、電源装置の出力電圧がドロップする。 At the same time as this prevailing low saturation regulator is powered down, the output current of the other low saturation regulator rapidly increases and the output voltage of the power supply device drops.

すなわち従来の電源装置は、所定の設定電圧を出力することができないという問題があった。 That is, the conventional power supply device has a problem that it cannot output a predetermined set voltage.

ここで、従来の電源装置には、例えば、高精度である第１基準電圧発生回路で生成した基準電圧と、低消費電流である第２基準電圧発生回路で生成した基準電圧と、を切り換えて出力するオーバラップ回路を備えるものがある。このオーバラップ回路は、負荷である機器が要求する精度に応じて、基準電圧を切り換えてアンプに入力し、出力電圧を制御するトランジスタを制御する（例えば、特許文献１参照。）。 Here, in the conventional power supply device, for example, the reference voltage generated by the first reference voltage generating circuit having high accuracy and the reference voltage generated by the second reference voltage generating circuit having low current consumption are switched. Some have an overlap circuit to output. This overlap circuit controls a transistor that controls the output voltage by switching the reference voltage and inputting it to the amplifier according to the accuracy required by the load device (see, for example, Patent Document 1).

しかし、この従来技術は、上記切換時の電源装置の出力電圧のドロップを抑制し、所定の設定電圧を出力するためのものではない。
特開２００５−１４８９４２号公報 However, this prior art is not intended to suppress a drop in the output voltage of the power supply device at the time of switching and to output a predetermined set voltage.
JP 2005-148942 A

本発明は、出力電圧のドロップを抑制し、所定の設定電圧を出力することが可能な電源装置を提供することを目的とする。 An object of the present invention is to provide a power supply device capable of suppressing a drop in output voltage and outputting a predetermined set voltage.

本発明の一態様に係る実施例に従った電源装置は、
複数の低飽和レギュレータを切り換えて動作させて、出力端子に設定電圧を出力するための電源装置であって、
前記出力端子に出力が接続され、出力電圧を調整可能な第１の低飽和レギュレータと、
前記出力端子に出力が接続され、出力電圧を調整可能な第２の低飽和レギュレータと、
前記第１の低飽和レギュレータおよび前記第２の低飽和レギュレータの動作を制御する制御回路と、を備え、
前記制御回路は、
前記第１の低飽和レギュレータが、出力電圧が前記設定電圧に設定された活性化状態であり、前記第２の低飽和レギュレータが、不活性化状態である場合に、前記第２の低飽和レギュレータを活性化するとともにその出力電圧を前記設定電圧よりも高く設定し、その後、前記第１の低飽和レギュレータを不活性化し、前記第２の低飽和レギュレータの出力電圧を前記設定電圧に戻し、
前記第２の低飽和レギュレータが、出力電圧が前記設定電圧に設定された活性化状態であり、前記第１の低飽和レギュレータが、不活性化状態である場合に、前記第１の低飽和レギュレータを活性化するとともにその出力電圧を前記設定電圧よりも高く設定し、その後、前記第２の低飽和レギュレータを不活性化し、前記第１の低飽和レギュレータの出力電圧を前記設定電圧に戻すことを特徴とする。 A power supply device according to an embodiment of one aspect of the present invention includes:
A power supply device for switching a plurality of low saturation regulators to operate and outputting a set voltage to an output terminal,
A first low-saturation regulator having an output connected to the output terminal and capable of adjusting an output voltage;
A second low-saturation regulator having an output connected to the output terminal and capable of adjusting an output voltage;
A control circuit for controlling operations of the first low saturation regulator and the second low saturation regulator;
The control circuit includes:
When the first low saturation regulator is in an activated state in which an output voltage is set to the set voltage, and the second low saturation regulator is in an inactivated state, the second low saturation regulator And setting its output voltage higher than the set voltage, then deactivating the first low saturation regulator, returning the output voltage of the second low saturation regulator to the set voltage,
When the second low saturation regulator is in an activated state in which an output voltage is set to the set voltage, and the first low saturation regulator is in an inactivated state, the first low saturation regulator And setting the output voltage higher than the set voltage, then deactivating the second low saturation regulator, and returning the output voltage of the first low saturation regulator to the set voltage. Features.

本発明の他の態様に係る実施例に従った電源装置は、
複数の降圧スイッチングレギュレータを切り換えて動作させて、出力端子に設定電圧を出力するための電源装置であって、
前記出力端子に出力が接続され、出力電圧を調整可能な第１の降圧スイッチングレギュレータと、
前記出力端子に出力が接続され、出力電圧を調整可能な第２の降圧スイッチングレギュレータと、
前記第１の降圧スイッチングレギュレータおよび前記第２の降圧スイッチングレギュレータの動作を制御する制御回路と、を備え、
前記制御回路は、
前記第１の降圧スイッチングレギュレータが、出力電圧が前記設定電圧に設定された活性化状態であり、前記第２の降圧スイッチングレギュレータが、不活性化状態である場合に、前記第２の降圧スイッチングレギュレータを活性化するとともにその出力電圧を前記設定電圧よりも高く設定し、その後、前記第１の降圧スイッチングレギュレータを不活性化し、前記第２の降圧スイッチングレギュレータの出力電圧を前記設定電圧に戻し、
前記第２の降圧スイッチングレギュレータが、出力電圧が前記設定電圧に設定された活性化状態であり、前記第１の降圧スイッチングレギュレータが、不活性化状態である場合に、前記第１の降圧スイッチングレギュレータを活性化するとともにその出力電圧を前記設定電圧よりも高く設定し、その後、前記第２の降圧スイッチングレギュレータを不活性化し、前記第１の降圧スイッチングレギュレータの出力電圧を前記設定電圧に戻すことを特徴とする。 A power supply device according to an embodiment according to another aspect of the present invention includes:
A power supply device for switching a plurality of step-down switching regulators to operate and outputting a set voltage to an output terminal,
A first step-down switching regulator having an output connected to the output terminal and capable of adjusting an output voltage;
A second step-down switching regulator having an output connected to the output terminal and capable of adjusting an output voltage;
A control circuit that controls operations of the first step-down switching regulator and the second step-down switching regulator;
The control circuit includes:
When the first step-down switching regulator is in an activated state in which an output voltage is set to the set voltage, and the second step-down switching regulator is in an inactivated state, the second step-down switching regulator And the output voltage of the second step-down switching regulator is returned to the set voltage by deactivating the first step-down switching regulator.
When the second step-down switching regulator is in an activated state in which an output voltage is set to the set voltage, and the first step-down switching regulator is in an inactivated state, the first step-down switching regulator And the output voltage of the first step-down switching regulator is deactivated and the output voltage of the first step-down switching regulator is returned to the set voltage. Features.

本発明の他の態様に係る実施例に従った電源装置は、
低飽和レギュレータと降圧スイッチングレギュレータとを切り換えて動作させて、出力端子に設定電圧を出力するための電源装置であって、
前記出力端子に出力が接続され、出力電圧を調整可能な前記低飽和レギュレータと、
前記出力端子に出力が接続され、出力電圧を調整可能な降圧スイッチングレギュレータと、
前記低飽和レギュレータおよび前記降圧スイッチングレギュレータの動作を制御する制御回路と、を備え、
前記制御回路は、
前記低飽和レギュレータが、出力電圧が前記設定電圧に設定された活性化状態であり、前記降圧スイッチングレギュレータが、不活性化状態である場合に、前記降圧スイッチングレギュレータを活性化するとともにその出力電圧を前記設定電圧よりも高く設定し、その後、前記低飽和レギュレータを不活性化し、前記降圧スイッチングレギュレータの出力電圧を前記設定電圧に戻し、
前記降圧スイッチングレギュレータが、出力電圧が前記設定電圧に設定された活性化状態であり、前記低飽和レギュレータが、不活性化状態である場合に、前記低飽和レギュレータを活性化するとともにその出力電圧を前記設定電圧よりも高く設定し、その後、前記降圧スイッチングレギュレータを不活性化し、前記低飽和レギュレータの出力電圧を前記設定電圧に戻すことを特徴とする。 A power supply device according to an embodiment according to another aspect of the present invention includes:
A power supply device for switching a low saturation regulator and a step-down switching regulator to operate and outputting a set voltage to an output terminal,
An output connected to the output terminal, and the low saturation regulator capable of adjusting an output voltage;
A step-down switching regulator having an output connected to the output terminal and capable of adjusting an output voltage;
A control circuit for controlling the operation of the low saturation regulator and the step-down switching regulator,
The control circuit includes:
When the low saturation regulator is in an activated state where the output voltage is set to the set voltage and the step-down switching regulator is in an inactive state, the step-down switching regulator is activated and the output voltage is Set higher than the set voltage, then deactivate the low saturation regulator, return the output voltage of the step-down switching regulator to the set voltage,
When the step-down switching regulator is in an activated state where the output voltage is set to the set voltage, and the low saturation regulator is in an inactivated state, the low saturation regulator is activated and the output voltage is The voltage is set higher than the set voltage, and then the step-down switching regulator is deactivated, and the output voltage of the low saturation regulator is returned to the set voltage.

本発明の電源装置によれば、出力電圧のドロップを抑制し、所定の設定電圧を出力することができる。 According to the power supply device of the present invention, output voltage drop can be suppressed and a predetermined set voltage can be output.

以下、本発明に係る各実施例について図面に基づいて説明する。 Embodiments according to the present invention will be described below with reference to the drawings.

本実施例では、複数の低飽和レギュレータ（シリーズレギュレータ）を切り換えて動作させて、出力端子に設定電圧を出力するための電源装置の一例について説明する。 In the present embodiment, an example of a power supply device for switching a plurality of low saturation regulators (series regulators) to operate and outputting a set voltage to an output terminal will be described.

図１は、本発明の一態様である実施例１に係る電源装置１００の要部構成を示す図である。 FIG. 1 is a diagram illustrating a main configuration of a power supply device 100 according to a first embodiment which is an aspect of the present invention.

図１に示すように、電源装置１００は、出力端子１に出力が接続され、出力電圧を調整可能な第１の低飽和レギュレータ２と、出力端子１に出力が接続され、出力電圧を調整可能な第２の低飽和レギュレータ３と、第１の低飽和レギュレータ２および第２の低飽和レギュレータ３の動作を制御する制御回路４と、を備える。 As shown in FIG. 1, the power supply device 100 has an output connected to the output terminal 1 and a first low-saturation regulator 2 capable of adjusting the output voltage, and an output connected to the output terminal 1 so that the output voltage can be adjusted. A second low-saturation regulator 3 and a control circuit 4 that controls the operations of the first low-saturation regulator 2 and the second low-saturation regulator 3.

また、電源装置１００は、第１の低飽和レギュレータ２の出力と第２の低飽和レギュレータ３の出力とに接続され、出力電圧が充電されるキャパシタ５を備える。 The power supply device 100 includes a capacitor 5 connected to the output of the first low saturation regulator 2 and the output of the second low saturation regulator 3 and charged with the output voltage.

出力端子１には、負荷６が接続され、出力電圧に応じて、負荷６には負荷電流Ｉが流れるようになっている。 A load 6 is connected to the output terminal 1, and a load current I flows through the load 6 in accordance with the output voltage.

第１、第２の低飽和レギュレータ２、３は、本実施例では、通常の状態で、同じ設定電圧が出力されるように、設定されている。 In the present embodiment, the first and second low saturation regulators 2 and 3 are set so that the same set voltage is output in a normal state.

また、第２の低飽和レギュレータ３は、本実施例では、第１の低飽和レギュレータ２よりも消費電流が小さく応答性が低く設定されている。 In the present embodiment, the second low-saturation regulator 3 is set to have lower current consumption and lower responsiveness than the first low-saturation regulator 2.

制御回路４は、第１の活性化制御信号Ｓ１を出力して、第１の低飽和レギュレータ２の活性化を制御するようになっている。また、制御回路４は、第１の設定電圧制御信号Ｓ３を出力して、第１の低飽和レギュレータ２の出力電圧を予め設定された設定電圧よりも高くし、その後、もとの設定電圧に戻すよう制御するようになっている。 The control circuit 4 outputs the first activation control signal S1 to control the activation of the first low saturation regulator 2. In addition, the control circuit 4 outputs the first set voltage control signal S3 to make the output voltage of the first low saturation regulator 2 higher than the preset set voltage, and then returns to the original set voltage. Control to return.

また、制御回路４は、第２の活性化制御信号Ｓ２を出力して、第２の低飽和レギュレータ３の活性化を制御するようになっている。また、制御回路４は、第２の設定電圧制御信号Ｓ４を出力して、第２の低飽和レギュレータ３の出力電圧を予め設定された設定電圧よりも高くし、その後、もとの設定電圧に戻すよう制御するようになっている。 The control circuit 4 outputs a second activation control signal S2 to control the activation of the second low saturation regulator 3. Further, the control circuit 4 outputs the second set voltage control signal S4 to make the output voltage of the second low saturation regulator 3 higher than the preset set voltage, and then returns to the original set voltage. Control to return.

ここで、図２は、図１の電源装置１００の第１、第２の低飽和レギュレータ２、３に適用され得る低飽和レギュレータの要部構成の一例を示す図である。ここでは、第１の低飽和レギュレータ２を例として説明するが、第２の低飽和レギュレータ３の構成・動作も同様である。また、図２に示す低飽和レギュレータには、必要に応じて、他の回路構成が付加され得る。 Here, FIG. 2 is a diagram illustrating an example of a main configuration of a low saturation regulator that can be applied to the first and second low saturation regulators 2 and 3 of the power supply device 100 of FIG. 1. Here, the first low-saturation regulator 2 will be described as an example, but the configuration and operation of the second low-saturation regulator 3 are also the same. Further, other circuit configurations may be added to the low saturation regulator shown in FIG. 2 as necessary.

図２に示すように、第１の低飽和レギュレータ２は、電源ＶＤＤに一端（ソース）が接続された第１のｐ型ＭＯＳトランジスタ１１と、この第１のｐ型ＭＯＳトランジスタ１１の他端（ドレイン）と接地ＶＳＳとの間に接続され、出力２ａの出力電圧を分圧する抵抗１２および可変抵抗１３を含む分圧回路１４と、を有する。 As shown in FIG. 2, the first low saturation regulator 2 includes a first p-type MOS transistor 11 having one end (source) connected to the power supply VDD, and the other end of the first p-type MOS transistor 11 ( A voltage dividing circuit 14 including a resistor 12 and a variable resistor 13 connected between the drain) and the ground VSS and dividing the output voltage of the output 2a.

ここで、分圧回路１４は、出力電圧を予め設定された設定電圧よりも高くする場合、第１、第２の設定電圧制御信号Ｓ３、Ｓ４により、出力電圧に対する分圧回路１４の分圧出力が小さく、すなわち、可変抵抗１３の抵抗値が小さくなるように制御されるようになっている。 Here, when the output voltage is higher than a preset voltage, the voltage divider circuit 14 outputs a divided voltage of the voltage divider circuit 14 with respect to the output voltage by the first and second set voltage control signals S3 and S4. Is small, that is, the resistance value of the variable resistor 13 is controlled to be small.

また、第１の低飽和レギュレータ２は、出力２ａと接地ＶＳＳとの間に接続され、出力電圧を充電するキャパシタ１５を有する。 The first low-saturation regulator 2 includes a capacitor 15 that is connected between the output 2a and the ground VSS and charges the output voltage.

また、第１の低飽和レギュレータ２は、抵抗１２と可変抵抗１３とにより出力電圧を分圧した電圧が非反転入力端子に入力され、基準電圧Ｖｒｅｆが反転入力端子に入力され、出力が第１のｐ型ＭＯＳトランジスタ１１のゲートに入力に接続された誤差増幅回路１６を有する。 The first low-saturation regulator 2 has a voltage obtained by dividing the output voltage by the resistor 12 and the variable resistor 13 is input to the non-inverting input terminal, the reference voltage Vref is input to the inverting input terminal, and the output is the first. The p-type MOS transistor 11 has an error amplifier circuit 16 connected to the input at the gate thereof.

ここで、誤差増幅回路１６は、第１の低飽和レギュレータ２を活性化する場合に、第１の活性化制御信号Ｓ１により活性化され、一方、第１の低飽和レギュレータ２を不活性化する場合に、第１の活性化制御信号Ｓ１により不活性化されるようになっている。 Here, when the first low saturation regulator 2 is activated, the error amplifier circuit 16 is activated by the first activation control signal S1, while deactivating the first low saturation regulator 2. In such a case, the signal is inactivated by the first activation control signal S1.

また、第１の低飽和レギュレータ２は、電源ＶＤＤに一端（ソース）が接続され、他端（ドレイン）が第１のｐ型ＭＯＳトランジスタ１１のゲートに接続された第２のｐ型ＭＯＳトランジスタ１７を有する。 The first low saturation regulator 2 has a second p-type MOS transistor 17 having one end (source) connected to the power supply VDD and the other end (drain) connected to the gate of the first p-type MOS transistor 11. Have

ここで、第２のｐ型ＭＯＳトランジスタ１７は、第１の低飽和レギュレータ２を活性化する場合、第１の活性化制御信号Ｓ１によりオフされ、このとき、第１のｐ型ＭＯＳトランジスタ１１は、誤差増幅回路１６の出力に基づいて制御されるようになっている。 Here, the second p-type MOS transistor 17 is turned off by the first activation control signal S1 when the first low-saturation regulator 2 is activated. At this time, the first p-type MOS transistor 11 is The control is based on the output of the error amplifier circuit 16.

一方、第２のｐ型ＭＯＳトランジスタ１７は、第１の低飽和レギュレータ２を不活性化する場合、第１の活性化制御信号Ｓ１によりオンされ、このとき、第１のｐ型ＭＯＳトランジスタ１１がオフするようになっている。これにより、第１の低飽和レギュレータ２の出力電流が制限されるようになっている。 On the other hand, the second p-type MOS transistor 17 is turned on by the first activation control signal S1 when the first low-saturation regulator 2 is inactivated. At this time, the first p-type MOS transistor 11 is turned on. It is supposed to turn off. As a result, the output current of the first low saturation regulator 2 is limited.

以上の構成を有する第１の低飽和レギュレータ２の動作（既述のように第２の低飽和レギュレータ３も同様）について説明する。 The operation of the first low saturation regulator 2 having the above configuration (as well as the second low saturation regulator 3 as described above) will be described.

まず、活性化状態では、出力電圧が低下し、分圧回路１４の分圧出力が基準電圧Ｖｒｅｆよりも低くなると、誤差増幅回路１６がより低い電圧を第１のｐ型ＭＯＳトランジスタ１１のゲートに出力する。これにより、第１のｐ型ＭＯＳトランジスタ１１を流れる電流が増加し、キャパシタ１５が電源ＶＤＤにより充電され、出力電圧が上昇する。 First, in the activated state, when the output voltage decreases and the divided output of the voltage dividing circuit 14 becomes lower than the reference voltage Vref, the error amplification circuit 16 applies a lower voltage to the gate of the first p-type MOS transistor 11. Output. As a result, the current flowing through the first p-type MOS transistor 11 increases, the capacitor 15 is charged by the power supply VDD, and the output voltage rises.

そして、出力電圧（すなわち、出力端子１の電圧）が上昇し、分圧回路１４の分圧出力が基準電圧Ｖｒｅｆよりも高くなると、誤差増幅回路１６がより高い電圧を第１のｐ型ＭＯＳトランジスタ１１のゲートに出力する。これにより、第１のｐ型ＭＯＳトランジスタ１１に流れる電流（すなわち、出力電流）が制限され、キャパシタ１５が放電し、出力電圧が低下する。 When the output voltage (that is, the voltage at the output terminal 1) rises and the divided output of the voltage dividing circuit 14 becomes higher than the reference voltage Vref, the error amplifying circuit 16 sets the higher voltage to the first p-type MOS transistor. 11 to the gate. As a result, the current flowing through the first p-type MOS transistor 11 (ie, the output current) is limited, the capacitor 15 is discharged, and the output voltage decreases.

この一連の動作により、第１の低飽和レギュレータ２は、出力電圧を設定電圧に制御する。 Through this series of operations, the first low saturation regulator 2 controls the output voltage to the set voltage.

次に、不活性化状態では、第１の活性化制御信号Ｓ１に応じて、第１のｐ型ＭＯＳトランジスタ１１はオフされ、第１の低飽和レギュレータ２の出力電流が流れなくなる。 Next, in the inactive state, the first p-type MOS transistor 11 is turned off in response to the first activation control signal S1, and the output current of the first low saturation regulator 2 does not flow.

以上のように、第１、第２の低飽和レギュレータ２、３は、出力端子１の電圧が設定された電圧よりも高くなると出力電流が減少する特性を有する。 As described above, the first and second low saturation regulators 2 and 3 have a characteristic that the output current decreases when the voltage of the output terminal 1 becomes higher than the set voltage.

なお、本実施例では、第２の低飽和レギュレータ３に適用される誤差増幅回路１６は、第１の低飽和レギュレータ２に適用される誤差増幅回路１６よりも消費電流が小さく応答性が低くなるように設計されている。これにより、既述のように、第２の低飽和レギュレータ３は、第１の低飽和レギュレータ２よりも消費電流が小さく応答性が低く設定される。 In this embodiment, the error amplifying circuit 16 applied to the second low saturation regulator 3 consumes less current and is less responsive than the error amplifying circuit 16 applied to the first low saturation regulator 2. Designed to be As a result, as described above, the second low saturation regulator 3 is set to have lower current consumption and lower responsiveness than the first low saturation regulator 2.

また、第２の低飽和レギュレータ３に適用する場合は、誤差増幅回路１６は、第２の活性化制御信号Ｓ２により、活性化状態または不活性化状態に制御される。 When applied to the second low-saturation regulator 3, the error amplifier circuit 16 is controlled to be activated or deactivated by the second activation control signal S2.

また、第２の低飽和レギュレータ３に適用する場合は、第２のｐ型ＭＯＳトランジスタ１７は、第２の活性化制御信号Ｓ２により、制御される。 When applied to the second low-saturation regulator 3, the second p-type MOS transistor 17 is controlled by the second activation control signal S2.

また、第２の低飽和レギュレータ３に適用する場合は、可変抵抗１３は、第２の設定電圧制御信号Ｓ４により制御される。 When applied to the second low-saturation regulator 3, the variable resistor 13 is controlled by the second set voltage control signal S4.

また、本実施例では、第１、第２のｐ型ＭＯＳトランジスタ１１、１７を用いて説明したが、必要に応じて、回路の極性を反転してｎ型ＭＯＳトランジスタを選択してもよい。 In the present embodiment, the first and second p-type MOS transistors 11 and 17 have been described. However, the n-type MOS transistor may be selected by inverting the polarity of the circuit as necessary.

また、抵抗１２は、可変抵抗で代換されてもよい。また、この場合、抵抗１２を可変抵抗とし、可変抵抗１３を固定抵抗に入れ換えてもよい。 The resistor 12 may be replaced with a variable resistor. In this case, the resistor 12 may be a variable resistor, and the variable resistor 13 may be replaced with a fixed resistor.

ここで、以上のような構成を有する電源装置１００の動作について説明する。 Here, the operation of the power supply apparatus 100 having the above configuration will be described.

図３は、図１の制御回路の各出力信号の波形と、第１、第２の低飽和レギュレータの出力電流と、電源装置の出力電圧との関係を示す波形図である。 FIG. 3 is a waveform diagram showing the relationship between the waveform of each output signal of the control circuit of FIG. 1, the output currents of the first and second low saturation regulators, and the output voltage of the power supply device.

図３に示すように、先ず、初期状態では、第１の活性化制御信号Ｓ１が例えばここでは “Ｌｏｗ”であり、第１の低飽和レギュレータ２が、出力電圧が設定電圧に制御された活性化状態である。また、初期状態では、第２の活性化制御信号Ｓ２が例えばここでは “Ｈｉｇｈ”であり、第２の低飽和レギュレータ３が、不活性化状態である。 As shown in FIG. 3, first, in the initial state, the first activation control signal S1 is, for example, “Low” here, and the first low saturation regulator 2 is activated with the output voltage controlled to the set voltage. Is in a state of In the initial state, the second activation control signal S2 is, for example, “High” here, and the second low saturation regulator 3 is in an inactivated state.

また、第１、第２の設定電圧制御信号Ｓ３、Ｓ４は、例えばここでは共に“Ｌｏｗ”であり、第１、第２の低飽和レギュレータ２、３の出力電圧は予め設定した設定電圧１Ｖに制御されるように設定されている。 The first and second set voltage control signals S3 and S4 are both “Low”, for example, and the output voltages of the first and second low saturation regulators 2 and 3 are set to a preset set voltage 1V. It is set to be controlled.

したがって、第１の低飽和レギュレータ２は、１ｍＡの出力電流を出力し、第２の低飽和レギュレータ３は、出力電流が０ｍＡになっている。また、電源装置１００の出力電圧は、１Ｖである。 Therefore, the first low saturation regulator 2 outputs an output current of 1 mA, and the second low saturation regulator 3 has an output current of 0 mA. Further, the output voltage of the power supply apparatus 100 is 1V.

次に、時間ｔ１で、制御回路４は、第１の活性化制御信号Ｓ１を“Ｌｏｗ”に維持しつつ、第２の活性化制御信号Ｓ２を“Ｌｏｗ”にする。さらに、制御回路４は、第１の設定電圧制御信号Ｓ３を“Ｌｏｗ”に維持しつつ、第２の設定電圧制御信号Ｓ４を“Ｈｉｇｈ”にする。これにより、制御回路４は、第２の低飽和レギュレータ３を活性化するとともにその出力電圧を設定電圧１Ｖよりも高く設定する。 Next, at time t1, the control circuit 4 sets the second activation control signal S2 to “Low” while maintaining the first activation control signal S1 at “Low”. Further, the control circuit 4 sets the second set voltage control signal S4 to “High” while maintaining the first set voltage control signal S3 at “Low”. As a result, the control circuit 4 activates the second low saturation regulator 3 and sets its output voltage higher than the set voltage 1V.

したがって、第１の低飽和レギュレータ２の設定電圧は出力端子１の出力電圧よりも低い１Ｖのままであるので、この第１の低飽和レギュレータ２の出力電流は除除に減少する。また、第２の低飽和レギュレータ３は、出力電圧を新たに設定された設定電圧に制御するため、この第２の低飽和レギュレータ３の出力電流は除除に増加する。また、電源装置１００の出力電圧は、第２の低飽和レギュレータ３に新たに設定された設定電圧に制御され除除に上昇する。 Therefore, since the set voltage of the first low saturation regulator 2 remains 1 V lower than the output voltage of the output terminal 1, the output current of the first low saturation regulator 2 is reduced. In addition, since the second low saturation regulator 3 controls the output voltage to a newly set voltage, the output current of the second low saturation regulator 3 is increased. Further, the output voltage of the power supply device 100 is controlled by the set voltage newly set in the second low saturation regulator 3 and rises to the exclusion.

その後、第１の低飽和レギュレータ２の出力電流がゼロになったとき（時間ｔ２）に、制御回路４は、第１の活性化制御信号Ｓ１を“Ｈｉｇｈ”にし、第２の活性化制御信号Ｓ２を“Ｌｏｗ”に維持する。さらに、制御回路４は、第１の設定電圧制御信号Ｓ３を“Ｌｏｗ”に維持しつつ、第２の設定電圧制御信号Ｓ４を“Ｌｏｗ”にする。これにより、制御回路４は、第１の低飽和レギュレータ２を不活性化し、第２の低飽和レギュレータ３の出力電圧を該設定電圧１Ｖに戻す。 Thereafter, when the output current of the first low-saturation regulator 2 becomes zero (time t2), the control circuit 4 sets the first activation control signal S1 to “High” and the second activation control signal. S2 is maintained at "Low". Further, the control circuit 4 sets the second set voltage control signal S4 to “Low” while maintaining the first set voltage control signal S3 at “Low”. As a result, the control circuit 4 deactivates the first low saturation regulator 2 and returns the output voltage of the second low saturation regulator 3 to the set voltage 1V.

すなわち、第１の低飽和レギュレータ２の出力電流は０ｍＡである。また、第２の低飽和レギュレータ３は１ｍＡである。また、電源装置１００の出力電圧は、第２の低飽和レギュレータ３のもとの設定電圧１に制御され除除に該設定電圧１Ｖに収束する。 That is, the output current of the first low saturation regulator 2 is 0 mA. The second low saturation regulator 3 is 1 mA. Further, the output voltage of the power supply device 100 is controlled by the original set voltage 1 of the second low saturation regulator 3 and converges to the set voltage 1V by division.

このとき、第２の低飽和レギュレータ３が、出力電圧が設定電圧１Ｖに設定された活性化状態であり、第１の低飽和レギュレータ２が、不活性化状態である。 At this time, the second low saturation regulator 3 is in an activated state in which the output voltage is set to the set voltage 1V, and the first low saturation regulator 2 is in an inactivated state.

次に、時間ｔ３で、制御回路４は、第１の活性化制御信号Ｓ１を“Ｈｉｇｈ”にし、第２の活性化制御信号Ｓ２を“Ｌｏｗ”に維持する。さらに、制御回路４は、第１の設定電圧制御信号Ｓ３を“Ｈｉｇｈ”にし、第２の設定電圧制御信号Ｓ４を“Ｌｏｗ”に維持する。これにより、制御回路４は、第１の低飽和レギュレータ２を活性化するとともにその出力電圧を設定電圧１Ｖよりも高く設定する。 Next, at time t3, the control circuit 4 sets the first activation control signal S1 to “High” and maintains the second activation control signal S2 to “Low”. Further, the control circuit 4 sets the first set voltage control signal S3 to “High” and maintains the second set voltage control signal S4 to “Low”. Thereby, the control circuit 4 activates the first low-saturation regulator 2 and sets its output voltage higher than the set voltage 1V.

したがって、第２の低飽和レギュレータ３の設定電圧は出力端子１の出力電圧よりも低い１Ｖのままであるので、この第２の低飽和レギュレータ３の出力電流は除除に減少する。また、第１の低飽和レギュレータ２は、出力電圧を新たに設定された設定電圧に制御するため、この第１の低飽和レギュレータ２の出力電流は除除に増加する。また、電源装置１００の出力電圧は、第１の低飽和レギュレータ２に新たに設定された設定電圧に制御され除除に上昇する。 Accordingly, since the set voltage of the second low saturation regulator 3 remains 1 V lower than the output voltage of the output terminal 1, the output current of the second low saturation regulator 3 is reduced. In addition, since the first low saturation regulator 2 controls the output voltage to a newly set voltage, the output current of the first low saturation regulator 2 is increased. Further, the output voltage of the power supply device 100 is controlled by the set voltage newly set in the first low saturation regulator 2 and rises to the exclusion.

その後、第２の低飽和レギュレータ３の出力電流がゼロになったとき（時間ｔ４）に、制御回路４は、第２の活性化制御信号Ｓ２を“Ｈｉｇｈ”にし、第１の活性化制御信号Ｓ１を“Ｌｏｗ”に維持する。さらに、制御回路４は、第２の設定電圧制御信号Ｓ４を“Ｌｏｗ”に維持しつつ、第１の設定電圧制御信号Ｓ３を“Ｌｏｗ”にする。これにより、制御回路４は、第２の低飽和レギュレータ３を不活性化し、第１の低飽和レギュレータ２の出力電圧を該設定電圧１Ｖに戻す。 After that, when the output current of the second low-saturation regulator 3 becomes zero (time t4), the control circuit 4 sets the second activation control signal S2 to “High” and the first activation control signal. S1 is maintained at “Low”. Further, the control circuit 4 sets the first set voltage control signal S3 to “Low” while maintaining the second set voltage control signal S4 at “Low”. As a result, the control circuit 4 deactivates the second low saturation regulator 3 and returns the output voltage of the first low saturation regulator 2 to the set voltage 1V.

すなわち、第１の低飽和レギュレータ２の出力電流は１ｍＡである。また、第２の低飽和レギュレータ３の出力電流は０ｍＡである。また、電源装置１００の出力電圧は、第１の低飽和レギュレータ２のもとの設定電圧１Ｖに制御され、除除に該設定電圧１Ｖに収束する。 That is, the output current of the first low saturation regulator 2 is 1 mA. The output current of the second low saturation regulator 3 is 0 mA. Further, the output voltage of the power supply apparatus 100 is controlled to the original set voltage 1V of the first low saturation regulator 2 and converges to the set voltage 1V when being divided.

このとき、第２の低飽和レギュレータ３が、出力電圧が設定電圧１Ｖに設定された活性化状態であり、第１の低飽和レギュレータ２が、不活性化状態である。すなわち、電源装置１００は、既述の初期状態に戻る。 At this time, the second low saturation regulator 3 is in an activated state in which the output voltage is set to the set voltage 1V, and the first low saturation regulator 2 is in an inactivated state. That is, the power supply apparatus 100 returns to the initial state described above.

以上の一連の動作により、電源装置１００は、第１の低飽和レギュレータ２と第２の低飽和レギュレータ３とを除除に切り換えて、出力電圧のドロップを防ぐことができる。 Through the series of operations described above, the power supply apparatus 100 can switch the first low saturation regulator 2 and the second low saturation regulator 3 to the exclusion and prevent the output voltage from dropping.

以上のように、本実施例に係る電源装置によれば、出力電圧のドロップを抑制し、所定の設定電圧を出力することができる。 As described above, according to the power supply device of the present embodiment, output voltage drop can be suppressed and a predetermined set voltage can be output.

実施例１では、複数の低飽和レギュレータを切り換えて動作させて、出力端子に設定電圧を出力するための電源装置について述べた。 In the first embodiment, the power supply device for switching a plurality of low saturation regulators to operate and outputting the set voltage to the output terminal has been described.

本実施例では、複数の降圧スイッチングレギュレータを切り換えて動作させて、出力端子に設定電圧を出力するための電源装置について述べる。 In this embodiment, a power supply device for switching a plurality of step-down switching regulators to operate and outputting a set voltage to an output terminal will be described.

図４は、本発明の一態様である実施例２に係る電源装置２００の要部構成を示す図である。なお、実施例１と同様の符号を付された構成は、実施例１と同様の構成である。 FIG. 4 is a diagram illustrating a main configuration of the power supply device 200 according to the second embodiment which is an aspect of the present invention. In addition, the structure which attached | subjected the code | symbol similar to Example 1 is a structure similar to Example 1. FIG.

図４に示すように、電源装置２００は、出力端子２０１に出力が接続され、出力電圧を調整可能な第１の降圧スイッチングレギュレータ２０２と、出力端子２０１に出力が接続され、出力電圧を調整可能な第２の降圧スイッチングレギュレータ２０３と、第１の降圧スイッチングレギュレータ２０２および第２の降圧スイッチングレギュレータ２０３の動作を制御する制御回路２０４と、を備える。 As shown in FIG. 4, the power supply apparatus 200 has an output connected to the output terminal 201 and can adjust the output voltage by connecting the output to the first step-down switching regulator 202 capable of adjusting the output voltage and the output terminal 201. A second step-down switching regulator 203, and a control circuit 204 that controls the operations of the first step-down switching regulator 202 and the second step-down switching regulator 203.

また、電源装置２００は、第１の降圧スイッチングレギュレータ２０２の出力と第２の降圧スイッチングレギュレータ２０３の出力とに接続され、出力電圧が充電されるキャパシタ２０５を備える。 The power supply apparatus 200 further includes a capacitor 205 connected to the output of the first step-down switching regulator 202 and the output of the second step-down switching regulator 203 and charged with the output voltage.

出力端子２０１には、負荷２０６が接続され、出力電圧に応じて、負荷２０６には負荷電流Ｉが流れるようになっている。 A load 206 is connected to the output terminal 201, and a load current I flows through the load 206 according to the output voltage.

第１、第２の降圧スイッチングレギュレータ２０２、２０３は、本実施例では、通常の状態で、同じ設定電圧が出力されるように、設定されている。 In the present embodiment, the first and second step-down switching regulators 202 and 203 are set so that the same set voltage is output in a normal state.

また、第２の降圧スイッチングレギュレータ２０３は、本実施例では、第１の降圧スイッチングレギュレータ２０２よりも消費電流が小さく応答性が低く設定されている。 In the present embodiment, the second step-down switching regulator 203 is set to have lower current consumption and lower response than the first step-down switching regulator 202.

制御回路２０４は、第１の活性化制御信号Ｓ１を出力して、第１の降圧スイッチングレギュレータ２０２の活性化を制御するようになっている。また、制御回路２０４は、第１の設定電圧制御信号Ｓ３を出力して、第１の降圧スイッチングレギュレータ２０２の出力電圧を予め設定された設定電圧よりも高くし、その後、もとの設定電圧に戻すよう制御するようになっている。 The control circuit 204 controls the activation of the first step-down switching regulator 202 by outputting the first activation control signal S1. In addition, the control circuit 204 outputs the first set voltage control signal S3 to make the output voltage of the first step-down switching regulator 202 higher than the preset set voltage, and then to the original set voltage. Control to return.

また、制御回路２０４は、第２の活性化制御信号Ｓ２を出力して、第２の降圧スイッチングレギュレータ２０３の活性化を制御するようになっている。また、制御回路２０４は、第２の設定電圧制御信号Ｓ４を出力して、第２の降圧スイッチングレギュレータ２０３の出力電圧を予め設定された設定電圧よりも高くし、その後、もとの設定電圧に戻すよう制御するようになっている。 Further, the control circuit 204 outputs a second activation control signal S2 to control the activation of the second step-down switching regulator 203. In addition, the control circuit 204 outputs the second set voltage control signal S4 to make the output voltage of the second step-down switching regulator 203 higher than the preset set voltage, and then returns to the original set voltage. Control to return.

ここで、図５は、図４の電源装置２００の第１、第２の降圧スイッチングレギュレータ２０２、２０３に適用され得る降圧スイッチングレギュレータの要部構成の一例を示す図である。ここでは、第１の降圧スイッチングレギュレータ２０２を例として説明するが、第２の降圧スイッチングレギュレータ２０３の構成・動作も同様である。また、図５に示す降圧スイッチングレギュレータには、必要に応じて、他の回路構成が付加され得る。 Here, FIG. 5 is a diagram illustrating an example of a main configuration of a step-down switching regulator that can be applied to the first and second step-down switching regulators 202 and 203 of the power supply device 200 of FIG. Here, the first step-down switching regulator 202 will be described as an example, but the configuration and operation of the second step-down switching regulator 203 are the same. In addition, other circuit configurations can be added to the step-down switching regulator shown in FIG. 5 as necessary.

図５に示すように、第１の降圧スイッチングレギュレータ２０２は、電源ＶＤＤに一端（ソース）が接続されたｐ型ＭＯＳトランジスタ２１１ａと、このｐ型ＭＯＳトランジスタ２１１ａの他端（ドレイン）に一端（ドレイン）が接続され接地ＶＳＳに他端（ソース）が接続されたｎ型ＭＯＳトランジスタ２１１ｂと、ｐ型ＭＯＳトランジスタ２１１ａの他端（ドレイン）とに一端が接続され、出力２０２ａに他端が接続されたコイル２１１ｃと、を有する。 As shown in FIG. 5, the first step-down switching regulator 202 includes a p-type MOS transistor 211a having one end (source) connected to the power supply VDD, and one end (drain) connected to the other end (drain) of the p-type MOS transistor 211a. ) And one end connected to the other end (drain) of the p-type MOS transistor 211a connected to the ground VSS and the other end (source) connected to the ground VSS, and the other end connected to the output 202a. A coil 211c.

また、第１の降圧スイッチングレギュレータ２０２は、出力２０２ａと接地ＶＳＳとの間に接続され、出力２０２ａの出力電圧を分圧する抵抗２１２および可変抵抗２１３を含む分圧回路２１４と、を有する。 The first step-down switching regulator 202 includes a voltage dividing circuit 214 that is connected between the output 202a and the ground VSS and includes a resistor 212 and a variable resistor 213 that divide the output voltage of the output 202a.

ここで、分圧回路２１４は、出力電圧を予め設定された設定電圧よりも高くする場合、第１、第２の設定電圧制御信号Ｓ３、Ｓ４により、出力電圧に対する分圧回路２１４の分圧出力が小さく、すなわち、可変抵抗２１３の抵抗値が小さくなるように制御されるようになっている。 Here, when the output voltage is higher than a preset voltage, the voltage divider circuit 214 outputs the divided voltage of the voltage divider circuit 214 with respect to the output voltage by the first and second set voltage control signals S3 and S4. Is controlled to be small, that is, the resistance value of the variable resistor 213 is small.

また、第１の降圧スイッチングレギュレータ２０２は、出力２０２ａと接地ＶＳＳとの間に接続され、出力電圧を充電するキャパシタ２１５を有する。 The first step-down switching regulator 202 includes a capacitor 215 that is connected between the output 202a and the ground VSS and charges the output voltage.

また、第１の降圧スイッチングレギュレータ２０２は、抵抗２１２と可変抵抗２１３とにより出力電圧を分圧した電圧が非反転入力端子に入力され、基準電圧Ｖｒｅｆが反転入力端子に入力された誤差増幅回路２１６を有する。 The first step-down switching regulator 202 has an error amplifier circuit 216 in which a voltage obtained by dividing the output voltage by the resistor 212 and the variable resistor 213 is input to the non-inverting input terminal, and the reference voltage Vref is input to the inverting input terminal. Have

ここで、誤差増幅回路２１６は、第１の降圧スイッチングレギュレータ２０２を活性化する場合に、第１の活性化制御信号Ｓ１により活性化され、一方、第１の降圧スイッチングレギュレータ２０２を不活性化する場合に、第１の活性化制御信号Ｓ１により不活性化されるようになっている。 Here, the error amplification circuit 216 is activated by the first activation control signal S1 when activating the first step-down switching regulator 202, while deactivating the first step-down switching regulator 202. In such a case, the signal is inactivated by the first activation control signal S1.

また、第１の降圧スイッチングレギュレータ２０２は、誤差増幅回路２１６の出力信号が入力され、出力がｐ型ＭＯＳトランジスタ２１１ａおよびｎ型ＭＯＳトランジスタ２１１ｂのゲートに入力に接続されたコントローラ２１７を有する。 The first step-down switching regulator 202 has a controller 217 to which the output signal of the error amplifier circuit 216 is input and whose output is connected to the inputs of the gates of the p-type MOS transistor 211a and the n-type MOS transistor 211b.

ここで、コントローラ２１７は、第１の降圧スイッチングレギュレータ２０２を活性化する場合、第１の活性化制御信号Ｓ１に応じて、ｐ型ＭＯＳトランジスタ２１１ａおよびｎ型ＭＯＳトランジスタ２１１ｂを制御するようになっている。 Here, when activating the first step-down switching regulator 202, the controller 217 controls the p-type MOS transistor 211a and the n-type MOS transistor 211b according to the first activation control signal S1. Yes.

一方、コントローラ２１７は、第１の降圧スイッチングレギュレータ２０２を不活性化する場合、第１の活性化制御信号Ｓ１に応じて、ｐ型ＭＯＳトランジスタ２１１ａをオフするようになっている。これにより、第１の降圧スイッチングレギュレータ２０２の出力電流が制限されるようになっている。 On the other hand, when deactivating the first step-down switching regulator 202, the controller 217 turns off the p-type MOS transistor 211a according to the first activation control signal S1. As a result, the output current of the first step-down switching regulator 202 is limited.

以上の構成を有する第１の降圧スイッチングレギュレータ２０２の動作（既述のように第２の降圧スイッチングレギュレータ２０３も同様）について説明する。 The operation of the first step-down switching regulator 202 having the above configuration (the same applies to the second step-down switching regulator 203 as described above) will be described.

まず、活性化状態では、出力電圧が低下し、分圧回路２１４の分圧出力が基準電圧Ｖｒｅｆよりも低くなると、誤差増幅回路２１６がより低い電圧をコントローラ２１７に出力する。コントローラ２１７は、この信号を受けると、ｐ型ＭＯＳトランジスタ２１１ａをオンし、ｎ型ＭＯＳトランジスタ２１１ｂをオフする充電期間を、ｐ型ＭＯＳトランジスタ２１１ａをオフし、ｎ型ＭＯＳトランジスタ２１１ｂをオンする放電期間よりも長くする。これにより、キャパシタ２１５が電源ＶＤＤにより充電され、出力電圧が上昇する。 First, in the activated state, when the output voltage decreases and the divided output of the voltage dividing circuit 214 becomes lower than the reference voltage Vref, the error amplification circuit 216 outputs a lower voltage to the controller 217. Upon receiving this signal, the controller 217 turns on the p-type MOS transistor 211a and turns off the n-type MOS transistor 211b, and turns off the p-type MOS transistor 211a and turns on the n-type MOS transistor 211b. Longer than. As a result, the capacitor 215 is charged by the power supply VDD, and the output voltage rises.

そして、出力電圧が上昇（すなわち、出力端子２０１の電圧）し、分圧回路２１４の分圧出力が基準電圧Ｖｒｅｆよりも高くなると、誤差増幅回路１６がより高い電圧をコントローラ２１７に出力する。コントローラ２１７は、この信号を受けると、該充電期間を、該放電期間よりも短くする。これにより、キャパシタ２１５が放電し、出力電圧が低下する。 When the output voltage rises (that is, the voltage at the output terminal 201) and the divided output of the voltage dividing circuit 214 becomes higher than the reference voltage Vref, the error amplifying circuit 16 outputs a higher voltage to the controller 217. Upon receiving this signal, the controller 217 makes the charging period shorter than the discharging period. As a result, the capacitor 215 is discharged and the output voltage is lowered.

この一連の動作により、第１の降圧スイッチングレギュレータ２０２は、出力電圧を設定電圧に制御する。 Through this series of operations, the first step-down switching regulator 202 controls the output voltage to the set voltage.

次に、不活性化状態では、第１の活性化制御信号Ｓ１に応じて、コントローラ２１７がｐ型ＭＯＳトランジスタ２１１ａをオフすることにより、第１の降圧スイッチングレギュレータ２０２の出力電流が流れなくなる。 Next, in the inactive state, the controller 217 turns off the p-type MOS transistor 211a in response to the first activation control signal S1, so that the output current of the first step-down switching regulator 202 does not flow.

以上のように、第１、第２の降圧スイッチングレギュレータ２０２、２０３は、出力端子２０１の電圧が設定された電圧よりも高くなると出力電流が減少する特性を有する。 As described above, the first and second step-down switching regulators 202 and 203 have a characteristic that the output current decreases when the voltage of the output terminal 201 becomes higher than the set voltage.

なお、本実施例では、第２の降圧スイッチングレギュレータ２０３に適用される誤差増幅回路２１６は、第１の降圧スイッチングレギュレータ２０２に適用される誤差増幅回路２１６よりも消費電流が小さく応答性が低くなるように設計されている。これにより、既述のように、第２の降圧スイッチングレギュレータ２０３は、第１の降圧スイッチングレギュレータ２０２よりも消費電流が小さく応答性が低く設定される。 In this embodiment, the error amplifying circuit 216 applied to the second step-down switching regulator 203 consumes less current and is less responsive than the error amplifying circuit 216 applied to the first step-down switching regulator 202. Designed to be As a result, as described above, the second step-down switching regulator 203 is set to have lower current consumption and lower responsiveness than the first step-down switching regulator 202.

また、第２の降圧スイッチングレギュレータ２０３に適用する場合は、誤差増幅回路２１６は、第２の活性化制御信号Ｓ２により、活性化状態または不活性化状態に制御される。 When applied to the second step-down switching regulator 203, the error amplifier circuit 216 is controlled to be in an activated state or an inactivated state by a second activation control signal S2.

また、第２の降圧スイッチングレギュレータ２０３に適用する場合は、コントローラ２１７は、第２の活性化制御信号Ｓ２により、制御される。 When applied to the second step-down switching regulator 203, the controller 217 is controlled by the second activation control signal S2.

また、第２の降圧スイッチングレギュレータ２０３に適用する場合は、可変抵抗２１３は、第２の設定電圧制御信号Ｓ４により制御される。 When applied to the second step-down switching regulator 203, the variable resistor 213 is controlled by the second set voltage control signal S4.

また、本実施例では、ｐ型ＭＯＳトランジスタ２１１ａ、ｎ型ＭＯＳトランジスタ２１１ｂを用いて説明したが、必要に応じて、回路の極性を反転してもよい。 In this embodiment, the p-type MOS transistor 211a and the n-type MOS transistor 211b have been described. However, the polarity of the circuit may be reversed as necessary.

また、抵抗２１２は、可変抵抗で代換されてもよい。また、この場合、抵抗２１２を可変抵抗とし、可変抵抗２１３を固定抵抗に入れ換えてもよい。 The resistor 212 may be replaced with a variable resistor. In this case, the resistor 212 may be a variable resistor, and the variable resistor 213 may be replaced with a fixed resistor.

ここで、以上のような構成を有する電源装置２００の動作は、既述の図３に示す電源装置１００の動作と同様である。すなわち、図３において、第１の低飽和レギュレータ２の動作を第１の降圧スイッチングレギュレータ２０２の動作に置き換えるとともに、第２の低飽和レギュレータ３の動作を第２の降圧スイッチングレギュレータ２０３の動作に置き換えることにより説明される。 Here, the operation of the power supply apparatus 200 having the above configuration is the same as the operation of the power supply apparatus 100 shown in FIG. That is, in FIG. 3, the operation of the first low saturation regulator 2 is replaced with the operation of the first step-down switching regulator 202, and the operation of the second low saturation regulator 3 is replaced with the operation of the second step-down switching regulator 203. Explained.

すなわち、制御回路２０４は、第１の降圧スイッチングレギュレータ２０２が、出力電圧が設定電圧に設定された活性化状態であり、第２の降圧スイッチングレギュレータ２０３が、不活性化状態である場合（図３の初期状態）に、第２の降圧スイッチングレギュレータ２０３を活性化するとともにその出力電圧を該設定電圧よりも高く設定する（図３の時間ｔ１）。 That is, in the control circuit 204, the first step-down switching regulator 202 is in an activated state in which the output voltage is set to the set voltage, and the second step-down switching regulator 203 is in an inactivated state (FIG. 3). In the initial state, the second step-down switching regulator 203 is activated and its output voltage is set higher than the set voltage (time t1 in FIG. 3).

その後、制御回路２０４は、第１の降圧スイッチングレギュレータ２０２の出力電流がゼロになったとき（図３の時間ｔ２）に、第１の降圧スイッチングレギュレータ２０２を不活性化し、第２の降圧スイッチングレギュレータ２０３の出力電圧をもとの設定電圧に戻す。 Thereafter, when the output current of the first step-down switching regulator 202 becomes zero (time t2 in FIG. 3), the control circuit 204 deactivates the first step-down switching regulator 202, and the second step-down switching regulator The output voltage 203 is returned to the original set voltage.

次に、制御回路２０４は、第２の降圧スイッチングレギュレータ２０３が、出力電圧が設定電圧に設定された活性化状態であり、第１の降圧スイッチングレギュレータ２０２が、不活性化状態である場合（図３の時間ｔ２〜ｔ３）に、第１の降圧スイッチングレギュレータ２０２を活性化するとともにその出力電圧を該設定電圧よりも高く設定する。 Next, in the control circuit 204, the second step-down switching regulator 203 is in an activated state in which the output voltage is set to the set voltage, and the first step-down switching regulator 202 is in an inactivated state (FIG. 3 at time t2 to t3), the first step-down switching regulator 202 is activated and its output voltage is set higher than the set voltage.

その後、制御回路２０４は、第２の降圧スイッチングレギュレータ２０３の出力電流がゼロになったとき（図３の時間ｔ４）に、第２の降圧スイッチングレギュレータ２０３を不活性化し、第１の降圧スイッチングレギュレータ２０２の出力電圧をもとの設定電圧に戻す。 Thereafter, when the output current of the second step-down switching regulator 203 becomes zero (time t4 in FIG. 3), the control circuit 204 deactivates the second step-down switching regulator 203, and the first step-down switching regulator The output voltage of 202 is returned to the original set voltage.

このとき、第２の降圧スイッチングレギュレータ２０３が、出力電圧が設定電圧１Ｖに設定された活性化状態であり、第１の降圧スイッチングレギュレータ２０２が、不活性化状態である。すなわち、電源装置２００は、既述の初期状態に戻る。 At this time, the second step-down switching regulator 203 is in an activated state in which the output voltage is set to the set voltage 1V, and the first step-down switching regulator 202 is in an inactivated state. That is, the power supply apparatus 200 returns to the initial state described above.

以上の一連の動作により、電源装置２００は、第１の降圧スイッチングレギュレータ２０２と第２の降圧スイッチングレギュレータ２０３とを除除に切り換えて、出力電圧のドロップを防ぐことができる。 Through the series of operations described above, the power supply apparatus 200 can switch the first step-down switching regulator 202 and the second step-down switching regulator 203 to the exclusion and prevent the output voltage from dropping.

本実施例においては、低飽和レギュレータと降圧スイッチングレギュレータとを切り換えて動作させて、出力端子に設定電圧を出力するための電源装置について述べる。 In this embodiment, a power supply device for switching a low saturation regulator and a step-down switching regulator to operate and outputting a set voltage to an output terminal will be described.

図６は、本発明の一態様である実施例３に係る電源装置３００の要部構成を示す図である。なお、実施例１、２と同様の符号を付された構成は、実施例１、２と同様の構成である。 FIG. 6 is a diagram illustrating a main configuration of the power supply device 300 according to the third embodiment which is an aspect of the present invention. In addition, the structure to which the code | symbol similar to Example 1, 2 was attached | subjected is a structure similar to Example 1,2.

図６に示すように、電源装置３００は、出力端子３０１に出力が接続され、出力電圧を調整可能な低飽和レギュレータ３０２と、出力端子３０１に出力が接続され、出力電圧を調整可能な降圧スイッチングレギュレータ３０３と、低飽和レギュレータ３０２および降圧スイッチングレギュレータ３０３の動作を制御する制御回路３０４と、を備える。 As illustrated in FIG. 6, the power supply device 300 includes a low-saturation regulator 302 whose output is connected to the output terminal 301 and capable of adjusting the output voltage, and step-down switching whose output is connected to the output terminal 301 and capable of adjusting the output voltage. And a control circuit 304 that controls operations of the low-saturation regulator 302 and the step-down switching regulator 303.

また、電源装置３００は、低飽和レギュレータ３０２の出力と降圧スイッチングレギュレータ３０３の出力とに接続され、出力電圧が充電されるキャパシタ３０５を備える。 The power supply apparatus 300 includes a capacitor 305 connected to the output of the low saturation regulator 302 and the output of the step-down switching regulator 303 and charged with the output voltage.

出力端子３０１には、負荷３０６が接続され、出力電圧に応じて、負荷３０６には負荷電流Ｉが流れるようになっている。 A load 306 is connected to the output terminal 301, and a load current I flows through the load 306 in accordance with the output voltage.

低飽和レギュレータ３０２およびスイッチングレギュレータ２０３は、本実施例では、通常の状態で、同じ設定電圧が出力されるように、設定されている。 In this embodiment, the low saturation regulator 302 and the switching regulator 203 are set so that the same set voltage is output in a normal state.

制御回路３０４は、第１の活性化制御信号Ｓ１を出力して、低飽和レギュレータ３０２の活性化を制御するようになっている。また、制御回路３０４は、第１の設定電圧制御信号Ｓ３を出力して、低飽和レギュレータ３０２の出力電圧を予め設定された設定電圧よりも高くし、その後、もとの設定電圧に戻すよう制御するようになっている。 The control circuit 304 outputs the first activation control signal S1 to control the activation of the low saturation regulator 302. In addition, the control circuit 304 outputs the first set voltage control signal S3, makes the output voltage of the low saturation regulator 302 higher than the preset set voltage, and then controls to return to the original set voltage. It is supposed to be.

また、制御回路３０４は、第２の活性化制御信号Ｓ２を出力して、降圧スイッチングレギュレータ３０３の活性化を制御するようになっている。また、制御回路３０４は、第２の設定電圧制御信号Ｓ４を出力して、降圧スイッチングレギュレータ３０３の出力電圧を予め設定された設定電圧よりも高くし、その後、もとの設定電圧に戻すよう制御するようになっている。 In addition, the control circuit 304 outputs a second activation control signal S2 to control the activation of the step-down switching regulator 303. Further, the control circuit 304 outputs the second set voltage control signal S4, makes the output voltage of the step-down switching regulator 303 higher than a preset set voltage, and then controls to return to the original set voltage. It is supposed to be.

なお、低飽和レギュレータ３０２の具体的な構成例は実施例１の図２と同様であり、その動作も同様である。 A specific configuration example of the low saturation regulator 302 is the same as that in FIG. 2 of the first embodiment, and the operation is also the same.

また、降圧スイッチングレギュレータ３０３の具体的な構成例は実施例２の図５と同様であり、その動作も同様である。 A specific configuration example of the step-down switching regulator 303 is the same as that in FIG. 5 of the second embodiment, and the operation thereof is also the same.

これらの低飽和レギュレータ３０２、降圧スイッチングレギュレータ３０３は、実施例１、２と同様に、出力端子３０１の電圧が設定された電圧よりも高くなると出力電流が減少する特性を有する。 These low-saturation regulator 302 and step-down switching regulator 303 have the characteristic that the output current decreases when the voltage at the output terminal 301 becomes higher than the set voltage, as in the first and second embodiments.

ここで、以上のような構成を有する電源装置３００の動作は、既述の図３に示す電源装置１００の動作と同様である。すなわち、図３において、第１の低飽和レギュレータ２の動作を低飽和レギュレータ３０２の動作に置き換えるとともに、第２の低飽和レギュレータ３の動作を降圧スイッチングレギュレータ３０３の動作に置き換えることにより説明される。 Here, the operation of the power supply apparatus 300 having the above configuration is the same as the operation of the power supply apparatus 100 shown in FIG. That is, in FIG. 3, the operation of the first low saturation regulator 2 is replaced with the operation of the low saturation regulator 302, and the operation of the second low saturation regulator 3 is replaced with the operation of the step-down switching regulator 303.

すなわち、制御回路３０４は、低飽和レギュレータ３０２が、出力電圧が設定電圧に設定された活性化状態であり、降圧スイッチングレギュレータ３０３が、不活性化状態である場合（図３の初期状態）に、降圧スイッチングレギュレータ３０３を活性化するとともにその出力電圧を設定電圧よりも高く設定する（図３の時間ｔ１）。 That is, when the low saturation regulator 302 is in the activated state in which the output voltage is set to the set voltage and the step-down switching regulator 303 is in the inactivated state (initial state in FIG. 3), the control circuit 304 The step-down switching regulator 303 is activated and its output voltage is set higher than the set voltage (time t1 in FIG. 3).

その後、制御回路３０４は、低飽和レギュレータ３０２の出力電流がゼロになったとき（図３の時間ｔ２）に、低飽和レギュレータ３０２を不活性化し、降圧スイッチングレギュレータ３０３の出力電圧をもとの設定電圧に戻す。 Thereafter, when the output current of the low saturation regulator 302 becomes zero (time t2 in FIG. 3), the control circuit 304 deactivates the low saturation regulator 302 and sets the output voltage of the step-down switching regulator 303 to the original setting. Return to voltage.

次に、制御回路２０４は、降圧スイッチングレギュレータ３０３が、出力電圧が設定電圧に設定された活性化状態であり、低飽和レギュレータ３０２が、不活性化状態である場合（図３の時間ｔ２〜ｔ３）に、低飽和レギュレータ３０２を活性化するとともにその出力電圧をもとの設定電圧よりも高く設定する。 Next, in the control circuit 204, the step-down switching regulator 303 is in an activated state in which the output voltage is set to the set voltage, and the low saturation regulator 302 is in an inactivated state (time t2 to t3 in FIG. 3). ), The low saturation regulator 302 is activated and its output voltage is set higher than the original set voltage.

その後、制御回路３０４は、降圧スイッチングレギュレータ３０３の出力電流がゼロになったとき（図３の時間ｔ４）に、降圧スイッチングレギュレータ３０３を不活性化し、低飽和レギュレータ３０２の出力電圧をもとの設定電圧に戻す。 Thereafter, when the output current of the step-down switching regulator 303 becomes zero (time t4 in FIG. 3), the control circuit 304 deactivates the step-down switching regulator 303 and sets the output voltage of the low saturation regulator 302 to the original setting. Return to voltage.

このとき、降圧スイッチングレギュレータ３０３が、出力電圧が設定電圧１Ｖに設定された活性化状態であり、低飽和レギュレータ３０２が、不活性化状態である。すなわち、電源装置３００は、既述の初期状態に戻る。 At this time, the step-down switching regulator 303 is in an activated state in which the output voltage is set to the set voltage 1V, and the low saturation regulator 302 is in an inactivated state. That is, the power supply apparatus 300 returns to the initial state described above.

以上の一連の動作により、電源装置３００は、低飽和レギュレータ３０２と降圧スイッチングレギュレータ３０３とを除除に切り換えて、出力電圧のドロップを防ぐことができる。 Through the series of operations described above, the power supply apparatus 300 can switch the low saturation regulator 302 and the step-down switching regulator 303 to the exclusion and prevent the output voltage from dropping.

本発明の一態様である実施例１に係る電源装置１００の要部構成を示す図である。It is a figure which shows the principal part structure of the power supply device 100 which concerns on Example 1 which is 1 aspect of this invention. 図１の電源装置１００の第１、第２の低飽和レギュレータ２、３に適用され得る低飽和レギュレータの要部構成の一例を示す図である。FIG. 2 is a diagram illustrating an example of a configuration of a main part of a low saturation regulator that can be applied to the first and second low saturation regulators 2 and 3 of the power supply apparatus 100 of FIG. 1. 図１の制御回路の各出力信号の波形と、第１、第２の低飽和レギュレータの出力電流と、電源装置の出力電圧との関係を示す波形図である。FIG. 2 is a waveform diagram showing a relationship among waveforms of output signals of the control circuit of FIG. 1, output currents of first and second low saturation regulators, and output voltages of a power supply device. 本発明の一態様である実施例２に係る電源装置２００の要部構成を示す図である。It is a figure which shows the principal part structure of the power supply device 200 which concerns on Example 2 which is 1 aspect of this invention. 図４の電源装置２００の第１、第２の降圧スイッチングレギュレータ２０２、２０３に適用され得る降圧スイッチングレギュレータの要部構成の一例を示す図である。FIG. 5 is a diagram illustrating an example of a main configuration of a step-down switching regulator that can be applied to the first and second step-down switching regulators 202 and 203 of the power supply device 200 of FIG. 4. 本発明の一態様である実施例３に係る電源装置３００の要部構成を示す図である。It is a figure which shows the principal part structure of the power supply device 300 which concerns on Example 3 which is 1 aspect of this invention.

Explanation of symbols

１、２０１、３０１出力端子
２第１の低飽和レギュレータ
２ａ第１の低飽和レギュレータの出力
３第２の低飽和レギュレータ
３ａ第２の低飽和レギュレータの出力
４、２０４、３０４制御回路
５、２０５、３０５キャパシタ
６、２０６、３０６負荷
１１第１のｐ型ＭＯＳトランジスタ
１２、２１２抵抗
１３、２１３可変抵抗
１４、２１４分圧回路
１５、２１５キャパシタ
１６、２１６誤差増幅回路
１７第２のｐ型ＭＯＳトランジスタ
１００、２００、３００電源装置
２０２第１のスイッチングレギュレータ
２０２ａ第１のスイッチングレギュレータの出力
２０３第２のスイッチングレギュレータ
２０３ａ第２のスイッチングレギュレータの出力
２１１ａｐ型ＭＯＳトランジスタ
２１１ｂｎ型ＭＯＳトランジスタ
２１１ｃコイル
２１７コントローラ
３０２低飽和レギュレータ
３０２ａ低飽和レギュレータの出力
３０３スイッチングレギュレータ
３０３ａスイッチングレギュレータの出力 1, 201, 301 Output terminal 2 First low saturation regulator 2a First low saturation regulator output 3 Second low saturation regulator 3a Second low saturation regulator output 4, 204, 304 Control circuit 5, 205, 305 Capacitors 6, 206, 306 Load 11 First p-type MOS transistors 12, 212 Resistors 13, 213 Variable resistors 14, 214 Voltage divider circuit 15, 215 Capacitors 16, 216 Error amplification circuit 17 Second p-type MOS transistor 100 , 200, 300 Power supply device 202 First switching regulator 202a First switching regulator output 203 Second switching regulator 203a Second switching regulator output 211a p-type MOS transistor 211b n-type MOS transistor 211c 217 controller 302 low dropout regulator 302a low dropout regulator output 303 a switching regulator 303a switching regulator output

Claims

A power supply device for switching a plurality of low saturation regulators to operate and outputting a set voltage to an output terminal,
A first low-saturation regulator having an output connected to the output terminal and capable of adjusting an output voltage;
A second low-saturation regulator having an output connected to the output terminal and capable of adjusting an output voltage;
A control circuit for controlling operations of the first low saturation regulator and the second low saturation regulator;
The control circuit includes:
When the first low saturation regulator is in an activated state in which an output voltage is set to the set voltage, and the second low saturation regulator is in an inactivated state, the second low saturation regulator And setting its output voltage higher than the set voltage, then deactivating the first low saturation regulator, returning the output voltage of the second low saturation regulator to the set voltage,
When the second low saturation regulator is in an activated state in which an output voltage is set to the set voltage, and the first low saturation regulator is in an inactivated state, the first low saturation regulator And setting the output voltage higher than the set voltage, then deactivating the second low saturation regulator, and returning the output voltage of the first low saturation regulator to the set voltage. A featured power supply.

A power supply device for switching a plurality of step-down switching regulators to operate and outputting a set voltage to an output terminal,
A first step-down switching regulator having an output connected to the output terminal and capable of adjusting an output voltage;
A second step-down switching regulator having an output connected to the output terminal and capable of adjusting an output voltage;
A control circuit that controls operations of the first step-down switching regulator and the second step-down switching regulator;
The control circuit includes:
When the first step-down switching regulator is in an activated state in which an output voltage is set to the set voltage, and the second step-down switching regulator is in an inactivated state, the second step-down switching regulator And the output voltage of the second step-down switching regulator is returned to the set voltage by deactivating the first step-down switching regulator.
When the second step-down switching regulator is in an activated state in which an output voltage is set to the set voltage, and the first step-down switching regulator is in an inactivated state, the first step-down switching regulator And the output voltage of the first step-down switching regulator is deactivated and the output voltage of the first step-down switching regulator is returned to the set voltage. A featured power supply.

A power supply device for switching a low saturation regulator and a step-down switching regulator to operate and outputting a set voltage to an output terminal,
An output connected to the output terminal, and the low saturation regulator capable of adjusting an output voltage;
A step-down switching regulator having an output connected to the output terminal and capable of adjusting an output voltage;
A control circuit for controlling the operation of the low saturation regulator and the step-down switching regulator,
The control circuit includes:
When the low saturation regulator is in an activated state where the output voltage is set to the set voltage and the step-down switching regulator is in an inactive state, the step-down switching regulator is activated and the output voltage is Set higher than the set voltage, then deactivate the low saturation regulator, return the output voltage of the step-down switching regulator to the set voltage,
When the step-down switching regulator is in an activated state where the output voltage is set to the set voltage, and the low saturation regulator is in an inactivated state, the low saturation regulator is activated and the output voltage is A power supply device that sets the voltage higher than the set voltage, then deactivates the step-down switching regulator, and returns the output voltage of the low saturation regulator to the set voltage.

The control circuit includes:
When the first low saturation regulator is in an activated state in which an output voltage is set to the set voltage, and the second low saturation regulator is in an inactivated state, the second low saturation regulator And the output voltage of the first low-saturation regulator is deactivated when the output current of the first low-saturation regulator becomes zero. Returning the output voltage of the second low saturation regulator to the set voltage;
When the second low saturation regulator is in an activated state in which an output voltage is set to the set voltage, and the first low saturation regulator is in an inactivated state, the first low saturation regulator And setting the output voltage higher than the set voltage, and then deactivating the second low saturation regulator when the output current of the second low saturation regulator becomes zero, The power supply apparatus according to claim 1, wherein the output voltage of the first low saturation regulator is returned to the set voltage.

2. The power supply device according to claim 1, wherein the second low-saturation regulator has a lower current consumption and lower response than the first low-saturation regulator.