[go: up one dir, main page]

DE102007054866A1 - Halbleitermodul und Verfahren zur Herstellung desselben - Google Patents

Halbleitermodul und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102007054866A1
DE102007054866A1 DE102007054866A DE102007054866A DE102007054866A1 DE 102007054866 A1 DE102007054866 A1 DE 102007054866A1 DE 102007054866 A DE102007054866 A DE 102007054866A DE 102007054866 A DE102007054866 A DE 102007054866A DE 102007054866 A1 DE102007054866 A1 DE 102007054866A1
Authority
DE
Germany
Prior art keywords
semiconductor module
opening
semiconductor package
module according
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102007054866A
Other languages
English (en)
Inventor
Sang-Wook Cheonan Park
Seung-Jae Cheonan Lee
Seung-Yeol Hwaseong Yang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102007054866A1 publication Critical patent/DE102007054866A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H10W70/60
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183Components mounted in and supported by recessed areas of the printed circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09472Recessed pad for surface mounting; Recessed electrode of component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • H10W72/90
    • H10W72/923
    • H10W72/9415
    • H10W72/942
    • H10W90/724
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung bezieht sich auf ein Halbleitermodul mit einer Halbleiterpackung (110), die einen äußeren Anschluss (112) und ein Substrat (120) aufweist, sowie auf ein Verfahren zur Herstellung eines derartigen Halbleitermoduls. Gemäß der Erfindung ist eine Vertiefung (130) in dem Substrat angeordnet und so konfiguriert, dass sie den äußeren Anschluss aufnimmt, wobei die Vertiefung eine Breite aufweist, die geringer als die Breite der Halbleiterpackung ist. Ein Anschlusskontaktfleck (124) ist an einer Bodenfläche der Vertiefung ausgebildet und mit dem äußeren Anschluss elektrisch verbunden. Verwendung in der Halbleiterchippackungstechnologie.

Description

  • Die Erfindung bezieht sich auf ein Halbleitermodul mit einer Halbleiterpackung, die einen äußeren Anschluss aufweist, sowie auf ein Verfahren zur Herstellung eines derartigen Halbleitermoduls.
  • Im Allgemeinen können zur Bildung einer Mehrzahl von Halbleiterchips verschiedene Halbleiterfertigungsprozesse an einem Halbleitersubstrat ausgeführt werden. Des Weiteren kann zur Anbringung der Chips an einer Hauptplatine (Motherboard) ein Packungsprozess an dem Halbleitersubstrat durchgeführt werden, um eine Halbleiterpackung zu bilden. Die Halbleiterpackung kann dann zur Fertigstellung eines Halbleitermoduls an einer Leiterplatte (PCB) angebracht werden.
  • Beispiele für herkömmliche Halbleitermodule sind in den japanischen Offenlegungsschriften Nr. 2005-197354 und 2005-197342 sowie der koreanischen Offenlegungsschrift Nr. 2006-26130 offenbart. In diesen herkömmlichen Halbleitermodulen können Lotkugeln als äußere Anschlüsse einer Halbleiterpackung verwendet werden und können auf einer Oberfläche einer PCB angebracht werden. Spezieller werden die Lotkugeln herkömmlicherweise auf einem mittleren Teil der Halbleiterpackung mit Zwischenräumen zwischen der PCB und Kantenbereichen der Halbleiterpackung angeordnet, wo die Lotkugeln nicht angeordnet sind. Unglücklicherweise kann die PCB als Resultat der Zwischenräume eventuell die Kantenbereiche der Halbleiterpackung nicht tragen, und die Kantenbereiche der Halbleiterpackung können aufgrund von mechanischen Spannungen, die auf die Kantenbereiche der Halbleiterpackung einwirken, leicht geschädigt werden.
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines Halbleitermoduls der eingangs genannten Art sowie eines Verfahrens zur Herstellung eines derartigen Halbleitermoduls zugrunde, die in der Lage sind, die oben erwähnten Schwierigkeiten des Standes der Technik zu reduzieren oder zu vermeiden, und die insbesondere ermöglichen, dass eine Schädigung von Kantenbereichen einer Halbleiterpackung aufgrund von auf die Kantenbereiche derselben einwirkenden mechanischen Spannungen verhindert wird.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines Halbleitermoduls mit den Merkmalen des Anspruchs 1 und eines Herstellungsverfahrens mit den Merkmalen des Anspruchs 22. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Gemäß der Erfindung kann ein äußerer Anschluss in einer in der PCB ausgebildeten Vertiefung aufgenommen sein, so dass Kantenbereiche der Halbleiterpackung (wo der äußere Anschluss nicht angeordnet ist) in Kontakt mit der PCB kommen können. Auf diese Weise kann die PCB stabil tragen und dadurch eine Schädigung an den Kantenbereichen der Halbleiterpackung verhindern.
  • Vorteilhafte Ausführungsformen werden im Folgenden beschrieben und sind in den Zeichnungen gezeigt, in denen:
  • 1 eine Querschnittansicht ist, die ein Halbleitermodul darstellt,
  • 2 eine Draufsicht auf das Halbleitermodul von 1 ist,
  • 3 eine vergrößerte Detailansicht eines Bereichs "III" des Halbleitermoduls von 1 ist,
  • 4 eine vergrößerte Detailansicht ähnlich jener von 3 ist, die jedoch ein alternatives Halbleitermodul darstellt, bei dem ein Anbringungselement ein Material beinhaltet, das sich von jenem eines äußeren Anschlusses unterscheidet,
  • 5 bis 9 Querschnittansichten eines Halbleitermoduls sind, die ein Verfahren zur Herstellung des in 1 gezeigten Halbleitermoduls darstellen,
  • 10 eine Querschnittansicht ist, die ein weiteres Halbleitermodul darstellt,
  • 11 eine Querschnittansicht ist, die noch ein weiteres Halbleitermodul darstellt,
  • 12 eine vergrößerte Detailansicht eines Abschnitts "XII" des in 11 gezeigten Halbleitermoduls ist,
  • 13 bis 17 Querschnittansichten sind, die ein Verfahren zur Herstellung des in 11 gezeigten Halbleitermoduls darstellen, und
  • 18 eine Querschnittansicht ist, die noch ein weiteres Halbleitermodul darstellt.
  • Nunmehr werden die Prinzipien der Erfindung vollständiger unter Bezugnahme auf die begleitenden Zeichnungen beschrieben, in denen verschiedene Ausführungsformen gezeigt sind. In den Zeichnungen können die Abmessung und relativen Abmessungen von Schichten und Bereichen zwecks Klarheit übertrieben dargestellt sein, und gleiche Zahlen beziehen sich überall auf gleiche Elemente. Es versteht sich des Weiteren, dass wenn ein Element oder eine Schicht als "auf", "verbunden mit" oder "gekoppelt mit" einem anderen Element oder einer anderen Schicht bezeichnet wird, diese Schicht direkt auf, verbunden oder gekoppelt mit dem anderen Element oder der anderen Schicht sein kann oder zwischenliegende Elemente oder Schichten vorhanden sein können. Im Gegensatz dazu sind keine zwischenliegenden Elemente oder Schichten vorhanden, wenn ein Element als "direkt auf", "direkt verbunden mit" oder "direkt gekoppelt mit" einem anderen Element oder einer anderen Schicht bezeichnet wird.
  • Die 1 bis 3 stellen ein Halbleitermodul 100 dar, das gemäß einer Ausführungsform aufgebaut ist, welche die Prinzipien der Erfindung beinhaltet. Dieses Halbleitermodul 100 beinhaltet eine Halbleiterpackung 110 und eine Leiterplatte (PCB) 120. Die Halbleiterpackung 110 beinhaltet äußere Anschlüsse 112. In dieser Ausführungsform sind Anschlusskontaktflecken (terminal lands) 114 auf einem mittleren Gebiet eines unteren Teils der Halbleiterpackung 110 ausgebildet, welcher der PCB 120 zugewandt ist, und die äußeren Anschlüsse 112 sind jeweils auf den Anschlusskontaktflecken 114 angebracht. Jeder äußere Anschluss 112 beinhaltet eine Lotkugel. Die PCB 120 ist vorzugsweise unter der Halbleiterpackung 110 positioniert und beinhaltet einen Substratkörper 122, Anschlusskontaktflecken 124, die an einer Oberfläche des Substratkörpers 122 ausgebildet sind, und eine Isolationsschichtstruktur 126, die auf dem Substratkörper 122 ausgebildet ist.
  • In dieser Ausführungsform können der Substratkörper 122 und die Isolationsschichtstruktur 126 im Wesentlichen das gleiche Material beinhalten. Der Substratkörper 122 und die Isolationsschichtstruktur 126 können z.B. jeweils ein photosensitives Harz beinhalten. Alternativ können der Substratkörper 122 und die Isolationsschichtstruktur 126 jeweils Materialien beinhalten, die sich voneinander unterscheiden. Zum Beispiel kann der Substratkörper 122 ein photosensitives Harz beinhalten, und die Isolationsschichtstruktur 126 kann ein Material mit einer Elastizität beinhalten, die größer als jene des Substratkörpers 122 ist. Die für die Isolationsschichtstruktur 126 verwendeten Materialien können zum Beispiel einen Gummi, ein Harz auf Epoxidbasis, ein Harz auf Polyimidbasis, ein Harz auf Fluorbasis oder andere derartige Materialien beinhalten.
  • Die Isolationsschichtstruktur 126 weist eine Vertiefung 130 zum Freilegen des Anschlusskontaktflecks 124 auf. In diesem Beispiel weist die Vertiefung 130 eine erste Öffnung 132 zum Freilegen des Anschlusskontaktflecks 124 und eine zweite Öffnung 134 in Verbindung mit der ersten Öffnung 132 auf. Die zweite Öffnung 134 weist eine Breite auf, die größer als jene der ersten Öffnung 132 ist, um die Vertiefung 130 mit einer Stufenstruktur bereitzustellen, um die äußeren Anschlüsse 112 aufzunehmen. Die erste Öffnung 132 und die zweite Öffnung 134 definieren die Vertiefung 130. Die erste Öffnung 132 weist vorzugsweise Innenseiten auf, die einen engen Kontakt mit den äußeren Anschlüssen 112 herstellen. Spezieller kontaktieren äußerste Anschlüsse der äußeren Anschlüsse 112 die Innenseiten der ersten Öffnung 132 vorzugsweise eng.
  • Die Breite der zweiten Öffnung 134 ist schmaler als die Breite der Halbleiterpackung 110. Somit stellen Kantenbereiche der Halbleiterpackung 110, wo die äußeren Anschlüsse 112 nicht angeordnet sind, vorzugsweise einen Kontakt mit einer Oberfläche der Isolationsschichtstruktur 126 her, und dadurch wird verhindert, dass sie in die zweite Öffnung hinein reichen. Da die Isolationsschichtstruktur 126 die Kantenbereiche der Halbleiterpackung 110 stabil trägt, kann eine Schädigung an den Kantenbereichen der Halbleiterpackung 110 verhindert werden.
  • Des Weiteren kann ein Trägerelement 150 auf der Isolationsschichtstruktur 126 oder dem Substrat 122 gebildet sein, um eine oder mehrere Seitenflächen der Halbleiterpackung 110 zu unterstützen. In dem in 3 gezeigten Beispiel ist das Trägerelement 150 auf dem Substrat 122 angeordnet und stellt einen Kontakt zu einer Seitenfläche der Halbleiterpackung 110 her. Wenn die Halbleiterpackung 110 eine rechteckige ebene Form aufweist, kann das Trägerelement 150 eine rechteckige Rahmenform aufweisen, die so angeordnet ist, dass ein Kontakt mit jeder der vier Seitenflächen der Halbleiterpackung 110 hergestellt wird. Das Trägerelement 150 kann eine Schädigung an der Halbleiterpackung verhindern, die ansonsten aus horizontalen Stößen resultieren kann.
  • Die äußeren Anschlüsse 112 reichen in die Vertiefung 130 hinein und sind an den Anschlusskontaktflecken 124 der PCB angebracht. In diesem Ausführungsbeispiel sind die äußeren Anschlüsse 112 unter Verwendung eines Anbringungselements (nicht gezeigt) an den Anschlusskontaktflecken 124 angebracht. Das Anbringungselement kann eine Lotkugel beinhalten, die im Wesentlichen die gleiche wie jene des äußeren Anschlusses 112 ist, wie in 3 gezeigt, wobei das Anbringungselement in diesem Fall integral mit dem äußeren Anschluss 112 gebildet ist, statt als eine separate Schicht gebildet zu sein. Im Gegensatz zu der in 3 gezeigten Ausführungsform stellt 4 einen Bereich "III" einer Variante des Halbleitermoduls 100 dar, bei der das Anbringungselement 140 ein Material aufweist, das sich von jenem eines äußeren Anschlusses 112 unterscheidet. Bezugnehmend auf 4 kann ein Anbringungselement 140 als eine separate Schicht auf dem äußeren Anschluss 112 gebildet sein, wenn das Anbringungselement 140 ein Mate rial beinhaltet, wie zum Beispiel Gold, Aluminium oder Kupfer, das sich von einem in dem äußeren Anschluss 112 enthaltenen Material unterscheidet.
  • Die 5 bis 9 stellen ein Verfahren zur Herstellung des in 1 gezeigten Halbleitermoduls 100 dar. Zuerst bezugnehmend auf 5 wird eine Isolationsschicht 126a auf dem Substratkörper 122 mit den Anschlusskontaktflecken 124 gebildet. In diesem Beispiel können sowohl der Substratkörper 122 als auch die Isolationsschicht 126a ein photosensitives Harz beinhalten. Wie zuvor erörtert, kann jedoch der Substratkörper 122 ein photosensitives Harz beinhalten, und die Isolationsschicht 126a kann ein Material mit einer Elastizität beinhalten, die größer als jene der Isolationsschicht 122 ist, wie ein Gummi, ein Harz auf Epoxidbasis, ein Harz auf Polyimidbasis, ein Harz auf Fluorbasis oder ein anderes derartiges Material.
  • Nunmehr bezugnehmend auf 6 wird die Isolationsschicht 126a ein erstes Mal geätzt, um die erste Öffnung 132 durch die Isolationsschicht 126a hindurch zu bilden, wodurch die Anschlusskontaktflecken 124 durch die erste Öffnung 132 freigelegt werden. Wie in 7 gezeigt, wird dann die Isolationsschicht 126a ein zweites Mal geätzt, um die zweite Öffnung 134 in Verbindung mit der ersten Öffnung 132 zu bilden. In diesem Beispiel sind die erste Öffnung 132 und die zweite Öffnung 134 zusammen angeordnet, um eine Vertiefung 130 mit einer Stufenstruktur in der Isolationsschichtstruktur 126 zu bilden. Das heißt, die erste Öffnung 132 und die zweite Öffnung 134 stellen die Vertiefung 130 bereit. Nach dem Ätzen wird die PCB 120 mit dem Substratkörper 122 und der Isolationsschichtstruktur 126 fertig gestellt. In dieser Ausführungsform weist die zweite Öffnung 134 vorzugsweise eine Breite auf, die größer als eine Breite der ersten Öffnung 132, jedoch schmaler als eine Breite der Halbleiterpackung 110 ist.
  • Nunmehr bezugnehmend auf 8, kann ein Trägerelement 150 auf der Isolationsschichtstruktur 126 gebildet werden. In diesem Beispiel kann das Trägerelement 150 zum Beispiel durch Bilden einer Isolationsschicht (nicht gezeigt) auf der Isolationsschichtstruktur 126 und durch Strukturieren der Isolationsschicht zur Bildung des Trägerelementes 150 gebildet werden.
  • Als nächstes bezugnehmend auf 9, wird die Halbleiterpackung 110, auf der die äußeren Anschlüsse 112 angebracht sind, vorzugsweise über der PCB 120 angeordnet. Die Anschlusskontaktflecken 124 der PCB 120 werden vorzugsweise mit einer Lotpaste 140a beschichtet, die ein Lotmittel beinhaltet. Die äußeren Anschlüsse 112 werden vorzugsweise mit einem leitfähigen Flussmittel 116 beschichtet. Die äußeren Anschlüsse 112 werden dann in der Vertiefung 130 aufgenommen, um die Lotpaste 140a mit dem leitfähigen Flussmittel 116 in Kontakt zu bringen. Dann wird vorzugsweise ein Aufschmelzprozess unter Verwendung von Infrarotstrahlung an der Lotpaste 140 und dem leitfähigen Flussmittel 116 ausgeführt, um die äußeren Anschlüsse 112 an den Anschlusskontaktflecken 124 der PCB 120 anzubringen und dadurch die Herstellung des Halbleitermoduls 100 fertig zu stellen. In dieser Ausführungsform stellt eine Unterseite der Halbleiterpackung 110 einen Kontakt zu der Isolationsschichtstruktur 126 her, und Seitenflächen der Halbleiterpackung 110 stellen einen engen Kontakt zu dem Trägerelement 150 her.
  • Wo die Lotpaste 140a und der äußere Anschluss 112 im Wesentlichen das gleiche Material (wie Lotmittel) beinhalten, kann die Lotpaste 140a integral mit dem äußeren Anschluss 112 gebildet werden. Im Gegensatz dazu kann ein separates Anbringungselement 140 zwischen dem äußeren Anschluss 112 und dem Anschlusskontaktfleck 124 gebildet werden, wenn die Lotpaste 140a ein Material beinhaltet, wie Gold, Kupfer, Alu minium oder ein anderes Material, das sich von einem in dem äußeren Anschluss 112 enthaltenen Material unterscheidet.
  • Gemäß den Prinzipien der Erfindung, wie in dieser Ausführungsform reflektiert, kann ein äußerer Anschluss einer Halbleiterpackung in einer Vertiefung aufgenommen werden, die in einer PCB ausgebildet ist. Kantenbereiche der Halbleiterpackung können einen Kontakt zu der PCB und zu einem Trägerelement herstellen. Auf diese Weise kann die PCB die Kantenbereiche der Halbleiterpackung stabil tragen, um zu verhindern, dass diese geschädigt werden.
  • 10 stellt ein Halbleitermodul 200 dar, das gemäß einer weiteren Ausführungsform aufgebaut ist, welche die Prinzipien der Erfindung beinhaltet. Bezugnehmend auf 10 beinhaltet dieses Halbleitermodul 200 eine PCB 220, eine erste Halbleiterpackung 210 und eine zweite Halbleiterpackung 260. Die PCB 220 weist eine erste Fläche und eine zweite Fläche auf, die entgegengesetzt zu der ersten Fläche angeordnet ist. Eine erste Vertiefung 230 ist vorzugsweise in der ersten Fläche ausgebildet. Eine zweite Vertiefung 270 kann in der zweiten Fläche ausgebildet sein. Die erste Halbleiterpackung 210 ist in der ersten Vertiefung 230 aufgenommen, während die zweite Halbleiterpackung 260 in der zweiten Vertiefung 270 aufgenommen ist.
  • Die erste Halbleiterpackung 210 und die zweite Halbleiterpackung 260 beinhalten jeweils vorzugsweise Elemente, die im Wesentlichen die gleichen wie jene der zuvor beschriebenen Halbleiterpackung 110 sind. Außerdem sind die erste Vertiefung 230 und die zweite Vertiefung 270 im Wesentlichen die gleichen wie die zuvor beschriebene Vertiefung 130. Weitere Beschreibungen der ersten und der zweiten Halbleiterpackung 210, 260 sowie der ersten und der zweiten Vertiefung 230, 270 werden daher zwecks Kürze weggelassen.
  • Gemäß dieser Ausführungsform ist das Halbleitermodul 200 mit zwei Halbleiterpackungen aufgebaut, wobei die erste und die zweite Halbleiterpackung 210, 260 auf der ersten beziehungsweise der zweiten Fläche der PCB 220 angebracht sind. Das Verfahren zur Herstellung des Halbleitermoduls 200 wird durch Anwenden des zuvor beschriebenen Verfahrens auf jede der Flächen der PCB 220 ausgeführt. Jegliche weitere Beschreibung bezüglich des Verfahrens zur Herstellung des Halbleitermoduls 200 wird daher zwecks Kürze hierin auch weggelassen.
  • Die 11 und 12 stellen ein Halbleitermodul 300 dar, das gemäß noch einer weiteren Ausführungsform aufgebaut ist, welche die Prinzipien der Erfindung beinhaltet. Bezugnehmend auf die 11 und 12 beinhaltet dieses gemäß dieser Ausführungsform aufgebaute Halbleitermodul 300 vorzugsweise eine Halbleiterpackung 310 und eine PCB 320. In diesem Beispiel kann die Halbleiterpackung 310 Elemente beinhalten, die im Wesentlichen die gleichen wie jene der vorigen Ausführungsformen sind, und jegliche weitere Beschreibung derselben wird daher weggelassen. Die PCB 320 ist vorzugsweise unter der Halbleiterpackung 310 angeordnet. Die PCB 320 kann einen Substratkörper 322, Anschlusskontaktflecken 324, die auf einer Oberfläche des Substratkörpers 322 ausgebildet sind, eine Isolationsschichtstruktur 326, die auf dem Substratkörper 322 ausgebildet ist, einen Abstandshalter 328, der auf der Isolationsschichtstruktur 326 ausgebildet ist, und ein Trägerelement 350 beinhalten, das auf dem Abstandshalter 328 ausgebildet ist.
  • Die Isolationsschichtstruktur 326 weist eine erste Öffnung 332 auf, welche die Anschlusskontaktflecken 324 freilegt. Der Abstandshalter 328 weist eine zweite Öffnung 334 auf, die in Verbindung mit der ersten Öffnung 332 angeordnet ist. Die zweite Öffnung 334 weist eine Breite auf, die größer als eine Breite der ersten Öffnung 332, jedoch kleiner als eine Breite der Halbleiterpackung 310 ist. Die erste Öffnung 332 und die zweite Öffnung 334 sind zusammen angeordnet, um eine Vertiefung 330 mit einer Stufenwandstruktur zu bilden. Die Stufenwandstruktur kann zum Beispiel eine zweistufige Struktur sein.
  • Kantenbereiche der Halbleiterpackung 310, die in der Vertiefung 330 aufgenommen sind, stellen vorzugsweise einen engen Kontakt zu dem Abstandshalter 328 her. Der Abstandshalter 328 kann dadurch die Kantenbereiche der Halbleiterpackung 310 stabil tragen, um eine Schädigung der Kantenbereiche zu verhindern. Außerdem kann das Trägerelement 350 auf dem Abstandshalter 328 ausgebildet sein, um Seitenflächen der Halbleiterpackung 310 zu tragen. In dieser Ausführungsform stellt das Trägerelement 350 einen Kontakt zu den Seitenflächen der Halbleiterpackung 310 her, um weiter eine Schädigung der Halbleiterpackung 310 zu verhindern.
  • Die 13 bis 17 stellen ein Verfahren zur Herstellung des in 11 gezeigten Halbleitermoduls 300 dar. Bezugnehmend auf 13 wird eine Isolationsschicht 326a auf einem Substratkörper 322 mit Anschlusskontaktflecken 324 gebildet. Wie in 14 gezeigt, wird die Isolationsschicht 326a dann als erstes geätzt, um eine Isolationsschichtstruktur 326 mit einer ersten Öffnung 332 zu bilden, welche die Anschlusskontaktflecken 324 freilegt.
  • Nunmehr bezugnehmend auf 15 wird ein Abstandshalter 328 auf der Isolationsschichtstruktur 326 mit einer zweiten Öffnung 324 gebildet. Die erste Öffnung 332 und die zweite Öffnung 334 werden vorzugsweise zusammen angeordnet, um eine Vertiefung 330 mit einer Stufenstruktur zu bilden. Als ein Ergebnis wird die PCB 320 fertig gestellt, die den Substratkörper 322, die Isolationsschichtstruktur 326 und den Abstandshalter 328 beinhaltet. In dieser Ausführungsform weist die zweite Öffnung 334 eine Breite auf, die größer als jene der ersten Öffnung 332 ist. Im Gegensatz dazu kann die Breite der zweiten Öffnung 334 geringer als jene der Halbleiterpackung 310 sein.
  • Bezugnehmend auf 16 wird als nächstes ein Trägerelement 350 auf dem Abstandshalter 328 gebildet. Das Trägerelement 350 kann durch Bilden einer Isolationsschicht (nicht gezeigt) auf dem Abstandshalter 328 und durch Strukturieren der Isolationsschicht gebildet werden. Wie in 17 gezeigt, kann die Halbleiterpackung 310, auf der die äußeren Anschlüsse 312 angebracht sind, über der PCB 320 angeordnet werden. Der Anschlusskontaktfleck 324 der PCB 320 wird mit einer Lotpaste 340a beschichtet, die ein Lotmittel beinhaltet. Die äußeren Anschlüsse 312 werden mit einem leitfähigen Flussmittel 316 beschichtet.
  • Die äußeren Anschlüsse 312 werden dann in der Vertiefung 330 aufgenommen, so dass die Lotpaste 340a das leitfähige Flussmittel 316 kontaktiert. Dann wird ein Aufschmelzprozess an der Lotpaste 340a und dem leitfähigen Flussmittel 316 unter Verwendung von Infrarotstrahlung durchgeführt, um die äußeren Anschlüsse 312 an den Anschlusskontaktflecken 324 der PCB 320 anzubringen. Auf diese Weise wird der Aufbau des Halbleitermoduls 300 fertig gestellt. In dieser Ausführungsform stellt eine Unterseite der Halbleiterpackung 310 einen Kontakt zu dem Abstandshalter 328 her, und die Seitenflächen der Halbleiterpackung 310 stellen einen engen Kontakt zu dem Trägerelement 350 her.
  • Wenn die Lotpaste 340a und der äußere Anschluss 312 im Wesentlichen das gleiche Material (wie Lotmittel) beinhalten, kann die Lotpaste 340a integral mit den äußeren Anschlüssen 312 gebildet werden. Im Gegensatz dazu kann ein separates Anbringungselement (nicht gezeigt) zwischen dem äußeren Anschluss 312 und dem Anschlusskontaktfleck 324 gebildet werden, wenn die Lotpaste 340a ein Material beinhaltet, wie Gold, Kupfer, Aluminium oder ein anderes Material, das sich von einem in dem äußeren Anschluss 312 enthaltenen Material unterscheidet.
  • 18 stellt ein Halbleitermodul 400 dar, das gemäß einer weiteren Ausführungsform aufgebaut ist, welche die Prinzipien der Erfindung beinhaltet. Bezugnehmend auf 18 beinhaltet das Halbleitermodul 400 dieser Ausführungsform vorzugsweise eine PCB 420, eine erste Halbleiterpackung 410 und eine zweite Halbleiterpackung 460. Die PCB 420 weist eine erste Fläche und eine zweite Fläche auf, die entgegengesetzt zueinander angeordnet sind. Eine erste Vertiefung 430 ist in der ersten Fläche ausgebildet, und eine zweite Vertiefung 470 ist in der zweiten Fläche ausgebildet. Die erste Halbleiterpackung 410 ist in der ersten Vertiefung 430 aufgenommen, und die zweite Halbleiterpackung 460 ist in der zweiten Vertiefung 470 aufgenommen.
  • In dieser Ausführungsform beinhalten die erste Halbleiterpackung 410 und die zweite Halbleiterpackung 460 Elemente, die im Wesentlichen die gleichen wie jene der zuvor beschriebenen Halbleiterpackung 110 sind, und eine weitere Beschreibung der ersten und der zweiten Halbleiterpackung 410, 460 wird daher hierin zwecks Kürze weggelassen. Außerdem sind die erste und die zweite Vertiefung 430, 470 im Wesentlichen die gleichen wie die zuvor beschriebene Vertiefung 130, und eine weitere Beschreibung bezüglich der ersten und der zweiten Vertiefung 430, 470 wird daher ebenfalls weggelassen.
  • Gemäß dieser Ausführungsform beinhaltet das Halbleitermodul 400 eine erste und eine zweite Halbleiterpackung 410, 460, die auf entgegengesetzten Seiten der PCB 420 angebracht sind. Ein Verfahren zur Herstellung des Halbleitermoduls 400 ist im Wesentlichen das gleiche wie das zuvor bezüglich der ersten Ausführungsform beschriebene, mit der Ausnahme, dass es auf beide Flächen der PCB 420 angewendet wird. Jegliche weitere Beschreibung dieses Verfahrens wird daher hierin zwecks Kürze weggelassen.
  • Gemäß den Prinzipien der Erfindung können Kantenbereiche der Halbleiterpackung, die in einer Vertiefung der PCB aufgenommen ist, einen Kontakt zu der PCB herstellen. Die PCB kann dadurch Kantenbereiche der Halbleiterpackung stabil tragen und eine Schädigung jener Kantenbereiche aufgrund vertikaler Stöße verhindern. Das Trägerelement kann des Weiteren Seitenflächen der Halbleiterpackung stabil tragen, die in der Vertiefung der PCB aufgenommen ist, um eine Schädigung der Halbleiterpackung zu verhindern, die aus horizontalen Stößen resultiert.

Claims (30)

  1. Halbleitermodul mit – einer Halbleiterpackung (110) mit einem äußeren Anschluss (112), – einem Substrat (120), – einer Vertiefung (130), die in dem Substrat angeordnet und so konfiguriert ist, dass sie den äußeren Anschluss aufnimmt, wobei die Vertiefung eine Breite aufweist, die geringer als eine Breite der Halbleiterpackung ist, und – einem Anschlusskontaktfleck (124), der an einer Bodenfläche der Vertiefung ausgebildet und mit dem äußeren Anschluss elektrisch verbunden ist.
  2. Halbleitermodul nach Anspruch 1, wobei das Substrat einen Substratkörper (122) und eine Isolationsschichtstruktur (126) aufweist, die auf dem Substratkörper ausgebildet ist, wobei die Vertiefung eine erste Öffnung (132) beinhaltet, die in der Isolationsschichtstruktur ausgebildet ist, um den Anschlusskontaktfleck freizulegen.
  3. Halbleitermodul nach Anspruch 2, wobei die Vertiefung eine zweite Öffnung (134) in Verbindung mit der ersten Öffnung beinhaltet, wobei die zweite Öffnung eine Breite aufweist, die größer als eine Breite der ersten Öffnung ist.
  4. Halbleitermodul nach Anspruch 3, wobei die erste Öffnung eine Innenseite aufweist, die den äußeren Anschluss kontaktiert.
  5. Halbleitermodul nach einem der Ansprüche 2 bis 4, wobei die Isolationsschichtstruktur die Halbleiterpackung kontaktiert.
  6. Halbleitermodul nach einem der Ansprüche 2 bis 5, wobei der Substratkörper und die Isolationsschichtstruktur im Wesentlichen ein gleiches Material beinhalten.
  7. Halbleitermodul nach Anspruch 6, wobei der Substratkörper und die Isolationsschichtstruktur ein photosensitives Harz beinhalten.
  8. Halbleitermodul nach einem der Ansprüche 2 bis 5, wobei der Substratkörper und die Isolationsschichtstruktur Materialien beinhalten, die sich voneinander unterscheiden.
  9. Halbleitermodul nach Anspruch 8, wobei die Isolationsschichtstruktur ein Material mit einer Elastizität beinhaltet, die größer als jene des Substratkörpers ist.
  10. Halbleitermodul nach einem der Ansprüche 1 bis 9, wobei die Isolationsschichtstruktur einen Gummi, ein Harz auf Epoxidbasis, ein Harz auf Polyimidbasis oder ein Harz auf Fluorbasis beinhaltet.
  11. Halbleitermodul nach einem der Ansprüche 3 bis 10, wobei das Substrat einen Abstandshalter (328) beinhaltet, der auf der Isolationsschichtstruktur ausgebildet ist, wobei die zweite Öffnung in dem Abstandshalter ausgebildet ist.
  12. Halbleitermodul nach Anspruch 11, wobei der Abstandshalter die Halbleiterpackung kontaktiert.
  13. Halbleitermodul nach einem der Ansprüche 1 bis 12, das des Weiteren ein Trägerelement (150) beinhaltet, das derart auf dem Substrat ausgebildet ist, dass es Seitenflächen der Halbleiterpackung umgibt.
  14. Halbleitermodul nach Anspruch 13, wobei das Trägerelement die Seitenflächen der Halbleiterpackung kontaktiert.
  15. Halbleitermodul nach einem der Ansprüche 1 bis 14, das des Weiteren ein Anbringungselement (140) beinhaltet, das zwischen den äußeren Anschluss und den Anschlusskontaktfleck eingefügt ist.
  16. Halbleitermodul nach Anspruch 15, wobei das Anbringungselement ein Material beinhaltet, das im Wesentlichen das gleiche wie ein Material des äußeren Anschlusses ist.
  17. Halbleitermodul nach Anspruch 16, wobei das Anbringungselement und der äußere Anschluss ein Lotmittel beinhalten.
  18. Halbleitermodul nach Anspruch 15, wobei das Anbringungselement und der äußere Anschluss Materialien beinhalten, die sich voneinander unterscheiden.
  19. Halbleitermodul nach Anspruch 18, wobei das Anbringungselement Gold, Aluminium oder Kupfer beinhaltet und wobei der äußere Anschluss ein Lotmittel beinhaltet.
  20. Halbleitermodul nach einem der Ansprüche 1 bis 19, wobei das Substrat durch eine Leiterplatte gebildet ist.
  21. Halbleitermodul nach einem der Ansprüche 1 bis 20, wobei – der Anschlusskontaktfleck auf einer ersten Fläche gebildet ist, die entgegengesetzt zu einer zweiten Fläche ist, – eine zweite Vertiefung (470) in dem Substrat so angeordnet ist, dass sie einen auf der zweiten Fläche ausgebildeten zweiten Anschlusskontaktfleck freilegt, wobei die zweite Vertiefung eine Breite aufweist, die geringer als eine Breite der zweiten Halbleiterpackung ist, und – eine zweite Halbleiterpackung (460) vorgesehen ist, die einen zweiten äußeren Anschluss aufweist, der mit dem zweiten Anschlusskontaktfleck elektrisch verbunden und von der zweiten Vertiefung aufgenommen ist.
  22. Verfahren zur Herstellung eines Halbleitermoduls, mit folgenden Schritten: – Herstellen einer Halbleiterpackung (110) mit einem äußeren Anschluss (112), – Bilden einer Vertiefung (130) in einem Substrat (120) mit einem Anschlusskontaktfleck (124), um den Anschlusskontaktfleck durch die Vertiefung freizulegen, wobei die Vertiefung so konfiguriert ist, dass sie den äußeren Anschluss aufnimmt und eine Breite aufweist, die geringer als eine Breite der Halbleiterpackung ist, und – Anbringen der Halbleiterpackung auf dem Substrat durch Anbringen des äußeren Anschlusses auf dem Anschlusskontaktfleck.
  23. Verfahren nach Anspruch 22, wobei das Bilden der Vertiefung umfasst: – Bilden einer Isolationsschicht (126) auf dem Substrat und – Strukturieren der Isolationsschicht, um eine Isolationsschichtstruktur (126) mit der Vertiefung zu bilden.
  24. Verfahren nach Anspruch 23, wobei das Bilden der Isolationsschichtstruktur umfasst: – Bilden einer ersten Öffnung (132) durch die Isolationsschicht hindurch, um den Anschlusskontaktfleck durch die erste Öffnung freizulegen, und – Bilden einer zweiten Öffnung (134) in Verbindung mit der ersten Öffnung, wobei die zweite Öffnung eine Breite aufweist, die größer als eine Breite der ersten Öffnung ist.
  25. Verfahren nach Anspruch 23 oder 24, wobei die Isolationsschichtstruktur so gebildet wird, dass sie die Halbleiterpackung kontaktiert, wenn die Halbleiterpackung auf dem Substrat angebracht wird.
  26. Verfahren nach Anspruch 22, wobei das Bilden der Vertiefung umfasst: – Bilden einer Isolationsschicht (326a) auf dem Substrat, – Strukturieren der Isolationsschicht, um eine Isolationsschichtstruktur (326) mit einer ersten Öffnung (332) zu bilden, die den Anschlusskontaktfleck freilegt, und – Bilden eines Abstandshalters (328) auf der Isolationsschichtstruktur, wobei der Abstandshalter eine zweite Öffnung (334) beinhaltet, die in Verbindung mit der ersten Öffnung angeordnet ist und eine Breite aufweist, die größer als eine Breite der ersten Öffnung ist.
  27. Verfahren nach Anspruch 26, wobei der Abstandshalter ausgebildet ist, um die Halbleiterpackung zu kontaktieren.
  28. Verfahren nach einem der Ansprüche 22 bis 27, wobei das Anbringen des äußeren Anschlusses auf dem Anschlusskontaktfleck beinhaltet: – Bilden eines leitfähigen Flussmittels (116) auf dem äußeren Anschluss, – Bilden einer Lotpaste (140a) auf dem Anschlusskontaktfleck und – Anbringen des leitfähigen Flussmittels an der Lotpaste.
  29. Verfahren nach Anspruch 28, wobei das leitfähige Flussmittel an der Lotpaste unter Verwendung eines Aufschmelzprozesses angebracht wird.
  30. Verfahren nach einem der Ansprüche 22 bis 29, wobei eine Leiterplatte als das Substrat verwendet wird.
DE102007054866A 2006-11-29 2007-11-07 Halbleitermodul und Verfahren zur Herstellung desselben Withdrawn DE102007054866A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060119131A KR100840790B1 (ko) 2006-11-29 2006-11-29 반도체 모듈 및 그의 제조 방법
KR10-2006-0119131 2006-11-29

Publications (1)

Publication Number Publication Date
DE102007054866A1 true DE102007054866A1 (de) 2008-06-05

Family

ID=39339112

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007054866A Withdrawn DE102007054866A1 (de) 2006-11-29 2007-11-07 Halbleitermodul und Verfahren zur Herstellung desselben

Country Status (4)

Country Link
US (1) US7834439B2 (de)
JP (1) JP2008141200A (de)
KR (1) KR100840790B1 (de)
DE (1) DE102007054866A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014060211A (ja) * 2012-09-14 2014-04-03 Omron Corp 基板構造、半導体チップの実装方法及びソリッドステートリレー
US9516755B2 (en) 2012-12-28 2016-12-06 Intel Corporation Multi-channel memory module

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3014029B2 (ja) * 1995-06-16 2000-02-28 日本電気株式会社 半導体素子の実装方法
US5866952A (en) * 1995-11-30 1999-02-02 Lockheed Martin Corporation High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
EP1087261A1 (de) * 1999-09-24 2001-03-28 Sumitomo Bakelite Company Limited Fotoempfindliche Harzzusammensetzung, mehrschichtige gedruckte Leiterplatte und Verfahren zu deren Herstellung
JP2002196037A (ja) * 2000-12-27 2002-07-10 Seiko Epson Corp 半導体パッケージ
US7086600B2 (en) * 2001-02-02 2006-08-08 Renesas Technology Corporation Electronic device and method of manufacturing the same
KR100571273B1 (ko) * 2003-07-25 2006-04-13 동부아남반도체 주식회사 반도체패키지 및 그 제조 방법
US7271476B2 (en) * 2003-08-28 2007-09-18 Kyocera Corporation Wiring substrate for mounting semiconductor components
US7303645B2 (en) * 2003-10-24 2007-12-04 Miradia Inc. Method and system for hermetically sealing packages for optics
JP2005197354A (ja) 2004-01-05 2005-07-21 Renesas Technology Corp 半導体モジュール及びその製造方法
JP2005197342A (ja) 2004-01-05 2005-07-21 Renesas Technology Corp 半導体モジュール
KR20060026130A (ko) 2004-09-18 2006-03-23 삼성전기주식회사 칩패키지를 실장한 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
KR100840790B1 (ko) 2008-06-23
US7834439B2 (en) 2010-11-16
JP2008141200A (ja) 2008-06-19
KR20080048762A (ko) 2008-06-03
US20080122083A1 (en) 2008-05-29

Similar Documents

Publication Publication Date Title
DE102018132701B4 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE69526895T2 (de) Verfahren zur Herstellung einer halbleitenden Anordnung und einer Halbleiterscheibe
DE102013113469B4 (de) Flip-chip-wafer-level-baueinheiten und diesbezügliches verfahren
DE10229182B4 (de) Verfahren zur Herstellung einer gestapelten Chip-Packung
DE69325749T2 (de) Gestapelte Mehrchip-Module und Verfahren zur Herstellung
DE102007019809B4 (de) Gehäuste Schaltung mit einem wärmeableitenden Leitungsrahmen und Verfahren zum Häusen einer integrierten Schaltung
DE69132685T2 (de) Halbleiteranordnung bestehend aus einem TAB-Band und deren Herstellungsverfahren
DE60022458T2 (de) Halbleitergehäuse, halbleitervorrichtung, elektronikelement und herstellung eines halbleitergehäuses
DE19802347B4 (de) Stapelbares Halbleitersubstrat und stapelbare Halbleiterbaugruppe sowie Herstellungsverfahren derselben und Herstellungsverfahren eines stapelbaren Halbleiterbaugruppenmoduls
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE19743767A1 (de) Halbleiterchip-Gehäuse für Oberflächenmontage sowie Verfahren zum Herstellen desselben
DE102004013056B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
EP0971405A2 (de) Verfahren zur Herstellung eines Substrates für ein Polymer Stud Grid Array
DE10043127A1 (de) Infrarot-Daten-Kommunikationsmodul und Verfahren zu dessen Herstellung
DE112014002910T5 (de) Halbleiterbauelement
US20090201657A1 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
DE10238781A1 (de) Halbleitervorrichtung
DE102010029550B4 (de) Verfahren zur Herstellung von Halbleiter-Bauelementen
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets
DE19801488B4 (de) Verfahren zum Zusammenbau eines Halbleiterbausteins
DE10136655C1 (de) Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets
DE112016007576T5 (de) Ein halbleitergehäuse, umfassend einen aktiven die auf waferebene und eine externe die-befestigung
DE19702186C2 (de) Verfahren zur Gehäusung von integrierten Schaltkreisen

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110601

Effective date: 20110531