[go: up one dir, main page]

JP2008141020A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2008141020A
JP2008141020A JP2006326384A JP2006326384A JP2008141020A JP 2008141020 A JP2008141020 A JP 2008141020A JP 2006326384 A JP2006326384 A JP 2006326384A JP 2006326384 A JP2006326384 A JP 2006326384A JP 2008141020 A JP2008141020 A JP 2008141020A
Authority
JP
Japan
Prior art keywords
semiconductor device
post
external connection
connection terminal
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006326384A
Other languages
English (en)
Inventor
Yukio Shinkai
幸雄 新開
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2006326384A priority Critical patent/JP2008141020A/ja
Publication of JP2008141020A publication Critical patent/JP2008141020A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W72/012

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】ボイドの存在しない外部接続端子を備えた半導体装置及びその製造方法を提供する。
【解決手段】実装基板に設けられた電極と電気的に接続する外部接続端子を備えた半導体装置及びその製造方法において、外部接続端子は、この外部接続端子が設けられた端子配設面から突出させて配設した金属製のポスト17’と、このポストの表面を保護する保護被膜18とを備えることとする。保護被膜は半田被膜とし、ポストの形成位置に開口が設けられるとともに、この開口内に金属が充填された樹脂膜16を薄膜化することにより、この樹脂膜から露出させた開口内の金属でポストを構成する。
【選択図】図1

Description

本発明は、半導体装置及び半導体装置の製造方法に関するものであり、特に、実装基板に設けられた電極と電気的に接続する外部接続端子に特徴を有する半導体装置及び半導体装置の製造方法に関するものである。
従来、実装基板に設けられた電極と電気的に接続する外部接続端子として半田ボールを備えた半導体装置がよく知られている。これらの半導体装置は、一般的には「BGA(Ball Grid Array)」と呼ばれており、このようなBGAにおいて内蔵する半導体チップの大きさ程度までパッケージの大きさを小さくした半導体装置として、「CSP(Chip Scale Package)」と呼ばれる半導体装置が知られている。
昨今、半導体装置のさらなる小型化の要求から、CSPをさらに小型化するために、ウエーハレベルCSPと呼ばれる形態の半導体装置が用いられるようになっている。
このウエーハレベルCSP(以下、「WL−CSP」と表記する。)とは、ダイシングによってウエーハの切断を行う前の状態においてパッケージとしての機能を有する構造まで形成している半導体装置であって、ダイシングによる切断後にはそのまま半導体装置となり、実装基板への実装を可能としているものである(例えば、特許文献1参照。)。
したがって、ダイシング前にウエーハの所定位置には外部接続端子となる半田ボールが装着されており、ダイシング後には、洗浄処理してそのまま製品として出荷可能となっている。
このようなWL−CSPでは、外部接続端子間のピッチが400μm程度となっており、外部接続端子となっている半田ボールの高さは100μm程度となっているものが用いられている。
したがって、所定位置に外部接続端子を形成する場合に、球状の半田ボールを所定位置に配置してするとともに、この半田ボールを溶融させて装着したり、スクリーン印刷などによって半田ペーストを所定位置に塗布し、半田ペーストの溶融温度まで加熱して半田を溶融させることにより半田ボールを形成したりすることが多い。
特開2001−244372号公報
しかしながら、外部接続端子を半田ボールで形成する場合には、球状の半田ボールあるいは半田ペーストを一旦溶融していることによって、溶融した半田が再凝固する際に空気の噛み込みが生じ、半田ボールにボイドが形成されるという不具合があった。
なお、客先で実装基板に半導体装置を実装する際に実装基板側の電極に半田ペーストが塗布される場合であって、実装基板側の電極がビア構造を有していた場合には、多くの場合で電極に窪みが形成されており、半田ペーストの塗布時に電極の窪みと半田ペーストとの間に空気の噛み込みが生じるために、球状の半田ボールを溶融することなく装着している半導体装置であっても、半田ボールの溶融にともなって電極の窪みと半田ペーストとの間に噛み込まれている空気がボイドとなって半田ボール内に取り込まれることとなり、半田ボールにはボイドが形成されることとなっていた。
このように半田ボール内にボイドが生じている場合には、各種工程中での加熱にともなってボイド内の空気の膨脹が生じることによりボイドの破裂が生じることがあるという不具合があった。
ボイドが破裂した場合には、この破裂によって半田の飛び散りが生じるので、半田ボールの容積が減少することとなり、コンタクト不良を生じさせたり、接合後の十分なスタンドオフが確保できなかったりすることとなっていた。あるいは、飛び散った先で半田のブリッジを生じさせて、ショート不良を発生させるおそれがあった。
また、ボイドが破裂しなかった場合でも、ボイドによって半田ボールじたいのコンタクト不良を生じさせるおそれがあった。
本発明者は、このような現状に鑑み、ボイドの存在しない外部接続端子を備えた半導体装置を提供すべく研究開発を行い、本発明を成すに至ったものである。
本発明の半導体装置では、実装基板に設けられた電極と電気的に接続する外部接続端子を備えた半導体装置において、外部接続端子は、この外部接続端子が設けられた端子配設面から突出させて配設した金属製のポストと、このポストの表面を保護する保護被膜とを備えることとした。
さらに、本発明の半導体装置では、保護被膜を半田被膜としたこと、あるいは、ポストの形成位置に開口が設けられるとともに、この開口内に金属が充填された樹脂膜を薄膜化することにより、この樹脂膜から露出させた開口内の金属でポストを構成したことにも特徴を有するものである。
また、本発明の半導体装置の製造方法では、実装基板に設けられた電極と電気的に接続する外部接続端子を備えた半導体装置の製造方法において、外部接続端子が形成される端子配設面に樹脂膜を形成する工程と、樹脂膜の外部接続端子の形成位置に開口を形成する工程と、開口に金属を充填する工程と、樹脂膜を薄膜化して開口内の金属を露出させて外部接続端子となるポストを形成する工程と、ポスト表面に保護被膜を形成する工程とを有することとした。
さらに、本発明の半導体装置の製造方法では、保護被膜を半田被膜としたことにも特徴を有するものである。
本発明によれば、実装基板に設けられた電極と電気的に接続する外部接続端子を、この外部接続端子が設けられた端子配設面から突出させて配設した金属製のポストと、このポストの表面を保護する保護被膜とで構成したことによって、ボイドの存在しない外部接続端子を備えた半導体装置を提供できる。
しかも、仮に実装基板側にボイド発生の原因があった場合でも、そのボイドの破裂によってコンタクト不良が生じたり、十分なタンドオフが確保できなくなったりすることを防止できる。
特に、ポストは、ポストの形成位置に開口が設けられるとともに、この開口内に金属が充填された樹脂膜を薄膜化することにより、この樹脂膜から露出させた開口内の金属で構成することにより、ポストの高さ調整を容易に行うことができ、半導体装置のスタンドオフのコントロールを容易に行えるとともに、精度よくコントロールすることができる。
本発明の半導体装置は、図1に示すように、実装基板に設けられた電極と電気的に接続する外部接続端子を、この外部接続端子が設けられた端子配設面から突出させて配設した金属製のポスト17'で構成し、しかも、このポスト17'の表面にはポスト17'表面の酸化を抑制してポスト17'表面を保護するための保護被膜18を設けているものである。
図1中、10は半導体装置の基体であるウエーハ、11は絶縁層、12は再配線、13はパッシベーション膜、14はバッファー膜、15は外部接続端子であるポスト17'の下地となるパッド、16は感光性樹脂膜である。
このように、ポスト17'を用いて外部接続端子を構成することによって、仮に実装基板側にボイド発生の原因があった場合でも、そのボイドの破裂によってコンタクト不良が生じたり、十分なタンドオフが確保できなくなったりすることを防止できる。
以下において、図面に基づいて本実施形態の半導体装置の製造方法を説明する。なお、以下において、半導体装置はウエーハレベルCSPとして説明巣が、半導体装置はウエーハレベルCSPに限定するものではなく、適宜の半導体装置に適用してよい。
半導体装置は、ウエーハの状態で製造しており、ウエーハ上面のスクライブラインによって矩形状に区分される各半導体チップの形成領域には、既知の半導体製造技術によって所定の半導体回路(図示せず)を形成している。
半導体回路の形成後、図2に示すように、半導体回路が形成されたウエーハ10の上面には酸化膜などの絶縁膜による絶縁層11を形成している。絶縁層11は、CVD(Chemical Vapor Deposition)などの適宜の製膜技術によって所定厚みに形成している。なお、所定厚みの絶縁層11の形成後、CMP(Chemical Mechanical Polish)技術によって絶縁層11の上面を平坦化してもよい。
絶縁層11の形成後、この絶縁層11の上面にはスパッタリングなどによって金属膜を形成し、この金属膜を所定の形状にパターンニングして再配線12を形成している。この再配線12は、ウエーハ10上面の半導体チップの形成領域に形成された電極と電気的に接続しており、この再配線12を介して、半導体チップの形成領域に形成された半導体回路への所要の信号の入力及び駆動用電圧やグランド電圧などの印加を可能とするとともに、形成領域に形成された半導体回路からの所要の信号の取り出しを可能としている。本実施形態では、再配線12はアルミニウムによって形成している。
再配線12の形成後、ウエーハ10の上面にはCVDによって窒化シリコン膜で構成したパッシベーション膜13を形成している。なお、パッシベーション膜13は窒化シリコン膜に限定するものではなく、適宜の絶縁膜としてよい。パッシベーション膜13の形成後、このパッシベーション膜13をパターンニングして、外部接続端子の配設位置部分に再配線12の一部を露出させる開口している。
パッシベーション膜13の形成後、ウエーハ10の上面にはスピンコーティングなどによってポリイミド膜などのバッファー膜14を形成している。なお、バッファー膜14はポリイミド膜に限定するものではなく、適宜の絶縁膜としてよい。バッファー膜14の形成後、このバッファー膜14をパターンニングして、パッシベーション膜13に設けた開口と連通する開口を形成し、再配線12の一部を露出させている。
その後、ウエーハ10の上面には、パッシベーション膜13及びバッファー膜14の開口部分に金属膜によって外部接続端子の下地となるパッド15を形成している。
パッド15の形成は、ウエーハ10の上面にパッド15の形成部分に開口を設けたレジストマスク(図示せず)を設けて電界めっき処理によって金属被膜を形成することによって形成してもよいし、ウエーハ10の上面にスパッタリングで金属膜を形成した後にこの金属膜をパターンニングして形成してもよく、適宜の手段でパッド15を形成してよい。
なお、電界めっき処理によってパッド15を形成する場合には、レジストマスクの形成前にバッファー膜14の上面に金属膜を形成して通電層とし、この通電層に通電することによってパッド15を形成可能としてもよいし、たとえば、図3に示すように、再配線12の形成時に、再配線12とともにウエーハ10のスクライブラインSに沿って導通用配線s1を形成し、この導通用配線s1に再配線12を接続させることによって導通用配線s1への通電によりパッド15を形成してもよい。本実施形態では、パッド15は銅で構成している。
パッド15の形成後、ウエーハ10の上面には感光性樹脂を塗布して、図4に示すように、感光性樹脂膜16を形成している。感光性樹脂は、ポリイミドやポリベンゾオキサゾールなどを用いることができる。
感光性樹脂膜16は、ウエーハ10上に感光性樹脂を塗布した後にパターンニングしてパッド15上に開口16hを形成し、この開口16hを介してパッド15を露出させている。感光性樹脂は、既知のフォトリソグラフィー技術による露光に基づいて硬化させ、未露光部分をエッチングによって除去することにより極めて容易にパターンニングすることができる。
開口16hを有する感光性樹脂膜16の形成後、図5に示すように、開口16hには金属を充填してポストとなる金属体を形成している。このポストとなる金属体をプレポスト17と呼ぶことにする。開口16hへの金属の充填は、スパッタリングで行ってもよいし、めっき処理によって行ってもよい。本実施形態では電界めっき処理によって行っており、プレポスト17は銅で構成している。
開口16hへの金属の充填後、ウエーハ10上はCMP技術によって研磨しており、この研磨によってプレポスト17の高さを調整している。したがって、プレポスト17の高さを極めて容易に調整できる。特に、プレポスト17の高さ調整はミクロンオーダーとすることができ、高さの揃ったプレポスト17を形成できる。
プレポスト17の高さ調整後、図6に示すように、感光性樹脂膜16を薄膜化してプレポスト17を感光性樹脂膜16から露出させてポスト17'としている。本実施形態では、感光性樹脂膜16はポリイミド膜で構成しており、O2アッシングによってポリイミド膜を極めて容易に薄膜化することができる。
しかも、O2アッシングによって感光性樹脂膜16を薄膜化していることによって、感光性樹脂膜16から突出状となったポスト17'の突出量を精度よく調整できる。本実施形態では、ポスト17'の突出量は50〜80μmとしている。
感光性樹脂膜16の薄膜化後、図1に示すように、ポスト17'の表面には保護被膜18を形成し、ポスト17'の酸化を抑止している。保護被膜18は、ポスト17'の酸化を抑止して、実装基板の電極との電気的な接続が良好に行える被膜であればどのような被膜であってもよく、好適には、金被膜や半田被膜を用いることができる。
特に、保護被膜18を半田被膜によって形成した場合には、実装基板への実装の際に、実装基板の電極にあらかじめ半田ペーストを塗布する必要がなく、実装時の作業工程を削減できる。
保護被膜18を形成する場合には、めっき処理を用いることができる。あるいは、保護被膜18を半田被膜によって形成する場合には、半田めっきによって半田被膜を形成する場合だけでなく、噴流半田装置を利用してポスト17'に半田を塗布することにより半田被膜を形成してもよい。
保護被膜18の形成後、ウエーハ10はスクライブラインSに沿ってダイシングすることにより、個々の半導体装置に分割している。
このように、感光性樹脂膜16の薄膜化によってプレポスト17を突出させてポスト17'を形成することにより、ポスト17'の高さ調整、及び高さの均一度を高精度で調整することができる。
しかも、上記した感光性樹脂膜16はポスト17'の形成に用いるだけでなく、例えば、感光性樹脂膜16の形成前に、ウエーハ10はスクライブラインSに沿ってダイシング装置でウエーハ10をハーフカットして絶縁層11を半導体チップの形成領域に沿って切断しておき、その後、感光性樹脂膜16を形成するとともに、ウエーハ10を個々の半導体装置に分割するダイシングの際には、ウエーハ10のハーフカット時に形成された切削溝内にダイシング用のブレードで切断溝を形成することにより、図7に示すように、絶縁層11の外周縁も感光性樹脂膜16で被覆できることによって、半導体チップを構成する半導体基板からの絶縁層11のハガレを抑止できる。
本発明の実施形態に係る半導体装置の要部断面模式図である。 半導体装置の要部断面模式図による製造工程説明図である。 パッドの形成に用いる通電用配線の説明図である 半導体装置の要部断面模式図による製造工程説明図である。 半導体装置の要部断面模式図による製造工程説明図である。 半導体装置の要部断面模式図による製造工程説明図である。 変形例の説明図である。
符号の説明
10 ウエーハ
11 絶縁層
12 再配線
13 パッシベーション膜
14 バッファー膜
15 パッド
16 感光性樹脂膜
17' ポスト
18 保護被膜

Claims (5)

  1. 実装基板に設けられた電極と電気的に接続する外部接続端子を備えた半導体装置において、
    前記外部接続端子は、この外部接続端子が設けられた端子配設面から突出させて配設した金属製のポストと、このポストの表面を保護する保護被膜とを備えることを特徴とする半導体装置。
  2. 前記保護被膜は、半田被膜であることを特徴とする請求項1記載の半導体装置。
  3. 前記ポストは、このポストの形成位置に開口が設けられるとともに、この開口内に金属が充填された樹脂膜を薄膜化することにより、この樹脂膜から露出させた前記開口内の金属であることを特徴とする請求項1または請求項2に記載の半導体装置。
  4. 実装基板に設けられた電極と電気的に接続する外部接続端子を備えた半導体装置の製造方法において、
    前記外部接続端子が形成される端子配設面に樹脂膜を形成する工程と、
    前記樹脂膜の前記外部接続端子の形成位置に開口を形成する工程と、
    前記開口に金属を充填する工程と、
    前記樹脂膜を薄膜化して前記開口内の金属を露出させて前記外部接続端子となるポストを形成する工程と、
    前記ポスト表面に保護被膜を形成する工程と
    を有する半導体装置の製造方法。
  5. 前記保護被膜は、半田被膜であることを特徴とする請求項4記載の半導体装置の製造方法。
JP2006326384A 2006-12-01 2006-12-01 半導体装置及び半導体装置の製造方法 Pending JP2008141020A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006326384A JP2008141020A (ja) 2006-12-01 2006-12-01 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006326384A JP2008141020A (ja) 2006-12-01 2006-12-01 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008141020A true JP2008141020A (ja) 2008-06-19

Family

ID=39602174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006326384A Pending JP2008141020A (ja) 2006-12-01 2006-12-01 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2008141020A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034769A (zh) * 2009-10-06 2011-04-27 揖斐电株式会社 电路基板以及半导体模块
JP2012507163A (ja) * 2008-10-31 2012-03-22 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 金属ピラーのための低減された応力構造を含む半導体デバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012507163A (ja) * 2008-10-31 2012-03-22 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 金属ピラーのための低減された応力構造を含む半導体デバイス
CN102034769A (zh) * 2009-10-06 2011-04-27 揖斐电株式会社 电路基板以及半导体模块

Similar Documents

Publication Publication Date Title
US12237291B2 (en) Dummy structure of stacked and bonded semiconductor device
US20220384377A1 (en) Semiconductor structure and method of manufacturing the same
JP4995551B2 (ja) 半導体装置及び半導体装置の製造方法
CN101183668B (zh) 电解电镀形成突起电极的半导体装置及其制造方法
US7468544B2 (en) Structure and process for WL-CSP with metal cover
JP2001244372A (ja) 半導体装置およびその製造方法
TW200945462A (en) Fabricating low cost solder bumps on integrated circuit wafers
US20250343199A1 (en) Electronic device and manufacturing method thereof
US20040207088A1 (en) Semiconductor device and method for manufacturing the same
US20090289364A1 (en) Semiconductor device and a method for manufacturing the same
JP6894754B2 (ja) 半導体装置
JP5294611B2 (ja) 半導体装置及びその製造方法
JP4264823B2 (ja) 半導体装置の製造方法
JP2008218494A (ja) 半導体装置およびその製造方法
JP2019140145A (ja) 半導体装置およびその製造方法
JP2008141020A (ja) 半導体装置及び半導体装置の製造方法
TW202310289A (zh) 半導體封裝結構及其形成方法
JP3943037B2 (ja) 半導体装置の製造方法
JP2008141019A (ja) 半導体装置及び半導体装置の製造方法
TWM589366U (zh) 具有增強互連的晶片封裝組件
KR102157877B1 (ko) 반도체 패키지
JP2005302816A (ja) 半導体装置及びその製造方法
JP2004281980A (ja) 半導体装置及びその製造方法
JP5068830B2 (ja) 半導体装置
JP2013153202A (ja) 半導体装置およびその製造方法