JP2008140950A - 表示装置 - Google Patents

Abstract

【課題】ＭｏあるいはＭｏ合金から成る導電層上に塗布型絶縁膜を塗布したときに、導電層の表面に生じるＭｏ酸化物層により発生するコンタクト不良や、膜はがれを防止する。
【解決手段】第１の基板を有し、前記第１の基板は、ＭｏあるいはＭｏ合金層で構成される第１導電層と、前記第１導電層よりも上層に形成される塗布型絶縁膜とを有する表示装置（例えば、液晶表示装置）であって、前記第１導電層上に形成され、ＡｌあるいはＡｌ合金層（または、ＴｉあるいはＴｉ合金層）で構成される第２導電層を有し、前記塗布型絶縁膜は、前記第２導電層上に形成される。
【選択図】図１

Description

本発明は、表示装置に係り、特に、液晶表示パネル等のアクティブ素子（例えば、薄膜トランジスタ）が形成される基板に適用して有効な技術に関する。

一般に、アクティブマトリクス型の液晶表示パネルは、各サブピクセルの画素電極と対向電極との間で電界を発生させ、当該電界により液晶を駆動し、液晶層を透過する光を変調させて画像を表示するものである。例えば、ＩＰＳ方式（横電界方式ともいう）の液晶表示パネルであれば、画素電極と対向電極との間で、少なくとも一部において基板と平行な電界を発生させ、当該電界により液晶を駆動し、液晶層を透過する光を変調させて画像を表示するものである。
この場合に、液晶を挟持する一対の基板の中の一方の基板に、画素電極に階調電圧を印加するためのスイッチング素子として機能するアクティブ素子が形成される。このアクティブ素子は、層間絶縁膜を挟んで画素電極の下側に形成され、層間絶縁膜に形成されたコンタクトホールを介して画素電極と接続される。
また、各サブピクセルが形成される表示領域の外側には、各サブピクセルを駆動するための駆動回路（ドライバともいう）が配置されるが、この駆動回路を、スイッチング素子として機能するアクティブ素子と一体的に、一方の基板上に形成したものも知られている。

なお、本願発明に関連する先行技術文献としては以下のものがある。
特開２０００−２４３８３４号公報 特開２００５−９３７００号公報 特開平８−１１６０６５号公報

大面積のガラス基板上で、アクティブマトリクス型の液晶表示パネルの配線を積層化するために、例えば、ポリシラザン、ポリシロキサン等の塗布型絶縁膜を用いることが考えられる。
しかしながら、図１１に示すように、従来、ゲート電極材料として使用されているＭｏあるいはＭｏ合金（Ｍｏ−ＧＴ）上に、塗布型絶縁膜２０を塗布すると、塗布型絶縁膜２０が縮合重合する際に発生する水により、ゲート電極の表面にＭｏ酸化物層（Ｍｏ−ＯＸＤ）が形成される。そのため、図１２に示すように、ゲート電極を構成するＭｏあるいはＭｏ合金（Ｍｏ−ＧＴ）とメタル配線（ＭＤＳ）とを接続する際のコンタクト不良や、あるいは、図１３に示すように、膜剥がれ（ＫＵＤ）等が生じるという問題点があった。なお、図１１〜図１３において、ＳＵＢ１はガラス基板、ＳＧＩは下地絶縁膜、ｐ−Ｓｉは半導体層、ＧＩはゲート絶縁膜、ＳＤ１はソース電極、ＳＤ２はドレイン電極である。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、表示装置において、ＭｏあるいはＭｏ合金から成る導電層上に塗布型絶縁膜を塗布したときに、導電層の表面に生じるＭｏ酸化物層により発生するコンタクト不良や、膜はがれを防止する技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）第１の基板を有し、前記第１の基板は、ＭｏあるいはＭｏ合金層で構成される第１導電層と、前記第１導電層よりも上層に形成される塗布型絶縁膜とを有する表示装置（例えば、液晶表示装置）であって、前記第１導電層上に形成され、ＡｌあるいはＡｌ合金層で構成される第２導電層を有し、前記塗布型絶縁膜は、前記第２導電層上に形成される。
（２）第１の基板を有し、前記第１の基板は、ＭｏあるいはＭｏ合金層で構成される第１導電層と、前記第１導電層よりも上層に形成される塗布型絶縁膜とを有する表示装置（例えば、液晶表示装置）であって、前記第１導電層上に形成され、ＴｉあるいはＴｉ合金層で構成される第２導電層を有し、前記塗布型絶縁膜は、前記第２導電層上に形成される。
（３）（１）または（２）において、前記第１導電層および前記第２導電層は、トランジスタのゲート電極であり、前記第２導電層は、前記塗布型絶縁膜よりも上層に形成された配線層に接続される。

（４）（３）において、前記トランジスタは、ドレイン領域およびソース領域の少なくとも一方の領域におけるチャネル領域に隣接した部分に、注入された不純物の濃度が前記ドレイン領域および前記ソース領域よりも低濃度である不純物低濃度領域を有し、前記第１導電層は、前記トランジスタの前記チャネル領域と前記不純物低濃度領域上に形成され、前記第２導電層は、第１導電層上で前記トランジスタの前記チャネル領域上に形成される。
（５）（１）または（２）において、前記第１導電層および前記第２導電層は、配線層である。
（６）第１の基板を有し、前記第１の基板は、ＭｏあるいはＭｏ合金層で構成される第１導電層と、前記第１導電層よりも上層に形成される塗布型絶縁膜とを有する表示装置（例えば、液晶表示装置）であって、前記第１導電層上に形成されるＭｏ窒化膜を有し、前記塗布型絶縁膜は、前記Ｍｏ窒化膜上に形成される。
（７）（６）において、前記第１導電層は、トランジスタのゲート電極、あるいは、配線層である。
（８）（１）ないし（７）の何れかにおいて、前記塗布型絶縁膜は、ポリシラザン、あるいは、ポリシロキサンである。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明の表示装置によれば、ＭｏあるいはＭｏ合金から成る導電層上に塗布型絶縁膜を塗布したときに、導電層の表面に生じるＭｏ酸化物層により発生するコンタクト不良や、膜はがれを防止することが可能となる。

以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図１は、本発明の実施例の液晶表示装置において使用される薄膜トランジスタの一例の概略構成を示す要部断面図である。
図１において、ＳＵＢ１は、一方の基板を構成するガラス基板（絶縁基板）である。本実施例では、このガラス基板（ＳＵＢ１）上に、下地絶縁膜（ＳＧＩ）を形成した後、半導体層（ｐ−Ｓｉ）を形成し、その上にゲート絶縁膜（ＧＩ）を形成する。ここで、半導体層は、アモルファスシリコン、あるいは、ポリシリコンで構成される。
次に、ゲート絶縁膜（ＧＩ）上で、半導体層（ｐ−Ｓｉ）のチャネル領域の上方にゲート電極を積層した後、塗布型絶縁膜２０を積層すると共に、塗布型絶縁膜２０並びにゲート絶縁膜（ＧＩ）における、半導体層（ｐ−Ｓｉ）のソース領域及びドレイン領域に対応する部分を開口してコンタクトホールを夫々形成し、その後、コンタクトホールを介して半導体層（ｐ−Ｓｉ）のソース領域及びドレイン領域に接続されるソース電極（ＳＤ１）及びドレイン電極（ＳＤ２）を塗布型絶縁膜２０上に形成する。

ここで、塗布型絶縁膜２０は、ポリシラザン、あるいは、ポリシロキサン等で構成される。そして、塗布型絶縁膜２０は平坦化可能であるので、配線の積層化が容易となる。
また、ゲート電極は、ＭｏあるいはＭｏ合金（Ｍｏ−ＧＴ）と、ＭｏあるいはＭｏ合金（Ｍｏ−ＧＴ）上に形成されたＡｌあるいはＡｌ合金（Ａｌ−ＧＴ）から構成される。
図１に示す薄膜トランジスタでは、ゲート電極を、ＡｌあるいはＡｌ合金（Ａｌ−ＧＴ）／ＭｏあるいはＭｏ合金（Ｍｏ−ＧＴ）の二層構造とする。これにより、ＡｌがＭｏをキャップするため、塗布型絶縁膜２０が縮合重合する際に発生する水により、ゲート電極の表面に、Ｍｏ酸化物層（Ｍｏ−ＯＸＤ）が形成されるのを防止することができる。なお、Ｍｏ合金としては、例えば、ＭｏＷ、ＭｏＣｒなどが挙げられる。
したがって、図２に示すように、ＡｌあるいはＡｌ合金（Ａｌ−ＧＴ）部分にて、塗布型絶縁膜２０との密着性が向上し、かつ、メタル配線（ＭＤＳ）とのコンタクトも良好となるので、従来のように、コンタクト不良が生じることもなく、あるいは、膜剥がれ（ＫＵＤ）が生じることもない。

なお、前述の特許文献１（特開２０００−２４３８３４号公報）には、ポリシラザンの塗布型絶縁膜で層間絶縁膜（２２）を形成することが記載されている。しかしながら、特許文献１では、ゲート電極の材料は、下側がＴｉ、上側がＡ１であり、特許文献１には、ゲート電極の材料として、Ｍｏは記載されておらず、当然の如く、［本願発明が解決しようとする課題］も開示されていない。
また、前述の特許文献２（特開２００５−９３７００号公報）には、ポリシラザンの塗布型絶縁膜で層間絶縁膜（２０）を形成することが記載されている。しかしながら、特許文献２には、ゲート電極の材料について言及されておらず、しかも、［本願発明が解決しようとする課題］も開示されていない。
さらに、前述の特許文献３（特開平８−１１６０６５号公報）には、ゲート電極を二層構造となし、下側金属層６として、Ｔｉ、Ｎｉ、Ｍｏ、ＷまたはＣｒを主体とし、一方、上側金属層７として、Ａｌを主体とすることが記載されている。しかしながら、特許文献３には、ポリシラザンなどは記載されておらず、しかも、［本願発明が解決しようとする課題］も開示されていない。

図３は、本発明の実施例の液晶表示装置において使用される薄膜トランジスタの他の例の概略構成を示す要部断面図である。
図３に示す薄膜トランジスタは、ゲート電極として、ＧＯＬＤ構造（GOLD:Gate Overlapped Lightly Doped Drain）のゲート電極を採用したものである。
即ち、図３に示す薄膜トランジスタでも、ゲート電極は、ＡｌあるいはＡｌ合金（Ａｌ−ＧＴ）／ＭｏあるいはＭｏ合金（Ｍｏ−ＧＴ）の二層構造であるが、上側のＡｌあるいはＡｌ合金（Ａｌ−ＧＴ）は、半導体層（ｐ−Ｓｉ）のチャネル領域の上方にのみ形成されるが、下側のＭｏあるいはＭｏ合金（Ｍｏ−ＧＴ）は、半導体層（ｐ−Ｓｉ）のソース領域およびドレイン領域（ＳＤＡ）における、注入される不純物の濃度がそれらよりも低い不純物低濃度領域（ＳＤＬ）とチャネル領域上に形成される。
図３に示す薄膜トランジスタのゲート電極を、メタル配線（ＭＤＳ）と接続した状態を図４に示す。図３の場合でも、メタル配線（ＭＤＳ）とのコンタクトも良好となるので、従来のように、コンタクト不良が生じることがない。

図５は、図３に示す薄膜トランジスタの製造方法を説明するための図である。以下、図５を用いて、図３に示す薄膜トランジスタの製造方法について説明する。
初めに、ガラス基板（ＳＵＢ１）上に、下地絶縁膜（ＳＧＩ）を形成した後、半導体層（ｐ−Ｓｉ）を形成し、その上にゲート絶縁膜（ＧＩ）を形成する。
次に、図５（ａ）に示すように、ゲート絶縁膜（ＧＩ）上に、上層がＡｌあるいはＡｌ合金（Ａｌ−ＧＴ）／下層がＭｏあるいはＭｏ合金（Ｍｏ−ＧＴ）をスパッタ法にて成膜した後、レジスト（ＲＧＳ）を形成し、ホトリソグラフィ技術でレジスト（ＲＧＳ）をパターニングする。ここで、ＭｏあるいはＭｏ合金（Ｍｏ−ＧＴ）は膜厚が３０〜５０ｎｍ、ＡｌあるいはＡｌ合金（Ａｌ−ＧＴ）は膜厚が１００〜１５０ｎｍが好ましい。
次に、図５（ｂ）に示すように、燐酸、硝酸、酢酸の混酸にて、側面が、レジスト（ＲＥＧ）よりも、０．１〜０．１５μｍ内側になるように、ＡｌあるいはＡｌ合金（Ａｌ−ＧＴ）／ＭｏあるいはＭｏ合金（Ｍｏ−ＧＴ）を一括加工する。
次に、図５（ｃ）に示すように、フッ酸にて、上側のＡｌあるいはＡｌ合金（Ａｌ−ＧＴ）が半導体層（ｐ−Ｓｉ）のチャネル領域の上方にのみ形成されるように、ＡｌあるいはＡｌ合金（Ａｌ−ＧＴ）の側面のみ、０．５〜０．６μｍサイドエッチングする。
次に、図５（ｄ）に示すように、レジスト（ＲＧＳ）を除去した後、半導体層（ｐ−Ｓｉ）のソース領域およびドレイン領域（ＳＤＡ）に、不純物を注入する。
次に、図５（ｅ）に示すように、ＭｏあるいはＭｏ合金（Ｍｏ−ＧＴ）における、ＡｌあるいはＡｌ合金（Ａｌ−ＧＴ）で覆われない部分の下側に、低濃度の不純物を注入し、
半導体層（ｐ−Ｓｉ）のソース領域およびドレイン領域（ＳＤＡ）中に、注入される不純物が、ソース領域およびドレイン領域（ＳＤＡ）よりも低濃度の不純物低濃度領域（ＳＤＬ）を形成する。
次に、図５（ｆ）に示すように、塗布型絶縁膜２０を形成する。

図６は、本発明の実施例の液晶表示装置において使用される薄膜トランジスタの他の例の概略構成を示す要部断面図である。
図６に示す薄膜トランジスタは、図６（ｃ）に示すように、ＭｏあるいはＭｏ合金（Ｍｏ−ＧＴ）から成るゲート電極の表面をプラズマ窒化してＭｏ窒化層（ＭｏＮ）を形成し、これにより、塗布型絶縁膜２０が縮合重合する際に発生する水により、ゲート電極の表面にＭｏ酸化物層（Ｍｏ−ＯＸＤ）が形成されるのを防止するものである。
以下、図６に示す薄膜トランジスタの製造方法について説明する。
初めに、図６（ａ）に示すように、ガラス基板（ＳＵＢ１）上に、下地絶縁膜（ＳＧＩ）を形成した後、半導体層（ｐ−Ｓｉ）を形成し、その上にゲート絶縁膜（ＧＩ）を形成する。その後、ゲート絶縁膜（ＧＩ）上に、ＭｏあるいはＭｏ合金（Ｍｏ−ＧＴ）からなる単層のゲート電極を形成する。
次に、図６（ｂ）に示すように、ＭｏあるいはＭｏ合金（Ｍｏ−ＧＴ）の表面をプラズマ窒化して、Ｍｏ窒化層（ＭｏＮ）を形成する。
次に、図６（ｃ）に示すように、塗布型絶縁膜２０を形成する。
なお、前述までの説明では、ＭｏあるいはＭｏ合金（Ｍｏ−ＧＴ）から成るゲート電極上に塗布型絶縁膜２０を形成するときに、ゲート電極の表面にＭｏ酸化物層（Ｍｏ−ＯＸＤ）が生じるのを防止する実施例について説明したが、本発明はこれに限らず、ＭｏあるいはＭｏ合金（Ｍｏ−ＧＴ）から成る配線層上に塗布型絶縁膜２０を形成するときに、配線層の表面にＭｏ酸化物層（Ｍｏ−ＯＸＤ）が生じるのを防止する場合にも適用可能であることはいうまでもない。

図７は、本発明の実施例の液晶表示パネルの１サブピクセルの構成を示す平面図である。
図８は、図７に示すＡ−Ａ'切断線に沿った断面構造を示す断面図である。以下、図８を用いて、本実施例の液晶表示パネルの構造について説明する。
本実施例の液晶表示パネルは、面状の対向電極を使用するＩＰＳ方式の液晶表示パネルであり、図８に示すように、液晶層（ＬＣ）を介して互いに対向配置されるガラス基板（ＳＵＢ１）と、ガラス基板（絶縁基板；ＳＵＢ２）とを有する。本実施例では、ガラス基板（ＳＵＢ２）の主表面側が観察側となっている。
ガラス基板（ＳＵＢ２）の液晶層（ＬＣ）側には、ガラス基板（ＳＵＢ２）から液晶層（ＬＣ）に向かって順に、遮光膜（ＢＭ）およびカラーフィルタ層（ＣＦ）、オーバーコート層（ＯＣ）、配向膜（ＡＬ２）が形成される。さらに、ガラス基板（ＳＵＢ２）の外側には偏光板（ＰＯＬ２）が配置される。
また、ガラス基板（ＳＵＢ１）の液晶層（ＬＣ）側には、ガラス基板（ＳＵＢ１）から液晶層（ＬＣ）に向かって順に、下地絶縁膜（ＳＧＩ）、ゲート絶縁膜（ＧＩ）、第１および第２の層間絶縁膜（ＰＡＳ１，ＰＡＳ２）、対向電極（ＣＴ）、層間絶縁膜（ＰＡＳ３）、画素電極（ＰＸ）、配向膜（ＡＬ１）が形成される。さらに、ガラス基板（ＳＵＢ１）の外側には偏光板（ＰＯＬ１）が配置される。

図７に戻って、ＤＬは映像線（ドレイン線、ソース線ともいう）、ＧＬは走査線（ゲート線ともいう）、ＳＨ１〜ＳＨ４はスルーホール（コンタクトホールともいう）、ＧＴＤはゲート電極、ｐ−Ｓｉは半導体層、ＳＤ１はソース電極（映像線ＤＬをソース線と呼ぶ場合はドレイン電極ともいう）、ＳＤ２はドレイン電極（映像線ＤＬをソース線と呼ぶ場合はソース電極ともいう）である。
図９は、図７に示すＢ−Ｂ'切断線に沿った、ガラス基板（ＳＵＢ１）側の断面構造を示す断面図である。なお、図９では、偏光板（ＰＯＬ１）の図示は省略している。
図９に示すように、ガラス基板（ＳＵＢ１）上に形成された、例えば、ＳｉＮとＳｉＯの積層膜等からなる下地膜ＳＧ１上に、半導体層（ｐ−Ｓｉ）が形成される。なお、半導体層（ｐ−Ｓｉ）は、アモルファスシリコン膜、あるいは、ポリシリコン膜で構成される。この半導体層（ｐ−Ｓｉ）上には、例えば、ＳｉＯからなるゲート絶縁膜（ＧＩ）が形成され、このゲート絶縁膜（ＧＩ）上にゲート電極（ＧＴＤ）が形成される。
ゲート電極（ＧＴＤ）上には、第１層間絶縁膜（ＰＡＳ１）が形成され、この第１層間絶縁膜（ＰＡＳ１）上に、ドレイン電極（ＳＤ２）を兼ねる映像線（ＤＬ）と、ソース電極（ＳＤ１）が形成される。

半導体層（ｐ−Ｓｉ）のドレイン領域は、スルーホール（ＳＨ１）を介して映像線（ＤＬ）に接続され、また、半導体層（ｐ−Ｓｉ）のソース領域は、スルーホール（ＳＨ２）を介してソース電極（ＳＤ１）に接続される。
また、映像線（ＤＬ）、およびソース電極（ＳＤ１）上には、第２層間絶縁膜（ＰＡＳ２）が形成され、この第２層間絶縁膜（ＰＡＳ２）上には、対向電極（ＣＴ）が形成される。さらに、対向電極（ＣＴ）上には、第３層間絶縁膜（ＰＡＳ３）が形成され、この第３層間絶縁膜（ＰＡＳ３）上に画素電極（ＰＸ）が形成される。
ここで、ソース電極（ＳＤ１）上で、第２層間絶縁膜（ＰＡＳ２）には、スルーホール（ＳＨ３）が形成され、このスルーホール（ＳＨ３）内にも、第３層間絶縁膜（ＰＡＳ３）が形成される。そして、スルーホール（ＳＨ３）内に形成された第３層間絶縁膜（ＰＡＳ３）には、スルーホール（ＳＨ４）が形成され、このスルーホール（ＳＨ４）内に形成された透明導電膜（例えば、ＩＴＯ；Indium-Tin-Oxide）により、画素電極（ＰＸ）が、ソース電極（ＳＤ１）と電気的に接続される。このようにして、画素電極（ＰＸ）は、サブピクセルに形成されたアクティブ素子と電気的に接続されている。

図１０は、本発明の実施例の液晶表示パネルの駆動回路を示す図である。図１０において、ＴＦＴは、各サブピクセル毎に設けられるアクティブ素子（即ち、薄膜トランジスタ）、ＤＲＶは映像線駆動回路、ＧＲＶは走査線駆動回路である。走査線駆動回路（ＧＲＶ）と映像線駆動回路（ＤＲＶ）は、各サブピクセルが形成される表示領域の外側に形成される。
走査線駆動回路（ＧＲＶ）は、１フレーム期間内に、アクティブ素子（ＴＦＴ）を所定の時間、オンとする選択走査電圧を、１表示ライン毎に走査線（ＧＬ）に対して順次出力する。映像線駆動回路（ＤＲＶ）は、アクティブ素子（ＴＦＴ）がオンとなる時間内に所定の階調電圧を映像線（ＤＬ）に出力する。
これにより、走査線（ＧＬ）に選択走査電圧が印加されてオンとされたアクティブ素子（ＴＦＴ）を介して、画素電極（ＰＸ）に映像線（ＤＬ）からの映像信号が書き込まれ、液晶表示パネルに画像が表示される。
ここで、走査線駆動回路（ＧＲＶ）と、映像線駆動回路（ＤＲＶ）は、半導体チップで構成してもよく、あるいは、ガラス基板（ＳＵＢ１）上に、スイッチング素子として機能するアクティブ素子（ＴＦＴ）と一体的に形成してもよい。
前述したように、図１〜図７を用いて説明した、表面にＭｏ酸化物層（Ｍｏ−ＯＸＤ）が生じるのを防止するための導電膜は、ゲート電極、あるいは配線層である。この場合に、前述の導電膜が、１サブピクセル毎に設けられるアクティブ素子（ＴＦＴ）のゲート電極の場合は、第１層間絶縁膜（ＰＡＳ１）は塗布型絶縁膜となる。
また、図１０に示す走査線駆動回路（ＧＲＶ）と、映像線駆動回路（ＤＲＶ）は、ガラス基板（ＳＵＢ１）上に、スイッチング素子として機能するアクティブ素子（ＴＦＴ）と一体的に形成される場合には、前述の導電膜は、図１０に示す走査線駆動回路（ＧＲＶ）と、映像線駆動回路（ＤＲＶ）内のトランジスタのゲート電極および配線層に適用される。
尚、図２、図４で説明したメタル配線（ＭＤＳ）は、走査線駆動回路（ＧＲＶ）、あるいは、映像線駆動回路（ＤＲＶ）で用いられる配線層の一つである。

なお、前述の説明では、ＭｏあるいはＭｏ合金（Ｍｏ−ＧＴ）上、ＡｌあるいはＡｌ合金（Ａｌ−ＧＴ）を形成する場合について説明したが、ＡｌあるいはＡｌ合金（Ａｌ−ＧＴ）に代えて、ＴｉあるいはＴｉ合金を使用してもよい。
また、前述の説明では、本発明を、透過型の液晶表示パネルに適用した場合について説明したが、透過型ではなく、半透過型、あるいは、反射型の液晶表示パネルに適用することも可能である。半透過型の液晶表示パネル場合は、反射部を構成する対向電極の上、または下側に反射電極を形成すればよい。また、反射型の液晶表示パネルの場合は、対向電極の代わりに、反射電極を形成すればよい。
また、透過型、あるいは、半透過型の液晶表示パネル場合には、液晶表示パネルの背面に図示しないバックライトを配置しても良く、さらに、反射型の液晶表示パネル場合には、観察者側に、図示しないフロントライトを配置しても良い。
さらに、本発明は、液晶表示装置に限定されず、ＭｏあるいはＭｏ合金（Ｍｏ−ＧＴ）から成る導電層上に、塗布型絶縁膜２０を形成する表示装置（例えば、有機ＥＬ表示装置など）に対しても適用可能である。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

本発明の実施例の液晶表示装置において使用される薄膜トランジスタの一例の概略構成を示す要部断面図である。 図１に示す薄膜トランジスタにおいて、コンタクト不良が起きないことを説明するための図である。 本発明の実施例の液晶表示装置において使用される薄膜トランジスタの他の例の概略構成を示す要部断面図である。 図３に示す薄膜トランジスタにおいて、コンタクト不良が起きないことを説明するための図である。 図３に示す薄膜トランジスタの製造方法を説明するための図である。 本発明の実施例の液晶表示装置において使用される薄膜トランジスタの他の例の概略構成を示す要部断面図である。 本発明の実施例の液晶表示パネルの１サブピクセルの構成を示す平面図である。 図７に示すＡ−Ａ'切断線に沿った断面構造を示す断面図である。 図７に示すＢ−Ｂ'切断線に沿った、ガラス基板（ＳＵＢ１）側の断面構造を示す断面図である。 本発明の実施例の液晶表示パネルの駆動回路を示す図である。 ＭｏあるいはＭｏ合金上に、塗布型絶縁膜を塗布した時に、Ｍｏ酸化物層（Ｍｏ−ＯＸＤ）が形成されることを説明するための図である。 ＭｏあるいはＭｏ合金の表面に生じるＭｏ酸化物層（Ｍｏ−ＯＸＤ）によるコンタクト不良を説明するための図である。 ＭｏあるいはＭｏ合金の表面に生じるＭｏ酸化物層（Ｍｏ−ＯＸＤ）による膜剥がれを説明するための図である。

符号の説明

２０ 塗布型絶縁膜
ＳＵＢ１，ＳＵＢ２ ガラス基板
ＰＯＬ１，ＰＯＬ２ 偏光板
ＳＧＩ 下地絶縁膜
ＧＩ ゲート絶縁膜
ＰＡＳ１〜ＰＡＳ３ 層間絶縁膜
ＯＣ オーバーコート層
ＡＬ１，ＡＬ２ 配向膜
ＬＣ 液晶層
ＢＭ 遮光膜
ＣＦ カラーフィルタ層
ＰＸ 画素電極
ＣＴ 対向電極
ＤＬ 映像線（ドレイン線、ソース線）
ＧＬ 走査線（ゲート線）
ＳＨ１〜ＳＨ４ スルーホール
Ｍｏ−ＧＴ ＭｏあるいはＭｏ合金
Ａｌ−ＧＴ ＡｌあるいはＡｌ合金
Ｍｏ−ＯＸＤ Ｍｏ酸化物層
ＭｏＮ Ｍｏ窒化層
ＭＤＳ メタル配線
ＫＵＤ 膜剥がれ
ＴＦＴ アクティブ素子
ＧＴＤ ゲート電極
ｐ−Ｓｉ 半導体層
ＳＤ１ ソース電極
ＳＤ２ ドレイン電極
ＳＤＡ ソース領域あるいはドレイン領域
ＳＤＬ 不純物低濃度領域
ＲＧＳ レジスト
ＧＲＶ 走査線駆動回路
ＤＲＶ 映像線駆動回路

Claims (10)

1. 第１の基板を有し、
   前記第１の基板は、ＭｏあるいはＭｏ合金層で構成される第１導電層と、
   前記第１導電層よりも上層に形成される塗布型絶縁膜とを有する表示装置であって、
   前記第１導電層上に形成され、ＡｌあるいはＡｌ合金層で構成される第２導電層を有し、
   前記塗布型絶縁膜は、前記第２導電層上に形成されることを特徴とする表示装置。
2. 第１の基板を有し、
   前記第１の基板は、ＭｏあるいはＭｏ合金層で構成される第１導電層と、
   前記第１導電層よりも上層に形成される塗布型絶縁膜とを有する表示装置であって、
   前記第１導電層上に形成され、ＴｉあるいはＴｉ合金層で構成される第２導電層を有し、
   前記塗布型絶縁膜は、前記第２導電層上に形成されることを特徴とする表示装置。
3. 前記第１導電層および前記第２導電層は、トランジスタのゲート電極であり、
   前記第２導電層は、前記塗布型絶縁膜よりも上層に形成された配線層に接続されることを特徴とする請求項１または請求項２に記載の表示装置。
4. 前記トランジスタは、ドレイン領域およびソース領域の少なくとも一方の領域におけるチャネル領域に隣接した部分に、注入された不純物の濃度が前記ドレイン領域および前記ソース領域よりも低濃度である不純物低濃度領域を有し、
   前記第１導電層は、前記トランジスタの前記チャネル領域と前記不純物低濃度領域上に形成され、
   前記第２導電層は、第１導電層上で前記トランジスタの前記チャネル領域上に形成されることを特徴する請求項３に記載の表示装置。
5. 前記第１導電層および前記第２導電層は、配線層であることを特徴とする請求項１または請求項２に記載の表示装置。
6. 第１の基板を有し、
   前記第１の基板は、ＭｏあるいはＭｏ合金層で構成される第１導電層と、
   前記第１導電層よりも上層に形成される塗布型絶縁膜とを有する表示装置であって、
   前記第１導電層上に形成されるＭｏ窒化膜を有し、
   前記塗布型絶縁膜は、前記Ｍｏ窒化膜上に形成されることを特徴とする表示装置。
7. 前記第１導電層は、トランジスタのゲート電極であることを特徴とする請求項６に記載の表示装置。
8. 前記第１導電層は、配線層であることを特徴とする請求項６に記載の表示装置。
9. 前記塗布型絶縁膜は、ポリシラザン、あるいは、ポリシロキサンであることを特徴とする請求項１ないし請求項８のいずれか１項に記載の表示装置。
10. 前記表示装置は、前記第１の基板と第２の基板との間に挟持された液晶を有する液晶表示装置であることを特徴とする請求項１ないし請求項９のいずれか１項に記載の表示装置。

Images