JP2008140878A - Silicon wafer and manufacturing method thereof, bonded SOI wafer and manufacturing method thereof. - Google Patents
Silicon wafer and manufacturing method thereof, bonded SOI wafer and manufacturing method thereof. Download PDFInfo
- Publication number
- JP2008140878A JP2008140878A JP2006324027A JP2006324027A JP2008140878A JP 2008140878 A JP2008140878 A JP 2008140878A JP 2006324027 A JP2006324027 A JP 2006324027A JP 2006324027 A JP2006324027 A JP 2006324027A JP 2008140878 A JP2008140878 A JP 2008140878A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- silicon wafer
- main surface
- shaped
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 161
- 239000010703 silicon Substances 0.000 title claims abstract description 161
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 159
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 238000005498 polishing Methods 0.000 claims abstract description 30
- 230000005489 elastic deformation Effects 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 73
- 238000000034 method Methods 0.000 claims description 37
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 284
- 239000010408 film Substances 0.000 description 25
- 238000009826 distribution Methods 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 238000006073 displacement reaction Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000012298 atmosphere Substances 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 239000004744 fabric Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
【課題】裏面に酸化膜を存在させることなく平坦度の高いSOIウェーハを得る。
【解決手段】シリコンウェーハ12は、酸化膜が形成された貼り合わせ用シリコンウェーハと貼り合わされてSOIウェーハを得るものである。そして、薄円板状のウェーハは研削又は研磨のいずれか一方又は双方により中央部が凹んだお椀状の反りが付与される。その製造方法は、シリコンウェーハの一方の主面を吸着保持して他方の主面を研削又は研磨してウェーハ外周からウェーハ中心に向けて厚みを増加させた凸状のウェーハ又はウェーハ外周からウェーハ中心に向けて厚みを減少させた凹状のウェーハを作製した後、凸状又は凹状に形成した他方の主面を吸着保持して弾性変形により一方の主面側の中央を突出させた状態とし、一方の主面を研削又は研磨してその主面を平坦にし、前記吸着保持を解除することで中央部が凹んだお椀状の反りが付与されたウェーハを得ることを特徴とする。
【選択図】 図1An SOI wafer with high flatness is obtained without the presence of an oxide film on the back surface.
A silicon wafer is bonded to a bonding silicon wafer on which an oxide film is formed to obtain an SOI wafer. The thin disk-shaped wafer is given a bowl-shaped warp having a recessed central portion by either or both of grinding and polishing. The manufacturing method includes a convex wafer in which one main surface of a silicon wafer is held by suction and the other main surface is ground or polished to increase the thickness from the wafer outer periphery toward the wafer center, or from the wafer outer periphery to the wafer center. After manufacturing a concave wafer with a reduced thickness toward the surface, the other main surface formed in a convex or concave shape is sucked and held, and the center of one main surface side is protruded by elastic deformation, The main surface is ground or polished to flatten the main surface, and the suction holding is released to obtain a wafer having a bowl-shaped warp with a recessed central portion.
[Selection] Figure 1
Description
本発明は、貼り合わすことにより平坦度の高いSOI(Silicon-On-Insulator)ウェーハを得ることのできる支持基板用シリコンウェーハ及びその製造方法並びにそのような支持基板用シリコンウェーハを用いたSOIウェーハの製造方法に関するものである。 The present invention relates to a silicon wafer for a support substrate that can obtain an SOI (Silicon-On-Insulator) wafer having high flatness by bonding, a manufacturing method thereof, and an SOI wafer using such a silicon wafer for support substrate. It relates to a manufacturing method.
近年、高集積CMOS(Complementary Metal Oxide Semiconductor)、IC、高耐圧素子などがSOIウェーハを利用して製作されるようになってきている。絶縁層の上にデバイス作製領域として使用される単結晶シリコン層を形成したSOIウェーハは、高集積CMOSの場合にはラッチアップ(寄生回路による異常発振現象)の防止に、また高耐圧素子の場合にはベース基板との絶縁分離にそれぞれ有効である。このSOIウェーハの製造方法には、シリコンウェーハ同士を二酸化シリコン層、即ち絶縁層を介して貼り合わせる方法が知られており、この貼り合わせ法により作製されたSOIウェーハは、SOI層の結晶性が極めて良好であることから、有望視されて来ている。 In recent years, highly integrated CMOS (Complementary Metal Oxide Semiconductor), ICs, high-voltage devices, etc. have been manufactured using SOI wafers. An SOI wafer in which a single crystal silicon layer used as a device fabrication region on an insulating layer is formed is used to prevent latch-up (abnormal oscillation due to parasitic circuits) in the case of highly integrated CMOS, and in the case of a high voltage device. Is effective for isolation from the base substrate. As a method for manufacturing this SOI wafer, there is known a method in which silicon wafers are bonded to each other via a silicon dioxide layer, that is, an insulating layer. The SOI wafer manufactured by this bonding method has a crystallinity of the SOI layer. It has been viewed as promising because it is extremely good.
このシリコンウェーハの貼り合わせ法は、具体的には直径200mmで厚みがそれぞれ約720μmの2枚のシリコンウェーハをシリコン酸化層からなる絶縁層を介して接合し、非酸素雰囲気中、1100℃で2時間貼り合わせ熱処理した後、2枚のシリコンウェーハの一方のシリコンウェーハの表面を砥石で研削し、更に研磨布で研磨してこのシリコンウェーハの厚さを約1〜20μmの範囲にし、この研磨した側の厚さ約1〜20μmのシリコン層をデバイス形成用のSOI層としている。
しかし、シリコン酸化層からなる絶縁層は単結晶シリコンよりも熱膨張係数が小さいため、支持基板の裏面に酸化膜が形成されていない場合には、SOI層側で凸状に反りを生じ、デバイス工程での吸着ミスを起こすなどの不具合があった。
Specifically, this silicon wafer bonding method is performed by bonding two silicon wafers each having a diameter of 200 mm and a thickness of about 720 μm through an insulating layer made of a silicon oxide layer, and in a non-oxygen atmosphere at 1100 ° C. After the time-bonding heat treatment, the surface of one of the two silicon wafers was ground with a grindstone and further polished with a polishing cloth to bring the thickness of the silicon wafer to a range of about 1 to 20 μm. A silicon layer with a thickness of about 1 to 20 μm on the side is used as an SOI layer for device formation.
However, since the insulating layer made of a silicon oxide layer has a smaller thermal expansion coefficient than that of single crystal silicon, when the oxide film is not formed on the back surface of the support substrate, the SOI layer side warps in a convex shape, and the device There were problems such as causing adsorption mistakes in the process.
この点を解消するために、両ウェーハを所定温度に加熱して両者を接着した後、これらウェーハを熱酸化処理してその全表面に酸化膜を形成し、一方のウェーハ、好ましくは、接合前に酸化膜を形成したウェーハの表面を研磨してこれを薄膜化することによって接合ウェーハを得るようにしたSOIウェーハの製造方法が提案されている(例えば、特許文献1参照。)。
このような製造方法では、上層のウェーハを研磨してこれを薄膜化した時点で他方の支持基板用シリコンウェーハの上下面は酸化膜によって被われるため、その支持基板用シリコンウェーハの上下面における熱収縮量は略同一となって、即ち残留応力分布が上下面において略等しくなって、支持基板用シリコンウェーハの撓み変形を防止でき、この結果、反りの無い平坦度の高いSOIウェーハが得られるものとしている。
In such a manufacturing method, when the upper wafer is polished and thinned, the upper and lower surfaces of the other supporting substrate silicon wafer are covered with oxide films. The amount of shrinkage is substantially the same, that is, the residual stress distribution is substantially equal on the upper and lower surfaces, so that bending deformation of the silicon wafer for the support substrate can be prevented, and as a result, an SOI wafer with high flatness without warping can be obtained. It is said.
しかし、両ウェーハを接着した後その全表面に酸化膜を形成する上述した製造方法により得られたSOIウェーハは、その支持基板用シリコンウェーハの上下面に酸化膜を存在させることによりその反りを防止するものである。このため、必ずSOIウェーハの下面に酸化膜が存在することが反りを防止するための前提条件となるけれども、そのSOIウェーハの下面に存在する酸化膜はその後のデバイス工程で剥離することがある。そして、デバイス工程で下面の酸化膜が剥離した場合には、そのSOIウェーハはその支持基板用シリコンウェーハの上下面における熱収縮量の不均一が生じ、そのデバイス工程でそのSOIウェーハに新たに反りが生じるという未だ解決すべき課題が残存していた。
本発明の目的は、裏面に酸化膜を存在させることなく平坦度の高いSOIウェーハを得ることができるシリコンウェーハ及びその製造方法並びに貼り合わせSOIウェーハ及びその製造方法を提供することにある。
However, the SOI wafer obtained by the above-mentioned manufacturing method in which an oxide film is formed on the entire surface after bonding both wafers prevents the warpage by making the oxide film exist on the upper and lower surfaces of the silicon wafer for the supporting substrate. To do. For this reason, the presence of an oxide film on the lower surface of the SOI wafer is a prerequisite for preventing warpage, but the oxide film present on the lower surface of the SOI wafer may be peeled off in subsequent device processes. When the oxide film on the lower surface is peeled off in the device process, the SOI wafer has a non-uniform thermal shrinkage on the upper and lower surfaces of the silicon wafer for the supporting substrate, and the SOI wafer is newly warped in the device process. The problem to be solved still remains.
An object of the present invention is to provide a silicon wafer, a manufacturing method thereof, a bonded SOI wafer, and a manufacturing method thereof that can obtain an SOI wafer with high flatness without an oxide film on the back surface.
請求項1に係る発明は、薄円板状のウェーハを研削又は研磨のいずれか一方又は双方の処理を行うことにより中央部が凹んだお椀状の反りが付与されたことを特徴とするシリコンウェーハである。すなわち、図1に示すように、薄円板状のウェーハの厚さ方向の中央面における中心点がウェーハ全周の厚さ方向の中心点よりも低い位置となるように形成されたシリコンウェーハである。
この請求項1に記載されたシリコンウェーハを用いて貼り合わせ法によりSOIウェーハを得ると、この支持基板用シリコンウェーハに与えられた研削・研磨による強制的な反りにより、SOIウェーハが得られた段階でそのSOIウェーハに新たに生じる反りが確実に打ち消され、平坦なSOIウェーハを得ることができる。
The invention according to claim 1 is characterized in that a bowl-shaped warp having a recessed central portion is imparted by performing either or both of grinding and polishing on a thin disk-shaped wafer. It is. That is, as shown in FIG. 1, a silicon wafer formed such that the center point of the thin disc-shaped wafer in the center plane in the thickness direction is lower than the center point in the thickness direction of the entire circumference of the wafer. is there.
When an SOI wafer is obtained by the bonding method using the silicon wafer described in claim 1, the SOI wafer is obtained by forced warping by grinding and polishing applied to the silicon wafer for supporting substrate Thus, the warpage newly generated in the SOI wafer is surely canceled, and a flat SOI wafer can be obtained.
請求項2に係る発明は、図3に示すように、薄円板状のシリコンウェーハ13の一方の主面を吸着保持して他方の主面を研削又は研磨のいずれか一方又は双方の処理を行ってウェーハ外周からウェーハ中心に向けて厚みを増加させた凸状のウェーハ14を作製した後、凸状に形成した他方の主面を吸着保持して弾性変形により一方の主面側の中央を突出させた状態とし、その一方の主面を研削又は研磨のいずれか一方又は双方の処理を行って主面を平坦にし、前記吸着保持を解除することで中央部が凹んだお椀状の反りが付与されたウェーハを得ることを特徴とするシリコンウェーハの製造方法である。
また、請求項3に係る発明は、図示はしていないが、薄円板状のシリコンウェーハの一方の主面を吸着保持して他方の主面を研削又は研磨のいずれか一方又は双方の処理を行ってウェーハ外周からウェーハ中心に向けて厚みを減少させたウェーハを凹状に作製した後、凹状に形成した他方の主面を吸着保持して弾性変形により前記一方の主面側の周辺部を突出させた状態とし、前記一方の主面を研削又は研磨のいずれか一方又は双方の処理を行って主面を平坦にし、前記吸着保持を解除することで中央部が凹んだお椀状の反りが付与されたウェーハを得ることを特徴とするシリコンウェーハの製造方法である。
この請求項2及び3に記載されたシリコンウェーハの製造方法では、SOIウェーハ製造時に発生するウェーハの反りを相殺するのに必要な所望とする凹状の反りが付与されたシリコンウェーハ12を高精度に製造することができる。
In the invention according to claim 2, as shown in FIG. 3, one main surface of the thin disk-
In addition, although not shown, the invention according to claim 3 is either one of or both of grinding and polishing of the other main surface by sucking and holding one main surface of the thin disc-shaped silicon wafer. After making the wafer with the thickness reduced from the wafer outer periphery toward the wafer center, the other main surface formed in the concave shape is sucked and held, and the peripheral portion on the one main surface side is elastically deformed. The main surface is flattened by performing either one or both of grinding and polishing on the one main surface, and the suction holding is released, so that a bowl-shaped warp having a recessed central portion is formed. A method for producing a silicon wafer, characterized in that a given wafer is obtained.
In the silicon wafer manufacturing method according to the second and third aspects of the present invention, the
請求項4に係る発明は、図2に示すように、少なくとも、SOI層、絶縁層、支持基板で形成された貼り合わせSOIウェーハの改良である。
その特徴ある点は、薄円板状のウェーハを研削又は研磨のいずれか一方又は双方の処理を行うことにより中央部が凹んだお椀状の反りが付与されたシリコンウェーハを支持基板とし、そのシリコンウェーハの凹部面側を貼り合わせ面の主面としたことを特徴とする。
この請求項4に記載された貼り合わせSOIウェーハでは、シリコンウェーハに与えられた反りにより、SOIウェーハ21が得られた段階でそのSOIウェーハ21に新たに生じる反りが打ち消され、平坦なSOIウェーハ21を得ることができる。
As shown in FIG. 2, the invention according to claim 4 is an improvement of a bonded SOI wafer formed of at least an SOI layer, an insulating layer, and a support substrate.
The characteristic point is that a silicon wafer with a bowl-shaped warp with a concave in the center by performing either or both of grinding and polishing on a thin disk-shaped wafer is used as a support substrate. The concave surface side of the wafer is the main surface of the bonding surface.
In the bonded SOI wafer described in claim 4, the warpage applied to the silicon wafer cancels out the warpage newly generated in the
請求項5に係る発明は、図2に示すように、薄円板状のウェーハを研削又は研磨のいずれか一方又は双方の処理を行うことにより中央部が凹んだお椀状の反りが付与されたシリコンウェーハを支持基板とし、酸化膜を介して支持基板用ウェーハの凹状の反り表面と活性層基板用シリコンウェーハ表面とを重ね合わせて接合した後、活性層基板用シリコンウェーハ表面を薄膜化して活性層を形成することを特徴とする貼り合わせSOIウェーハの製造方法である。
請求項6に係る発明は、請求項5に係る発明であって、薄円板状のウェーハを研削又は研磨のいずれか一方又は双方の処理を行うことにより中央部が凹んだお椀状の反りが付与されたシリコンウェーハを支持基板とし、少なくとも酸化膜を介して貼り合わされる支持基板用ウェーハの凹状の反り表面と活性層基板用シリコンウェーハ表面がそれぞれ鏡面研磨されていることを特徴とする貼り合わせSOIウェーハの製造方法である。
この請求項5及び6に記載されたSOIウェーハの製造方法では、裏面に酸化膜を存在させていないにもかかわらず、平坦度の高いSOIウェーハを得ることができる。このため、デバイス工程で酸化膜が剥離するようなことはなく、ましてやそのデバイス工程で新たに反りが生じるようなことのないSOIウェーハを得ることができる。
In the invention according to
The invention according to claim 6 is the invention according to
In the SOI wafer manufacturing method according to the fifth and sixth aspects, an SOI wafer with high flatness can be obtained even though no oxide film is present on the back surface. For this reason, the oxide film does not peel off in the device process, and it is possible to obtain an SOI wafer that does not warp in the device process.
本発明のシリコンウェーハでは、薄円板状のウェーハを研削又は研磨のいずれか一方又は双方の処理を行うことにより中央部が凹んだお椀状の反りが付与されたウェーハであるので、このシリコンウェーハを用いて貼り合わせ法によりSOIウェーハを得ると、このシリコンウェーハに与えられた反りにより、SOIウェーハが得られた段階でそのSOIウェーハに新たに生じる反りが打ち消され、平坦なSOIウェーハを得ることができる。
また、薄円板状のシリコンウェーハの一方の主面を吸着保持し、他方の主面を研削又は研磨のいずれか一方又は双方の処理を行ってウェーハ外周からウェーハ中心に向けて厚みを増加させた凸状のウェーハを作製した後、凸状に形成した他方の主面を吸着保持して弾性変形により一方の主面側の中央を突出させた状態とし、前記一方の主面を研削又は研磨のいずれか一方又は双方の処理を行って主面を平坦にし、前記吸着保持を解除することで中央部が凹んだお椀状の反りが付与されたシリコンウェーハを高精度に得ることができる。
In the silicon wafer of the present invention, a thin disc-shaped wafer is subjected to either or both of grinding and polishing, and thus a wafer having a bowl-shaped warp with a recessed central portion is provided. When an SOI wafer is obtained by the bonding method using the wafer, the warp applied to the silicon wafer cancels out the warp newly generated in the SOI wafer when the SOI wafer is obtained, and a flat SOI wafer is obtained. Can do.
In addition, one main surface of a thin disk-shaped silicon wafer is held by suction, and the other main surface is subjected to either or both of grinding and polishing to increase the thickness from the wafer periphery toward the wafer center. After producing a convex wafer, the other main surface formed in a convex shape is sucked and held, and the center of one main surface is protruded by elastic deformation, and the one main surface is ground or polished. By performing either one or both of these processes, the main surface is flattened, and the suction holding is released, so that a silicon wafer having a bowl-shaped warp with a recessed central part can be obtained with high accuracy.
同様に、薄円板状のシリコンウェーハの一方の主面を吸着保持して他方の主面を研削又は研磨のいずれか一方又は双方の処理を行ってウェーハ外周からウェーハ中心に向けて厚みを減少させた凹状のウェーハを作製した後、凹状に形成した他方の主面を吸着保持して弾性変形により一方の主面側の周辺部を突出させた状態とし、その一方の主面を研削又は研磨のいずれか一方又は双方の処理を行って主面を平坦にし、前記吸着保持を解除することで中央部が凹んだお椀状の反りが付与されたシリコンウェーハを高精度に得ることができる。
更に、薄円板状のウェーハを研削又は研磨のいずれか一方又は双方の処理を行うことにより中央部が凹んだお椀状の反りが付与されたシリコンウェーハを支持基板とし、酸化膜を介して支持基板用ウェーハの凹状の反り表面と活性層基板用シリコンウェーハ表面とを重ね合わせて接合した後、活性層基板用シリコンウェーハ表面を薄膜化して活性層を形成するようにすれば、裏面に酸化膜を存在させないにもかかわらず、平坦度の高いSOIウェーハを得ることができる。そしてこのSOIウェーハでは、デバイス工程で酸化膜が剥離するようなことはなく、デバイス工程で新たに反りが生じるようなことを有効に防止することができる。
Similarly, one main surface of a thin disk-shaped silicon wafer is sucked and held, and the other main surface is subjected to either or both of grinding and polishing to reduce the thickness from the wafer periphery toward the wafer center. After manufacturing the concave wafer, the other main surface formed in a concave shape is sucked and held, and the peripheral portion on one main surface side is protruded by elastic deformation, and the one main surface is ground or polished. By performing either one or both of these processes, the main surface is flattened, and the suction holding is released, so that a silicon wafer having a bowl-shaped warp with a recessed central part can be obtained with high accuracy.
Furthermore, a silicon wafer to which a bowl-shaped warp with a recessed central portion is applied by performing either or both of grinding and polishing on a thin disk-shaped wafer is supported via an oxide film. After the concave warpage surface of the substrate wafer and the silicon wafer surface for the active layer substrate are bonded together, the active layer is formed by thinning the surface of the silicon wafer for the active layer substrate to form an oxide film on the back surface. In spite of not existing, an SOI wafer with high flatness can be obtained. In this SOI wafer, the oxide film does not peel off in the device process, and it is possible to effectively prevent a new warp from occurring in the device process.
次に本発明を実施するための最良の形態を図面に基づいて説明する。
図2に示すように、本発明は、貼り合わせ用シリコンウェーハ11とともにSOIウェーハ21を形成する支持基板として用いられるシリコンウェーハ12に関するものである。この支持基板用シリコンウェーハ12と貼り合わせ用シリコンウェーハ11はいずれもCZ法又はFZ法で引上げたシリコン単結晶インゴットにより作製されたシリコンウェーハである。
Next, the best mode for carrying out the present invention will be described with reference to the drawings.
As shown in FIG. 2, the present invention relates to a
図1に詳しく示すように、シリコンウェーハ12は、ウェーハ中心部における厚みの中心点がウェーハ外周部における厚みの中心点よりも低い位置となるように研削又は研磨のいずれか一方又は双方の処理を行うことにより、中央部が凹んだお椀状の反りが付与される。そして、その反りの量は、いわゆるバウ(Bow)値であれば0μm未満(マイナス値)である。即ち、凹形状の面を表面側(上側)として、吸着固定しない支持基板用シリコンウェーハ12の裏面における3点基準面又はベストフィット基準面から、ウェーハ12の中心部分における厚さ方向の中心点までの変位量(距離A)が0μm未満(マイナス値)になるような凹状の反りが形成される。
As shown in detail in FIG. 1, the
中央部が凹んだお椀状の反りを形成するのは、このシリコンウェーハ12を用いて貼り合わせ法によりSOIウェーハ21を得ると、その貼り合わせ時における熱処理した後に冷却して一方の貼り合わせ用シリコンウェーハ11の表面を研削あるいは研磨した際、あるいはSOIウェーハ裏面の酸化膜を除去した際にSOIウェーハ21に生じる反りを打ち消すように、予め支持基板用シリコンウェーハ12に反りを与えておくものである。そして、支持基板用シリコンウェーハ12に設ける反りの量としては、例えば直径150mmのウェーハにおいてSOI層厚さが2μmであって、埋め込み酸化膜層であるBOX層の厚さが1.0μmであり、かつ支持基板用シリコンウェーハ12の厚さが675μmの場合の一般的なSOIウェーハ21の場合、ワープ(Warp)値で約60μm程度の反りが発生することが経験則から明らかにされている。このため、支持基板用シリコンウェーハ12には予めBow値で約マイナス30μmの反りを与えておく必要がある。この反りの量は、得ようとするSOIウェーハ21のSOI層とBOX層と支持基板用シリコンウェーハ12と裏面酸化膜のそれぞれの厚さにより変動する。
尚、ワープ(Worp)とは、吸着固定しないウェーハの裏面における3点基準面またはベストフィット基準面からウェーハ厚さ方向の中央面までの最大変位と最小変位との差で表される値である。
A bowl-shaped warp with a recessed central part is formed by obtaining the
The warp is a value represented by the difference between the maximum displacement and the minimum displacement from the three-point reference surface or the best-fit reference surface to the central surface in the wafer thickness direction on the back surface of the wafer that is not attracted and fixed. .
一方、平坦度の高いSOIウェーハ21を得るためには、この支持基板用シリコンウェーハ12の厚さの均一性も重要になる。このため、本発明の支持基板用シリコンウェーハ12は、その厚さが均一であることが要求され、具体的な厚さのばらつきはGBIR評価で1μm以下の範囲内に入ることが好ましい。GBIRが1μmを越えるようなものであると、得られたSOIウェーハ21における平坦度を十分に上昇させることができないからである。
On the other hand, in order to obtain the
図3に示すように、上述した中央部が凹んだお椀状の反りを有するシリコンウェーハ12を得るには、薄円板状のシリコンウェーハ13を研削装置31により研削研磨することにより行われる。図4〜図7に、この支持基板用シリコンウェーハ12を得るために用いられる研削装置31を示す。この研削装置31は、平坦な上面に載せられた薄円板状のシリコンウェーハ13を吸引してそのシリコンウェーハ13の下面を強制的に平坦にした状態で保持する平板状の保持テーブル32と、このテーブル32にて保持されたシリコンウェーハ13の上面を研削する複数の四角柱状の砥石33と、これらの砥石33を回転軸34を中心として同一円周上に位置するように保持する砥石ホルダ36と、砥石ホルダ36を回転軸34を介して回転させる回転用モータ37(図6及び図7)と、この回転用モータ37を昇降可能に保持する図示しないスライド手段とを備える。ここで、砥石33としては、一次研削用として粒度約#300の砥粒をメタルボンドで結合したものを使用し、二次研削用として粒度♯1500(平均粒径7.5μm)〜♯10000(平均粒径0.5μm)の砥粒をレジンボンドまたはビトリファイドボンドで結合したものを使用した。この砥石33は薄円板状のシリコンウェーハ13の研削面のダメージを5μm以下に抑制するダメージ低減手段として機能するものである。
As shown in FIG. 3, in order to obtain the
図6及び図7に示すように、保持テーブル32は多孔性のセラミックからなる円板であって、この保持テーブル32は支持台38に埋設される。支持台38は固定台39の上方に一つの固定軸41と2つの昇降軸42,42により支持され、図7に示すように、2つの昇降軸42,42により支持台38の支持点を上下動させることにより支持台38を傾けて、その支持台38に埋設された保持テーブル32の水平な上面を所望の角度に傾けることができるように構成される。そして、支持台38には、保持テーブル32を回転させる図示しない回転手段が設けられ、保持テーブル32はその上面が傾けられた状態でその傾いた上面の角度を変化させることなく回転可能に構成される。ここで、保持テーブル32を傾ける場合について説明したが、砥石33の回転軸34を傾けるように構成してもよい。
As shown in FIGS. 6 and 7, the holding table 32 is a disc made of porous ceramic, and the holding table 32 is embedded in a
このように構成された研削装置31を用いて薄円板状のシリコンウェーハ13を研削及び研磨してシリコンウェーハ12を製造する方法を図3に示す。図3では、シリコンウェーハ13の一方の主面を吸着保持して他方の主面を研削又は研磨のいずれか一方又は双方の処理を行ってウェーハ外周からウェーハ中心に向けて厚みを増加させた凸状のウェーハ14を作製した後、凸状に形成した他方の主面を吸着保持して弾性変形により一方の主面側の中央を突出させた状態とし、その一方の主面を研削又は研磨のいずれか一方又は双方の処理を行って主面を平坦にし、前記吸着保持を解除することで中央部が凹んだお椀状の反りが付与されたウェーハを得ることを特徴とする。それらを以下に具体的に説明する。
FIG. 3 shows a method of manufacturing the
<裏面研削工程>
先ず薄円板状のシリコンウェーハ13を準備する。このシリコンウェーハ13はCZ法又はFZ法で引上げたシリコン単結晶棒をスライス加工することにより作製することができる。図3(a)の破線で示すように、その薄円板状のシリコンウェーハ13の表面を平板状の保持テーブル32に載せ、シリコンウェーハ13の裏面を上面とさせた状態でそのシリコンウェーハ13を保持テーブル32に吸着させる。その後、保持テーブル32が埋設された支持台38をその保持テーブル32とともに傾ける。支持台38を傾けるには、その支持台38を支持する2つの昇降軸42,42によりその支持台38の支持点を上下動させることにより行い、図7に示すように、その支持台38に埋設された保持テーブルの水平な上面を所望の角度に傾ける。その状態で保持テーブル32をシリコンウェーハ13とともに図5の実線矢印の方向に回転させ、砥石ホルダ36を回転用モータ37にて図5の破線矢印の方向に回転させる。次いで砥石ホルダ36を下降させ、砥石33をシリコンウェーハ13の裏面に接触させて、砥石33でそのシリコンウェーハ13を裏面側から研削する。そして、保持テーブル32を傾けたことから、研削された裏面は図3(a)の実線で示すように山形になり、そのシリコンウェーハ13は中央が厚肉になるように裏面の中央が突出した中間ウェーハ14になる。
<Back grinding process>
First, a thin disk-shaped
<表面研削工程>
次に表面側からそのシリコンウェーハ13を研削する。そのため先ず裏面の中央が突出するように研削された中間ウェーハ14を保持テーブル32から離す。そして、図3(b)の実線で示すように中央が突出した裏面を保持テーブル32に載せ、破線矢印で示すようにその裏面を吸着して中間ウェーハ14を保持テーブル32の平坦な上面に保持させる。すると図3(b)の破線で示すように、保持テーブル32の上面は平坦であるので中間ウェーハ14の裏面は保持テーブルに吸着された状態で弾性変形して平坦となり、逆に中間ウェーハ14の表面の中央は上方に突出することになる。そして、中間ウェーハ14の裏面を保持テーブル32に吸着保持させる以前に又はその後、支持台38を支持する2つの昇降軸42,42によりその支持台38の支持点を上下動させることにより図6に示すように支持台38を水平に戻し、その支持台38に埋設された保持テーブル32の上面を水平に戻す。
<Surface grinding process>
Next, the
次に保持テーブル32を中間ウェーハ14とともに回転させ、それとともに砥石ホルダ36を回転用モータ37にて回転させる。次いで砥石ホルダ36を図3(c)の実線矢印の方向に下降させ、砥石33を中間ウェーハ14の表面に接触させて、砥石33でその中間ウェーハ14を表面側から研削する。そして、保持テーブル32が水平に戻されていることから、研削された表面は保持テーブル32と平行になり中間ウェーハ14は破線で示すように均一な厚さになる。このように均一な厚さにされた中間ウェーハ14を保持テーブル32から離すと図3(d)に示すようにそのウェーハ14は弾性により矢印で示すように復元し、表面の中央が凹むお椀状であってかつ均一厚さを有する支持基板用シリコンウェーハ12が得られる。
Next, the holding table 32 is rotated together with the
ここで、中央部が凹んだお椀状の支持基板用シリコンウェーハ12とは、凹面全体が緩やかな曲面をもつような凹形状となるように研削されたもの、周方向において若干波打ったような凹形状のもの、略円錐形状のものなどを含むものである。
このようなシリコンウェーハ12の製造方法では、ウェーハ中心部における厚みの中心点がウェーハ外周部における厚みの中心点よりも低い位置となる凹状の反りが付与されたシリコンウェーハ12を得ることができる。
Here, the bowl-shaped support
In such a manufacturing method of the
なお、本発明の実施の形態として、表面研削工程及び裏面研削工程において、シリコンウェーハ13の中央が厚肉になるように裏面の中央が突出した凸状の中間ウェーハ14を作製する場合の表面研削工程、及びこの凸状ウェーハを使用した場合の裏面研削工程についてその手順を説明したが、初めにシリコンウェーハ13の中央が薄肉になるように裏面の中央が凹んだ凹状の中間ウェーハ14を作製して厚み均一な凸状のシリコンウェーハ12を製造した場合であっても、このウェーハを反転させれば同様の凹状のシリコンウェーハ12として使用できる。これとは反対に、凹状のウェーハを作製してこれを反転させれば凸状のウェーハとしても使用することができる。要するに、SOIウェーハ製作時にSOIウェーハが反る方向とは逆の方向に反りを付与したウェーハを支持用基板として用いればよい。
As an embodiment of the present invention, in the surface grinding step and the back surface grinding step, surface grinding in the case of producing a convex
また、各研削工程において、研削装置31を用いてウェーハを加工する場合について説明したが、研削装置31の代わりに公知の鏡面研磨装置を用いても同様な中央部が凹んだお椀状の反りを有するシリコンウェーハを得ることができるし、研削装置と鏡面研磨装置の併用も可能である。この場合、SOIウェーハ作製前の鏡面研磨工程を省略することができる。
Further, in each grinding step, the case where the wafer is processed using the grinding
次に、上述した中央部が凹んだお椀状の反りが付与されたシリコンウェーハ12を支持基板とするSOIウェーハ21の製造方法を図2を用いて詳しく説明する。
図2(a)に示すように、先ず薄円板状のウェーハを研削又は研磨のいずれか一方又は双方の処理を行うことにより中央部が凹んだお椀状の反りが付与されたシリコンウェーハ12を支持基板として準備する。それとは別に貼り合わせ用シリコンウェーハ11を準備する。貼り合わせ用シリコンウェーハ11はCZ法又はFZ法で引上げたシリコン単結晶インゴットをスライス加工することにより作製される。なお図2では理解を容易にするために、支持基板用シリコンウェーハ12は実際の反りより大きく反らせて描いてある。
Next, a manufacturing method of the
As shown in FIG. 2 (a), a
次いで図2(b)に示すように、貼り合わせ用シリコンウェーハ11の全面に絶縁層11aを形成する。この絶縁層11aの厚さは作製するSOIの用途にもよるが、約0.5〜約2.0μmの範囲、好ましくは約0.5〜約1.0μmの範囲にある。また絶縁層11aはシリコン酸化層(SiO2層)であって、シリコンウェーハ11を熱酸化することにより、或いはCVD法により形成される。なお、この実施の形態では、熱酸化による場合を記述したため、貼り合わせ用シリコンウェーハ11の全面に絶縁層11aが形成されているが、CVD法によれば、貼り合わせ用シリコンウェーハ11の側面を除く両表面、或いは片方の表面にのみ絶縁層11aを形成しても良い。
Next, as shown in FIG. 2B, an insulating layer 11 a is formed on the entire surface of the
次に図2(c)に示すように、この貼り合わせ用シリコンウェーハ11に直接形成された絶縁層11aを接合面として、この貼り合わせ用シリコンウェーハ11が支持基板用シリコンウェーハ12の中央が凹む表面と貼り合わせられる。ここで、支持基板用シリコンウェーハ12の中央が凹む表面は、その表面を活性化するために、NH4OHとH2O2・H2Oの混合溶液であるSC1(Standard Cleaning 1)洗浄液で洗浄しておくことが好ましい。そして、図2(d)に示すように接合した後の支持基板用シリコンウェーハ12と貼り合わせ用シリコンウェーハ11を乾燥酸素(dryO2)雰囲気又は窒素(N2)雰囲気中で1100℃以上の温度下で、1〜3時間、好ましくは2時間程度の熱処理を行う。
Next, as shown in FIG. 2C, the
更に図2(e)に示すように、一体化した2枚のシリコンウェーハ11,12が放冷され室温になった後に、SOI層となる貼り合わせ用シリコンウェーハ11を砥石で研削し、その後研磨剤を流しながら研磨布で研磨して、約1〜20μmの厚さの薄膜に加工する。これにより厚さ約1〜20μmのデバイス形成用のSOI層11bが絶縁層11a上に形成されたSOIウェーハ21が得られる。
Further, as shown in FIG. 2 (e), after the two
このようにして得られたSOIウェーハ21は、裏面に酸化膜が存在しないもの、あるいはBox層厚に対して裏面酸化膜厚が薄いものになる。そして、支持基板用シリコンウェーハ12に与えられた反りにより、SOI層となる貼り合わせ用シリコンウェーハ11を砥石で研削した段階で生じる反りが打ち消され、平坦なSOIウェーハ21を得ることができる。このためこのSOIウェーハ21では、デバイス工程で酸化膜が剥離するようなことはなく、デバイス工程で新たに反りが生じるようなことを有効に防止することができる。
なお、中央部が凹んだお椀状の反りが付与されたシリコンウェーハを支持基板とする場合、少なくとも酸化膜を介して貼り合わされる支持基板用ウェーハの凹状の反り表面と活性層基板用シリコンウェーハ表面を、それぞれ鏡面研磨することが好ましい。
The
In addition, when a silicon wafer having a bowl-shaped warp with a recessed central portion is used as a support substrate, the concave warp surface of the support substrate wafer bonded through at least the oxide film and the silicon wafer surface for the active layer substrate Each is preferably mirror-polished.
次に、本発明の実施例を図面に基づいて詳しく説明する。
<実施例1>
先ず、CZ法で引上げられたシリコン単結晶インゴットをワイヤーソーで切断して、直径が200mm(8インチ)である薄円板状のシリコンウェーハ13を25枚得た。これらの全てを図3に示す手順により中央部が凹んだお椀状の反りを有する支持基板用シリコンウェーハ12とした。即ち、薄円板状のシリコンウェーハ13の表面を保持テーブル32の平坦な上面に吸着保持して裏面側から中央が厚肉になるように研削し裏面の中央を約30μm程度突出させた中間ウェーハ14を得た後、その中間ウェーハ14を保持テーブル32から離し、中央が突出した裏面を保持テーブル32の平坦な上面に吸着保持させて弾性変形により中間ウェーハ14の表面の中央を上方に突出させ、その中間ウェーハ14を表面側から研削して、ウェーハ面内の厚さバラツキが1μm以下の均一厚さとなるように研削した。その後、均一な厚さにされた中間ウェーハ14を保持テーブル32から離して弾性により復元させることにより表面の中央が凹むお椀状であってかつ均一厚さを有する支持基板用シリコンウェーハ12を25枚得た。
Next, embodiments of the present invention will be described in detail with reference to the drawings.
<Example 1>
First, a silicon single crystal ingot pulled by the CZ method was cut with a wire saw to obtain 25 thin disc-shaped
この25枚における支持基板用シリコンウェーハ12の反りをADE社製の平坦度測定器によりそれぞれ測定し、その分布を図8(a)に示す。図8(a)における反り分布はいわゆるバウ(Bow)値における反りの分布を示すものであって、このバウ(Bow)値は、凹形状の面を表面側(上側)として、吸着固定しない支持基板用シリコンウェーハ12の裏面における3点基準面又はベストフィット基準面から、ウェーハ12の中心部分における厚さ方向の中心点までの最大変位量として表される値である。
The warpage of the 25 support
次に、CZ法で引上げられたシリコン単結晶インゴットをワイヤーソーで切断して貼り合わせ用シリコンウェーハ11を25枚別に準備した。この貼り合わせ用シリコンウェーハ11は、その直径が200mm(8インチ)であって、その厚さが約725μmである。そして、この貼り合わせ用シリコンウェーハ11を湿潤酸素(wetO2、O2:H2=2.0リットル/分:1.0リットル/分)雰囲気中、1000℃で3時間熱処理して、このウェーハ11の全面に厚さ0.5μmのシリコン酸化層(SiO2)からなる絶縁層11aを形成した。
Next, the silicon single crystal ingot pulled up by the CZ method was cut with a wire saw to prepare 25
絶縁層11aを形成した貼り合わせ用シリコンウェーハ11と支持基板用シリコンウェーハ12とをそれぞれ比重0.9のNH4OHの水溶液と比重1.1のH2O2水溶液とH2OとをNH4OH:H2O2:H2O=1:2:7の容量比で混合して調製し約80℃に保持されたSC1(Standard Cleaning 1)の洗浄液で洗浄した後、図2(c)に示すように、貼り合わせ用シリコンウェーハ11をこのウェーハ11の絶縁層11aを接合面として支持基板用シリコンウェーハ12の中央が凹んだ表面に重ね合わせて両者を貼り合わせた。
The
図2(d)に示すように、上記のようにして貼り合わせた両ウェーハ11,12を、室温から800℃に設定された熱処理炉中に10〜15cm/分の速度で挿入し、窒素雰囲気中で800℃から10℃/分の速度で昇温し、1100℃に達したところで2時間維持し、次いで4℃/分の速度で降温し、800℃まで冷却した後、10〜15cm/分の速度で炉から室温中に取出した。その後、図2(e)に示すように、貼り合わせ用シリコンウェーハ11の表面を砥石で研削し、次いで研磨剤を流しながら柔らかい研磨布で研磨し、絶縁層11a上に厚さ1〜20μmのSOI層11bを形成することによりSOIウェーハ21を得た。このSOIウェーハ21を実施例1とした。
As shown in FIG. 2D, the
<比較例1>
図示しないが、CZ法で引上げられたシリコン単結晶インゴットをワイヤーソーで切断して薄円板状の支持基板用シリコンウェーハを25枚別に準備した。この薄円板状の支持基板用シリコンウェーハは、その直径が200mm(8インチ)であって、その厚さが約725μmである。この25枚における薄円板状の支持基板用シリコンウェーハの反りをADE社製の平坦度測定器によりそれぞれ測定し、その分布を図9(a)に示す。この図9(a)における反り分布は、図8(a)と同様に、バウ(Bow)値における反りの分布を示すものである。
<Comparative Example 1>
Although not shown, a silicon single crystal ingot pulled up by the CZ method was cut with a wire saw, and 25 thin silicon wafers for a support substrate were prepared. The thin disc-shaped silicon wafer for a support substrate has a diameter of 200 mm (8 inches) and a thickness of about 725 μm. The warpage of the 25 thin-plate-shaped silicon wafers for the support substrate was measured by a flatness measuring instrument manufactured by ADE, and the distribution is shown in FIG. The warp distribution in FIG. 9A shows the warp distribution in the bow value, as in FIG. 8A.
一方、実施例1と同一の貼り合わせ用シリコンウェーハを25枚準備し、実施例1と同一の条件でその貼り合わせ用シリコンウェーハの全面に厚さ0.5μmのシリコン酸化層(SiO2)からなる絶縁層を形成した。その後、絶縁層を形成した貼り合わせ用シリコンウェーハと薄円板状の支持基板用シリコンウェーハとを実施例1と同一の条件で重ね合わせて両者を貼り合わせた。そして、貼り合わせた両ウェーハを、実施例1と同一の条件で熱処理を行った後炉から室温中に取出した。その後、絶縁層を形成した貼り合わせ用シリコンウェーハの表面を砥石で研削し、次いで研磨剤を流しながら柔らかい研磨布で研磨し、絶縁層上に厚さ0.1〜10μmのSOI層を形成することによりSOIウェーハを得た。このSOIウェーハを比較例1とした。 On the other hand, 25 silicon wafers for bonding same as those in Example 1 were prepared, and a silicon oxide layer (SiO 2 ) having a thickness of 0.5 μm was formed on the entire surface of the silicon wafer for bonding under the same conditions as in Example 1. An insulating layer was formed. Thereafter, the silicon wafer for bonding on which the insulating layer was formed and the silicon wafer for supporting substrate having a thin disk shape were superposed under the same conditions as in Example 1 and bonded together. Then, both bonded wafers were heat-treated under the same conditions as in Example 1, and then taken out from the furnace to room temperature. Thereafter, the surface of the silicon wafer for bonding on which the insulating layer is formed is ground with a grindstone, and then polished with a soft polishing cloth while flowing an abrasive, thereby forming an SOI layer having a thickness of 0.1 to 10 μm on the insulating layer. As a result, an SOI wafer was obtained. This SOI wafer was designated as Comparative Example 1.
<比較試験及び評価>
実施例1における25枚のSOIウェーハ21及び比較例1における25枚のSOIウェーハの反りをADE社製の平坦度測定器によりそれぞれ測定し、その分布を図8(b)及び図9(b)に示す。この図8(b)及び図9(b)における反り分布はいわゆるワープ値における反りの分布を示すものであって、このワープ値は、吸着固定しないウェーハの裏面における3点基準面またはベストフィット基準面からウェーハ厚さ方向の中央面までの最大変位と最小変位との差で表される値である。
<Comparison test and evaluation>
The warpages of the 25
ここで、図8(a)及び図9(a)における反り分布は、凹凸の高さレベルがわかるようにバウ(Bow)値で表し、図8(b)及び図9(b)における反り分布をワープ(Warp)値で表したのは、一般的にウェーハ全体の反り分布を反映したワープ値がウェーハ反りのスペックとして使用されるからである。 図8(a)及び図9(a)から明らかなように、支持基板となるシリコンウェーハの反り(Bow値)は、比較例1の方がマイナス5μm〜プラス5μmの範囲でその平均値がマイナス2.3μmに対し、実施例1ではマイナス20μm〜マイナス30μmの範囲に集中しその平均値がマイナス28.1μmで比較的マイナス側に安定した反り量を得ることができる。 Here, the warp distribution in FIGS. 8A and 9A is represented by a bow value so that the height level of the unevenness can be understood, and the warp distribution in FIGS. 8B and 9B. Is expressed by a warp value because a warp value that reflects the warp distribution of the entire wafer is generally used as a wafer warp specification. As is clear from FIGS. 8A and 9A, the warpage (Bow value) of the silicon wafer serving as the support substrate is in the range of minus 5 μm to plus 5 μm in Comparative Example 1, and the average value is minus. In contrast to 2.3 μm, in Example 1, it is concentrated in the range of −20 μm to −30 μm, and the average value is −28.1 μm, so that a relatively stable amount of warpage can be obtained on the negative side.
一方、図8(b)及び図9(b)の結果から明らかなように、実施例1におけるSOIウェーハ21のいわゆるワープ値における反りは20μmのところに集中し、その平均値は18.5μmであるのに対して、比較例1におけるSOIウェーハのいわゆるワープ値における反りは実施例1より大きい値である50μmのところに集中し、その平均値は48.9μmである。即ち、実施例1におけるSOIウェーハ21は、比較例1におけるSOIウェーハに比較して平坦である反り(Warp)値が小さいことが判る。これは実施例1が支持基板用シリコンウェーハ12に形成した凹状の反りがSOIウェーハ21が得られた時点で生じる反りを打ち消したことに起因するものと考えられ、本発明の効果が確認された。
On the other hand, as is apparent from the results of FIGS. 8B and 9B, the warp in the so-called warp value of the
11 貼り合わせ用シリコンウェーハ
11a 酸化膜
12 シリコンウェーハ
13 円板状のシリコンウェーハ
14 中間ウェーハ
21 SOIウェーハ
32 保持テーブル
DESCRIPTION OF
Claims (6)
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006324027A JP5233111B2 (en) | 2006-11-30 | 2006-11-30 | Manufacturing method of bonded SOI wafer |
| US11/946,643 US7902039B2 (en) | 2006-11-30 | 2007-11-28 | Method for manufacturing silicon wafer |
| US12/584,269 US7781313B2 (en) | 2006-11-30 | 2009-09-01 | Method for manufacturing silicon wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006324027A JP5233111B2 (en) | 2006-11-30 | 2006-11-30 | Manufacturing method of bonded SOI wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008140878A true JP2008140878A (en) | 2008-06-19 |
| JP5233111B2 JP5233111B2 (en) | 2013-07-10 |
Family
ID=39602074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006324027A Active JP5233111B2 (en) | 2006-11-30 | 2006-11-30 | Manufacturing method of bonded SOI wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5233111B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| MD3809C2 (en) * | 2008-06-26 | 2009-08-31 | Акционерное Общество "Azurit" | Process for finishing processing of facing tiles from hemogenic limestone |
| JP2010062561A (en) * | 2008-09-03 | 2010-03-18 | Siltronic Ag | Method of polishing semiconductor wafer |
| JP2012243957A (en) * | 2011-05-19 | 2012-12-10 | Shin Etsu Handotai Co Ltd | Manufacturing method for bonded soi wafer |
| WO2013046525A1 (en) * | 2011-09-29 | 2013-04-04 | 信越半導体株式会社 | Method for calculating warping of bonded soi wafer and method for manufacturing bonded soi wafer |
| WO2014080563A1 (en) | 2012-11-21 | 2014-05-30 | 信越半導体株式会社 | Method for manufacturing soi wafer |
| CN111710600A (en) * | 2020-05-20 | 2020-09-25 | 河源市天和第三代半导体产业技术研究院 | A method for reducing thinning and warping of silicon wafers |
| CN111801772A (en) * | 2018-03-12 | 2020-10-20 | 东京毅力科创株式会社 | Substrate warpage correction method, computer storage medium and substrate warpage correction device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7658253B2 (en) | 2021-11-17 | 2025-04-08 | 信越半導体株式会社 | NITRIDE SEMICONDUCTOR SUBSTRATE AND METHOD FOR MANUFACTURING NITRIDE SEMICONDUCTOR SUBSTRATE |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0355822A (en) * | 1989-07-25 | 1991-03-11 | Shin Etsu Handotai Co Ltd | Manufacture of substrate for forming semiconductor element |
| JPH043908A (en) * | 1990-04-20 | 1992-01-08 | Fujitsu Ltd | Manufacture of semiconductor substrate |
| JPH08274285A (en) * | 1995-03-29 | 1996-10-18 | Komatsu Electron Metals Co Ltd | SOI substrate and manufacturing method thereof |
-
2006
- 2006-11-30 JP JP2006324027A patent/JP5233111B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0355822A (en) * | 1989-07-25 | 1991-03-11 | Shin Etsu Handotai Co Ltd | Manufacture of substrate for forming semiconductor element |
| JPH043908A (en) * | 1990-04-20 | 1992-01-08 | Fujitsu Ltd | Manufacture of semiconductor substrate |
| JPH08274285A (en) * | 1995-03-29 | 1996-10-18 | Komatsu Electron Metals Co Ltd | SOI substrate and manufacturing method thereof |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| MD3809C2 (en) * | 2008-06-26 | 2009-08-31 | Акционерное Общество "Azurit" | Process for finishing processing of facing tiles from hemogenic limestone |
| JP2010062561A (en) * | 2008-09-03 | 2010-03-18 | Siltronic Ag | Method of polishing semiconductor wafer |
| USRE44986E1 (en) | 2008-09-03 | 2014-07-01 | Siltronic Ag | Method for polishing a semiconductor wafer |
| JP2012243957A (en) * | 2011-05-19 | 2012-12-10 | Shin Etsu Handotai Co Ltd | Manufacturing method for bonded soi wafer |
| WO2013046525A1 (en) * | 2011-09-29 | 2013-04-04 | 信越半導体株式会社 | Method for calculating warping of bonded soi wafer and method for manufacturing bonded soi wafer |
| JP2013077652A (en) * | 2011-09-29 | 2013-04-25 | Shin Etsu Handotai Co Ltd | Method of calculating warp of bonded soi wafer and method of manufacturing bonded soi wafer |
| US8962352B2 (en) | 2011-09-29 | 2015-02-24 | Shin-Etsu Handotai Co., Ltd. | Method for calculating warpage of bonded SOI wafer and method for manufacturing bonded SOI wafer |
| WO2014080563A1 (en) | 2012-11-21 | 2014-05-30 | 信越半導体株式会社 | Method for manufacturing soi wafer |
| US9378999B2 (en) | 2012-11-21 | 2016-06-28 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing SOI wafer |
| CN111801772A (en) * | 2018-03-12 | 2020-10-20 | 东京毅力科创株式会社 | Substrate warpage correction method, computer storage medium and substrate warpage correction device |
| CN111801772B (en) * | 2018-03-12 | 2024-03-22 | 东京毅力科创株式会社 | Substrate warp correction method, computer storage medium, and substrate warp correction device |
| CN111710600A (en) * | 2020-05-20 | 2020-09-25 | 河源市天和第三代半导体产业技术研究院 | A method for reducing thinning and warping of silicon wafers |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5233111B2 (en) | 2013-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7902039B2 (en) | Method for manufacturing silicon wafer | |
| US9293318B2 (en) | Semiconductor wafer manufacturing method | |
| JP4835069B2 (en) | Silicon wafer manufacturing method | |
| JP6045542B2 (en) | Semiconductor wafer processing method, bonded wafer manufacturing method, and epitaxial wafer manufacturing method | |
| JP5250968B2 (en) | Epitaxial silicon wafer, method for manufacturing the same, and silicon wafer for epitaxial growth. | |
| US5643405A (en) | Method for polishing a semiconductor substrate | |
| JP5233111B2 (en) | Manufacturing method of bonded SOI wafer | |
| JP6879223B2 (en) | Manufacturing method of bonded wafer | |
| JP3904943B2 (en) | Sapphire wafer processing method and electronic device manufacturing method | |
| JP2011044491A (en) | Method of manufacturing epitaxial silicon wafer | |
| JP4103808B2 (en) | Wafer grinding method and wafer | |
| JP2009302163A (en) | Silicon wafer, epitaxial silicon wafer, laminating soi wafer, and their manufacturing methods | |
| JP2010040876A (en) | Method of manufacturing semiconductor wafer | |
| JP2010205861A (en) | Chamfering device for laminated wafer, and method for chamfering bevel and edge of laminated wafer using the same | |
| JP4232148B2 (en) | Manufacturing method of bonded substrate | |
| JP3978780B2 (en) | Wafer polishing method and apparatus | |
| JP5564785B2 (en) | Manufacturing method of bonded substrate | |
| JP2007287879A (en) | Bonded wafer and manufacturing method thereof | |
| JP2003151939A (en) | Method of manufacturing soi substrate | |
| JP2002043257A (en) | Work polishing method | |
| JP2000323368A (en) | Method and apparatus for manufacturing bonded semiconductor substrate | |
| JP4154683B2 (en) | Manufacturing method of high flatness back surface satin wafer and surface grinding back surface lapping apparatus used in the manufacturing method | |
| JPH10242439A (en) | Bonded silicon wafer and manufacturing method thereof | |
| JP4153810B2 (en) | Manufacturing method of SOI wafer | |
| JP2001328062A (en) | Grinding method for semiconductor wafer and its device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091014 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120717 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120914 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130311 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5233111 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |