[go: up one dir, main page]

JP2008034578A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2008034578A
JP2008034578A JP2006205531A JP2006205531A JP2008034578A JP 2008034578 A JP2008034578 A JP 2008034578A JP 2006205531 A JP2006205531 A JP 2006205531A JP 2006205531 A JP2006205531 A JP 2006205531A JP 2008034578 A JP2008034578 A JP 2008034578A
Authority
JP
Japan
Prior art keywords
molecule
semiconductor device
insulating
conductive
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2006205531A
Other languages
English (en)
Other versions
JP2008034578A5 (ja
Inventor
Ryoichi Yasuda
亮一 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006205531A priority Critical patent/JP2008034578A/ja
Publication of JP2008034578A publication Critical patent/JP2008034578A/ja
Publication of JP2008034578A5 publication Critical patent/JP2008034578A5/ja
Ceased legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】簡便な方法で高精度にナノスケールオーダーの導電性領域もしくは絶縁性領域を作製することを可能とする。
【解決手段】薄膜15の少なくとも一部に導電性領域(ソース電極14、ドレイン電極15)を備えた半導体装置1であって、前記導電性領域は、金属ナノ粒子14が絶縁性分子を介して結合した前記薄膜15に、エネルギー線Eが照射されることで、前記絶縁性分子の結合が解かれたものであり、前記金属ナノ粒子14を融解させて結合させたものである。
【選択図】図1

Description

本発明は、ナノスケールの導電路もしくは絶縁路を形成した半導体装置およびその製造方法に関する。
単一もしくは少数分子の機能を生かした、分子エレクトロニクスデバイスの作製では、その機能を制御するために外部から信号を送る必要がある。最も一般的な方法として、ワイヤー状の分子と電極を接触させ、かける電圧を変化させた際の流れる電流を読み取るものがある(例えば、非特許文献1参照。)。
ナノスケールサイズの分子を、意図した個数だけ意図した位置に電極と接触させるには、同等サイズのギャップを持つ電極対(ナノギャップ電極)が必要である。その作製には電子線リソグラフィー、集束イオンビームリソグラフィー、エレクトロマイグレーション法などが用いられている(例えば、非特許文献2、3、4等参照。)。しかしどの方法もナノギャップ電極の作製は困難で、かなり慎重な作製条件の選定と装置制御が必要であり、リソグラフィーにおいては多くの工程を経なくてはならない。
エレクトロマイグレーション法では確率的にナノギャップ電極を作製するので、研究用としては手軽ではあるが、量産化には耐え得るものではない。ナノスケールサイズの信号入出力方法の確保は、分子エレクトロニクスデバイスの作製における課題であり、精度よく簡単にナノギャップ電極を作製できる方法が求められている。
また、高集積化のためにはギャップだけでなく、電極幅も小さいものが必要で、分子スケールデバイスのサイズの利点を生かすには重要な課題である。
Patrick J. Castle and Paul W.Bohn著 「Interfacial Scattering at Electrchemically Fabricated Atom-Scale Junctions between Thin Gold Film Electrodes in a Microfluidic Channel」 Anal. Chem. 77、p243-249、2005年 塚越一仁 他著 「ナノスケール物質電気伝導探索のためのナノギャップ電極作製と応用」 応用物理、第75巻、第3号、p332−337、2006年 Takashi Nagase 他著 「Maskless Fabrication of nanogap electrodes by using Ga-focused ion beam etching」 J. Microlith., Microfab., Microsyst. 5、011006≡1-6、2006年 Takashi Nagase 他著 「Direct Fabrication of nano-gap electrodes by focus ion beam etching」 Thin Solid Films 499、p279-284、2006年
解決しようとする問題点は、ナノギャップ電極、すなわちナノスケールオーダーの導電性領域もしくは絶縁性領域の作製が困難な点である。例えば、かなり慎重な作製条件の選定と装置制御が必要であり、リソグラフィーにおいては多くの工程を経なくてはならない点である。
本発明は、簡便な方法で高精度にナノスケールオーダーの導電性領域もしくは絶縁性領域を作製することを課題とする。
本発明の半導体装置(第1半導体装置)は、薄膜の少なくとも一部に導電性領域を備えた半導体装置であって、前記導電性領域は、金属ナノ粒子が絶縁性分子を介して結合した前記薄膜に、エネルギー線が照射されることで、前記絶縁性分子の結合が解かれたものであり、前記金属ナノ粒子を融解させて結合させたものであることを特徴とする。
本発明の半導体装置(第1半導体装置)では、金属ナノ粒子が絶縁性分子を介して結合した前記薄膜に、エネルギー線が照射されることで、前記絶縁性分子の結合が解かれたものであり、前記金属ナノ粒子を融解させて結合させた導電性領域が形成されていることから、上記導電性領域は、エネルギー線の照射という簡単な方法により形成される。また、一般にエネルギー線は微細なスポットに絞り込んで照射することができ、特に、電子線、収束イオンビーム等では、ナノスケールのオーダーに絞り込むことができるので、導電性領域はナノスケールオーダーの形成されたものとなる。
本発明の半導体装置(第2半導体装置)は、薄膜の少なくとも一部に絶縁性領域を備えた半導体装置であって、前記絶縁性領域は、金属ナノ粒子が導電性分子を介して結合した前記薄膜に、エネルギー線が照射されることで、前記導電性分子が破壊されたものである、もしくは前記導電性分子との結合が解かれたものであることを特徴とする。
本発明の半導体装置(第2半導体装置)では、金属ナノ粒子が導電性分子を介して結合した前記薄膜に、エネルギー線が照射されることで、前記導電性分子が破壊されたものである、もしくは前記導電性分子との結合が解かれたものであることから、上記絶縁性領域は、エネルギー線の照射という簡単な方法により形成される。また、一般にエネルギー線は微細なスポットに絞り込んで照射することができ、特に、電子線、収束イオンビーム等では、ナノスケールのオーダーに絞り込むことができるので、絶縁性領域はナノスケールオーダーに高精度に形成されたものとなる。
本発明の半導体装置の製造方法(第1製造方法)は、薄膜の少なくとも一部に導電性領域を備えた半導体装置の製造方法であって、前記導電性領域を、金属ナノ粒子が絶縁性分子を介して結合した薄膜にエネルギー線を照射して、前記絶縁性分子の結合を解くとともに前記金属ナノ粒子を融解して結合させることで形成することを特徴とする。
本発明の半導体装置の製造方法(第1製造方法)では、金属ナノ粒子が絶縁性分子を介して結合した薄膜にエネルギー線を照射することで、前記絶縁性分子の結合を解くとともに前記金属ナノ粒子を融解して結合させて、導電性領域を形成することから、上記導電性領域は、エネルギー線の照射という簡単な方法により形成される。また、一般にエネルギー線は微細なスポットに絞り込んで照射することができ、特に、電子線、収束イオンビーム等では、ナノスケールのオーダーに絞り込むことができるので、導電性領域はナノスケールオーダーに高精度に形成される。
本発明の半導体装置の製造方法(第2製造方法)は、薄膜の少なくとも一部に絶縁性領域を備えた半導体装置の製造方法であって、前記絶縁性領域の形成工程は、金属ナノ粒子が導電性分子を介して結合した薄膜にエネルギー線を照射して、前記導電性分子を破壊する、もしくは前記導電性分子との結合を解くことによって形成することを特徴とする。
本発明の半導体装置の製造方法(第2製造方法)では、金属ナノ粒子が導電性分子を介して結合した薄膜にエネルギー線を照射することで、前記導電性分子を破壊して、もしくは前記導電性分子との結合を解いて、絶縁性領域を形成することから、上記絶縁性領域は、エネルギー線の照射という簡単な方法により形成される。また、一般にエネルギー線は微細なスポットに絞り込んで照射することができ、特に、電子線、収束イオンビーム等では、ナノスケールのオーダーに絞り込むことができるので、絶縁性領域はナノスケールオーダーに高精度に形成される。
本発明の半導体装置(第1半導体装置)によれば、薄膜にエネルギー線を照射するという簡便な方法で、導電性領域が高精度に意図した位置に形成されたものとなる。また薄膜に金属ナノ粒子が用いられていることから、金属ナノ粒子と同等な線幅の導電性領域となるので、高集積化が図れるという利点がある。
本発明の半導体装置(第2半導体装置)によれば、薄膜にエネルギー線を照射するという簡便な方法で、絶縁性領域が高精度に意図した位置に形成されたものとなる。また絶縁性領域は、導電性分子を破壊して、もしくは導電性分子との結合を解いて形成されたものであることから、導電性分子と同等な線幅の絶縁性領域となるので、高集積化が図れるという利点がある。
本発明の半導体装置の製造方法(第1製造方法)によれば、薄膜にエネルギー線を照射することで導電性領域が形成されるため、簡便な方法であるという利点がある。また、薄膜にエネルギー線を意図した位置に照射することができるため、導電性領域を高精度に意図した位置に形成することができる。導電性領域を、絶縁性分子の結合を解くとともに金属ナノ粒子を融解して結合させて形成するので、ナノスケールのオーダーの微細な導電性領域を形成することができる。よって、高集積化を図ることができる。
本発明の半導体装置の製造方法(第2製造方法)によれば、薄膜にエネルギー線を照射することで絶縁性領域が形成されるため、簡便な方法であるという利点がある。また、薄膜にエネルギー線を意図した位置に照射することができるため、絶縁性領域を高精度に意図した位置に形成することができる。また、導電性分子を破壊して、もしくは導電性分子との結合を解いて、絶縁性領域を形成するので、ナノスケールのオーダーの微細な絶縁性領域を形成することができる。よって、高集積化を図ることができる。
本発明の半導体装置および半導体装置の製造方法に係る一実施の形態(第1実施例)を、図1の概略構成断面図によって説明する。図1では、半導体装置におけるナノスケール線幅およびナノスケールギャップを有する電極(ソース電極およびドレイン電極)を備えた半導体装置について示す。
図1(1)に示すように、一例として、トップコンタクト型のソース電極、ドレイン電極、およびボトムコンタクト型のゲート電極を備えた半導体装置(例えば電界効果トランジスタ)を示す。また半導体装置の電極コンタクト構造は、ソース電極、ドレイン電極、ゲート電極共にトップコンタクトであっても、ボトムコンタクトであっても、どちらでも構わない。
まず、表面に絶縁膜11、裏面にゲート電極12が形成された基板10表面に半導体膜13を形成する。基板10に、例えばシリコン基板を用いる場合、上記絶縁膜11には酸化シリコン膜(SiO2)、窒化シリコン(Si34)、酸化アルミニウム(Al23)等を用いることができる。上記酸化シリコン膜は、例えば熱酸化法にて形成できる。上記窒化シリコン膜は、例えばCVD法にて形成できる。また上記酸化アルミニウム膜は、例えば陽極酸化法にて形成できる。また、上記基板10には、例えば、ガラス基板、フレキシブルなポリエチレンテレフタレート(PET)、ポリカーボネート(PC)、ポリエーテルサルフォン(PES)などの樹脂基板を用いることもできる。このような樹脂基板であれば、上記絶縁膜11を、例えばポリビニルフェノール(PVP)系の高分子絶縁膜をスピンコートにて形成する。
上記基板10の裏面に形成されるゲート電極12は、例えば金、白金等の金属を電子ビーム(EB)蒸着法等で蒸着して形成される。また上記半導体膜13は、ポルフィリン系分子、ポリフェニル系分子、ポリアセン系分子を有機溶媒(トルエン)によって希釈された溶液を用いたディッピング法、キャスト法、スピンコートなどで形成される。
次に、基板10および半導体膜13表面に、絶縁性有機分子に表面が保護された金属ナノ粒子14からなる薄膜15を作製する。その作製方法は、例えば塗布法、溶液浸漬法、スピンコート法、ラングミュア・ブロジェット(LB)法、インクジェット法、スクリーン印刷法、スプレー法、ディップコート法、モールド転写法等がある。
金属ナノ粒子には、例えば端点の一方がチオール基である鎖状非共役系分子(ブタンチオール、ペンタンチオールなど)を絶縁性有機分子(金属ナノ粒子の保護膜)として持つ金や白金、銀のナノ粒子で、直径10±5nm程度のものを用いる。
次に、図1(2)に示すように、上記薄膜15上のソース電極およびドレイン電極を作製したい位置に対して、エネルギー線Eを照射する。このエネルギー線Eには、電子線、集束イオンビーム、X線等を用いることができ、上記薄膜15の金属ナノ粒子14が持つ絶縁性有機分子の結合を解くとともに、金属ナノ粒子14を融解させ結合させる。
この結果、図1(3)および図2の概略構成斜視図に示すように、薄膜15のエネルギー線Eを照射した位置にソース電極16およびドレイン電極17が形成される。鎖状非共役系分子を保護膜として持つ、直径10nm程度の金ナノ粒子単層膜の場合であれば、100μm×100μmの範囲に5keVの電子線を10分程度照射する。10nm×10nm程度の狭い領域であれば集束イオンビーム、X線等を用いる。上記エネルギー線照射が、例えば、光照射の場合には数meV〜百数十eVのエネルギーを照射し、電子線の場合には数keV〜数百keVのエネルギーを照射し、集束イオンビームの場合には数keV〜数百keVのエネルギーを照射し、X線の場合には数百keV〜数MeVのエネルギーを照射する。また、上記絶縁性有機分子が単分子、オリゴマー分子程度なら光照射や電子線が望ましく、微細な領域には、電子線、集束イオンビームが望ましい。
その後、上記加熱融解によって金ナノ粒子14から分離した絶縁性分子(図示せず)を、例えばアセトン、イソプロピルアルコール(IPA)、流水で各約5分、基板洗浄を行うことによって、取り除く。このようにして、ナノスケール幅でかつナノスケールギャップを有するソース電極16、ドレイン電極17を有する半導体装置1が形成される。この半導体装置1では、上記半導体膜13がチャネル層になる。
よって、本発明の半導体装置1は、図1(3)および図2に示すように、金属ナノ粒子が絶縁性分子を介して結合した薄膜15の少なくとも一部に導電性領域であるソース電極16、ドレイン電極17を形成したもので、ソース電極16、ドレイン電極17は、薄膜15にエネルギー線が照射されることで、絶縁性分子の結合が解かれたものであり、金属ナノ粒子14を融解させて結合させたものである。
上記半導体装置1およびその製造方法では、ナノスケール幅の線幅およびギャップを有するソース電極16、ドレイン電極17を制御性の良く、意図した位置に形成できる。ここで用いたエネルギー線Eである電子線、集束イオンビーム、X線等は、例えば数nm〜十数nmレベルの非常に高い制御性があるので、従来のエレクトロマイグレーション法などによる電極作製と異なり、非常に高精度に電極形成が行える。したがって、配線面積が少なくて済むことから、高集積化に対して有利である。
上記製造方法では、リソグラフィー技術を使用しないので、電極作製工程が大幅に削減できる。また、金属ナノ粒子のパターンニングも不要な簡便なプロセスである。
後述するが、金属ナノ粒子の薄膜15を形成する際に、絶縁性の有機分子によって金属ナノ粒子14を結合させることで、ソース電極16、ドレイン電極17を形成した後におけるリーク電流を低減できる。
次に、本発明の半導体装置および半導体装置の製造方法に係る一実施の形態(第2実施例)を、図3の概略構成断面図によって説明する。図3では、一例として、分子ネットワークトランジスタ用のナノスケール線幅およびナノスケールギャップを有するソース電極、ドレイン電極について示す。
図3(1)に示すように、表面に絶縁膜11、裏面にゲート電極12が形成された基板10を形成する。基板10に、例えばシリコン基板を用いる場合、上記絶縁膜11には酸化シリコン膜(SiO2)、窒化シリコン(Si34)、酸化アルミニウム(Al23)等を用いることができる。上記酸化シリコン膜は、例えば熱酸化法にて形成できる。上記窒化シリコン膜は、例えばCVD法にて形成できる。また上記酸化アルミニウム膜は、例えば陽極酸化法にて形成できる。また、上記基板10には、例えば、ガラス基板、フレキシブルなポリエチレンテレフタレート(PET)、ポリカーボネート(PC)、ポリエーテルサルフォン(PES)などの樹脂基板を用いることもできる。このような樹脂基板であれば、上記絶縁膜11を、例えばポリビニルフェノール(PVP)系の高分子絶縁膜をスピンコートにて形成する。
上記基板10の裏面に形成されるゲート電極12は、例えば金、白金等の金属を電子ビーム(EB)蒸着法等で蒸着して形成される。
次に、基板10表面に、絶縁性有機分子に表面が保護された金属ナノ粒子14からなる薄膜15を作製する。その作製方法は、例えば塗布法、溶液浸漬法、スピンコート法、ラングミュア・ブロジェット(LB)法、インクジェット法、スクリーン印刷法、スプレー法、ディップコート法、モールド転写法等がある。
予め、金属結合していた絶縁性有機分子(保護膜)を、さらに絶縁性の高い別の絶縁性有機分子で置換する。この置換反応は、例えば、高い絶縁性を有する有機分子の溶けた溶媒に基板を浸漬するなどして行うことができる。これにより、最終段階での漏れ電流を、さらに大きく低減できる。
上記金属ナノ粒子からなる薄膜に所望の分子を浸漬法、スピンコート法、インクジェット法、スクリーン印刷法、スプレー法、ディップコート法、モールド転写法などによって結合させ、ネットワーク化する。上記所望の分子は、例えば、導伝性高分子、半導体有機分子、機能性分子などであり、かつ金属ナノ粒子と結合しやすい官能基を持つ分子である。上記金属ナノ粒子と結合しやすい官能基は、例えば、チオール基、アミノ基、カルボキシル基等が挙げられる。上記導伝性高分子は、例えば、ポリアセチレン系分子、ポリピロール系分子等が挙げられる。上記半導体有機分子は、例えば、ポルフィリン系分子、ポリフェニル系分子、ポリアセン系分子等が挙げられる。上記機能性分子は、例えば、フォトクロミック分子、ポルフィリン誘導体分子等が挙げられる。
次に、図3(2)に示すように、上記薄膜15上のソース電極およびドレイン電極を作製したい位置に対して、エネルギー線Eを照射する。このエネルギー線Eには、電子線、集束イオンビーム、X線等を用いることができ、上記薄膜15の金属ナノ粒子14が持つ絶縁性有機分子の結合を解くとともに、金属ナノ粒子14を融解させ結合させる。
この結果、薄膜15のエネルギー線Eを照射した位置にソース電極16およびドレイン電極17が形成される。上記エネルギー線照射が、例えば、光照射の場合には数meV〜百数十eVのエネルギーを照射し、電子線の場合には数keV〜数百keVのエネルギーを照射し、集束イオンビームの場合には数keV〜数百keVのエネルギーを照射し、X線の場合には数百keV〜数MeVのエネルギーを照射する。これにより配線として用いた場合に漏れ電流を低減することができる。
よって、本発明の半導体装置2は、図3(2)に示すように、金属ナノ粒子が絶縁性分子を介して結合した薄膜15の少なくとも一部に導電性領域であるソース電極16、ドレイン電極17を形成したもので、ソース電極16、ドレイン電極17は、薄膜15にエネルギー線が照射されることで、絶縁性分子の結合が解かれたものであり、金属ナノ粒子14を融解させて結合させたものである。
上記半導体装置2およびその製造方法では、ナノスケール幅の線幅およびギャップを有するソース電極16、ドレイン電極17を制御性の良く、意図した位置に形成できる。ここで用いたエネルギー線Eである電子線、集束イオンビーム、X線等は、例えば数nm〜十数nmレベルの非常に高い制御性があるので、従来のエレクトロマイグレーション法などによる電極作製と異なり、非常に高精度に電極形成が行える。したがって、配線面積が少なくて済むことから、高集積化に対して有利である。
上記製造方法では、リソグラフィー技術を使用しないので、電極作製工程が大幅に削減できる。また、金属ナノ粒子のパターンニングも不要な簡便なプロセスである。
また、金属ナノ粒子の薄膜15を形成する際に、絶縁性の有機分子によって金属ナノ粒子14を結合させたことで、ソース電極16、ドレイン電極17を形成した後におけるリーク電流を低減することができる。
次に、本発明の半導体装置および半導体装置の製造方法に係る一実施の形態(第3実施例)を、図4の概略構成断面図によって説明する。図4では、一例として、分子配線用のナノスケール線幅およびナノスケールギャップを有する電極について示す。
図4(1)に示すように、表面に絶縁膜11、裏面にゲート電極12が形成された基板10を形成する。基板10に、例えばシリコン基板を用いる場合、上記絶縁膜11には酸化シリコン膜(SiO2)、窒化シリコン(Si34)、酸化アルミニウム(Al23)等を用いることができる。上記酸化シリコン膜は、例えば熱酸化法にて形成できる。上記窒化シリコン膜は、例えばCVD法にて形成できる。また上記酸化アルミニウム膜は、例えば陽極酸化法にて形成できる。また、上記基板10には、例えば、ガラス基板、フレキシブルなポリエチレンテレフタレート(PET)、ポリカーボネート(PC)、ポリエーテルサルフォン(PES)などの樹脂基板を用いることもできる。このような樹脂基板であれば、上記絶縁膜11を、例えばポリビニルフェノール(PVP)系の高分子絶縁膜をスピンコートにて形成する。
上記基板10の裏面に形成されるゲート電極12は、例えば金、白金等の金属を電子ビーム(EB)蒸着法等で蒸着して形成される。
次に、基板10表面に、絶縁性有機分子に表面が保護された金属ナノ粒子14からなる薄膜15を作製する。その作製方法は、例えば塗布法、溶液浸漬法、スピンコート法、ラングミュア・ブロジェット(LB)法、インクジェット法、スクリーン印刷法、スプレー法、ディップコート法、モールド転写法等がある。
次に、図4(2)に示すように、上記薄膜15上の電極対を作製したい位置に対して、エネルギー線Eを照射する。このエネルギー線Eには、電子線、集束イオンビーム、X線等を用いることができ、上記薄膜15の金属ナノ粒子14が持つ絶縁性有機分子の結合を解くとともに、金属ナノ粒子14を融解させ結合させる。
この結果、薄膜15のエネルギー線Eを照射した位置に電極18および電極19が形成される。上記エネルギー線照射が、例えば、光照射の場合には数meV〜百数十eVのエネルギーを照射し、電子線の場合には数keV〜数百keVのエネルギーを照射し、集束イオンビームの場合には数keV〜数百keVのエネルギーを照射し、X線の場合には数百keV〜数MeVのエネルギーを照射する。
次に、図4(3)に示すように、上記電極18、19間に、分子配線20を配置する。この分子配線20は、例えば、導伝性高分子、半導体有機分子、機能性分子などであり、かつ金属ナノ粒子と結合しやすい官能基を持つ分子である。上記金属ナノ粒子と結合しやすい官能基は、例えば、チオール基、アミノ基、カルボキシル基等が挙げられる。上記導伝性高分子は、例えば、ポリアセチレン系分子、ポリピロール系分子等が挙げられる。上記半導体有機分子は、例えば、ポルフィリン系分子、ポリフェニル系分子、ポリアセン系分子等が挙げられる。上記機能性分子は、例えば、フォトクロミック分子、ポルフィリン誘導体分子等が挙げられる。
よって、本発明の半導体装置3は、図4(3)に示すように、金属ナノ粒子が絶縁性分子を介して結合した薄膜15の少なくとも一部に導電性領域である電極18、電極19を形成したもので、電極18、電極19は、薄膜15にエネルギー線が照射されることで、絶縁性分子の結合が解かれたものであり、金属ナノ粒子14を融解させて結合させたものである。また、電極18、電極19間には分子配線20が形成されているものである。したがって、電極18、電極19でソース電極、ドレイン電極を構成し、分子配線20でチャネル層を構成することで、トランジスタが構成される。
上記半導体装置3およびその製造方法では、ナノスケール幅の線幅およびギャップを有する電極18、電極19を制御性の良く、意図した位置に形成できる。ここで用いたエネルギー線Eである電子線、集束イオンビーム、X線等は、例えば数nm〜十数nmレベルの非常に高い制御性があるので、従来のエレクトロマイグレーション法などによる電極作製と異なり、非常に高精度に電極形成が行える。したがって、配線面積が少なくて済むことから、高集積化に対して有利である。
上記製造方法では、リソグラフィー技術を使用しないので、電極作製工程が大幅に削減できる。また、金属ナノ粒子のパターンニングも不要な簡便なプロセスである。
次に、本発明の半導体装置および半導体装置の製造方法に係る一実施の形態(第4実施例)を、図5の概略構成断面図によって説明する。図5では、一例として、アイソレーション(孤立)について示す。
について示す。
図5(1)に示すように、表面に絶縁膜11を介してソース電極21、ドレイン電極22、裏面にゲート電極12が形成された基板10を形成する。
基板10に、例えばシリコン基板を用いる場合、上記絶縁膜11には酸化シリコン膜(SiO2)、窒化シリコン(Si34)、酸化アルミニウム(Al23)等を用いることができる。上記酸化シリコン膜は、例えば熱酸化法にて形成できる。上記窒化シリコン膜は、例えばCVD法にて形成できる。また上記酸化アルミニウム膜は、例えば陽極酸化法にて形成できる。また、上記基板10には、例えば、ガラス基板、フレキシブルなポリエチレンテレフタレート(PET)、ポリカーボネート(PC)、ポリエーテルサルフォン(PES)などの樹脂基板を用いることもできる。このような樹脂基板であれば、上記絶縁膜11を、例えばポリビニルフェノール(PVP)系の高分子絶縁膜をスピンコートにて形成する。
上記ソース電極21、ドレイン電極22は、例えば、金属を電子ビーム(EB)蒸着法等で蒸着して形成される。また、上記基板10の裏面に形成されるゲート電極12は、例えば金、白金等の金属を電子ビーム(EB)蒸着法等で蒸着して形成される。
次に、基板10表面に、絶縁性有機分子に表面が保護された金属ナノ粒子14からなる薄膜15を作製する。その作製方法は、例えば塗布法、溶液浸漬法、スピンコート法、ラングミュア・ブロジェット(LB)法、インクジェット法、スクリーン印刷法、スプレー法、ディップコート法、モールド転写法等がある。
次に、図5(2)に示すように、上記ソース電極21、ドレイン電極22間に分子配線20を配置し、金属ナノ粒子どうしを結合する。この分子配線20は、例えば、導伝性高分子、半導体有機分子、機能性分子などであり、かつ金属ナノ粒子と結合しやすい官能基を持つ分子である。上記金属ナノ粒子と結合しやすい官能基は、例えば、チオール基、アミノ基、カルボキシル基等が挙げられる。上記導伝性高分子は、例えば、ポリアセチレン系分子、ポリピロール系分子等が挙げられる。上記半導体有機分子は、例えば、ポルフィリン系分子、ポリフェニル系分子、ポリアセン系分子等が挙げられる。上記機能性分子は、例えば、フォトクロミック分子、ポルフィリン誘導体分子等が挙げられる。
上記分子配線20における分子により結合している金属ナノ粒子間は電流が流れやすい状況になっている。ここで、各ソース電極21、ドレイン電極22をアイソレーションするためにエネルギー線Eの照射を行う。このエネルギー線Eには、例えば、光、電子線、集束イオンビーム、X線等を利用することができる。エネルギー線の照射の結果、局所的に結合分子の結合が解かれて、絶縁性領域(図示せず)が形成される。
また、薄膜15を作製した後に、薄膜15の一部に上記導電性分子よりも高い導電性を有する別の導電性分子で結合させることにより、絶縁性領域よりも導伝性の高い領域が形成される。これにより導伝路を配線として用いた場合に漏れ電流を低減することができる。
本発明の半導体装置および半導体装置の製造方法に係る一実施の形態(第1実施例)を示した概略構成断面図である。 本発明の半導体装置および半導体装置の製造方法に係る一実施の形態(第1実施例)を示した概略構成斜視図である。 本発明の半導体装置および半導体装置の製造方法に係る一実施の形態(第2実施例)を示した概略構成断面図である。 本発明の半導体装置および半導体装置の製造方法に係る一実施の形態(第3実施例)を示した概略構成断面図である。 本発明の半導体装置および半導体装置の製造方法に係る一実施の形態(第4実施例)を示した概略構成断面図である。
符号の説明
1…半導体装置、14…金属ナノ粒子、15…薄膜、E…エネルギー線

Claims (21)

  1. 薄膜の少なくとも一部に導電性領域を備えた半導体装置であって、
    前記導電性領域は、金属ナノ粒子が絶縁性分子を介して結合した前記薄膜に、エネルギー線が照射されることで、前記絶縁性分子の結合が解かれたものであり、前記金属ナノ粒子を融解させて結合させたものである
    ことを特徴とする半導体装置。
  2. 前記エネルギー線が照射される前に前記金属ナノ粒子と結合しやすい官能基を持つ導伝性分子、半導体有機分子もしくは機能性分子で前記絶縁性分子が置換されている
    ことを特徴とする請求項1記載の半導体装置。
  3. 前記金属ナノ粒子と結合しやすい官能基は、チオール基、アミノ基もしくはカルボキシル基からなる
    ことを特徴とする請求項2記載の半導体装置。
  4. 前記導伝性高分子は、ポリアセチレン系分子もしくはポリピロール系分子からなる
    ことを特徴とする請求項2記載の半導体装置。
  5. 前記半導体有機分子は、ポルフィリン系分子、ポリフェニル系分子もしくはポリアセン系分子からなる
    ことを特徴とする請求項2記載の半導体装置。
  6. 前記機能性分子は、フォトクロミック分子もしくはポルフィリン誘導体分子からなる
    ことを特徴とする請求項2記載の半導体装置。
  7. 前記薄膜の一部に、前記絶縁性分子よりも高い絶縁性を有する別の絶縁性分子を結合させたもので、前記導電性領域よりも導伝性の低い領域が形成されている
    ことを特徴とする請求項1記載の半導体装置。
  8. 薄膜の少なくとも一部に絶縁性領域を備えた半導体装置であって、
    前記絶縁性領域は、金属ナノ粒子が導電性分子を介して結合した前記薄膜に、エネルギー線が照射されることで、前記導電性分子が破壊されたものである、もしくは前記導電性分子との結合が解かれたものである
    ことを特徴とする半導体装置。
  9. 前記薄膜の一部に、前記導電性分子よりも高い導電性を有する導電性分子で結合させたもので、前記絶縁性領域よりも導伝性の高い領域が形成されている
    ことを特徴とする請求項8記載の半導体装置。
  10. 薄膜の少なくとも一部に導電性領域を備えた半導体装置の製造方法であって、
    前記導電性領域を、
    金属ナノ粒子が絶縁性分子を介して結合した薄膜にエネルギー線を照射して、前記絶縁性分子の結合を解くとともに前記金属ナノ粒子を融解して結合させることで形成する
    ことを特徴とする半導体装置の製造方法。
  11. 前記エネルギー線に、光線、X線、電子線もしくは集束イオンビームを用いる
    ことを特徴とする請求項10記載の半導体装置の製造方法。
  12. 前記絶縁性分子が単分子もしくはオリゴマー分子の場合、前記エネルギー線に光線もしくは電子線を用いる
    ことを特徴とする請求項10記載の半導体装置の製造方法。
  13. 前記絶縁性分子を、前記金属ナノ粒子と結合しやすい官能基を持つ導伝性分子、半導体有機分子もしくは機能性分子で置換した後、前記エネルギー線の照射を行う
    ことを特徴とする請求項10記載の半導体装置の製造方法。
  14. 前記金属ナノ粒子と結合しやすい官能基に、チオール基、アミノ基もしくはカルボキシル基を用いる
    ことを特徴とする請求項13記載の半導体装置の製造方法。
  15. 前記導伝性高分子に、ポリアセチレン系分子もしくはポリピロール系分子を用いる
    ことを特徴とする請求項13記載の半導体装置の製造方法。
  16. 前記半導体有機分子に、ポルフィリン系分子、ポリフェニル系分子もしくはポリアセン系分子を用いる
    ことを特徴とする請求項13記載の半導体装置の製造方法。
  17. 前記機能性分子に、フォトクロミック分子もしくはポルフィリン誘導体分子を用いる
    ことを特徴とする請求項13記載の半導体装置の製造方法。
  18. 前記薄膜を作製した後に、前記薄膜の一部に前記絶縁性分子よりも高い絶縁性を有する絶縁性分子で結合させることにより、前記導伝性領域よりも導伝性の低い領域を形成する
    ことを特徴とする請求項10記載の半導体装置の製造方法。
  19. 薄膜の少なくとも一部に絶縁性領域を備えた半導体装置の製造方法であって、
    前記絶縁性領域を、
    金属ナノ粒子が導電性分子を介して結合した薄膜にエネルギー線を照射して、前記導電性分子を破壊する、もしくは前記導電性分子との結合を解くことによって形成する
    ことを特徴とする半導体装置の製造方法。
  20. 前記エネルギー線に、光線、X線、電子線もしくは集束イオンビームを用いる
    ことを特徴とする請求項19記載の半導体装置の製造方法。
  21. 前記薄膜を作製した後に、前記薄膜の一部に前記導電性分子よりも高い導電性を有する導電性分子で結合させることにより、前記絶縁性領域よりも導伝性の高い領域を形成する
    ことを特徴とする請求項19記載の半導体装置の製造方法。
JP2006205531A 2006-07-28 2006-07-28 半導体装置およびその製造方法 Ceased JP2008034578A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006205531A JP2008034578A (ja) 2006-07-28 2006-07-28 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006205531A JP2008034578A (ja) 2006-07-28 2006-07-28 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008034578A true JP2008034578A (ja) 2008-02-14
JP2008034578A5 JP2008034578A5 (ja) 2009-08-20

Family

ID=39123701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006205531A Ceased JP2008034578A (ja) 2006-07-28 2006-07-28 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2008034578A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012141225A1 (ja) * 2011-04-11 2012-10-18 大日本印刷株式会社 有機半導体素子の製造方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003151363A (ja) * 2001-08-31 2003-05-23 Toppan Printing Co Ltd 導電膜および導電膜の製造方法
JP2003215640A (ja) * 2002-10-17 2003-07-30 Hitachi Ltd Tft基板及びその配線修正方法並びに液晶表示装置
WO2003089515A1 (en) * 2002-04-22 2003-10-30 Konica Minolta Holdings, Inc. Organic semiconductor composition, organic semiconductor element, and process for producing the same
JP2004152852A (ja) * 2002-10-29 2004-05-27 Toray Eng Co Ltd 電子部品用回路基材の製造方法
JP2004356538A (ja) * 2003-05-30 2004-12-16 Canon Inc 有機半導体トランジスタ
JP2005086144A (ja) * 2003-09-11 2005-03-31 Asahi Kasei Corp 有機導電性薄膜の形成方法、半導体装置
JP2006108354A (ja) * 2004-10-05 2006-04-20 Sony Corp 電界効果型トランジスタ及びその製造方法
JP2006104576A (ja) * 2004-10-05 2006-04-20 Xerox Corp 安定化された銀のナノ粒子及びそれらの利用法
JP2006128654A (ja) * 2004-09-30 2006-05-18 Semiconductor Energy Lab Co Ltd 液晶表示装置の作製方法
JP2006148082A (ja) * 2004-10-19 2006-06-08 Semiconductor Energy Lab Co Ltd 配線基板及び半導体装置の作製方法
JP2006179855A (ja) * 2004-12-23 2006-07-06 Samsung Sdi Co Ltd 薄膜トランジスタ、それを備えた平板表示装置、前記薄膜トランジスタの製造方法、及び前記平板表示装置の製造方法
WO2006077840A1 (ja) * 2005-01-19 2006-07-27 Jsr Corporation トレンチ埋め込み方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003151363A (ja) * 2001-08-31 2003-05-23 Toppan Printing Co Ltd 導電膜および導電膜の製造方法
WO2003089515A1 (en) * 2002-04-22 2003-10-30 Konica Minolta Holdings, Inc. Organic semiconductor composition, organic semiconductor element, and process for producing the same
JP2003215640A (ja) * 2002-10-17 2003-07-30 Hitachi Ltd Tft基板及びその配線修正方法並びに液晶表示装置
JP2004152852A (ja) * 2002-10-29 2004-05-27 Toray Eng Co Ltd 電子部品用回路基材の製造方法
JP2004356538A (ja) * 2003-05-30 2004-12-16 Canon Inc 有機半導体トランジスタ
JP2005086144A (ja) * 2003-09-11 2005-03-31 Asahi Kasei Corp 有機導電性薄膜の形成方法、半導体装置
JP2006128654A (ja) * 2004-09-30 2006-05-18 Semiconductor Energy Lab Co Ltd 液晶表示装置の作製方法
JP2006108354A (ja) * 2004-10-05 2006-04-20 Sony Corp 電界効果型トランジスタ及びその製造方法
JP2006104576A (ja) * 2004-10-05 2006-04-20 Xerox Corp 安定化された銀のナノ粒子及びそれらの利用法
JP2006148082A (ja) * 2004-10-19 2006-06-08 Semiconductor Energy Lab Co Ltd 配線基板及び半導体装置の作製方法
JP2006179855A (ja) * 2004-12-23 2006-07-06 Samsung Sdi Co Ltd 薄膜トランジスタ、それを備えた平板表示装置、前記薄膜トランジスタの製造方法、及び前記平板表示装置の製造方法
WO2006077840A1 (ja) * 2005-01-19 2006-07-27 Jsr Corporation トレンチ埋め込み方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012141225A1 (ja) * 2011-04-11 2012-10-18 大日本印刷株式会社 有機半導体素子の製造方法
JP2012222206A (ja) * 2011-04-11 2012-11-12 Dainippon Printing Co Ltd 有機半導体素子の製造方法および有機半導体素子
US9018622B2 (en) 2011-04-11 2015-04-28 Dai Nippon Printing Co., Ltd. Method for manufacturing organic semiconductor element

Similar Documents

Publication Publication Date Title
Schön et al. Self-assembled monolayer organic field-effect transistors
Akkerman et al. Towards molecular electronics with large-area molecular junctions
CN100420032C (zh) 场效应晶体管及其制造方法
US8115187B2 (en) Triodes using nanofabric articles and methods of making the same
Semple et al. Large-area plastic nanogap electronics enabled by adhesion lithography
CN104303313B (zh) 纳米器件及其制作方法
Zhou et al. Solution processed molecular floating gate for flexible flash memories
JP2005520356A (ja) 高性能有機半導体デバイスの製造方法
JP2010524218A (ja) 有機薄膜トランジスタ
JP2004356530A (ja) 端子および薄膜トランジスタ。
US7763552B2 (en) Method of interconnect formation using focused beams
JP4501339B2 (ja) pn接合素子の製造方法
KR101490109B1 (ko) 반도체 소자와 그의 제조 및 동작방법
JP2008034578A (ja) 半導体装置およびその製造方法
CN102891083B (zh) 一种制备室温单电子晶体管的方法
US7332740B2 (en) Memory device having molecular adsorption layer
Dupraz et al. Low Temperature Conductance Measurements of Self‐Assembled Monolayers of 1, 4‐Phenylene Diisocyanide
JP2005191214A (ja) 微細電子デバイスの製造方法
US20190248649A1 (en) Contacting molecular components
CN101317281B (zh) 在有机导体基材上获得图案的方法和所获得的有机材料
JP5706077B2 (ja) 半導体素子とその製造及び動作方法
Li et al. Retracted: Combined Printing of Highly Aligned Single‐Walled Carbon Nanotube Thin Films with Liquid Metal for Direct Fabrication of Functional Electronic Devices
Wei et al. Transformation of unipolar single-walled carbon nanotube field effect transistors to ambipolar induced by polystyrene nanosphere assembly
KR100711804B1 (ko) 단전자 트랜지스터의 제조 방법
Fink et al. Tin dioxide on semiconductor as material for new electronics

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090702

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091013

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091013

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120702

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20130326