[go: up one dir, main page]

JP2008028115A - Semiconductor device, manufacturing method thereof, and wiring board - Google Patents

Semiconductor device, manufacturing method thereof, and wiring board Download PDF

Info

Publication number
JP2008028115A
JP2008028115A JP2006198503A JP2006198503A JP2008028115A JP 2008028115 A JP2008028115 A JP 2008028115A JP 2006198503 A JP2006198503 A JP 2006198503A JP 2006198503 A JP2006198503 A JP 2006198503A JP 2008028115 A JP2008028115 A JP 2008028115A
Authority
JP
Japan
Prior art keywords
region
groove
semiconductor device
resin material
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006198503A
Other languages
Japanese (ja)
Inventor
Hideo Miyasaka
英男 宮坂
Yutaka Kito
豊 鬼頭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006198503A priority Critical patent/JP2008028115A/en
Publication of JP2008028115A publication Critical patent/JP2008028115A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H10W90/754

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】外形が小さく、かつ、信頼性の高い半導体装置及びその製造方法、並びに、配線基板を提供する。
【解決手段】半導体装置の製造方法は、所定の領域(第1の領域)を区画するように形成された溝12を有する配線基板10を用意する工程と、第1の領域に半導体チップ20を搭載する工程と、第1の領域に樹脂材料30を設ける工程と、樹脂材料30を硬化させて樹脂部を形成する工程と、を含む。溝12の底面は、第1の領域の表面よりも平坦である。樹脂材料30を設ける工程では、樹脂材料30を、第1の領域の中央側から溝12に向かって流動させて、一部を溝12に流れ込ませる。
【選択図】図4
A semiconductor device having a small external shape and high reliability, a manufacturing method thereof, and a wiring board are provided.
A method of manufacturing a semiconductor device includes a step of preparing a wiring substrate 10 having a groove 12 formed so as to partition a predetermined region (first region), and a semiconductor chip 20 in the first region. A mounting step, a step of providing the resin material 30 in the first region, and a step of curing the resin material 30 to form a resin portion. The bottom surface of the groove 12 is flatter than the surface of the first region. In the step of providing the resin material 30, the resin material 30 is caused to flow from the center side of the first region toward the groove 12, and a part thereof flows into the groove 12.
[Selection] Figure 4

Description

本発明は、半導体装置及びその製造方法、並びに、配線基板に関する。   The present invention relates to a semiconductor device, a manufacturing method thereof, and a wiring board.

配線基板に半導体チップを搭載して、封止樹脂によって当該半導体チップを封止する半導体装置の製造方法が知られている。封止樹脂の外形を小さくすることができれば、半導体装置の外形を小さくすることができるが、半導体チップなどを確実に封止することが難しくなる。   2. Description of the Related Art A semiconductor device manufacturing method is known in which a semiconductor chip is mounted on a wiring board and the semiconductor chip is sealed with a sealing resin. If the outer shape of the sealing resin can be reduced, the outer shape of the semiconductor device can be reduced, but it becomes difficult to reliably seal the semiconductor chip and the like.

例えば粘度の高い(流動性の低い)樹脂材料を利用すると、樹脂材料の供給領域を制御すること、及び、封止樹脂によって半導体チップを封止することが容易になるが、封止樹脂の高さを低くすることが難しくなる。逆に、粘度の低い(流動性の高い)樹脂材料を利用すると、封止樹脂の高さを低くすることは容易になるが、樹脂材料の供給領域を制御すること、及び、半導体チップなどを完全に封止することが難しくなる。
特開平4−146654号公報
For example, when a resin material having a high viscosity (low fluidity) is used, it becomes easy to control the resin material supply region and seal the semiconductor chip with the sealing resin. It becomes difficult to reduce the height. Conversely, if a resin material having a low viscosity (high fluidity) is used, it becomes easy to reduce the height of the sealing resin, but it is possible to control the resin material supply area, It becomes difficult to seal completely.
JP-A-4-146654

本発明の目的は、外形が小さく、かつ、信頼性の高い半導体装置及びその製造方法、並びに、配線基板を提供することにある。   An object of the present invention is to provide a semiconductor device having a small outer shape and high reliability, a manufacturing method thereof, and a wiring board.

(1)本発明に係る半導体装置の製造方法は、
第1の領域と、前記第1の領域を囲む第2の領域と、前記第1の領域と前記第2の領域の間にあって、前記第1の領域を区画するように形成された溝と、を有する配線基板を用意する工程と、
前記第1の領域に半導体チップを搭載する工程と、
前記第1の領域に樹脂材料を設ける工程と、
前記樹脂材料を硬化させて樹脂部を形成する工程と、
を含み、
前記溝の底面は、前記第1の領域の表面よりも平坦であり、
前記樹脂材料を設ける工程では、前記樹脂材料を、前記第1の領域の中央側から前記溝に向かって流動させて、一部を前記溝に流れ込ませる。
(1) A method of manufacturing a semiconductor device according to the present invention includes:
A first region, a second region surrounding the first region, and a groove formed between the first region and the second region so as to partition the first region; Preparing a wiring board having
Mounting a semiconductor chip in the first region;
Providing a resin material in the first region;
Curing the resin material to form a resin portion;
Including
A bottom surface of the groove is flatter than a surface of the first region;
In the step of providing the resin material, the resin material is caused to flow from the center side of the first region toward the groove, and a part thereof flows into the groove.

本発明によると、樹脂材料は、溝によって区画された領域(第1の領域)の表面を、当該領域の周縁側に向かって流動し、溝に流入する。   According to the present invention, the resin material flows on the surface of the region (first region) partitioned by the groove toward the peripheral side of the region and flows into the groove.

この発明で利用される配線基板では、溝の底面が第1の領域の表面よりも平坦になっていることから、溝の内側では、第1の領域の表面に較べて、樹脂材料が受ける毛管現象の影響が小さくなる。そのため、溝の内側では樹脂材料が流動しにくくなり、樹脂材料が溝に流れ込む速度が遅くなる。そのため、樹脂材料が溝の内側を充填する前に、樹脂材料を、第1の領域の表面を覆うように流動させることができる。   In the wiring board used in the present invention, since the bottom surface of the groove is flatter than the surface of the first region, the capillary that the resin material receives inside the groove compared to the surface of the first region. The effect of the phenomenon is reduced. For this reason, the resin material hardly flows inside the groove, and the speed at which the resin material flows into the groove becomes slow. Therefore, the resin material can be flowed so as to cover the surface of the first region before the resin material fills the inside of the groove.

そのため、この発明によると、溝よりも外側の領域(第2の領域)に樹脂材料が流出することを防止することができるため、所望の領域のみに樹脂材料を設けることができる。   Therefore, according to the present invention, it is possible to prevent the resin material from flowing out to the region outside the groove (second region), so that the resin material can be provided only in a desired region.

そして、樹脂材料を硬化させることによって樹脂部が形成されることから、本発明によると、設計通りの形状に樹脂部を形成することが可能になる。   And since a resin part is formed by hardening a resin material, according to this invention, it becomes possible to form a resin part in the shape as designed.

(2)この半導体装置の製造方法において、
前記溝の前記底面は、金属で構成されていてもよい。
(2) In this method of manufacturing a semiconductor device,
The bottom surface of the groove may be made of metal.

(3)この半導体装置の製造方法において、
前記基板の表面における前記第2の領域は、前記溝の前記底面よりも、前記樹脂材料に対する濡れ性が悪くなっていてもよい。
(3) In this method of manufacturing a semiconductor device,
The second region on the surface of the substrate may be less wettable with respect to the resin material than the bottom surface of the groove.

これによると、溝に流入した樹脂材料が、溝を越えて溝の外側に流れ出すことを防止することができる。そのため、さらに容易かつ確実に、設計通りの樹脂部を形成することが可能になる。   According to this, the resin material that has flowed into the groove can be prevented from flowing out of the groove beyond the groove. Therefore, it becomes possible to form the resin part as designed more easily and reliably.

また、この半導体装置の製造方法では、
前記溝の外側面は、前記溝の底面よりも、前記樹脂材料に対する濡れ性が悪くなっていてもよい。
Further, in this method of manufacturing a semiconductor device,
The outer surface of the groove may be less wettable with respect to the resin material than the bottom surface of the groove.

これによっても、同様の効果を得ることができ、容易かつ確実に、設計通りの樹脂部を形成することが可能になる。   Also by this, the same effect can be obtained, and the resin part as designed can be formed easily and reliably.

(4)この半導体装置の製造方法において、
前記配線基板の前記第1の領域には電気的接続部が形成されており、
前記半導体チップを搭載する工程の後に、前記半導体チップの電極と前記電気的接続部とを電気的に接続するワイヤを設ける工程をさらに含み、
前記樹脂部を、前記半導体チップ、前記電気的接続部、及び、前記ワイヤを封止するように形成してもよい。
(4) In this method of manufacturing a semiconductor device,
An electrical connection is formed in the first region of the wiring board,
After the step of mounting the semiconductor chip, further comprising the step of providing a wire for electrically connecting the electrode of the semiconductor chip and the electrical connection portion;
The resin portion may be formed so as to seal the semiconductor chip, the electrical connection portion, and the wire.

この半導体装置の製造方法では、半導体チップの電極が形成された面とは反対側の面が配線基板と対向するように、半導体チップを配線基板に搭載する。ただし、変形例として、半導体チップの電極が形成された面が配線基板に対向するように、半導体チップを配線基板に搭載してもよい。   In this method of manufacturing a semiconductor device, the semiconductor chip is mounted on the wiring board so that the surface opposite to the surface on which the electrodes of the semiconductor chip are formed faces the wiring board. However, as a modification, the semiconductor chip may be mounted on the wiring board so that the surface on which the electrodes of the semiconductor chip are formed faces the wiring board.

(5)この半導体装置の製造方法において、
前記配線基板の前記第1の領域には凹部が形成されており、
前記半導体チップを、前記凹部内に搭載してもよい。
(5) In this method of manufacturing a semiconductor device,
A recess is formed in the first region of the wiring board,
The semiconductor chip may be mounted in the recess.

これにより、厚みの薄い半導体装置を製造することができる。   Thereby, a thin semiconductor device can be manufactured.

(6)本発明に係る配線基板は、
樹脂部を形成するための第1の領域と、前記第1の領域を囲む第2の領域と、前記第1の領域と前記第2の領域の間にあって、前記第1の領域を区画する溝を有し、
前記溝の底面は、前記樹脂部を形成するための領域の表面よりも平坦である。
(6) A wiring board according to the present invention comprises:
A first region for forming a resin portion, a second region surrounding the first region, and a groove that divides the first region between the first region and the second region Have
The bottom surface of the groove is flatter than the surface of the region for forming the resin portion.

本発明の配線基板によると、設計通りの樹脂部を形成することが可能になる。すなわち、本発明によると、外形が小さく、かつ、信頼性の高い半導体装置を製造することを可能にする配線基板を提供することができる。   According to the wiring board of the present invention, it is possible to form a resin portion as designed. That is, according to the present invention, it is possible to provide a wiring board that can manufacture a semiconductor device having a small outer shape and high reliability.

(7)この配線基板において、
前記溝の前記底面は、金属で構成されていてもよい。
(7) In this wiring board,
The bottom surface of the groove may be made of metal.

(8)この配線基板において、
前記第2の領域は、前記溝の前記底面よりも、樹脂材料に対する濡れ性が悪くてもよい。
(8) In this wiring board,
The second region may be less wettable with respect to the resin material than the bottom surface of the groove.

(9)本発明に係る半導体装置は、
第1の領域と、前記第1の領域を囲む第2の領域と、前記第1の領域と前記第2の領域の間にあって、前記第1の領域を区画するように形成された溝を有する配線基板と、
前記所定の領域に搭載された半導体チップと、
前記所定の領域に形成された樹脂部と、
を含み、
前記溝の底面は、前記所定の領域の表面よりも平坦であり、
前記樹脂部は、前記第1の領域の前記表面及び前記溝の前記底面を覆うように形成されている。
(9) A semiconductor device according to the present invention includes:
A first region; a second region surrounding the first region; and a groove formed between the first region and the second region so as to partition the first region. A wiring board;
A semiconductor chip mounted in the predetermined area;
A resin portion formed in the predetermined region;
Including
A bottom surface of the groove is flatter than a surface of the predetermined region;
The resin portion is formed so as to cover the surface of the first region and the bottom surface of the groove.

(10)この半導体装置において、
前記溝の前記底面は、金属で構成されていてもよい。
(10) In this semiconductor device,
The bottom surface of the groove may be made of metal.

(11)この半導体装置において、
前記配線基板の前記第1の領域には凹部が形成されており、
前記半導体チップは前記凹部内に搭載されていてもよい。
(11) In this semiconductor device,
A recess is formed in the first region of the wiring board,
The semiconductor chip may be mounted in the recess.

(12)この半導体装置において、
前記配線基板の表面における前記第2の領域は、前記溝の前記底面よりも、前記樹脂材料に対する濡れ性が悪い部分を有してもよい。
(12) In this semiconductor device,
The second region on the surface of the wiring board may have a portion with poor wettability to the resin material than the bottom surface of the groove.

以下、本発明を適用した実施の形態について、図面を参照して説明する。ただし、本発明は以下の実施の形態に限られるものではない。また、本発明は、以下の内容を自由に組み合わせたものを含むものとする。   Embodiments to which the present invention is applied will be described below with reference to the drawings. However, the present invention is not limited to the following embodiments. Moreover, this invention shall include what combined the following content freely.

図1(A)〜図5は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。   FIG. 1A to FIG. 5 are diagrams for explaining a method of manufacturing a semiconductor device according to an embodiment to which the present invention is applied.

本実施の形態に係る半導体装置の製造方法は、図1(A)及び図1(B)に示す、配線基板10を用意することを含む。なお、図1(A)は配線基板10の上視図であり、図1(B)は、図1(A)のIB−IB線断面図である。以下、配線基板10の構成について説明する。   The method for manufacturing a semiconductor device according to the present embodiment includes preparing a wiring board 10 shown in FIGS. 1 (A) and 1 (B). 1A is a top view of the wiring board 10, and FIG. 1B is a cross-sectional view taken along the line IB-IB in FIG. 1A. Hereinafter, the configuration of the wiring board 10 will be described.

配線基板10は、溝12を有する。溝12は、所定の領域100を区画するように形成されている。すなわち、溝12によって区画された領域を、領域100と称してもよい。なお、領域100とは、後述する半導体チップ20が搭載され、樹脂部40が形成される領域である。そして、本実施の形態では、領域100を第1の領域と、溝12の外側の領域を第2の領域と、それぞれ称してもよい。   The wiring board 10 has a groove 12. The groove 12 is formed so as to partition the predetermined region 100. That is, the region partitioned by the groove 12 may be referred to as a region 100. The region 100 is a region where a semiconductor chip 20 described later is mounted and the resin portion 40 is formed. In the present embodiment, the region 100 may be referred to as a first region, and the region outside the groove 12 may be referred to as a second region.

溝12は、図1(A)に示すように、領域100を囲むように形成されていてもよい。このとき、溝12(領域100)の外形は、矩形をなしていてもよい。ただし、溝12の外形はこれに限られるものではない。例えば、溝12は円形(楕円形)をなしていてもよい。あるいは、溝12の外形は、多角形をなしていてもよい。また、溝12の幅や深さについても特に限定されるものではない。溝12は、例えば、底面14の幅が、溝12の深さよりも広くなっていてもよい。あるいは、溝12は、底面14の幅が、溝12の深さよりも狭くなっていてもよい。   The groove 12 may be formed so as to surround the region 100 as shown in FIG. At this time, the outer shape of the groove 12 (region 100) may be rectangular. However, the outer shape of the groove 12 is not limited to this. For example, the groove 12 may be circular (elliptical). Alternatively, the outer shape of the groove 12 may be a polygon. Further, the width and depth of the groove 12 are not particularly limited. For example, the width of the bottom surface 14 of the groove 12 may be wider than the depth of the groove 12. Alternatively, the width of the bottom surface 14 of the groove 12 may be narrower than the depth of the groove 12.

本実施の形態では、溝12の底面14は、領域100の表面よりも平坦になっている。すなわち、溝12の底面14は、領域100の表面よりも凹凸が小さい(少ない)面になっている。溝12の底面14は、溝12の側面(内側面13及び外側面15)よりも平坦になっていてもよい。   In the present embodiment, the bottom surface 14 of the groove 12 is flatter than the surface of the region 100. That is, the bottom surface 14 of the groove 12 is a surface with less (or less) unevenness than the surface of the region 100. The bottom surface 14 of the groove 12 may be flatter than the side surfaces (the inner surface 13 and the outer surface 15) of the groove 12.

本実施の形態では、溝12の底面14は、金属によって構成されていてもよい。例えば配線基板10は、図1(B)に示すように、内部に配置された金属層16を有し、溝12が、金属層16を露出させるように構成されていてもよい。この場合、金属層16の表面が、溝12の底面14となる。なお、金属層16は、他の導電部材と電気的に接続されていてもよく、あるいは、他の導電部材と電気的に接続されていなくてもよい。金属層16は、例えば、グランド線に接続されていてもよい。ただし、溝12の底面14は、配線基板10の領域100と同じ材料(例えば樹脂)であってもよい。この場合、溝12の底面14は、平坦化処理がなされていてもよい。また、領域100の表面は、粗面加工されていてもよい。   In the present embodiment, the bottom surface 14 of the groove 12 may be made of metal. For example, as shown in FIG. 1B, the wiring substrate 10 may have a metal layer 16 disposed therein, and the groove 12 may be configured to expose the metal layer 16. In this case, the surface of the metal layer 16 becomes the bottom surface 14 of the groove 12. The metal layer 16 may be electrically connected to another conductive member or may not be electrically connected to another conductive member. The metal layer 16 may be connected to a ground line, for example. However, the bottom surface 14 of the groove 12 may be made of the same material (for example, resin) as the region 100 of the wiring board 10. In this case, the bottom surface 14 of the groove 12 may be flattened. Further, the surface of the region 100 may be roughened.

配線基板10は、さらに、電気的接続部18を有していてもよい。電気的接続部18は、溝12によって区画された領域内(領域100内)に配置される。電気的接続部18は、後述する半導体チップ20が搭載される領域よりも外側に配置されていてもよい。なお、電気的接続部18は、配線基板10内に形成された内部配線(図示せず)を介して、領域100よりも外側に配置された他の導電部材(図示せず)、又は配線基板10の電気的接続部18が形成された表面とは反対側の面に配置された他の導電部材(図示せず)と電気的に接続されていてもよい。   The wiring board 10 may further have an electrical connection portion 18. The electrical connection portion 18 is disposed in a region (in the region 100) partitioned by the groove 12. The electrical connection portion 18 may be disposed outside a region where a semiconductor chip 20 described later is mounted. The electrical connection portion 18 may be another conductive member (not shown) disposed outside the region 100 via an internal wiring (not shown) formed in the wiring board 10 or a wiring board. You may electrically connect with the other electrically-conductive member (not shown) arrange | positioned on the surface on the opposite side to the surface in which 10 electrical connection parts 18 were formed.

配線基板10の材料や構成は特に限定されるものではなく、既に公知となっているいずれかの配線基板を利用してもよい。配線基板10は、有機系の材料で構成されていてもよい。配線基板10は、例えば、ポリエチレンテレフタレート(PET)や、エポキシ系、ポリイミド系等の樹脂を含む基板であってもよい。ただし、配線基板10として、無機系の材料の基板や、有機無機材料の複合基板を利用してもよい。また、配線基板10は、リジッド基板であってもよく、フレキシブル基板であってもよい。フレキシブル基板としてFPC(Flexible Printed Circuit)や、TAB(Tape Automated Bonding)技術で使用されるテープを使用してもよい。   The material and configuration of the wiring board 10 are not particularly limited, and any wiring board already known may be used. The wiring board 10 may be made of an organic material. The wiring substrate 10 may be, for example, a substrate including polyethylene terephthalate (PET), an epoxy resin, a polyimide resin, or the like. However, as the wiring substrate 10, a substrate made of an inorganic material or a composite substrate made of an organic-inorganic material may be used. Further, the wiring board 10 may be a rigid board or a flexible board. As the flexible substrate, a tape used in FPC (Flexible Printed Circuit) or TAB (Tape Automated Bonding) technology may be used.

また、配線基板10を形成する方法についても特に限定されるものではない。例えば、予め内部に金属層16が形成された配線基板に、金属層16を露出させる溝12を形成することによって、配線基板10を形成してもよい。あるいは、配線基板に溝12を形成した後に溝12の底面に金属層を形成することによって、配線基板10を形成してもよい。このとき、該金属層は、例えば、スパッタリングやめっき法によって形成することができる。   Further, the method for forming the wiring board 10 is not particularly limited. For example, the wiring substrate 10 may be formed by forming the groove 12 exposing the metal layer 16 in the wiring substrate in which the metal layer 16 has been previously formed. Alternatively, the wiring substrate 10 may be formed by forming a metal layer on the bottom surface of the groove 12 after forming the groove 12 in the wiring substrate. At this time, the metal layer can be formed, for example, by sputtering or plating.

本実施の形態に係る半導体装置の製造方法は、図2に示すように、配線基板10に半導体チップ20を搭載することを含む。以下、本工程について説明する。   The method for manufacturing a semiconductor device according to the present embodiment includes mounting a semiconductor chip 20 on a wiring board 10 as shown in FIG. Hereinafter, this step will be described.

はじめに、半導体チップ20の構成について説明する。半導体チップ20は、例えばシリコンチップであってもよい。半導体チップ20は、集積回路22を有する。集積回路22の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。また、半導体チップ20は電極24を有する。電極24は、半導体チップ20の内部と電気的に接続されていてもよい。電極24は、集積回路22と電気的に接続されていてもよい。あるいは、集積回路22に電気的に接続されていない電極を含めて、電極24と称してもよい。電極24は、アルミニウム又は銅等の金属で形成されていてもよい。半導体チップ20は、さらに、図示しないパッシベーション膜を有してもよい。パッシベーション膜は、例えば、SiO、SiN、ポリイミド樹脂等で形成されていてもよい。なお、本実施の形態に係る半導体装置の製造方法では、半導体チップ20の外形は、領域100よりも小さくてもよい。 First, the configuration of the semiconductor chip 20 will be described. The semiconductor chip 20 may be a silicon chip, for example. The semiconductor chip 20 has an integrated circuit 22. The configuration of the integrated circuit 22 is not particularly limited, and may include, for example, an active element such as a transistor or a passive element such as a resistor, a coil, or a capacitor. Further, the semiconductor chip 20 has an electrode 24. The electrode 24 may be electrically connected to the inside of the semiconductor chip 20. The electrode 24 may be electrically connected to the integrated circuit 22. Alternatively, an electrode that is not electrically connected to the integrated circuit 22 may be referred to as an electrode 24. The electrode 24 may be formed of a metal such as aluminum or copper. The semiconductor chip 20 may further include a passivation film (not shown). The passivation film may be formed of, for example, SiO 2 , SiN, polyimide resin, or the like. In the semiconductor device manufacturing method according to the present embodiment, the outer shape of the semiconductor chip 20 may be smaller than the region 100.

本実施の形態では、図2に示すように、半導体チップ20を、集積回路22及び電極24が形成された面とは反対側の面が配線基板10に対向するように搭載する。半導体チップ20は、配線基板10の、溝12によって区画された領域(領域100)の内側に搭載する。半導体チップ20は、図示しない接着剤によって、配線基板10に接着してもよい。   In the present embodiment, as shown in FIG. 2, the semiconductor chip 20 is mounted so that the surface opposite to the surface on which the integrated circuit 22 and the electrode 24 are formed faces the wiring substrate 10. The semiconductor chip 20 is mounted inside the region (region 100) defined by the groove 12 of the wiring substrate 10. The semiconductor chip 20 may be bonded to the wiring substrate 10 with an adhesive (not shown).

本実施の形態に係る半導体装置の製造方法は、図3に示すように、半導体チップ20の電極24と、配線基板10の電気的接続部18とを電気的に接続するワイヤ25を設けることを含む。すなわち本工程では、電気的接続部18と電極24とを、ワイヤ25によって電気的に接続する。ワイヤ25の材料は特に限定されるものではないが、例えば金ワイヤを利用してもよい。また、ワイヤ25を設ける具体的な方法についても特に限定されず、既に公知となっているいずれかの方法を採用することができる。   In the semiconductor device manufacturing method according to the present embodiment, as shown in FIG. 3, the wires 25 that electrically connect the electrodes 24 of the semiconductor chip 20 and the electrical connection portions 18 of the wiring substrate 10 are provided. Including. That is, in this step, the electrical connection portion 18 and the electrode 24 are electrically connected by the wire 25. Although the material of the wire 25 is not specifically limited, For example, a gold wire may be used. Further, the specific method of providing the wire 25 is not particularly limited, and any known method can be employed.

本実施の形態に係る半導体装置の製造方法は、図4(A)及び図4(B)に示すように、樹脂材料30を設けることを含む。樹脂材料30は、図4(A)に示すように、ディスペンサ32を利用して供給してもよい。本工程では、樹脂材料30を、領域100の中央側から、領域100の周縁側に向かって流動させる。言い換えると、領域100の中央側から、溝12に向かって流動させる。本工程では、また、樹脂材料30を、溝12に至るように流動させる。そして、本実施の形態では、樹脂材料30の一部を、溝12に流れ込ませる(図4(B)参照)。   The method for manufacturing a semiconductor device according to the present embodiment includes providing a resin material 30 as shown in FIGS. 4 (A) and 4 (B). The resin material 30 may be supplied using a dispenser 32 as shown in FIG. In this step, the resin material 30 is caused to flow from the center side of the region 100 toward the peripheral side of the region 100. In other words, the fluid flows from the center side of the region 100 toward the groove 12. In this step, the resin material 30 is caused to flow so as to reach the groove 12. In the present embodiment, a part of the resin material 30 is caused to flow into the groove 12 (see FIG. 4B).

本実施の形態では、樹脂材料30を、例えば半導体チップ20と重複する領域内のみに供給して、領域100の周縁に向かって流動させてもよい。あるいは、樹脂材料30を電気的接続部18よりも内側の領域のみに供給して、領域100の周縁に向かって流動させてもよい。   In the present embodiment, for example, the resin material 30 may be supplied only in a region overlapping with the semiconductor chip 20 and may flow toward the periphery of the region 100. Alternatively, the resin material 30 may be supplied only to the region inside the electrical connection portion 18 and flow toward the periphery of the region 100.

本実施の形態では、図4(B)に示すように、樹脂材料30を、半導体チップ20及びワイヤ25、並びに、電気的接続部18を覆うように設ける。本実施の形態では、また、樹脂材料30を、領域100及び溝12の底面14をすべて覆うように設けてもよい。樹脂材料30の供給量や粘度を調整することによって、樹脂材料30を設ける領域を制御することができる。   In the present embodiment, as shown in FIG. 4B, the resin material 30 is provided so as to cover the semiconductor chip 20, the wire 25, and the electrical connection portion 18. In the present embodiment, the resin material 30 may be provided so as to cover all of the region 100 and the bottom surface 14 of the groove 12. The region where the resin material 30 is provided can be controlled by adjusting the supply amount and viscosity of the resin material 30.

本実施の形態に係る半導体装置の製造方法は、図5に示すように、樹脂材料30を硬化させて樹脂部40を形成することを含む。樹脂部40は、図5に示すように、半導体チップ20、電気的接続部18、及び、ワイヤ25を封止するように形成する。これにより、信頼性の高い半導体装置を製造することができる。なお、樹脂材料30を硬化させる方法は特に限定されず、樹脂材料30に適したいずれかの処理(例えば加熱処理や紫外線照射処理など)を行ってもよい。   As shown in FIG. 5, the method for manufacturing a semiconductor device according to the present embodiment includes curing resin material 30 to form resin portion 40. As shown in FIG. 5, the resin portion 40 is formed so as to seal the semiconductor chip 20, the electrical connection portion 18, and the wire 25. Thereby, a highly reliable semiconductor device can be manufactured. The method for curing the resin material 30 is not particularly limited, and any treatment suitable for the resin material 30 (for example, heat treatment or ultraviolet irradiation treatment) may be performed.

以上の工程によって、図5に示す、半導体装置1を製造してもよい。半導体装置1は、所定の領域100(第1の領域)を区画するように形成された溝12を有する配線基板10と、領域100に搭載された半導体チップ20と、領域100に形成された樹脂部40と、を含む。溝12の底面14は、領域100の表面よりも平坦である。そして、樹脂部40は、領域100の表面及び溝12の底面14を覆うように形成されている。半導体装置1を有する電子機器の例として、図6にノート型パーソナルコンピュータ1000を、図7に携帯電話2000を、それぞれ示す。   The semiconductor device 1 shown in FIG. 5 may be manufactured through the above steps. The semiconductor device 1 includes a wiring substrate 10 having a groove 12 formed so as to partition a predetermined region 100 (first region), a semiconductor chip 20 mounted in the region 100, and a resin formed in the region 100. Part 40. The bottom surface 14 of the groove 12 is flatter than the surface of the region 100. The resin portion 40 is formed so as to cover the surface of the region 100 and the bottom surface 14 of the groove 12. As an example of an electronic apparatus having the semiconductor device 1, FIG. 6 shows a notebook personal computer 1000 and FIG. 7 shows a mobile phone 2000.

本実施の形態に係る半導体装置の製造方法によると、樹脂部40の形状を容易に制御することが可能になり、外形が小さく、かつ、信頼性の高い半導体装置を効率よく製造することができる。以下、その効果について説明する。   According to the method for manufacturing a semiconductor device according to the present embodiment, the shape of the resin portion 40 can be easily controlled, and a highly reliable semiconductor device having a small outer shape and high reliability can be efficiently manufactured. . Hereinafter, the effect will be described.

本実施の形態に係る半導体装置の製造方法では、樹脂材料30を、領域100の中央側から周縁側に向かって流動させる。樹脂材料30が配線基板10上(領域100内)を流動する場合、その挙動を決定する要因には様々なものがあるが、その一つに、領域100の表面の凹凸が引き起こす毛管現象があげられる。すなわち、領域100の凹凸によって引き起こされる毛管現象の影響を受けて、樹脂材料30が流動することがある。   In the method for manufacturing a semiconductor device according to the present embodiment, resin material 30 is caused to flow from the center side of region 100 toward the peripheral side. When the resin material 30 flows on the wiring substrate 10 (in the region 100), there are various factors that determine the behavior, and one of them is a capillary phenomenon caused by the unevenness of the surface of the region 100. It is done. That is, the resin material 30 may flow under the influence of capillary action caused by the unevenness of the region 100.

ところで、配線基板10によると、溝12の底面14は、領域100の表面よりも平坦になっている。そのため、溝12の底面14では、領域100の表面に較べて、樹脂材料30が受ける毛管現象の影響が小さくなる。そのため、毛管現象に起因する樹脂材料30を流動させる力は、樹脂材料30が領域100から溝12に流れ込んだ後に小さくなり、樹脂材料30の流動速度は、溝12に流れ込んだ後に遅くなる。そのため、樹脂材料30の、溝12に流れ込む流入速度が遅くなり、樹脂材料30が溝12を充填する前に、領域100を覆うように樹脂材料30を流動させることができる。そのため、本実施の形態に係る半導体装置の製造方法によると、樹脂材料30が溝12の外側に流れ出すことを防止することができ、設計通りの位置(領域100及び溝12の内側のみ)に樹脂材料30を設けることができる。そして、樹脂材料30が配置される領域を制御することができれば、樹脂材料30の粘度や供給量を調整することで樹脂材料30の高さを調整することができるため、半導体チップ20、ワイヤ25を確実に覆うように、樹脂材料30を設けることができる。   By the way, according to the wiring board 10, the bottom surface 14 of the groove 12 is flatter than the surface of the region 100. Therefore, in the bottom surface 14 of the groove 12, the influence of the capillary phenomenon that the resin material 30 receives is smaller than the surface of the region 100. Therefore, the force that causes the resin material 30 to flow due to capillary action decreases after the resin material 30 flows from the region 100 into the groove 12, and the flow rate of the resin material 30 decreases after flowing into the groove 12. Therefore, the inflow speed of the resin material 30 flowing into the groove 12 becomes slow, and the resin material 30 can be made to flow so as to cover the region 100 before the resin material 30 fills the groove 12. Therefore, according to the manufacturing method of the semiconductor device according to the present embodiment, the resin material 30 can be prevented from flowing out of the groove 12, and the resin is placed at the designed position (only inside the region 100 and the groove 12). A material 30 can be provided. And if the area | region where the resin material 30 is arrange | positioned can be controlled, since the height of the resin material 30 can be adjusted by adjusting the viscosity and supply amount of the resin material 30, the semiconductor chip 20 and the wire 25 The resin material 30 can be provided so as to reliably cover the surface.

そして、これを硬化させることによって、樹脂部40を、設計通りの外形とすることができる。すなわち、この方法によると、半導体チップ20等を確実に封止することができ、かつ、外形が小さい樹脂部40を形成することができる。このことから、本実施の形態に係る半導体装置の製造方法によると、信頼性が高く、かつ、外形が小さい半導体装置を製造することができる。   And by hardening this, the resin part 40 can be made into the external shape as designed. That is, according to this method, the semiconductor chip 20 and the like can be reliably sealed, and the resin portion 40 having a small outer shape can be formed. Therefore, according to the method for manufacturing a semiconductor device according to the present embodiment, a semiconductor device having high reliability and a small outer shape can be manufactured.

なお、溝12の外側面15は、溝12の底面14よりも、樹脂材料30に対する濡れ性が悪くなっていてもよい。これによると、溝12に流れ込んだ樹脂材料30が、溝12の外側面15と濡れにくくなる。そのため、樹脂材料30が、溝12を越えて溝12の外側に流れ出すことを防止することができ、設計通りに樹脂部40を形成することが可能になる。あるいは、配線基板10の表面における溝12の外側の領域(第2の領域)は、溝12の底面14よりも、樹脂材料30に対する濡れ性が悪くなっていてもよい。これによっても同様の効果を得られるため、信頼性の高い半導体装置を製造することができる。   The outer surface 15 of the groove 12 may be less wettable with respect to the resin material 30 than the bottom surface 14 of the groove 12. According to this, the resin material 30 that has flowed into the groove 12 is less likely to get wet with the outer surface 15 of the groove 12. Therefore, the resin material 30 can be prevented from flowing out of the groove 12 beyond the groove 12, and the resin portion 40 can be formed as designed. Alternatively, the area outside the groove 12 (second area) on the surface of the wiring substrate 10 may be less wettable with respect to the resin material 30 than the bottom surface 14 of the groove 12. Since the same effect can be obtained by this, a highly reliable semiconductor device can be manufactured.

通常、樹脂材料の樹脂に対する濡れ性は、金属に対する濡れ性よりも悪い。そのため、基板10として樹脂基板を利用する場合、溝12の底面14を金属で形成することで、溝12の外側の領域及び溝12の外側面15の濡れ性を、溝12の底面14に対する濡れ性よりも悪くすることができる。ただし、溝12の外側の領域及び溝12の外側面15に、樹脂材料30に対する濡れ性が悪くなるような処理(例えば撥液処理)を行ってもよい。   Usually, the wettability of the resin material to the resin is worse than the wettability to the metal. Therefore, when a resin substrate is used as the substrate 10, the bottom surface 14 of the groove 12 is formed of metal, so that the wettability of the outer region of the groove 12 and the outer surface 15 of the groove 12 can be improved. Can be worse than gender. However, a process (for example, a liquid repellent process) that deteriorates wettability with respect to the resin material 30 may be performed on the outer region of the groove 12 and the outer surface 15 of the groove 12.

(変形例)
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
(Modification)
The present invention is not limited to the above-described embodiments, and various modifications can be made. For example, the present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same objects and effects). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that exhibits the same operational effects as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.

以下、具体的ないくつかの変形例について説明する。   Hereinafter, some specific modifications will be described.

本発明を適用した実施の形態に係る半導体装置の製造方法では、配線基板には、図8に示す、溝52が形成されていてもよい。溝52は、所定の領域101を区画するように形成されている。ただし、溝52は、領域101を完全に囲むようには形成されていない。なお、溝52の底面は、領域101の表面よりも平坦になっている。   In the method of manufacturing a semiconductor device according to the embodiment to which the present invention is applied, a groove 52 shown in FIG. 8 may be formed in the wiring board. The groove 52 is formed so as to partition the predetermined region 101. However, the groove 52 is not formed so as to completely surround the region 101. Note that the bottom surface of the groove 52 is flatter than the surface of the region 101.

そして、この配線基板は、領域101と溝52の外側の領域102(第2の領域)とを連接する連接部54を有する。配線基板は、図8に示すように、1つの連接部54を有していてもよいが、複数の連接部54を有していてもよい。なお、領域101及び領域102、連接部54は、面一に形成されていてもよい。そして、この配線基板は、連接部54を通って、領域101から領域102に引き出される配線56を有していてもよい。   The wiring board has a connecting portion 54 that connects the region 101 and the region 102 (second region) outside the groove 52. As shown in FIG. 8, the wiring board may have one connecting portion 54, but may have a plurality of connecting portions 54. Note that the region 101, the region 102, and the connecting portion 54 may be formed flush with each other. The wiring board may have a wiring 56 that is drawn from the region 101 to the region 102 through the connecting portion 54.

あるいは、本発明を適用した実施の形態に係る半導体装置の製造方法では、配線基板には、図9に示すように、複数の溝62が形成されていてもよい。そして、複数の溝62は、所定の領域103を区画するように形成されている。複数の溝62は、図9に示すように、矩形の領域103の角部を避けて、矩形の領域103の各辺に沿って延びる形状をなしていてもよい。そして、それぞれの溝62の底面は、領域103の表面よりも平坦になっている。   Alternatively, in the method of manufacturing a semiconductor device according to the embodiment to which the present invention is applied, a plurality of grooves 62 may be formed in the wiring board as shown in FIG. The plurality of grooves 62 are formed so as to partition the predetermined region 103. As shown in FIG. 9, the plurality of grooves 62 may have a shape extending along each side of the rectangular region 103 while avoiding the corners of the rectangular region 103. The bottom surface of each groove 62 is flatter than the surface of the region 103.

これらの配線基板を利用した場合にも、上述した効果と同様の効果を得ることができるため、信頼性が高く、かつ、外形が小さい半導体装置を製造することができる。   Even when these wiring boards are used, the same effect as described above can be obtained, so that a semiconductor device with high reliability and a small outer shape can be manufactured.

あるいは、本発明を適用した実施の形態に係る半導体装置の製造方法では、図10(A)及び図10(B)に示すように、配線基板には、凹部70が形成されていてもよい。凹部70は、溝12によって区画された領域100の内側に形成されている。凹部70は、半導体チップ20を搭載するための領域に形成されている。   Alternatively, in the method of manufacturing a semiconductor device according to the embodiment to which the present invention is applied, as shown in FIGS. 10A and 10B, a recess 70 may be formed in the wiring board. The recess 70 is formed inside the region 100 defined by the groove 12. The recess 70 is formed in a region for mounting the semiconductor chip 20.

そして、本実施の形態に係る半導体装置の製造方法では、凹部70の内側に半導体チップ20を搭載し、樹脂材料を設け、該樹脂材料を硬化させることによって樹脂部42を形成して、図10(B)に示す半導体装置2を製造してもよい。   In the method of manufacturing a semiconductor device according to the present embodiment, the semiconductor chip 20 is mounted inside the recess 70, a resin material is provided, and the resin material 42 is cured to form the resin portion 42. You may manufacture the semiconductor device 2 shown to (B).

この変形例によると、厚みの薄い半導体装置を製造することができる。   According to this modification, a thin semiconductor device can be manufactured.

半導体装置の製造方法について説明するための図である。It is a figure for demonstrating the manufacturing method of a semiconductor device. 半導体装置の製造方法について説明するための図である。It is a figure for demonstrating the manufacturing method of a semiconductor device. 半導体装置の製造方法について説明するための図である。It is a figure for demonstrating the manufacturing method of a semiconductor device. 半導体装置の製造方法について説明するための図である。It is a figure for demonstrating the manufacturing method of a semiconductor device. 半導体装置の製造方法について説明するための図である。It is a figure for demonstrating the manufacturing method of a semiconductor device. 本発明に係る半導体装置を有する電子機器の一例を示す図である。It is a figure which shows an example of the electronic device which has the semiconductor device which concerns on this invention. 本発明に係る半導体装置を有する電子機器の一例を示す図である。It is a figure which shows an example of the electronic device which has the semiconductor device which concerns on this invention. 変形例に係る半導体装置の製造方法について説明するための図である。It is a figure for demonstrating the manufacturing method of the semiconductor device which concerns on a modification. 変形例に係る半導体装置の製造方法について説明するための図である。It is a figure for demonstrating the manufacturing method of the semiconductor device which concerns on a modification. 変形例に係る半導体装置の製造方法について説明するための図である。It is a figure for demonstrating the manufacturing method of the semiconductor device which concerns on a modification.

符号の説明Explanation of symbols

10…配線基板、 12…溝、 13…内側面、 14…底面、 15…外側面、 16…金属層、 18…電気的接続部、 20…半導体チップ、 22…集積回路、 24…電極、 25…ワイヤ、 30…樹脂材料、 32…ディスペンサ、 40…樹脂部、 42…樹脂部、 54…連接部、 56…配線、 70…凹部、 100…領域、 101…領域、 102…領域、 103…領域   DESCRIPTION OF SYMBOLS 10 ... Wiring board, 12 ... Groove, 13 ... Inner side surface, 14 ... Bottom surface, 15 ... Outer side surface, 16 ... Metal layer, 18 ... Electrical connection part, 20 ... Semiconductor chip, 22 ... Integrated circuit, 24 ... Electrode, 25 DESCRIPTION OF SYMBOLS ... Wire, 30 ... Resin material, 32 ... Dispenser, 40 ... Resin part, 42 ... Resin part, 54 ... Connection part, 56 ... Wiring, 70 ... Recess, 100 ... Area, 101 ... Area, 102 ... Area, 103 ... Area

Claims (12)

第1の領域と、前記第1の領域を囲む第2の領域と、前記第1の領域と前記第2の領域の間にあって、前記第1の領域を区画するように形成された溝と、を有する配線基板を用意する工程と、
前記第1の領域に半導体チップを搭載する工程と、
前記第1の領域に樹脂材料を設ける工程と、
前記樹脂材料を硬化させて樹脂部を形成する工程と、
を含み、
前記溝の底面は、前記第1の領域の表面よりも平坦であり、
前記樹脂材料を設ける工程では、前記樹脂材料を、前記第1の領域の中央側から前記溝に向かって流動させて、一部を前記溝に流れ込ませる半導体装置の製造方法。
A first region, a second region surrounding the first region, and a groove formed between the first region and the second region so as to partition the first region; Preparing a wiring board having
Mounting a semiconductor chip in the first region;
Providing a resin material in the first region;
Curing the resin material to form a resin portion;
Including
A bottom surface of the groove is flatter than a surface of the first region;
In the step of providing the resin material, the resin material is caused to flow from the center side of the first region toward the groove, and a part thereof flows into the groove.
請求項1記載の半導体装置の製造方法において、
前記溝の前記底面は、金属で構成されている半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 1,
The method for manufacturing a semiconductor device, wherein the bottom surface of the groove is made of metal.
請求項1又は請求項2記載の半導体装置の製造方法において、
前記基板の表面における前記第2の領域は、前記溝の前記底面よりも、前記樹脂材料に対する濡れ性が悪い部分を有する半導体装置の製造方法。
In the manufacturing method of the semiconductor device of Claim 1 or Claim 2,
The method of manufacturing a semiconductor device, wherein the second region on the surface of the substrate has a portion that is less wettable with respect to the resin material than the bottom surface of the groove.
請求項1から請求項3のいずれかに記載の半導体装置の製造方法において、
前記配線基板の前記第1の領域には電気的接続部が形成されており、
前記半導体チップを搭載する工程の後に、前記半導体チップの電極と前記電気的接続部とを電気的に接続するワイヤを設ける工程をさらに含み、
前記樹脂部を、前記半導体チップ、前記電気的接続部、及び、前記ワイヤを封止するように形成する半導体装置の製造方法。
In the manufacturing method of the semiconductor device in any one of Claims 1-3,
An electrical connection is formed in the first region of the wiring board,
After the step of mounting the semiconductor chip, further comprising the step of providing a wire for electrically connecting the electrode of the semiconductor chip and the electrical connection portion;
A method of manufacturing a semiconductor device, wherein the resin part is formed so as to seal the semiconductor chip, the electrical connection part, and the wire.
請求項1から請求項4のいずれかに記載の半導体装置の製造方法において、
前記配線基板の前記第1の領域には凹部が形成されており、
前記半導体チップを、前記凹部内に搭載する半導体装置の製造方法。
In the manufacturing method of the semiconductor device in any one of Claims 1-4,
A recess is formed in the first region of the wiring board,
A method of manufacturing a semiconductor device in which the semiconductor chip is mounted in the recess.
樹脂部を形成するための第1の領域と、前記第1の領域を囲む第2の領域と、前記第1の領域と前記第2の領域の間にあって、前記第1の領域を区画する溝を有し、
前記溝の底面は、前記樹脂部を形成するための領域の表面よりも平坦である配線基板。
A first region for forming a resin portion, a second region surrounding the first region, and a groove that divides the first region between the first region and the second region Have
A wiring board in which a bottom surface of the groove is flatter than a surface of a region for forming the resin portion.
請求項6記載の配線基板において、
前記溝の前記底面は、金属で構成されている配線基板。
The wiring board according to claim 6,
The bottom surface of the groove is a wiring board made of metal.
請求項6又は請求項7記載の配線基板において、
前記第2の領域は、前記溝の前記底面よりも、樹脂材料に対する濡れ性が悪い部分を有する配線基板。
In the wiring board according to claim 6 or 7,
The second region is a wiring board having a portion that is less wettable with a resin material than the bottom surface of the groove.
第1の領域と、前記第1の領域を囲む第2の領域と、前記第1の領域と前記第2の領域の間にあって、前記第1の領域を区画するように形成された溝を有する配線基板と、
前記所定の領域に搭載された半導体チップと、
前記所定の領域に形成された樹脂部と、
を含み、
前記溝の底面は、前記所定の領域の表面よりも平坦であり、
前記樹脂部は、前記第1の領域の前記表面及び前記溝の前記底面を覆うように形成されている半導体装置。
A first region; a second region surrounding the first region; and a groove formed between the first region and the second region so as to partition the first region. A wiring board;
A semiconductor chip mounted in the predetermined area;
A resin portion formed in the predetermined region;
Including
A bottom surface of the groove is flatter than a surface of the predetermined region;
The semiconductor device is a semiconductor device formed so as to cover the surface of the first region and the bottom surface of the groove.
請求項9記載の半導体装置において、
前記溝の前記底面は、金属で構成されている半導体装置。
The semiconductor device according to claim 9.
The bottom surface of the groove is a semiconductor device made of metal.
請求項9又は請求項10記載の半導体装置において、
前記配線基板の前記第1の領域には凹部が形成されており、
前記半導体チップは前記凹部内に搭載されている半導体装置。
The semiconductor device according to claim 9 or 10,
A recess is formed in the first region of the wiring board,
A semiconductor device in which the semiconductor chip is mounted in the recess.
請求項9から請求項11のいずれかに記載の半導体装置において、
前記配線基板の表面における前記第2の領域は、前記溝の前記底面よりも、前記樹脂材料に対する濡れ性が悪い部分を有する半導体装置。
The semiconductor device according to any one of claims 9 to 11,
The semiconductor device, wherein the second region on the surface of the wiring substrate has a portion that is less wettable with respect to the resin material than the bottom surface of the groove.
JP2006198503A 2006-07-20 2006-07-20 Semiconductor device, manufacturing method thereof, and wiring board Withdrawn JP2008028115A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006198503A JP2008028115A (en) 2006-07-20 2006-07-20 Semiconductor device, manufacturing method thereof, and wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006198503A JP2008028115A (en) 2006-07-20 2006-07-20 Semiconductor device, manufacturing method thereof, and wiring board

Publications (1)

Publication Number Publication Date
JP2008028115A true JP2008028115A (en) 2008-02-07

Family

ID=39118447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006198503A Withdrawn JP2008028115A (en) 2006-07-20 2006-07-20 Semiconductor device, manufacturing method thereof, and wiring board

Country Status (1)

Country Link
JP (1) JP2008028115A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017152484A (en) * 2016-02-23 2017-08-31 京セラ株式会社 Wiring board
JP2019062064A (en) * 2017-09-26 2019-04-18 カシオ計算機株式会社 Circuit board, electronic apparatus, and manufacturing method of circuit board

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5923551A (en) * 1982-07-30 1984-02-07 Sharp Corp Direct bonding circuit substrate
JPH1154664A (en) * 1997-07-31 1999-02-26 Kyocera Corp Semiconductor device
JP2004179578A (en) * 2002-11-29 2004-06-24 Ngk Spark Plug Co Ltd Wiring board and method of manufacturing the same
JP2006041239A (en) * 2004-07-28 2006-02-09 Toshiba Corp Wiring board and magnetic disk device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5923551A (en) * 1982-07-30 1984-02-07 Sharp Corp Direct bonding circuit substrate
JPH1154664A (en) * 1997-07-31 1999-02-26 Kyocera Corp Semiconductor device
JP2004179578A (en) * 2002-11-29 2004-06-24 Ngk Spark Plug Co Ltd Wiring board and method of manufacturing the same
JP2006041239A (en) * 2004-07-28 2006-02-09 Toshiba Corp Wiring board and magnetic disk device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017152484A (en) * 2016-02-23 2017-08-31 京セラ株式会社 Wiring board
JP2019062064A (en) * 2017-09-26 2019-04-18 カシオ計算機株式会社 Circuit board, electronic apparatus, and manufacturing method of circuit board
JP7060835B2 (en) 2017-09-26 2022-04-27 カシオ計算機株式会社 Circuit boards, electronic devices, and methods for manufacturing circuit boards

Similar Documents

Publication Publication Date Title
JP6173753B2 (en) Package-on-package electronic device including sealing film and manufacturing method thereof
EP2187435B1 (en) Electronic component
KR100793468B1 (en) A semiconductor device and its manufacturing method, and the liquid crystal module and semiconductor module provided with the said semiconductor device
KR102235489B1 (en) Printed citcuit board and Semiconductor package using the same
JP3722223B2 (en) Semiconductor device and manufacturing method thereof, electronic module, and electronic apparatus
US8274797B2 (en) Electronic component
JP4437014B2 (en) Electronic circuit equipment
JP3693057B2 (en) Manufacturing method of semiconductor device
JP2008028115A (en) Semiconductor device, manufacturing method thereof, and wiring board
JP5536975B2 (en) Circuit device and manufacturing method thereof
JP3867796B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP4692720B2 (en) Wiring substrate, semiconductor device and manufacturing method thereof
JP2011187497A (en) Structure and method of mounting semiconductor device
JP3741931B2 (en) Method for manufacturing electronic circuit device
JP2009038137A (en) Semiconductor device and manufacturing method thereof
JP2010021471A (en) Semiconductor device and method for manufacturing the same
JP2011108973A (en) Semiconductor package, semiconductor device, and method of manufacturing the same
JP2007067317A (en) Mounting structure of semiconductor device and mounting method of semiconductor device
JP6805510B2 (en) Semiconductor devices and their manufacturing methods
TWI294173B (en) Chip-on-film package and wiring film utilized
JP3685196B2 (en) WIRING BOARD, SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE
JP4844735B2 (en) Manufacturing method of semiconductor device
JP4835230B2 (en) Mounting structure of semiconductor device
JP4544407B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP2007067318A (en) Mounting structure of semiconductor device and mounting method of semiconductor device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080701

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110427

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110624