JP2008016479A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】ドライエッチング工程で、ヨウ素や臭素のチャンバ内での濃度を連続的に変えられ、エッチング条件の制御が容易であり、ストライエーションの発生を抑制して高いエッチング加工精度が得ることができる半導体装置の製造方法を提供する
【解決手段】この半導体装置の製造方法は、ＡｒＦフォトリソグラフィ法を用いて形成したレジストマスク４４で覆われた絶縁膜４２をチャンバ１１内のプラズマ雰囲気中でエッチングし、レジストマスクのパターンを絶縁膜に転写するドライエッチング工程を含み、このドライエッチング工程で、チャンバ内に、フッ素原子が含まれるエッチングガスを導入しつつ、併せて、ヨウ素ガスと臭素ガスの少なくともいずれか一方を導入し、チャンバ内のガス雰囲気中に含まれるハロゲン原子の総量の２６％以下がヨウ素原子と臭素原子の少なくとも一方であり、残りがフッ素原子であるという条件が満たされる。
【選択図】図１

Description

本発明は半導体装置の製造方法に関し、特に、ＡｒＦエキシマレーザを光源とする光リソグラフィ法を用いて形成されたレジストマスクによって覆われた絶縁膜をドライエッチングして微細加工する工程を含む半導体装置の製造方法に関する。

近年、ＬＳＩの高集積化および高速化に伴って、半導体装置の微細化と多層化とが進んでいる。２００４年には９０ｎｍノードの量産が開始され、１００ｎｍ以下のナノサイズ加工技術がＬＳＩの作製に用いられるようになった（例えば、非特許文献１参照）。そのようなナノサイズ加工技術の半導体要素技術のうちの一つとして、リソグラフィ技術が挙げられる。リソグラフィ技術のうち、ＡｒＦエキシマレーザを光源とした光リソグラフィ（以後「ＡｒＦフォトリソグラフィ」と記す）は、２００４年に９０ｎｍノードの唯一の量産技術として認知されるに到った。ＡｒＦフォトリソグラフィ法で用いられるＡｒＦエキシマレーザ光源は、波長が短いレーザ光源であり、そのため、パターニングでもって微細なレジストマスクを形成することができる。このようなレジストマスクで覆われた層間絶縁膜をドライエッチングして、配線用のホール、トレンチなどを微細加工する場合には、深さ方向に均一なエッチング形状を得るという高い加工精度が要求されている。この場合、異方性を高めるために、所定のエッチングガスをプラズマ雰囲気中で導入してエッチングを行うことが知られている（例えば、特許文献１参照）。

ところで、ＡｒＦフォトリソグラフィ法で用いられるレジスト材として、真空紫外光の領域において透過性をもたせるために、ベンゼン環を有さない化合物で構成したものを用いることが提案されている（例えば、非特許文献２参照）。この種のレジスト材の場合、波長の短いレーザを用いて微細なパターニングを行うと、それに伴ってレジストマスクが脆弱化すると共に、他のフォトリソグラフィ法で用いられるものと比較してプラズマ耐性が低い。

このため、プラズマ雰囲気中でエッチングを行うと、プラズマに曝されることでダメージを受けて、レジストマスクのうちパターニングされた領域のエッジ部にエッジ荒れが生じる（レジストマスクの形状が変形する）。このような状態でエッチングを継続すると、その形状が層間絶縁膜に形成しようとするホールやトレンチに転写されてストライエーション（Striation）が発生するという問題があった。この場合、高いエッチング加工精度の要求を満たすことができない。

このような問題を解決するために、エッチングガスとして、ハロゲン系ガス（ハロゲンはＦ，Ｉ，Ｂｒ）であって、ＩおよびＢｒの少なくとも一方が、原子組成比でハロゲンの総量の２６％以下で、残りがＦであるフッ化炭素化合物ガスを用い、このガスを、プラズマ雰囲気中で導入して、ＡｒＦフォトリソグラフィ法を用いて形成したレジストマスクによって覆われた層間絶縁膜をドライエッチングすることが提案されている（例えば、特許文献２参照）。
特開平１１−３１６７８号公報 特開２００６−１０８４８４号公報 笹子勝、遠藤政孝著、リソグラフィーの最近の話題、応用物理、第７３巻、第２号（２００４）１９９頁−２０５頁 Koji Nozaki and Ei Yano, FUJITSU Sei. Tech. J., 38,1 p3-12(June 2002)

特許文献２に開示されるように、エッチングガスとして、ハロゲン系ガス（ハロゲンは、Ｆ，Ｉ，Ｂｒ）であって、ＩおよびＢｒの少なくとも一方が、原子組成比でハロゲンの総量の２６％以下で、残りがＦであるフッ化炭素化合物ガスを用いガスを導入してドライエッチングすればストライエーションの発生が抑制できて高いエッチング加工精度が得られるが、ＩやＢｒは、ヨウ化フッ化炭素化合物や臭化フッ化炭素化合物を構成する原子としてチャンバ内に導入されるため、ヨウ素や臭素をチャンバ内で連続的な濃度で変化させることが難しく、エッチング条件の制御性に問題があった。

本発明の目的は、上記の課題に鑑み、ドライエッチング工程で、ヨウ素や臭素のチャンバ内での濃度を連続的に変えられ、エッチング条件の制御が容易であり、ストライエーションの発生を抑制して高いエッチング加工精度が得ることができる半導体装置の製造方法を提供することにある。

本発明に係る半導体装置の製造方法は、上記の目的を達成するために、次のように構成される。

第１の半導体装置の製造方法（請求項１に対応）は、ＡｒＦフォトリソグラフィ法を用いて形成したレジストマスクで覆われた絶縁膜をチャンバ内のプラズマ雰囲気中でエッチングし、レジストマスクのパターンを絶縁膜に転写するドライエッチング工程を含み、さらに、このドライエッチング工程で、チャンバ内に、フッ素原子が含まれるエッチングガスを導入しつつ、併せて、ヨウ素ガスと臭素ガスの少なくともいずれか一方を導入し、チャンバ内のガス雰囲気中に含まれるハロゲン原子の総量の２６％以下がヨウ素原子と臭素原子の少なくとも一方であり、残りがフッ素原子であるという条件が満たされることで特徴づけられる。

上記ドライエッチング工程を含む半導体装置の製造方法では、チャンバ内のガス雰囲気中に含まれるハロゲン原子、すなわちフッ素原子、ヨウ素原子、臭素原子について上記の条件を満たすようにすることで、チャンバ内でのフッ素原子のうちヨウ素原子または臭素原子と結合するものを生じさせ、もってレジストマスクと反応するフッ素原子を低減させる。それにより、レジストマスクのエッジ除去を起こしにくくなり、エッジの荒れをなくす。それ故にストライエーションの発生を抑制して高いエッチング加工精度が得られる。また上記のヨウ素ガス等の導入の仕方は、フッ素原子を含むエッチングガスとは別途に導入し、ヨウ素ガス等を個別に導入し、もってヨウ素や臭素のチャンバ内での濃度を良好な制御性で連続的に変えることを可能にする。これによりエッチング条件の制御を容易にすることが可能となる。

第２の半導体装置の製造方法（請求項２に対応）は、上記の方法において、好ましくは、ヨウ素ガスは、ドライエッチング工程中、固体ヨウ素の昇華により生じたヨウ素ガスをキャリアガスで輸送することにより、チャンバ内に導入されることで特徴づけられる。

第３の半導体装置の製造方法（請求項３に対応）は、上記の方法において、好ましくは、ヨウ素ガスを生じる原料材をチャンバ内に配置したことで特徴づけられる。

第４の半導体装置の製造方法（請求項４に対応）は、上記の方法において、好ましくは、臭素ガスは、ドライエッチング工程中、液体臭素をバブリングして生じた臭素ガスをキャリアガスで輸送することにより、チャンバ内に導入されることで特徴づけられる。

第５の半導体装置の製造方法（請求項５に対応）は、上記の方法において、好ましくは、ヨウ素ガスを生じる原料および／または臭素ガスを生じる原料をチャンバ内の部品にしみ込ませることで特徴づけられる。

第６の半導体装置の製造方法（請求項６に対応）は、上記の方法において、好ましくは、レジストマスクのパターン幅および／またはパターン間隔は３２〜１３０ｎｍの範囲に含まれることで特徴づけられる。

第７の半導体装置の製造方法（請求項７に対応）は、上記の方法において、好ましくは、絶縁膜は、比誘電率が４．０〜４．７のシリコン窒化膜であり、下層の被エッチング材料をエッチングするための後段の他のドライエッチング工程でハードマスクとして用いられることで特徴づけられる。

第８の半導体装置の製造方法（請求項８に対応）は、上記の方法において、好ましくは、絶縁膜は、比誘電率が１．５〜４．０のＣまたはＮを含むシリコン酸化膜であり、下層の被エッチング材料をエッチングするための後段の他のドライエッチング工程でハードマスクとして用いられることで特徴づけられる。

第９の半導体装置の製造方法（請求項９に対応）は、上記の方法において、好ましくは、被エッチング材料はＷ，Ｔｉ，Ｔａ，Ｃｏ，Ｎｉ，Ｐｔ，Ｒｕを含む導電膜またはポリシリコン膜または当該導電膜とポリシリコン膜との積層膜であることで特徴づけられる。

第１０の半導体装置の製造方法（請求項１０に対応）は、上記の方法において、好ましくは、被エッチング材料はＡｌ，Ｃｕまたはそれらを含む積層膜であることで特徴づけられる。

第１１の半導体装置の製造方法（請求項１１に対応）は、上記の方法において、好ましくは、絶縁膜は、二酸化ケイ素膜であり、下層のポリシリコンをエッチングするための後段の他のドライエッチング工程でハードマスクとして用いられ、さらに、ポリシリコンは、その下地の二酸化ケイ素または窒化ケイ素をエッチングする工程でマスクとして用いられることで特徴づけられる。

第１２の半導体装置の製造方法（請求項１２に対応）は、上記の方法において、好ましくは、レジストマスクはＡｒＦレジスト／ＳｉＯ／ボトム膜（例えば塗布炭素（Ｃ）膜）の３層構造を有し、ドライエッチング工程中で、この３層構造のうちのＳｉＯ／ボトム膜材料のドライエッチング時に上記条件が満たされることで特徴づけられる。

本発明によれば、ＡｒＦフォトリソグラフィ法を用いて形成したレジストマスクで覆われた絶縁膜をチャンバ内のプラズマ雰囲気中でエッチングし、レジストマスクのパターンを絶縁膜に転写するドライエッチング工程を含む半導体装置の製造方法において、ドライエッチング工程で、チャンバ内のガス雰囲気中に含まれるハロゲン原子の総量の２６％以下がヨウ素原子と臭素原子の少なくとも一方であり、残りがフッ素原子であるという条件を満たしながら、フッ素原子が含まれるエッチングガスをチャンバ内に導入しつつ、併せて別途にヨウ素ガスと臭素ガスのうちの少なくともいずれか一方をチャンバ内に導入するようにしたため、チャンバ内でのヨウ素や臭素の濃度を高い制御性の下で連続的に変えることができ、さらに、エッチング条件の制御を容易に行うことができ、ストライエーションの発生を抑制して高いエッチング加工精度を得ることができる。

以下に、本発明の好適な実施形態（実施例）を添付図面に基づいて説明する。

図１は、本発明の第１実施形態に係る半導体装置の製造方法が実施される基板処理装置の概略的な構成図である。基板処理装置１０は、一例として磁場ゼロを含む領域に発生させた放電プラズマ（ＮＬＤプラズマ）を用いるものであり、ドライポンプ等の真空排気装置などで内部を真空排気するように排気口１２を設けたチャンバ１１を有する。

チャンバ１１は、石英のような誘電体製の円筒状側壁１３により形成され、上部のプラズマ発生室１１ａと下部の基板処理室１１ｂとから構成されている。円筒状側壁１３の外側には、例えば３つの磁場コイル１４，１５，１６が所定間隔で設けられ、磁場発生部を構成する。この場合、例えば、上側および下側の各磁場コイル１４，１６には、同方向の電流を流し、中間のコイル１５には逆向きの電流を流すようにしている。これにより、中間のコイル１５のレベル付近に円筒状側壁１３の内側に連続した磁場ゼロの位置ができ、環状磁気中性線が形成される。

環状磁気中性線の大きさは、上側および下側の各コイル１４，１６に流す電流と中間のコイル１５に流す電流との比を変えることで適宜設定でき、環状磁気中性線の上下方向の位置は、上側および下側の各磁場コイル１４，１６に流す電流の比によって適宜設定できる。また、中間のコイル１５に流す電流を増していくと、環状磁気中性線の径は小さくなり、同時に磁場ゼロの位置での磁場の勾配も緩やかになってゆく。中間のコイル１５と円筒状側壁１３との間には、高周波電場発生用のアンテナ１８が設けられ、第１高周波電源１９に接続され、磁場発生部を構成する。３つの磁場コイル１４，１５，１６によって形成された環状磁気中性線に沿ってＮＬＤプラズマを発生させる。

環状磁気中性線の作る面と対向させて基板処理室１１ｂ内には、処理対象の基板Ｓが載置される基板載置部である断面円形の基板電極２０が絶縁体２０ａを介して設けられている。この基板電極２０は、コンデンサ２１を介して第２高周波電源２２に接続され、電位的に浮遊電極となって負のバイアス電位となる。

また、プラズマ発生室１１ａを区画する天板２３は、円筒状側壁１３の上部に密封固着され、電位的に浮遊状態とし、対向電極を形成する。この天板の内面には、チャンバ１１内にフッ素原子を含むエッチングガスを導入するための第１のガス導入部２４が設けられ、第１のガス導入部２４は、配管２５によってガス流量制御部を介してガス源に接続されている。第１のガス導入部２４からは、例えばフッ化炭素化合物ガスとアルゴンガス等が、例えばドライエッチング工程中、チャンバ１１内に導入され続ける。

チャンバ１１の底部、すなわち基板処理室１１ｂの底部には、ヨウ素ガスと臭素ガスのうちのいずれか一方または両方を導入するための第２のガス導入部２６が設けられている。第２のガス導入部２６では、配管２７に容器２８がバルブ２９，３０を介して取り付けられている。また容器２８の入り口側に位置する配管３１には、マスフローコントローラ３２が取り付けられている。この容器２８内には、固体のヨウ素３３が収納されている。容器２８は、図示しない保温器で適当な温度に保たれ、容器２８内では、固体のヨウ素３３が昇華してガス状態になっており、こうして生じたヨウ素ガスを、マスフローコントローラ３２で流量制御された窒素などのキャリアガスによって配管２７で輸送し、チャンバ１１内に適宜なタイミングおよび時間間隔で導入する。このように、ヨウ素ガスは、上記エッチングガスとは別途の導入路で個別に導入される。

さらに第２のガス導入部２６では、配管２７に対してバブラー容器３４がバルブ３５，３６を介して取り付けられている。またこのバブラー容器３４の入り口側に位置する配管３７には、マスフローコントローラ３８が取り付けられている。このバブラー容器３４内には、液体の臭素３９が収納されている。バブラー容器３４は図示しない保温器で適当な温度に保たれている。バブラー容器３４によれば、マスフローコントローラ３８で流量制御された窒素などのキャリアガスによって液体臭素３９をバブリングし、こうして生じた臭素ガスは配管２７内に輸送され、チャンバ１１内に適宜なタイミングおよび時間間隔で導入される。このように、臭素ガスは、上記のエッチングガスとは別途の導入路で個別に導入される。

次に、本発明の第１実施形態に係る半導体装置の製造方法でのドライエッチング工程を説明する。

図２は、第１実施形態に係る半導体装置の製造方法でのドライエッチング工程による処理手順を示すフローチャートである。また図３は、ドライエッチング工程での各ステップの基板の部分断面図である。

図２で示されるステップＳ１１では、図３（ａ）で示される基板４０の準備を行う。まず、作製しようとするデバイスのための酸化膜を堆積する前までの加工工程がなされたシリコンウェハ４１を準備し、公知のプラズマＣＶＤ膜を約１００ｎｍ成長させ、絶縁膜であるＳｉＯ_２膜４２を形成する。ＡｒＦフォトリソグラフィ法を用いて１００ｎｍの溝パターン４３を有するレジストマスク４４を形成する（図３（ａ））。図３では、シリコンウェハ４１に施された加工工程により作製された構造は省略している。

ステップＳ１２では、上記のようにして準備された基板４０を基板処装置１０内の基板載置部２０に設置する。

ステップＳ１３では、チャンバ１１内を真空引きした後、上記の第１のガス導入部２４から流量制御されたフッ素原子を含むエッチングガス等を導入しつつ、併せて、別途の導入路である上記の第２のガス導入部２６を通してヨウ素ガスと臭素ガスの少なくともいずれか一方を導入する。この場合において、チャンバ１１内のガス雰囲気中に含まれるハロゲン原子（Ｆ，Ｉ，Ｂｒ）の総量の２６％以下がヨウ素原子（Ｉ）と臭素原子（Ｂｒ）の少なくとも一方であり、残りがフッ素原子（Ｆ）であるという条件が満たされるようにする。

この例では、例えばヨウ素ガス（Ｉ）のみを第２のガス導入路２６を通して導入したとする。従って、チャンバ１１内でのヨウ素原子の量がチャンバ１１内のハロゲン原子の総量の２６％以下になるような流量に制御されたヨウ素ガスをチャンバ１１内に導入する。例えば、第１のガス導入部２４からＡｒガスの流量が２３０ｓｃｃｍ、Ｃ_３Ｆ_８ガスの流量が５０ｓｃｃｍ、Ｏ_２ガスの流量が２０ｓｃｃｍで導入し、第２のガス導入部２６からは、Ｉ_２ガスを５．７ｓｃｃｍの流量で導入する。そして、チャンバ１１内が所定の一定の圧力になるように排気口１２から排気する。

ステップＳ１４では、次のようにしてドライエッチングがなされる。例えば、上記のガスをそれぞれ上記の流量でチャンバ１１内に導入しつつ、圧力を２．６７Ｐａ、アンテナ高周波電力１ｋＷ、基板高周波電力０．３ｋＷ、基板温度を１０℃になるように基板処理装置１０を設定して、エッチングを行う。このとき、Ｃ_３Ｆ_８ガスはチャンバ１１内で分解しＦラジカル等を生じる。図３（ｂ）で示されるように、チャンバ１１内で生じたＦラジカルは、レジストマスク４４で覆われていないＳｉＯ_２面４２ａに入射し、Ａｒイオンの衝撃によりイオンアシスト反応が起こり、ＳｉＯ_２の表面からＳｉがＳｉＦ_４となり除去されている。それにより、ＳｉＯ_２のエッチングが進行していく。そのとき、レジストマスク４４の側壁のＨはＦとのラジカル反応により、除去され、裸になったＣとＦがイオンアシスト反応により除去される。しかしながら、チャンバ１１内には、ヨウ素（Ｉ）の原子もあるため、そのＩとＦが結合してＩＦ_３，ＩＦ_５，ＩＦ_７等を形成し、レジストマスク４４とラジカル反応をするＦが減少して、レジストマスクのエッジ除去は生じにくくなり、エッジラフネスをなくすことができる。

また他の見方として、チャンバ１１内に導入されたヨウ素原子は、レジストマスクの表面に吸着し、それによりレジスト側壁のＦによる浸食のプロテクトがなされている可能性もある。例えば、特許文献２での図２でストライエーションが示されているが、これは、レジストの側壁が浸食されているように見える。ということは、上部から照射されるイオンによるイオンアシストによる現象ではなく、ラジカルによる反応ではないかと考えられる。文献（化学便覧、改訂３版、日本化学会編、丸善株式会社、II−３２２）によると、Ｈ−Ｆの結合エネルギーは５６６ｋＪｍｏｌ^−１であり、Ｈ−Ｃの結合エネルギー４１０ｋＪｍｏｌ^−１に比べて大きくなっている。それ故、レジストの側壁の表面のＨはＦにより、取り去られると思われる。そして、レジストのＣがイオンアシストで取り除かれるのかもしれない。一方、Ｈ−Ｉの結合エネルギー２９５ｋＪｍｏｌ^−１はＨ−Ｃの結合エネルギーに比べて小さくなっている。それ故、Ｉはレジストの表面に吸着した状態で、ＨをＣからとりはがすことはないと考えられる。また、文献（理化学辞典、第５版、岩波書店、１５３２−１５３３頁）にあるようにＩやＢｒは、ＣやＦに比べて、質量がかなり大きい。それ故、Ｆがプラズマ中で加速されてレジスト側壁に衝突しても、ＩやＢｒによってプロテクトされると考えられる。そのため、ストライエーションを起こさなくすることができる可能性があると思われる。ＦがＩＦ_３，ＩＦ_５，ＩＦ_７を形成し、Ｆラジカルの総量が減少するという効果以外にも、上記のメカニズムも存在する可能性があると考えられる。

図３（ｃ）では、ＳｉＯ_２のエッチングが完了し、ステップＳ１５で基板４０を取り出す。上記のドライエッチング工程では、レジストマスク４４の側壁が除去されず、エッジラフネスをなくすことができるため、ストライエーションを生じることなく絶縁膜をエッチングすることができる。

なおこの実施形態では、第２のガス導入部２６からは、チャンバ１１内にヨウ素ガスのみを導入して基板４０のエッチングを行う説明をした。しかし、前述のごとく、ヨウ素ガスではなく、バブラー容器３４からの臭素ガスのみを、マスフローコントローラ３８によって、チャンバ１１内での臭素原子の量がチャンバ１１内のハロゲン原子の総量の２６％以下になるような流量に制御してチャンバ１１内に導入するようにしてもよい。さらに、ヨウ素ガスと臭素ガスを両方ともマスフローコントローラ３２，３８によって、チャンバ１１内でのヨウ素原子と臭素原子の総量がチャンバ１１内のハロゲン原子の総量の２６％以下になるような流量に制御してチャンバ１１内に導入するようにしてもよい。さらに、この実施形態では、レジストマスクのパターン幅を１００ｎｍにした例を示したが、パターン幅および／またはパターン間隔は３２〜１３０ｎｍの範囲に含まれる長さにすることができる。さらにこの実施形態では、絶縁膜としてＳｉＯ_２を用いて説明したが、絶縁膜として、誘電率が４．０〜４．７のシリコン窒化膜を用いてもよい。

次に、本発明に係る半導体装置の製造方法の第２実施形態を説明する。この第２実施形態に係る半導体装置の製造方法では、レジストマスクで覆われた絶縁膜を第１実施形態で説明したドライエッチング工程での方法でエッチングしてパターンが形成された絶縁膜（二酸化ケイ素膜：ＳｉＯ_２膜）として形成し、その後、当該絶縁膜をハードマスクとして下層のＰｔからなる被エッチング材料をエッチングする方法を示す。この方法で用いる基板処理装置は、第１実施形態で説明した基板処理装置１０と同様の装置を用いるので、装置構造に関する説明は省略する。

図４は、第２実施形態に係る半導体装置の製造方法でのドライエッチング工程とそれに続く工程の処理手順を示すフローチャートである。また図５は、ドライエッチング工程とそれに続く工程での各ステップの基板の部分断面図である。

図４で示されるステップＳ２１では、基板５０の準備を行う。まず、作製しようとするデバイスのためのＰｔを堆積する前までの加工工程がなされたシリコンウェハ５１を準備し、スパッタリング等によりＰｔを２０ｎｍ堆積させＰｔ膜５２を形成する。公知のＣＶＤ装置を用いて酸化膜を約１００ｎｍ成長させ、絶縁膜のＳｉＯ_２膜５３を形成する。ＡｒＦフォトリソグラフィ法を用いて１００ｎｍの溝パターン５４を有するレジストマスク５５を形成する（図５（ａ））。図５では、シリコンウェハ５１に施された加工工程で作製された構造は省略している。

ステップＳ２２では、上記のようにして準備された基板５０を基板処理装置１０内の基板載置部２０に設置する。

ステップＳ２３では、第１実施形態で説明した条件と同じ条件に基づいて絶縁膜５３のエッチングがなされる。図５（ｂ）では、ＳｉＯ_２膜５３のドライエッチングが完了し、このとき、レジストマスク５５の側壁が除去されず、エッジラフネスをなくすことができるため、ストライエーションを生じることなく絶縁膜５３をエッチングすることができる。

ステップＳ２４では、レジストマスク５５が除去される。

次に、ステップＳ２５では、絶縁膜５３をハードマスクとして、Ｐｔ膜５２をドライエッチングする。絶縁膜５３の下層のＰｔ膜５２のドライエッチング工程にも基板処理装置１０を用いる。そのとき、エッチングガスとして塩素ガスとアルゴンガス等の混合ガスを用いる。このとき、ストライエーションがない絶縁膜５３をハードマスクとして用いているため、Ｐｔ膜５２もストライエーションを生じることなくエッチングすることができる。

なおこの第２実施形態では、被エッチング材料としてＰｔを用いて説明したが、被エッチング材料としてＷ、Ｔｉ、Ｃｏ、Ｔａ、Ｎｉ、Ｒｕ、およびこれら導電材料を含む積層膜、Ａｌ、Ｃｕ、ＡｌとＣｕを含む積層膜を用いてもよい。

次に、本発明に係る半導体装置の製造方法の第３実施形態を説明する。この第３実施形態に係る半導体装置の製造方法では、レジストマスクで覆われた絶縁膜を第１実施形態で説明したドライエッチング工程での方法でエッチングしてパターンが形成された絶縁膜（二酸化ケイ素膜：ＳｉＯ_２膜）として形成し、その後、当該絶縁膜をハードマスクとして下層のポリシリコンからなる被エッチング材料をエッチングし、さらに当該被エッチング材料をマスクとして下地絶縁膜をエッチングする方法を示す。この方法で用いる基板処理装置は、第１実施形態で説明した基板処理装置１０と同様の装置を用いるので、装置構造に関する説明は省略する。

図６は、第３実施形態に係る半導体装置の製造方法のドライエッチング工程とそれに続く工程による処理手順を示すフローチャートである。また図７は、ドライエッチング工程とそれに続く工程での各ステップの基板の部分断面図である。

図６で示されるステップＳ３１では、基板６０の準備を行う。まず、作製しようとするデバイスのための下地絶縁膜を堆積する前までの加工工程がなされたシリコンウェハ６１を準備し、公知の酸化炉を用いて約９００℃で酸化膜を約１００ｎｍ成長させ、ＳｉＯ_２膜６２を形成する。次に、ポリシリコン６３を堆積する。公知のＬＰ−ＣＶＤを用いて約７００℃でＬＰ−ＣＶＤ膜を約１００ｎｍ成長させ、絶縁膜であるＳｉＯ_２膜６４を形成する。ＡｒＦフォトリソグラフィ法を用いて１００ｎｍの溝パターンを有するレジストマスク６５を形成する（図７（ａ））。図７では、シリコンウェハ６１に施された加工工程で作製された構造は省略している。

ステップＳ３２では、上記のようにして準備された基板を基板処理装置１０内の基板載置部２０に設置する。

ステップＳ３３では、第１実施形態で説明した条件と同じ条件に基づいて絶縁膜６４のエッチングがなされる。図７（ｂ）では、ＳｉＯ_２膜６４のドライエッチングが完了し、このとき、レジストマスク６５の側壁が除去されず、エッジラフネスをなくすことができるため、ストライエーションを生じることなく絶縁膜６４をエッチングすることができる。

ステップＳ３４では、レジストが除去される（図７（ｃ））。

次に、ステップＳ３５では、絶縁膜６４をハードマスクとして、ポリシリコン６３をドライエッチング工程でエッチングする（図７（ｄ））。このとき、ストライエーションがない絶縁膜６４をハードマスクとして用いているため、ポリシリコン６３もストライエーションを生じることなくエッチングすることができる。図７（ｅ）には、エッチング後絶縁膜６４を除去したところを示している。

次に、ステップＳ３６では、ポリシリコン６３をマスクとして、下地絶縁膜６２をエッチングする（図７（ｆ））。このとき、ストライエーションがないポリシリコン６３をマスクとして用いているため、下地絶縁膜６２もストライエーションがなくエッチングすることができる。

なお、この第３実施形態では、下地絶縁膜６２として二酸化ケイ素を用いて説明したが、ＳｉＮを用いてもよい。

なお、上記の各実施形態で用いたレジストマスク４４，５５，６５は１層のレジストであった。しかし、当該レジストマスクを、ＡｒＦレジスト／ＳｉＯ／ボトム膜の３層構造とし、そのうちのＳｉＯ／ボトム膜材料のドライエッチングを第１実施形態で説明したドライエッチング工程でエッチングすることができる。ここで、ＳｉＯとはＳＯＧ（Spin on Glass：塗布ガラス）もしくはプラズマＣＶＤにより形成されるシリコン酸化膜であって、ボトム膜としては、塗布炭素膜もしくはプラズマＣＶＤ炭素膜などを用いることができる。また本実施形態では、ヨウ素ガスおよび／または臭素ガスをドライエッチングをする最中に常時チャンバ内に導入するようにしたが、ドライエッチング開始前のみに、ヨウ素ガスおよび／または臭素ガスを導入し、レジストマスクの表面にヨウ素原子または臭素原子を吸着させて、ドライエッチング時のレジストマスクのホールまたはスリットの側壁のプロテクトとして利用することができる。さらに、ヨウ素または臭素の原料を、事前に試料台の周囲のチャンバ１１内の部品の表面等に塗布しておくことにより、チャンバ内の要素ににヨウ素原料、臭素原料を含ませるようにしてもよい。

なお、前述した第１から第３の実施形態で用いた基板処理装置１０では、図１に示されるように、チャンバ１１内の底部の領域にヨウ素ガスと臭素ガスのうちのいずれか一方または両方を導入するための第２のガス導入部２６を設けるようにした。しかしながら、他の装置構成として、図８に示されるように、配管２５に接続される配管１００を介して、ヨウ素ガスと臭素ガスのうちのいずれか一方または両方を、第１のガス導入部２４から導入するようにしてもよい。すなわちヨウ素ガスおよび／または臭素ガスは、エッチングガスと共に、第１のガス導入部２４を通してチャンバ１１内に導入することもできる。なお図８において図１で説明した要素と実質的に同一の要素には同一の符号を付している。

以上の実施形態で説明された構成、形状、大きさおよび配置関係については本発明が理解・実施できる程度に概略的に示したものにすぎず、また数値および各構成の組成（材質）については例示にすぎない。従って本発明は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。

本発明は、ＡｒＦフォトリソグラフィ法によって作製されたレジストマスクを用いた半導体装置の製造方法におけるドライエッチング工程の実施に利用される。

本発明に係る半導体装置の製造方法が実施される基板処理装置の概略的な構成図である。 本発明の第１実施形態に係る半導体装置の製造方法でのドライエッチング工程の手順を示すフローチャートである。 第１実施形態に係る半導体装置の製造方法でのドライエッチング工程を示す基板の部分断面図である。 本発明の第２実施形態に係る半導体装置の製造方法でのドライエッチング工程とそれに続く工程の手順を示すフローチャートである。 第２実施形態に係る半導体装置の製造方法でのドライエッチング工程等を示す基板の部分断面図である。 本発明の第３実施形態に係る半導体装置の製造方法でのドライエッチング工程とそれに続く工程の手順を示すフローチャートである。 本発明の第３実施形態に係る半導体装置の製造方法でのドライエッチング工程等を示す基板の部分断面図である。 本発明に係る半導体装置の製造方法が実施される別の基板処理装置の概略的な構成図である。

符号の説明

１０ 基板処理装置
１１ チャンバ
１１ａ プラズマ発生室
１１ｂ 基板処理室
１３ 円筒状側壁
２０ 基板電極
２４ 第１のガス導入部
２５ 配管
２６ 第２のガス導入部
２７ 配管
２８ 容器
３３ 固体ヨウ素
３４ バブラー容器
３９ 液体臭素
４４，５５，６５ レジストマスク
４２，５３，６４ 絶縁膜

Claims (12)

1. ＡｒＦフォトリソグラフィ法を用いて形成したレジストマスクで覆われた絶縁膜をチャンバ内のプラズマ雰囲気中でエッチングし、前記レジストマスクのパターンを前記絶縁膜に転写するドライエッチング工程を含み、
   前記ドライエッチング工程で、
   前記チャンバ内に、フッ素原子を含むエッチングガスを導入しつつ、併せて、ヨウ素ガスと臭素ガスのうちの少なくともいずれか一方を導入し、
   前記チャンバ内のガス雰囲気中に含まれるハロゲン原子の総量の２６％以下が前記ヨウ素原子と前記臭素原子の少なくとも一方であり、残りが前記フッ素原子であるという条件が満たされる、
   ことを特徴とする半導体装置の製造方法。
2. 前記ヨウ素ガスは、前記ドライエッチング工程中、固体ヨウ素の昇華により生じた前記ヨウ素ガスをキャリアガスで輸送することにより、前記チャンバ内に導入されることを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記ヨウ素ガスを生じさせる原料材を前記チャンバ内に配置したことを特徴とする請求項１記載の半導体装置の製造方法。
4. 前記臭素ガスは、前記ドライエッチング工程中、液体臭素をバブリングして生じた前記臭素ガスをキャリアガスで輸送することにより、前記チャンバ内に導入されることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
5. 前記ヨウ素ガスを生じる原料および／または前記臭素ガスを生じる原料を前記チャンバ内の部品にしみ込ませることを特徴とする請求項１記載の半導体装置の製造方法。
6. 前記レジストマスクのパターン幅および／またはパターン間隔は３２〜１３０ｎｍの範囲に含まれることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置の製造方法。
7. 前記絶縁膜は、比誘電率が４．０〜４．７のシリコン窒化膜であり、下層の被エッチング材料をエッチングするための後段の他のドライエッチング工程でハードマスクとして用いられることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置の製造方法。
8. 前記絶縁膜は、比誘電率が１．５〜４．０のＣまたはＮを含むシリコン酸化膜であり、下層の被エッチング材料をエッチングするための後段の他のドライエッチング工程でハードマスクとして用いられることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置の製造方法。
9. 前記被エッチング材料はＷ，Ｔｉ，Ｔａ，Ｃｏ，Ｎｉ，Ｐｔ，Ｒｕを含む導電膜またはポリシリコン膜または当該導電膜とポリシリコン膜との積層膜からなることを特徴とする請求項７または８記載の半導体装置の製造方法。
10. 前記被エッチング材料はＡｌ，Ｃｕまたはそれらを含む積層膜であることを特徴とする請求項７または８記載の半導体装置の製造方法。
11. 前記絶縁膜は、二酸化ケイ素膜であり、下層のポリシリコンをエッチングするための後段の他のドライエッチング工程でハードマスクとして用いられ、
    さらに前記ポリシリコンは、その下地の二酸化ケイ素または窒化ケイ素をエッチングする工程でマスクとして用いられる、
    ことを特徴とする請求項１〜６のいずれか１項に記載の半導体装置の製造方法。
12. 前記レジストマスクはＡｒＦレジスト／ＳｉＯ／ボトム膜の３層構造を有し、前記ドライエッチング工程中で、前記３層構造のうちＳｉＯ／ボトム膜材料のドライエッチング時に前記条件が満たされることを特徴とする請求項１記載の半導体装置の製造方法。
    
    

Images