JP2008011120A

JP2008011120A - 半導体スイッチ回路

Info

Publication number: JP2008011120A
Application number: JP2006178749A
Authority: JP
Inventors: Katsue Kawahisa; 克江川久
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2006-06-28
Filing date: 2006-06-28
Publication date: 2008-01-17

Abstract

【課題】半導体スイッチ回路の信号経路を簡略化する。
【解決手段】高周波スイッチ１０には、制御回路１、ＳＰ６Ｔ（内部回路部）２、ＲＦ端子Ｐ_ＲＦ１乃至Ｐ_ＲＦ６、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}、制御端子Ｐ_Ｖ１乃至Ｐ_Ｖ３、高電位側電源端子P_ＶＤＤ、低電位側電源端子Ｐ_ＶＳＳ、及び接地端子Ｐ_ＶＳが設けられている。ＳＰ６Ｔ（内部回路部）２は、制御回路１から出力されるスイッチ制御信号Ｓ１１乃至Ｓ１６にもとづいて、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ１乃至Ｐ_ＲＦ６のいずれか１つのＲＦ端子間を活性化して高周波（ＲＦ）信号を伝播させる。
【選択図】図１

Description

本発明は、スイッチに係り、特に高周波（ＲＦ）信号の切り替えを行うスイッチ回路及び半導体集積回路の内部信号を切り替えるスイッチ回路に関する。

スイッチ回路としての高周波（ＲＦ）スイッチは、移動体通信やＬＡＮ分野などの無線通信システムの重要な構成部品であり、携帯電話、無線インフラ設備、衛星通信設備、或いはケーブルＴＶ設備などに数多く使用されている。また、半導体集積回路で生成される内部信号を切り替え、その信号を論理回路やメモリなどに出力するスイッチ回路が用いられている（例えば、特許文献１参照。）。

特許文献１などに記載されているＲＦスイッチでは、移動体通信の進展に伴い、周波数の異なる種々の規格のＲＦ信号を切り替えるために、例えばＳＰ６ＴやＳＰ７Ｔなどの多ポートＲＦスイッチが使用されている。そして、制御信号を発生する制御回路やドライバなどの内蔵化が進行している。また、半導体集積回路の高集積度化、システム化の進展に伴い、内部信号を切り替える多ポートスイッチが使用されている。

ところが、多ポートスイッチ回路では、スイッチ切り替えを制御する制御信号本数が増加し、制御信号を発生するデコーダ回路などの制御回路やドライバが複雑になるという問題点がある。また、制御信号の配線が複雑になり、タイミングずれによる誤動作が発生する可能性がある。
国際公開番号第ＷＯ２００３／０３２４３１号明細書

本発明は、信号経路を簡略化できる半導体スイッチ回路を提供することにある。

本発明の一態様の半導体スイッチ回路は、Ｎｃｈ絶縁ゲート電界効果トランジスタから構成されるスルーＦＥＴと、ゲートが前記スルーＦＥＴのゲートに接続されるＰｃｈ絶縁ゲート電界効果トランジスタから構成されるシャントＦＥＴと、前記スルーＦＥＴ及び前記シャントＦＥＴのゲートにスイッチ制御信号を出力し、前記スイッチ制御信号の信号レベルが“Ｈｉｇｈ”の場合、前記スルーＦＥＴを“ＯＮ”させ、前記シャントＦＥＴを“ＯＦＦ”させ、前記スイッチ制御信号の信号レベルが“Ｌｏｗ”の場合、前記スルーＦＥＴを“ＯＦＦ”させ、前記シャントＦＥＴを“ＯＮ”させる端子とを具備することを特徴とする。

更に、本発明の他態様の半導体スイッチ回路は、共通端子と信号端子との間に設けられ、Ｎｃｈ絶縁ゲート電界効果トランジスタから構成されるスルーＦＥＴと、前記共通端子と接地端子の間に設けられ、ゲートが前記スルーＦＥＴのゲートに接続されるＰｃｈ絶縁ゲート電界効果トランジスタから構成されるシャントＦＥＴと、前記スルーＦＥＴ及び前記シャントＦＥＴのゲートにスイッチ制御信号を出力し、前記スイッチ制御信号の信号レベルが“Ｈｉｇｈ”の場合、前記シャントＦＥＴを“ＯＦＦ”させ、前記スルーＦＥＴを“ＯＮ”させて前記共通端子と前記信号端子の間をアクティブにし、前記スイッチ制御信号の信号レベルが“Ｌｏｗ”の場合、前記スルーＦＥＴを“ＯＦＦ”させ、前記シャントＦＥＴを“ＯＮ”させて前記共通端子と前記信号端子の間を“ＯＦＦ”させる端子と、を具備することを特徴とする。

本発明によれば、信号経路を簡略化できる半導体スイッチ回路を提供することができる。

以下本発明の実施例について図面を参照しながら説明する。

まず、本発明の実施例１に係る半導体スイッチ回路について、図面を参照して説明する。図１は高周波スイッチの構成を示すブロック図、図２は制御信号により共通ＲＦ端子と接続されるＲＦ端子の関係を示す図、図３は高周波スイッチの内部回路部を示す回路図である。本実施例では、シャントＦＥＴにＰｃｈＭＯＳトランジスタを用いて、制御信号の本数を削減している。

図１に示すように、高周波スイッチ（ＳＰ６Ｔ Single Pole ６ Throw）１０には、制御回路１、ＳＰ６Ｔ（内部回路部）２、ＲＦ端子Ｐ_ＲＦ１乃至Ｐ_ＲＦ６、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}、制御端子Ｐ_Ｖ１乃至Ｐ_Ｖ３、高電位側電源端子P_ＶＤＤ、低電位側電源端子Ｐ_ＶＳＳ、及び接地端子Ｐ_ＶＳが設けられている。

高周波スイッチ（ＳＰ６Ｔ）１０は、例えば携帯電話用アンテナスイッチとして用いられ、共通ＲＦ端子（共通端子）Ｐ_{ＲＦＣＯＭ}がアンテナ側のポートに電気的に接続され、ＲＦ端子（信号端子）Ｐ_ＲＦ１乃至Ｐ_ＲＦ６がＴｘ（送信部）やＲｘ（受信部）のポートに電気的に接続され、アナログ信号である高周波（ＲＦ）信号を切り替えるアナログスイッチである。

制御回路１は、例えばデコーダ回路から構成され、制御端子Ｐ_Ｖ１乃至Ｐ_Ｖ３とＳＰ６Ｔ（内部回路部）２間に設けられ、制御端子Ｐ_Ｖ１乃至Ｐ_Ｖ３を介して外部から制御信号Ｓ_Ｖ１乃至Ｓ_Ｖ３をそれぞれ入力し、スイッチ制御信号Ｓ１１乃至Ｓ１６をＳＰ６Ｔ（内部回路部）２に出力する。そして、高電位側電源端子Ｐ_ＶＤＤを介して高電位側電源Ｖ_ＤＤが供給され、低電位側電源端子Ｐ_ＶＳＳを介して低電位側電源Ｖ_ＳＳが供給される。

ここで、高電位側電源Ｖ_ＤＤ電圧は、例えば２．５Ｖに設定され、低電位側電源Ｖ_ＳＳ電圧は、例えば−２．５Ｖに設定される。制御信号Ｓ_Ｖ１乃至Ｓ_Ｖは、例えば“Ｌｏｗ”レベルが低電位側電源Ｖ_ＳＳ電圧レベルの−２．５Ｖに設定され、“Ｈｉｇｈ”レベルが高電位側電源Ｖ_ＤＤ電圧レベルの２．５Ｖに設定される。スイッチ制御信号Ｓ１１乃至Ｓ１６は、例えば“Ｌｏｗ”レベルがＶ_ＳＳレベルの−２．５Ｖに設定され、“Ｈｉｇｈ”レベルがＶ_ＤＤレベルの２．５Ｖに設定される。

ＳＰ６Ｔ（内部回路部）２は、接地端子Ｐ_ＶＳを介して接地電位Ｖ_Ｓに接続され、制御回路１とＲＦ端子Ｐ_ＲＦ１乃至Ｐ_ＲＦ６の間に設けられ、スイッチ制御信号Ｓ１１乃至Ｓ１６にもとづいて、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ１乃至Ｐ_ＲＦ６のいずれか１つのＲＦ端子間を活性化して高周波（ＲＦ）信号を伝播させる。

制御信号により共通ＲＦ端子と接続されるＲＦ端子の関係は、図２に示すように、まず、制御信号Ｓ_Ｖ１乃至Ｓ_Ｖ３が“Ｌｏｗ”レベルのとき、スイッチ制御信号Ｓ１１が“Ｈｉｇｈ”レベル（この信号以外は“Ｌｏｗ”レベル）となり共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ１の間が選択されて“アクティブ”となる。次に、制御信号Ｓ_Ｖ１が“Ｈｉｇｈ”レベルで制御信号Ｓ_Ｖ２及びＳ_Ｖ３が“Ｌｏｗ”レベルのとき、スイッチ制御信号Ｓ１２が“Ｈｉｇｈ”レベル（この信号以外は“Ｌｏｗ”レベル）となり共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ２の間が選択されて“アクティブ”となる。

続いて、制御信号Ｓ_Ｖ２が“Ｈｉｇｈ”レベルで制御信号Ｓ_Ｖ１及びＳ_Ｖ３が“Ｌｏｗ”レベルのとき、スイッチ制御信号Ｓ１３が“Ｈｉｇｈ”レベル（この信号以外は“Ｌｏｗ”レベル）となり共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ３の間が選択されて“アクティブ”となる。そして、制御信号Ｓ_Ｖ３が“Ｈｉｇｈ”レベルで制御信号Ｓ_Ｖ１及びＳ_Ｖ２が“Ｌｏｗ”レベルのとき、スイッチ制御信号Ｓ１４が“Ｈｉｇｈ”レベル（この信号以外は“Ｌｏｗ”レベル）となり共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ４の間が選択されて“アクティブ”となる。

次に、制御信号Ｓ_Ｖ１及びＳ_Ｖ２が“Ｈｉｇｈ”レベルで制御信号Ｓ_Ｖ３が“Ｌｏｗ”レベルのとき、スイッチ制御信号Ｓ１５が“Ｈｉｇｈ”レベル（この信号以外は“Ｌｏｗ”レベル）となり共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ５の間が選択されて“アクティブ”となる。続いて、制御信号Ｓ_Ｖ１及びＳ_Ｖ３が“Ｈｉｇｈ”レベルで制御信号Ｓ_Ｖ２が“Ｌｏｗ”レベルのとき、スイッチ制御信号Ｓ１６が“Ｈｉｇｈ”レベル（この信号以外は“Ｌｏｗ”レベル）となり共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ６の間が選択されて“アクティブ”となる。

ここで、制御信号Ｓ_Ｖ１及びＳ_Ｖ２の信号レベルとスイッチ制御信号Ｓ１１乃至Ｓ１６の信号レベルの関係は、必ずしも図２に示した組み合わせに限定されるものではなく、制御回路１の回路構成などを変更することにより、種々の組み合わせが可能である。

図３に示すように、ＳＰ６Ｔ（内部回路部）２には、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ１乃至ＮＴ６、シャントＦＥＴとしてのＰｃｈＭＯＳトランジスタＰＴ１乃至ＰＴ６、抵抗Ｒ１乃至Ｒ６、抵抗Ｒ１１乃至Ｒ１６、及び抵抗Ｒ２１が設けられている。

ここで、ＳＰ６Ｔ（内部回路部）２を含む高周波スイッチ（ＳＰ６Ｔ）１０は、厚さが薄いＳＯＩ（Silicon On Insulator）基板を用いた半導体集積回路である。なお、ＳＯＩ基板の代わりにＳＯＳ（Silicon On Sapphire）基板を用いてもよい。ＭＯＳトランジスタは、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）とも呼称される。ここでは、ＭＯＳＦＥＴを用いて高周波スイッチ（ＳＰ６Ｔ）１０を構成しているが、シリコン酸化膜を熱窒化したＳｉＮｘＯｙ膜、シリコン窒化膜（Ｓｉ_３Ｎ_４）／シリコン酸化膜の積層膜、或いは高誘電体膜（Ｈｉｇｈ−Ｋゲート絶縁膜）等がゲート絶縁膜となるＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor））を用いてもよい。ＭＯＳＦＥＴとＭＩＳＦＥＴは、絶縁ゲート電界効果トランジスタとも呼称される。

スルーＦＥＴとは、“ＯＮ”したときに共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦの間を“アクティブ”にする役目をする。シャントＦＥＴとは、“ＯＮ”したときにＲＦ端子Ｐ_ＲＦを接地電位Ｖ_Ｓにして共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦの間を“ＯＦＦ”にする役目をする。抵抗Ｒ１乃至Ｒ６と抵抗Ｒ１１乃至Ｒ１６は、例えば１０KΩの抵抗値を有し、高周波（ＲＦ）信号のパワーレベルが大きな場合などでのトランジスタの実効降伏電圧の向上などを図るために設けられたものである。スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタとシャントＦＥＴとしてのＰｃｈＭＯＳトランジスタには、エンハンスメントモード（E-typeとも呼称される）トランジスタを用いている。

抵抗Ｒ２１は、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}及びＮｃｈＭＯＳトランジスタＮＴ１乃至ＮＴ６と接地端子Ｐ_ＶＳの間に設けられ、高抵抗値を有する。

ＮｃｈＭＯＳトランジスタＮＴ１は、ドレインが共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}に接続され、ソースがＲＦ端子Ｐ_ＲＦ１に接続され、抵抗Ｒ１を介してゲートにスイッチ制御信号Ｓ１１が入力される。ＰｃｈＭＯＳトランジスタＰＴ１は、ドレインが接地端子Ｐ_ＶＳに接続され、ソースがＲＦ端子Ｐ_ＲＦ１に接続され、抵抗Ｒ１１を介してゲートにスイッチ制御信号Ｓ１１が入力される。

ここで、スイッチ制御信号Ｓ１１が“Ｈｉｇｈ”レベル（２．５Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ１が“ＯＮ”し、シャントＦＥＴとしてのＰｃｈＭＯＳトランジスタＰＴ１が“ＯＦＦ”して、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ１の間が“アクティブ”となる。一方、スイッチ制御信号Ｓ１１が“Ｌｏｗ”レベル（−２．５Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ１が“ＯＦＦ”し、シャントＦＥＴとしてのＰｃｈＭＯＳトランジスタＰＴ１が“ＯＮ”して、ＲＦ端子Ｐ_ＲＦ１が接地電位Ｖ_Ｓとなり、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ１の間が“ＯＦＦ”となる。

ＮｃｈＭＯＳトランジスタＮＴ２は、ドレインが共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}に接続され、ソースがＲＦ端子Ｐ_ＲＦ２に接続され、抵抗Ｒ２を介してゲートにスイッチ制御信号Ｓ１２が入力される。ＰｃｈＭＯＳトランジスタＰＴ２は、ドレインが接地端子Ｐ_ＶＳに接続され、ソースがＲＦ端子Ｐ_ＲＦ２に接続され、抵抗Ｒ１２を介してゲートにスイッチ制御信号Ｓ１２が入力される。

ここで、スイッチ制御信号Ｓ１２が“Ｈｉｇｈ”レベル（２．５Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ２が“ＯＮ”し、シャントＦＥＴとしてのＰｃｈＭＯＳトランジスタＰＴ２が“ＯＦＦ”して、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ２の間が“アクティブ”となる。一方、スイッチ制御信号Ｓ１２が“Ｌｏｗ”レベル（−２．５Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ２が“ＯＦＦ”し、シャントＦＥＴとしてのＰｃｈＭＯＳトランジスタＰＴ２が“ＯＮ”して、ＲＦ端子Ｐ_ＲＦ２が接地電位Ｖ_Ｓとなり、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ２の間が“ＯＦＦ”となる。

ＮｃｈＭＯＳトランジスタＮＴ３は、ドレインが共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}に接続され、ソースがＲＦ端子Ｐ_ＲＦ３に接続され、抵抗Ｒ３を介してゲートにスイッチ制御信号Ｓ１３が入力される。ＰｃｈＭＯＳトランジスタＰＴ３は、ドレインが接地端子Ｐ_ＶＳに接続され、ソースがＲＦ端子Ｐ_ＲＦ３に接続され、抵抗Ｒ１３を介してゲートにスイッチ制御信号Ｓ１３が入力される。

ここで、スイッチ制御信号Ｓ１３が“Ｈｉｇｈ”レベル（２．５Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ３が“ＯＮ”し、シャントＦＥＴとしてのＰｃｈＭＯＳトランジスタＰＴ３が“ＯＦＦ”して、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ３の間が“アクティブ”となる。一方、スイッチ制御信号Ｓ１３が“Ｌｏｗ”レベル（−２．５Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ３が“ＯＦＦ”し、シャントＦＥＴとしてのＰｃｈＭＯＳトランジスタＰＴ３が“ＯＮ”して、ＲＦ端子Ｐ_ＲＦ３が接地電位Ｖ_Ｓとなり、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ３の間が“ＯＦＦ”となる。

ＮｃｈＭＯＳトランジスタＮＴ４は、ドレインが共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}に接続され、ソースがＲＦ端子Ｐ_ＲＦ４に接続され、抵抗Ｒ４を介してゲートにスイッチ制御信号Ｓ１４が入力される。ＰｃｈＭＯＳトランジスタＰＴ４は、ドレインが接地端子Ｐ_ＶＳに接続され、ソースがＲＦ端子Ｐ_ＲＦ４に接続され、抵抗Ｒ１４を介してゲートにスイッチ制御信号Ｓ１４が入力される。

ここで、スイッチ制御信号Ｓ１４が“Ｈｉｇｈ”レベル（２．５Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ４が“ＯＮ”し、シャントＦＥＴとしてのＰｃｈＭＯＳトランジスタＰＴ４が“ＯＦＦ”して、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ４の間が“アクティブ”となる。一方、スイッチ制御信号Ｓ１４が“Ｌｏｗ”レベル（−２．５Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ４が“ＯＦＦ”し、シャントＦＥＴとしてのＰｃｈＭＯＳトランジスタＰＴ４が“ＯＮ”して、ＲＦ端子Ｐ_ＲＦ４が接地電位Ｖ_Ｓとなり、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ４の間が“ＯＦＦ”となる。

ＮｃｈＭＯＳトランジスタＮＴ５は、ドレインが共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}に接続され、ソースがＲＦ端子Ｐ_ＲＦ５に接続され、抵抗Ｒ５を介してゲートにスイッチ制御信号Ｓ１５が入力される。ＰｃｈＭＯＳトランジスタＰＴ５は、ドレインが接地端子Ｐ_ＶＳに接続され、ソースがＲＦ端子Ｐ_ＲＦ５に接続され、抵抗Ｒ１５を介してゲートにスイッチ制御信号Ｓ１５が入力される。

ここで、スイッチ制御信号Ｓ１５が“Ｈｉｇｈ”レベル（２．５Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ５が“ＯＮ”し、シャントＦＥＴとしてのＰｃｈＭＯＳトランジスタＰＴ５が“ＯＦＦ”して、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ５の間が“アクティブ”となる。一方、スイッチ制御信号Ｓ１５が“Ｌｏｗ”レベル（−２．５Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ５が“ＯＦＦ”し、シャントＦＥＴとしてのＰｃｈＭＯＳトランジスタＰＴ５が“ＯＮ”して、ＲＦ端子Ｐ_ＲＦ５が接地電位Ｖ_Ｓとなり、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ５の間が“ＯＦＦ”となる。

ＮｃｈＭＯＳトランジスタＮＴ６は、ドレインが共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}に接続され、ソースがＲＦ端子Ｐ_ＲＦ６に接続され、抵抗Ｒ６を介してゲートにスイッチ制御信号Ｓ１６が入力される。ＰｃｈＭＯＳトランジスタＰＴ６は、ドレインが接地端子Ｐ_ＶＳに接続され、ソースがＲＦ端子Ｐ_ＲＦ６に接続され、抵抗Ｒ１６を介してゲートにスイッチ制御信号Ｓ１６が入力される。

ここで、スイッチ制御信号Ｓ１６が“Ｈｉｇｈ”レベル（２．５Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ６が“ＯＮ”し、シャントＦＥＴとしてのＰｃｈＭＯＳトランジスタＰＴ６が“ＯＦＦ”して、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ６の間が“アクティブ”となる。一方、スイッチ制御信号Ｓ１６が“Ｌｏｗ”レベル（−２．５Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ６が“ＯＦＦ”し、シャントＦＥＴとしてのＰｃｈＭＯＳトランジスタＰＴ６が“ＯＮ”して、ＲＦ端子Ｐ_ＲＦ６が接地電位Ｖ_Ｓとなり、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ６の間が“ＯＦＦ”となる。

次に、従来の高周波スイッチの構成及び動作について図４乃至図６を参照して説明する。図４は従来の高周波スイッチの構成を示すブロック図、図５は従来の高周波スイッチで、制御信号により共通ＲＦ端子と接続されるＲＦ端子の関係を示す図、図６は従来の高周波スイッチの内部回路部を示す回路図である。従来の高周波スイッチでは、ＳＰ６Ｔ（内部回路部）に入力されるスイッチ制御信号の本数が、例えば本実施例と比較して２倍多い。

図４に示すように、従来の高周波スイッチ（ＳＰ６Ｔ）１０ａには、制御回路１ａ、ＳＰ６Ｔ（内部回路部）２ａ、ドライバ３、ＲＦ端子Ｐ_ＲＦ１乃至Ｐ_ＲＦ６、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}、制御端子Ｐ_Ｖ１乃至Ｐ_Ｖ３、高電位側電源端子Ｐ_ＶＤＤ、及び接地端子Ｐ_ＶＳが設けられている。

制御回路１ａは、例えばデコーダ回路から構成され、制御端子Ｐ_Ｖ１乃至Ｐ_Ｖ３とドライバ３の間に設けられ、制御端子Ｐ_Ｖ１乃至Ｐ_Ｖ３を介して外部から制御信号Ｓ_Ｖ１乃至Ｓ_Ｖ３をそれぞれ入力し、スイッチ制御信号Ｓ１１ａ乃至Ｓ１６ａをドライバ３に出力する。そして、高電位側電源端子Ｐ_ＶＤＤを介して高電位側電源Ｖ_ＤＤが供給される。

ここで、高電位側電源Ｖ_ＤＤ電圧は、例えば２．５Ｖに設定される。制御信号Ｓ_Ｖ１乃至Ｓ_Ｖは、例えば“Ｌｏｗ”レベルが接地電位Ｖ_Ｓレベルの０（ゼロ）Ｖに設定され、“Ｈｉｇｈ”レベルが高電位側電源Ｖ_ＤＤ電圧レベルの２．５Ｖに設定される。スイッチ制御信号Ｓ１１ａ乃至Ｓ１６ａは、例えば“Ｌｏｗ”レベルがＶ_Ｓレベルの０（ゼロ）Ｖに設定され、“Ｈｉｇｈ”レベルがＶ_ＤＤレベルの２．５Ｖに設定される。

ドライバ３は、制御回路１ａとＳＰ６Ｔ（内部回路部）２ａの間に設けられ、スイッチ制御信号Ｓ１１ａ乃至Ｓ１６ａ（６本のスイッチ制御信号）を入力し、スイッチ制御信号Ｓ１１０、スイッチ制御信号Ｓ１１１、スイッチ制御信号Ｓ１２０、スイッチ制御信号Ｓ１２１、スイッチ制御信号Ｓ１３０、スイッチ制御信号Ｓ１３１、スイッチ制御信号Ｓ１４０、スイッチ制御信号Ｓ１４１、スイッチ制御信号Ｓ１５０、スイッチ制御信号Ｓ１５１、スイッチ制御信号Ｓ１６０、及びスイッチ制御信号Ｓ１６１（１２本のスイッチ制御信号）をＳＰ６Ｔ（内部回路部）２ａに出力する。

ここで、スイッチ制御信号Ｓ１１０、Ｓ１１１、Ｓ１２０、Ｓ１２１、Ｓ１３０、Ｓ１３１、Ｓ１４０、Ｓ１４１、Ｓ１５０、Ｓ１５１、Ｓ１６０、及びＳ１６１は、例えば“Ｌｏｗ”レベルが接地電位Ｖ_Ｓレベルの０（ゼロ）Ｖに設定され、“Ｈｉｇｈ”レベルが高電位側電源Ｖ_ＤＤ電圧レベルの２．５Ｖに設定される。スイッチ制御信号Ｓ１１０及びＳ１１１、スイッチ制御信号Ｓ１２０及びＳ１２１、スイッチ制御信号Ｓ１３０及びＳ１３１、スイッチ制御信号Ｓ１４０及びＳ１４１、スイッチ制御信号Ｓ１５０及びＳ１５１、スイッチ制御信号Ｓ１６０及びＳ１６１は、それぞれ対をなす信号レベルを有する。

対をなす信号レベルとは、例えばスイッチ制御信号Ｓ１１０が“Ｈｉｇｈ”レベル（２．５Ｖ）のとき、スイッチ制御信号Ｓ１１１が“Ｌｏｗ”レベル（０（ゼロ）Ｖ）に設定され、例えばスイッチ制御信号Ｓ１１０が“Ｌｏｗ”レベル（０（ゼロ）Ｖ）のとき、スイッチ制御信号Ｓ１１１が“Ｈｉｇｈ”レベル（２．５Ｖ）に設定される。対をなす信号レベルを生成するには、例えばインバータなどを用いて信号反転させる。

ＳＰ６Ｔ（内部回路部）２ａは、接地端子Ｐ_ＶＳを介して接地電位Ｖ_Ｓに接続され、ドライバ３とＲＦ端子Ｐ_ＲＦ１乃至Ｐ_ＲＦ６の間に設けられ、スイッチ制御信号Ｓ１１０、Ｓ１１１、Ｓ１２０、Ｓ１２１、Ｓ１３０、Ｓ１３１、Ｓ１４０、Ｓ１４１、Ｓ１５０、Ｓ１５１、Ｓ１６０、及びＳ１６１にもとづいて、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ１乃至Ｐ_ＲＦ６のいずれか１つのＲＦ端子間を活性化して高周波（ＲＦ）信号を伝播させる。

制御信号により共通ＲＦ端子と接続されるＲＦ端子の関係は、図５に示すように、まず、制御信号Ｓ_Ｖ１乃至Ｓ_Ｖ３が“Ｌｏｗ”レベルのとき、スイッチ制御信号Ｓ１１１が“Ｈｉｇｈ”レベル、スイッチ制御信号Ｓ１１０が“Ｌｏｗ”レベル（この信号対以外は信号レベルが異なる）となり共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ１の間が選択されて“アクティブ”となる。次に、制御信号Ｓ_Ｖ１が“Ｈｉｇｈ”レベルで制御信号Ｓ_Ｖ２及びＳ_Ｖ３が“Ｌｏｗ”レベルのとき、スイッチ制御信号Ｓ１２１が“Ｈｉｇｈ”レベル、スイッチ制御信号Ｓ１２０が“Ｌｏｗ”レベル（この信号対以外は信号レベルが異なる）となり共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ２の間が選択されて“アクティブ”となる。

続いて、制御信号Ｓ_Ｖ２が“Ｈｉｇｈ”レベルで制御信号Ｓ_Ｖ１及びＳ_Ｖ３が“Ｌｏｗ”レベルのとき、スイッチ制御信号Ｓ１３１が“Ｈｉｇｈ”レベル、スイッチ制御信号Ｓ１３０が“Ｌｏｗ”レベル（この信号対以外は信号レベルが異なる）となり共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ３の間が選択されて“アクティブ”となる。そして、制御信号Ｓ_Ｖ３が“Ｈｉｇｈ”レベルで制御信号Ｓ_Ｖ１及びＳ_Ｖ２が“Ｌｏｗ”レベルのとき、スイッチ制御信号Ｓ１４１が“Ｈｉｇｈ”レベル、スイッチ制御信号Ｓ１４０が“Ｌｏｗ”レベル（この信号対以外は信号レベルが異なる）となり共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ４の間が選択されて“アクティブ”となる。

次に、制御信号Ｓ_Ｖ１及びＳ_Ｖ２が“Ｈｉｇｈ”レベルで制御信号Ｓ_Ｖ３が“Ｌｏｗ”レベルのとき、スイッチ制御信号Ｓ１５１が“Ｈｉｇｈ”レベル、スイッチ制御信号Ｓ１５０が“Ｌｏｗ”レベル（この信号対以外は信号レベルが異なる）となり共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ５の間が選択されて“アクティブ”となる。続いて、制御信号Ｓ_Ｖ１及びＳ_Ｖ３が“Ｈｉｇｈ”レベルで制御信号Ｓ_Ｖ２が“Ｌｏｗ”レベルのとき、スイッチ制御信号Ｓ１６１が“Ｈｉｇｈ”レベル、スイッチ制御信号Ｓ１６０が“Ｌｏｗ”レベル（この信号対以外は信号レベルが異なる）となり共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ６の間が選択されて“アクティブ”となる。

図６に示すように、ＳＰ６Ｔ（内部回路部）２ａには、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ１乃至ＮＴ６、シャントＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ１１乃至ＮＴ１６、抵抗Ｒ１乃至Ｒ６、抵抗Ｒ３１乃至Ｒ３６、及び抵抗Ｒ２１が設けられている。

ＮｃｈＭＯＳトランジスタＮＴ１は、ドレインが共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}に接続され、ソースがＲＦ端子Ｐ_ＲＦ１に接続され、抵抗Ｒ１を介してゲートにスイッチ制御信号Ｓ１１１が入力される。ＮｃｈＭＯＳトランジスタＮＴ１１は、ソースが接地端子Ｐ_ＶＳに接続され、ドレインがＲＦ端子Ｐ_ＲＦ１に接続され、抵抗Ｒ３１を介してゲートにスイッチ制御信号Ｓ１１０が入力される。

ここで、スイッチ制御信号Ｓ１１１が“Ｈｉｇｈ”レベル（２．５Ｖ）で、スイッチ制御信号Ｓ１１０が“Ｌｏｗ”レベル（０（ゼロ）Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ１が“ＯＮ”し、シャントＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ１１が“ＯＦＦ”して、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ１の間が“アクティブ”となる。一方、スイッチ制御信号Ｓ１１１が“Ｌｏｗ”レベル（０（ゼロ）Ｖ）で、スイッチ制御信号Ｓ１１０が“Ｈｉｇｈ”レベル（２．５Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ１が“ＯＦＦ”し、シャントＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ１１が“ＯＮ”して、ＲＦ端子Ｐ_ＲＦ１が接地電位Ｖ_Ｓとなり、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ１の間が“ＯＦＦ”となる。

ＮｃｈＭＯＳトランジスタＮＴ２は、ドレインが共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}に接続され、ソースがＲＦ端子Ｐ_ＲＦ２に接続され、抵抗Ｒ１を介してゲートにスイッチ制御信号Ｓ１２１が入力される。ＮｃｈＭＯＳトランジスタＮＴ１２は、ソースが接地端子Ｐ_ＶＳに接続され、ドレインがＲＦ端子Ｐ_ＲＦ２に接続され、抵抗Ｒ３２を介してゲートにスイッチ制御信号Ｓ１２０が入力される。

ここで、スイッチ制御信号Ｓ１２１が“Ｈｉｇｈ”レベル（２．５Ｖ）で、スイッチ制御信号Ｓ１２０が“Ｌｏｗ”レベル（０（ゼロ）Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ２が“ＯＮ”し、シャントＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ１２が“ＯＦＦ”して、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ２の間が“アクティブ”となる。一方、スイッチ制御信号Ｓ１２１が“Ｌｏｗ”レベル（０（ゼロ）Ｖ）で、スイッチ制御信号Ｓ１２０が“Ｈｉｇｈ”レベル（２．５Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ２が“ＯＦＦ”し、シャントＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ１２が“ＯＮ”して、ＲＦ端子Ｐ_ＲＦ２が接地電位Ｖ_Ｓとなり、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ２の間が“ＯＦＦ”となる。

ＮｃｈＭＯＳトランジスタＮＴ３は、ドレインが共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}に接続され、ソースがＲＦ端子Ｐ_ＲＦ３に接続され、抵抗Ｒ３を介してゲートにスイッチ制御信号Ｓ１３１が入力される。ＮｃｈＭＯＳトランジスタＮＴ１３は、ソースが接地端子Ｐ_ＶＳに接続され、ドレインがＲＦ端子Ｐ_ＲＦ３に接続され、抵抗Ｒ３３を介してゲートにスイッチ制御信号Ｓ１３０が入力される。

ここで、スイッチ制御信号Ｓ１３１が“Ｈｉｇｈ”レベル（２．５Ｖ）で、スイッチ制御信号Ｓ１３０が“Ｌｏｗ”レベル（０（ゼロ）Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ３が“ＯＮ”し、シャントＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ１３が“ＯＦＦ”して、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ３の間が“アクティブ”となる。一方、スイッチ制御信号Ｓ１３１が“Ｌｏｗ”レベル（０（ゼロ）Ｖ）で、スイッチ制御信号Ｓ１３０が“Ｈｉｇｈ”レベル（２．５Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ３が“ＯＦＦ”し、シャントＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ１３が“ＯＮ”して、ＲＦ端子Ｐ_ＲＦ３が接地電位Ｖ_Ｓとなり、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ３の間が“ＯＦＦ”となる。

ＮｃｈＭＯＳトランジスタＮＴ４は、ドレインが共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}に接続され、ソースがＲＦ端子Ｐ_ＲＦ４に接続され、抵抗Ｒ４を介してゲートにスイッチ制御信号Ｓ１４１が入力される。ＮｃｈＭＯＳトランジスタＮＴ１４は、ソースが接地端子Ｐ_ＶＳに接続され、ドレインがＲＦ端子Ｐ_ＲＦ４に接続され、抵抗Ｒ３４を介してゲートにスイッチ制御信号Ｓ１４０が入力される。

ここで、スイッチ制御信号Ｓ１４１が“Ｈｉｇｈ”レベル（２．５Ｖ）で、スイッチ制御信号Ｓ１４０が“Ｌｏｗ”レベル（０（ゼロ）Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ４が“ＯＮ”し、シャントＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ１４が“ＯＦＦ”して、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ４の間が“アクティブ”となる。一方、スイッチ制御信号Ｓ１４１が“Ｌｏｗ”レベル（０（ゼロ）Ｖ）で、スイッチ制御信号Ｓ１４０が“Ｈｉｇｈ”レベル（２．５Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ４が“ＯＦＦ”し、シャントＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ１４が“ＯＮ”して、ＲＦ端子Ｐ_ＲＦ４が接地電位Ｖ_Ｓとなり、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ４の間が“ＯＦＦ”となる。

ＮｃｈＭＯＳトランジスタＮＴ５は、ドレインが共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}に接続され、ソースがＲＦ端子Ｐ_ＲＦ５に接続され、抵抗Ｒ５を介してゲートにスイッチ制御信号Ｓ１５１が入力される。ＮｃｈＭＯＳトランジスタＮＴ１５は、ソースが接地端子Ｐ_ＶＳに接続され、ドレインがＲＦ端子Ｐ_ＲＦ５に接続され、抵抗Ｒ３５を介してゲートにスイッチ制御信号Ｓ１５０が入力される。

ここで、スイッチ制御信号Ｓ１５１が“Ｈｉｇｈ”レベル（２．５Ｖ）で、スイッチ制御信号Ｓ１５０が“Ｌｏｗ”レベル（０（ゼロ）Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ５が“ＯＮ”し、シャントＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ１５が“ＯＦＦ”して、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ５の間が“アクティブ”となる。一方、スイッチ制御信号Ｓ１５１が“Ｌｏｗ”レベル（０（ゼロ）Ｖ）で、スイッチ制御信号Ｓ１５０が“Ｈｉｇｈ”レベル（２．５Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ５が“ＯＦＦ”し、シャントＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ１５が“ＯＮ”して、ＲＦ端子Ｐ_ＲＦ５が接地電位Ｖ_Ｓとなり、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ５の間が“ＯＦＦ”となる。

ＮｃｈＭＯＳトランジスタＮＴ６は、ドレインが共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}に接続され、ソースがＲＦ端子Ｐ_ＲＦ６に接続され、抵抗Ｒ６を介してゲートにスイッチ制御信号Ｓ１６１が入力される。ＮｃｈＭＯＳトランジスタＮＴ１６は、ソースが接地端子Ｐ_ＶＳに接続され、ドレインがＲＦ端子Ｐ_ＲＦ６に接続され、抵抗Ｒ３６を介してゲートにスイッチ制御信号Ｓ１６０が入力される。

ここで、スイッチ制御信号Ｓ１６１が“Ｈｉｇｈ”レベル（２．５Ｖ）で、スイッチ制御信号Ｓ１６０が“Ｌｏｗ”レベル（０（ゼロ）Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ６が“ＯＮ”し、シャントＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ１６が“ＯＦＦ”して、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ６の間が“アクティブ”となる。一方、スイッチ制御信号Ｓ１６１が“Ｌｏｗ”レベル（０（ゼロ）Ｖ）で、スイッチ制御信号Ｓ１６０が“Ｈｉｇｈ”レベル（２．５Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ６が“ＯＦＦ”し、シャントＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ１６が“ＯＮ”して、ＲＦ端子Ｐ_ＲＦ６が接地電位Ｖ_Ｓとなり、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ６の間が“ＯＦＦ”となる。

上述したように、本実施例の半導体スイッチ回路では、制御回路１、ＳＰ６Ｔ（内部回路部）２、ＲＦ端子Ｐ_ＲＦ１乃至Ｐ_ＲＦ６、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}、制御端子Ｐ_Ｖ１乃至Ｐ_Ｖ３、高電位側電源端子P_ＶＤＤ、低電位側電源端子Ｐ_ＶＳＳ、及び接地端子Ｐ_ＶＳが設けられている。制御回路１は、制御端子Ｐ_Ｖ１乃至Ｐ_Ｖ３を介して外部から制御信号Ｓ_Ｖ１乃至Ｓ_Ｖ３をそれぞれ入力し、スイッチ制御信号Ｓ１１乃至Ｓ１６をＳＰ６Ｔ（内部回路部）２に出力する。ＳＰ６Ｔ（内部回路部）２は、制御回路１から出力されるスイッチ制御信号Ｓ１１乃至Ｓ１６にもとづいて、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ１乃至Ｐ_ＲＦ６のいずれか１つのＲＦ端子間を活性化して高周波（ＲＦ）信号を伝播させる。スルーＦＥＴにはＮｃｈＭＯＳトランジスタを用い、シャントＦＥＴにはＰｃｈＭＯＳトランジスタを用いている。

このため、従来よりもスイッチ切り替えを制御するスイッチ制御信号の本数を抑制でき、スイッチ制御信号を生成する制御回路の構成を簡略化することができる。また、一つのスイッチ制御信号により、スルーＦＥＴが“ＯＮ”したときに対となるシャントＦＥＴが同時に“ＯＦＦ”する。一つのスイッチ制御信号により、スルーＦＥＴが“ＯＦＦ”したときに対となるシャントＦＥＴが同時に“ＯＮ”する。したがって、タイミングずれによる誤動作が発生する可能性がない。

なお、本実施例では、制御信号Ｓ_Ｖ１乃至Ｓ_Ｖ３とスイッチ制御信号Ｓ１１乃至Ｓ１６の“Ｈｉｇｈ”レベルを高電位側電源Ｖ_ＤＤ電圧と同じに設定（２．５Ｖ）し、制御信号Ｓ_Ｖ１乃至Ｓ_Ｖ３とスイッチ制御信号Ｓ１１乃至Ｓ１６の“Ｌｏｗ”レベルを低電位側電源Ｖ_ＳＳ電圧と同じに設定（−２．５Ｖ）しているが、制御信号Ｓ_Ｖ１乃至Ｓ_Ｖ３とスイッチ制御信号Ｓ１１乃至Ｓ１６の“Ｈｉｇｈ”レベルを高電位側電源Ｖ_ＤＤよりも低く設定し、制御信号Ｓ_Ｖ１乃至Ｓ_Ｖ３とスイッチ制御信号Ｓ１１乃至Ｓ１６の“Ｌｏｗ”レベルの絶対値を低電位側電源Ｖ_ＳＳ電圧の絶対値よりも低く設定してもよい。また、高周波スイッチ（ＳＰ６Ｔ）１０が形成される基板にＳＯＩを用いているが、ＳＯＩ基板の代わりにシリコン基板を用いてもよい。その場合、スルーＦＥＴのバックゲートと接地電位Ｖ_Ｓの間に高抵抗値を有する抵抗を設け、シャントＦＥＴのバックゲートと高電位側電源Ｖ_ＤＤの間に高抵抗値を有する抵抗を設けるのが好ましい。

次に、本発明の実施例２に係る半導体スイッチ回路について、図面を参照して説明する。図７は高周波スイッチの内部回路部を示す回路図である。本実施例では、シャントＦＥＴ及びスルーＦＥＴを並列２段構成にしている。

図７に示すように、ＳＰ６Ｔ（内部回路部）２ｂには、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ１Ａ乃至ＮＴ６Ａ、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ１Ｂ乃至ＮＴ６Ｂ、シャントＦＥＴとしてのＰｃｈＭＯＳトランジスタＰＴ１Ａ乃至ＰＴ６Ａ、シャントＦＥＴとしてのＰｃｈＭＯＳトランジスタＰＴ１Ｂ乃至ＰＴ６Ｂ、抵抗Ｒ１Ａ乃至Ｒ６Ａ、抵抗Ｒ１Ｂ乃至Ｒ６Ｂ、抵抗Ｒ１１Ａ乃至Ｒ１６Ａ、抵抗Ｒ１１Ｂ乃至Ｒ１６Ｂ、及び抵抗Ｒ２１が設けられている。抵抗Ｒ２１は、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}及びＮｃｈＭＯＳトランジスタＮＴ１Ｂ乃至ＮＴ６Ｂと接地端子Ｐ_ＶＳの間に設けられ、高抵抗値を有する。なお、ＳＰ６Ｔ（内部回路部）２ｂを含む高周波スイッチは、シリコン基板を用いている。

ここで、抵抗Ｒ１Ａ乃至Ｒ６Ａ、抵抗Ｒ１Ｂ乃至Ｒ６Ｂ、抵抗Ｒ１１Ａ乃至Ｒ１６Ａ、及び抵抗Ｒ１１Ｂ乃至Ｒ１６Ｂは、例えば１０KΩの抵抗値を有し、高周波（ＲＦ）信号のパワーレベルが大きな場合でのトランジスタの実効降伏電圧の向上を図るために設けられたものである。

ＮｃｈＭＯＳトランジスタＮＴ１Ｂは、ドレインが共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}に接続され、ソースがバックゲート及びＮｃｈＭＯＳトランジスタＮＴ１Ａのドレインに接続され、抵抗Ｒ１Ｂを介してゲートにスイッチ制御信号Ｓ１１が入力される。ＮｃｈＭＯＳトランジスタＮＴ１Ａは、ドレインがバックゲートに接続され、ソースがＲＦ端子Ｐ_ＲＦ１に接続され、抵抗Ｒ１Ａを介してゲートにスイッチ制御信号Ｓ１１が入力される。ＰｃｈＭＯＳトランジスタＰＴ１Ａは、ソースがＲＦ端子Ｐ_ＲＦ１に接続され、ドレインがバックゲート及びＰｃｈＭＯＳトランジスタＰＴ１Ｂのソースに接続され、抵抗Ｒ１１Ａを介してゲートにスイッチ制御信号Ｓ１１が入力される。ＰｃｈＭＯＳトランジスタＰＴ１Ｂは、ソースがバックゲートに接続され、ドレインが接地端子Ｐ_ＶＳに接続され、抵抗Ｒ１１Ｂを介してゲートにスイッチ制御信号Ｓ１１が入力される。

ここで、スイッチ制御信号Ｓ１１が“Ｈｉｇｈ”レベル（２．５Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ１Ａ及びＮＴ１Ｂが“ＯＮ”し、シャントＦＥＴとしてのＰｃｈＭＯＳトランジスタＰＴ１Ａ及びＰＴ１Ｂが“ＯＦＦ”して、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ１の間が“アクティブ”となる。一方、スイッチ制御信号Ｓ１１が“Ｌｏｗ”レベル（−２．５Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ１Ａ及びＮＴ１Ｂが“ＯＦＦ”し、シャントＦＥＴとしてのＰｃｈＭＯＳトランジスタＰＴ１Ａ及びＰＴ１Ｂが“ＯＮ”して、ＲＦ端子Ｐ_ＲＦ１が接地電位Ｖ_Ｓとなり、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ１の間が“ＯＦＦ”となる。

ＮｃｈＭＯＳトランジスタＮＴ２Ｂは、ドレインが共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}に接続され、ソースがバックゲート及びＮｃｈＭＯＳトランジスタＮＴ２Ａのドレインに接続され、抵抗Ｒ２Ｂを介してゲートにスイッチ制御信号Ｓ１２が入力される。ＮｃｈＭＯＳトランジスタＮＴ２Ａは、ドレインがバックゲートに接続され、ソースがＲＦ端子Ｐ_ＲＦ２に接続され、抵抗Ｒ２Ａを介してゲートにスイッチ制御信号Ｓ１２が入力される。ＰｃｈＭＯＳトランジスタＰＴ２Ａは、ソースがＲＦ端子Ｐ_ＲＦ２に接続され、ドレインがバックゲート及びＰｃｈＭＯＳトランジスタＰＴ２Ｂのソースに接続され、抵抗Ｒ１２Ａを介してゲートにスイッチ制御信号Ｓ１２が入力される。ＰｃｈＭＯＳトランジスタＰＴ２Ｂは、ソースがバックゲートに接続され、ドレインが接地端子Ｐ_ＶＳに接続され、抵抗Ｒ１２Ｂを介してゲートにスイッチ制御信号Ｓ１２が入力される。

ここで、スイッチ制御信号Ｓ１２が“Ｈｉｇｈ”レベル（２．５Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ２Ａ及びＮＴ２Ｂが“ＯＮ”し、シャントＦＥＴとしてのＰｃｈＭＯＳトランジスタＰＴ２Ａ及びＰＴ２Ｂが“ＯＦＦ”して、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ２の間が“アクティブ”となる。一方、スイッチ制御信号Ｓ１２が“Ｌｏｗ”レベル（−２．５Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ２Ａ及びＮＴ２Ｂが“ＯＦＦ”し、シャントＦＥＴとしてのＰｃｈＭＯＳトランジスタＰＴ２Ａ及びＰＴ２Ｂが“ＯＮ”して、ＲＦ端子Ｐ_ＲＦ２が接地電位Ｖ_Ｓとなり、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ２の間が“ＯＦＦ”となる。

ＮｃｈＭＯＳトランジスタＮＴ３Ｂは、ドレインが共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}に接続され、ソースがバックゲート及びＮｃｈＭＯＳトランジスタＮＴ３Ａのドレインに接続され、抵抗Ｒ３Ｂを介してゲートにスイッチ制御信号Ｓ１３が入力される。ＮｃｈＭＯＳトランジスタＮＴ３Ａは、ドレインがバックゲートに接続され、ソースがＲＦ端子Ｐ_ＲＦ３に接続され、抵抗Ｒ３Ａを介してゲートにスイッチ制御信号Ｓ１３が入力される。ＰｃｈＭＯＳトランジスタＰＴ３Ａは、ソースがＲＦ端子Ｐ_ＲＦ３に接続され、ドレインがバックゲート及びＰｃｈＭＯＳトランジスタＰＴ３Ｂのソースに接続され、抵抗Ｒ１３Ａを介してゲートにスイッチ制御信号Ｓ１３が入力される。ＰｃｈＭＯＳトランジスタＰＴ３Ｂは、ソースがバックゲートに接続され、ドレインが接地端子Ｐ_ＶＳに接続され、抵抗Ｒ１３Ｂを介してゲートにスイッチ制御信号Ｓ１３が入力される。

ここで、スイッチ制御信号Ｓ１３が“Ｈｉｇｈ”レベル（２．５Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ３Ａ及びＮＴ３Ｂが“ＯＮ”し、シャントＦＥＴとしてのＰｃｈＭＯＳトランジスタＰＴ３Ａ及びＰＴ３Ｂが“ＯＦＦ”して、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ３の間が“アクティブ”となる。一方、スイッチ制御信号Ｓ１３が“Ｌｏｗ”レベル（−２．５Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ３Ａ及びＮＴ３Ｂが“ＯＦＦ”し、シャントＦＥＴとしてのＰｃｈＭＯＳトランジスタＰＴ３Ａ及びＰＴ３Ｂが“ＯＮ”して、ＲＦ端子Ｐ_ＲＦ３が接地電位Ｖ_Ｓとなり、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ３の間が“ＯＦＦ”となる。

ＮｃｈＭＯＳトランジスタＮＴ４Ｂは、ドレインが共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}に接続され、ソースがバックゲート及びＮｃｈＭＯＳトランジスタＮＴ４Ａのドレインに接続され、抵抗Ｒ４Ｂを介してゲートにスイッチ制御信号Ｓ１４が入力される。ＮｃｈＭＯＳトランジスタＮＴ４Ａは、ドレインがバックゲートに接続され、ソースがＲＦ端子Ｐ_ＲＦ４に接続され、抵抗Ｒ４Ａを介してゲートにスイッチ制御信号Ｓ１４が入力される。ＰｃｈＭＯＳトランジスタＰＴ４Ａは、ソースがＲＦ端子Ｐ_ＲＦ４に接続され、ドレインがバックゲート及びＰｃｈＭＯＳトランジスタＰＴ４Ｂのソースに接続され、抵抗Ｒ１４Ａを介してゲートにスイッチ制御信号Ｓ１４が入力される。ＰｃｈＭＯＳトランジスタＰＴ４Ｂは、ソースがバックゲートに接続され、ドレインが接地端子Ｐ_ＶＳに接続され、抵抗Ｒ１４Ｂを介してゲートにスイッチ制御信号Ｓ１４が入力される。

ここで、スイッチ制御信号Ｓ１４が“Ｈｉｇｈ”レベル（２．５Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ４Ａ及びＮＴ４Ｂが“ＯＮ”し、シャントＦＥＴとしてのＰｃｈＭＯＳトランジスタＰＴ４Ａ及びＰＴ４Ｂが“ＯＦＦ”して、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ４の間が“アクティブ”となる。一方、スイッチ制御信号Ｓ１４が“Ｌｏｗ”レベル（−２．５Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ４Ａ及びＮＴ４Ｂが“ＯＦＦ”し、シャントＦＥＴとしてのＰｃｈＭＯＳトランジスタＰＴ４Ａ及びＰＴ４Ｂが“ＯＮ”して、ＲＦ端子Ｐ_ＲＦ４が接地電位Ｖ_Ｓとなり、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ４の間が“ＯＦＦ”となる。

ＮｃｈＭＯＳトランジスタＮＴ５Ｂは、ドレインが共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}に接続され、ソースがバックゲート及びＮｃｈＭＯＳトランジスタＮＴ５Ａのドレインに接続され、抵抗Ｒ５Ｂを介してゲートにスイッチ制御信号Ｓ１５が入力される。ＮｃｈＭＯＳトランジスタＮＴ５Ａは、ドレインがバックゲートに接続され、ソースがＲＦ端子Ｐ_ＲＦ５に接続され、抵抗Ｒ５Ａを介してゲートにスイッチ制御信号Ｓ１５が入力される。ＰｃｈＭＯＳトランジスタＰＴ５Ａは、ソースがＲＦ端子Ｐ_ＲＦ５に接続され、ドレインがバックゲート及びＰｃｈＭＯＳトランジスタＰＴ５Ｂのソースに接続され、抵抗Ｒ１５Ａを介してゲートにスイッチ制御信号Ｓ１５が入力される。ＰｃｈＭＯＳトランジスタＰＴ５Ｂは、ソースがバックゲートに接続され、ドレインが接地端子Ｐ_ＶＳに接続され、抵抗Ｒ１５Ｂを介してゲートにスイッチ制御信号Ｓ１５が入力される。

ここで、スイッチ制御信号Ｓ１５が“Ｈｉｇｈ”レベル（２．５Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ５Ａ及びＮＴ５Ｂが“ＯＮ”し、シャントＦＥＴとしてのＰｃｈＭＯＳトランジスタＰＴ５Ａ及びＰＴ５Ｂが“ＯＦＦ”して、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ５の間が“アクティブ”となる。一方、スイッチ制御信号Ｓ１５が“Ｌｏｗ”レベル（−２．５Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ５Ａ及びＮＴ５Ｂが“ＯＦＦ”し、シャントＦＥＴとしてのＰｃｈＭＯＳトランジスタＰＴ５Ａ及びＰＴ５Ｂが“ＯＮ”して、ＲＦ端子Ｐ_ＲＦ５が接地電位Ｖ_Ｓとなり、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ５の間が“ＯＦＦ”となる。

ＮｃｈＭＯＳトランジスタＮＴ６Ｂは、ドレインが共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}に接続され、ソースがバックゲート及びＮｃｈＭＯＳトランジスタＮＴ６Ａのドレインに接続され、抵抗Ｒ６Ｂを介してゲートにスイッチ制御信号Ｓ１６が入力される。ＮｃｈＭＯＳトランジスタＮＴ６Ａは、ドレインがバックゲートに接続され、ソースがＲＦ端子Ｐ_ＲＦ６に接続され、抵抗Ｒ６Ａを介してゲートにスイッチ制御信号Ｓ１６が入力される。ＰｃｈＭＯＳトランジスタＰＴ６Ａは、ソースがＲＦ端子Ｐ_ＲＦ６に接続され、ドレインがバックゲート及びＰｃｈＭＯＳトランジスタＰＴ６Ｂのソースに接続され、抵抗Ｒ１６Ａを介してゲートにスイッチ制御信号Ｓ１６が入力される。ＰｃｈＭＯＳトランジスタＰＴ６Ｂは、ソースがバックゲートに接続され、ドレインが接地端子Ｐ_ＶＳに接続され、抵抗Ｒ１６Ｂを介してゲートにスイッチ制御信号Ｓ１６が入力される。

ここで、スイッチ制御信号Ｓ１６が“Ｈｉｇｈ”レベル（２．５Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ６Ａ及びＮＴ６Ｂが“ＯＮ”し、シャントＦＥＴとしてのＰｃｈＭＯＳトランジスタＰＴ６Ａ及びＰＴ６Ｂが“ＯＦＦ”して、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ６の間が“アクティブ”となる。一方、スイッチ制御信号Ｓ１６が“Ｌｏｗ”レベル（−２．５Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ６Ａ及びＮＴ６Ｂが“ＯＦＦ”し、シャントＦＥＴとしてのＰｃｈＭＯＳトランジスタＰＴ６Ａ及びＰＴ６Ｂが“ＯＮ”して、ＲＦ端子Ｐ_ＲＦ６が接地電位Ｖ_Ｓとなり、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ６の間が“ＯＦＦ”となる。

上述したように、本実施例の半導体スイッチ回路では、ＳＰ６Ｔ（内部回路部）２ｂは、制御回路から出力されるスイッチ制御信号Ｓ１１乃至Ｓ１６にもとづいて、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ１乃至Ｐ_ＲＦ６のいずれか１つのＲＦ端子間を活性化して高周波（ＲＦ）信号を伝播させる。ＳＰ６Ｔ（内部回路部）２ｂには、対となる並列配置された２つスルーＦＥＴと並列配置された２つのシャントＦＥＴが設けられ、それぞれのゲートには高抵抗値を有する抵抗が設けられている。スルーＦＥＴにはＮｃｈＭＯＳトランジスタを用い、シャントＦＥＴにはＰｃｈＭＯＳトランジスタを用いている。

このため、従来よりもスイッチ切り替えを制御するスイッチ制御信号の本数を抑制でき、スイッチ制御信号を生成する制御回路の構成を簡略化することができる。また、一つのスイッチ制御信号により、スルーＦＥＴが“ＯＮ”したときに対となるシャントＦＥＴが同時に“ＯＦＦ”する。一つのスイッチ制御信号により、スルーＦＥＴが“ＯＦＦ”したときに対となるシャントＦＥＴが同時に“ＯＮ”する。したがって、タイミングずれによる誤動作が発生する可能性がない。更に、並列配置された２つのスルーＦＥＴ及びシャントＦＥＴのゲートにはそれぞれ高抵抗値を有する抵抗が設けられているので、実施例１よりも高周波（ＲＦ）信号のパワーレベルが大きな場合でのトランジスタの実効降伏電圧の低下を抑制することができる。

なお、本実施例では、ＳＰ６Ｔ（内部回路部）２ｂを含む高周波スイッチにシリコン基板を用いているが、ＳＯＩ基板やＳＯＳ基板を用いてもよい。ＳＯＩ基板やＳＯＳ基板の場合、高周波アナログスイッチではスルーＦＥＴ及びシャントＦＥＴは部分空乏型或いは空乏化されていないタイプのトランジスタなどを用いるのが好ましい。

次に、本発明の実施例３に係る半導体スイッチ回路について、図面を参照して説明する。図８は高周波スイッチの内部回路部を示す回路図である。本実施例では、シャントＦＥＴ及びスルーＦＥＴを並列３段構成にしている。

図８に示すように、ＳＰＤＴ（内部回路部）２ｃには、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ１ａ乃至ＮＴ１ｃ、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ２ａ乃至ＮＴ２ｃ、シャントＦＥＴとしてのＰｃｈＭＯＳトランジスタＰＴ１ａ乃至ＰＴ１ｃ、シャントＦＥＴとしてのＰｃｈＭＯＳトランジスタＰＴ２ａ乃至ＰＴ２ｃ、抵抗Ｒ１ａ乃至Ｒ１ｃ、抵抗Ｒ２ａ乃至Ｒ２ｃ、抵抗Ｒ１１ａ乃至Ｒ１１ｃ、抵抗Ｒ１２ａ乃至Ｒ１２ｃ、抵抗Ｒｂ１ａ乃至Ｒｂ１ｃ、抵抗Ｒｂ２ａ乃至Ｒｂ２ｃ、抵抗Ｒｂ１１ａ乃至Ｒｂ１１ｃ、抵抗Ｒｂ１２ａ乃至Ｒｂ１２ｃ、及び抵抗Ｒ２１が設けられている。抵抗Ｒ２１は、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}と接地端子Ｐ_ＶＳの間に設けられ、高抵抗値を有する。

ここで、抵抗Ｒｂ１ａ乃至Ｒｂ１ｃ、抵抗Ｒｂ２ａ乃至Ｒｂ２ｃ、抵抗Ｒｂ１１ａ乃至Ｒｂ１１ｃ、及び抵抗Ｒｂ１２ａ乃至Ｒｂ１２ｃは、ＳＰＤＴスイッチの高周波（ＲＦ）特性の低下を抑制するために設けられたものであり、高抵抗値を有する抵抗を使用するのが好ましい。また、抵抗Ｒ１ａ乃至Ｒ１ｃ、抵抗Ｒ２ａ乃至Ｒ２ｃ、抵抗Ｒ１１ａ乃至Ｒ１１ｃ、及び抵抗Ｒ１２ａ乃至Ｒ１２ｃは、例えば１０KΩの抵抗値を有し、トランジスタの実効降伏電圧及びＥＳＤの向上を図るために設けられたものである。ＳＰＤＴ（内部回路部）２ｃを含む高周波スイッチは、シリコン基板を用いている。

ＮｃｈＭＯＳトランジスタＮＴ１ｃは、ドレインが共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}に接続され、ソースがＮｃｈＭＯＳトランジスタＮＴ１ｂのドレインに接続され、バックゲートと接地電位Ｖ_Ｓの間に抵抗Ｒｂ１ｃが設けられ、抵抗Ｒ１ｃを介してゲートにスイッチ制御信号Ｓ１１が入力される。ＮｃｈＭＯＳトランジスタＮＴ１ｂは、ソースがＮｃｈＭＯＳトランジスタＮＴ１ａのドレインに接続され、バックゲートと接地電位Ｖ_Ｓの間に抵抗Ｒｂ１ｂが設けられ、抵抗Ｒ１ｂを介してゲートにスイッチ制御信号Ｓ１１が入力される。ＮｃｈＭＯＳトランジスタＮＴ１ａは、ソースがＲＦ端子Ｐ_ＲＦ１に接続され、バックゲートと接地電位Ｖ_Ｓの間に抵抗Ｒｂ１ａが設けられ、抵抗Ｒ１ａを介してゲートにスイッチ制御信号Ｓ１１が入力される。

ＰｃｈＭＯＳトランジスタＰＴ１ａは、ソースがＲＦ端子Ｐ_ＲＦ１に接続され、ドレインがＰｃｈＭＯＳトランジスタＰＴ１ｂのソースに接続され、バックゲートと高電位側電源Ｖ_ＤＤの間に抵抗Ｒｂ１１ａが設けられ、抵抗Ｒ１１ａを介してゲートにスイッチ制御信号Ｓ１１が入力される。ＰｃｈＭＯＳトランジスタＰＴ１ｂは、ドレインがＰｃｈＭＯＳトランジスタＰＴ１ｃのソースに接続され、バックゲートと高電位側電源Ｖ_ＤＤの間に抵抗Ｒｂ１１ｂが設けられ、抵抗Ｒ１１ｂを介してゲートにスイッチ制御信号Ｓ１１が入力される。ＰｃｈＭＯＳトランジスタＰＴ１ｃは、ドレインが接地端子Ｐ_ＶＳに接続され、バックゲートと高電位側電源Ｖ_ＤＤの間に抵抗Ｒｂ１１ｃが設けられ、抵抗Ｒ１１ｃを介してゲートにスイッチ制御信号Ｓ１１が入力される。

ここで、スイッチ制御信号Ｓ１１が“Ｈｉｇｈ”レベル（２．５Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ１ａ乃至ＮＴ１ｃが“ＯＮ”し、シャントＦＥＴとしてのＰｃｈＭＯＳトランジスタＰＴ１ａ乃至ＰＴ１ｃが“ＯＦＦ”して、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ１の間が“アクティブ”となる。一方、スイッチ制御信号Ｓ１１が“Ｌｏｗ”レベル（−２．５Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ１ａ乃至ＮＴ１ｃが“ＯＦＦ”し、シャントＦＥＴとしてのＰｃｈＭＯＳトランジスタＰＴ１ａ乃至ＰＴ１ｃが“ＯＮ”して、ＲＦ端子Ｐ_ＲＦ１が接地電位Ｖ_Ｓとなり、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ１の間が“ＯＦＦ”となる。

ＮｃｈＭＯＳトランジスタＮＴ２ｃは、ドレインが共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}に接続され、ソースがＮｃｈＭＯＳトランジスタＮＴ２ｂのドレインに接続され、バックゲートと接地電位Ｖ_Ｓの間に抵抗Ｒｂ２ｃが設けられ、抵抗Ｒ２ｃを介してゲートにスイッチ制御信号Ｓ１２が入力される。ＮｃｈＭＯＳトランジスタＮＴ２ｂは、ソースがＮｃｈＭＯＳトランジスタＮＴ２ａのドレインに接続され、バックゲートと接地電位Ｖ_Ｓの間に抵抗Ｒｂ２ｂが設けられ、抵抗Ｒ２ｂを介してゲートにスイッチ制御信号Ｓ１２が入力される。ＮｃｈＭＯＳトランジスタＮＴ２ａは、ソースがＲＦ端子Ｐ_ＲＦ２に接続され、バックゲートと接地電位Ｖ_Ｓの間に抵抗Ｒｂ２ａが設けられ、抵抗Ｒ２ａを介してゲートにスイッチ制御信号Ｓ１２が入力される。

ＰｃｈＭＯＳトランジスタＰＴ２ａは、ソースがＲＦ端子Ｐ_ＲＦ２に接続され、ドレインがＰｃｈＭＯＳトランジスタＰＴ２ｂのソースに接続され、バックゲートと高電位側電源Ｖ_ＤＤの間に抵抗Ｒｂ１２ａが設けられ、抵抗Ｒ１２ａを介してゲートにスイッチ制御信号Ｓ１２が入力される。ＰｃｈＭＯＳトランジスタＰＴ２ｂは、ドレインがＰｃｈＭＯＳトランジスタＰＴ２ｃのソースに接続され、バックゲートと高電位側電源Ｖ_ＤＤの間に抵抗Ｒｂ１２ｂが設けられ、抵抗Ｒ１２ｂを介してゲートにスイッチ制御信号Ｓ１２が入力される。ＰｃｈＭＯＳトランジスタＰＴ２ｃは、ドレインが接地端子Ｐ_ＶＳに接続され、バックゲートと高電位側電源Ｖ_ＤＤの間に抵抗Ｒｂ１２ｃが設けられ、抵抗Ｒ１２ｃを介してゲートにスイッチ制御信号Ｓ１２が入力される。

ここで、スイッチ制御信号Ｓ１２が“Ｈｉｇｈ”レベル（２．５Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ２ａ乃至ＮＴ２ｃが“ＯＮ”し、シャントＦＥＴとしてのＰｃｈＭＯＳトランジスタＰＴ２ａ乃至ＰＴ２ｃが“ＯＦＦ”して、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ２の間が“アクティブ”となる。一方、スイッチ制御信号Ｓ１２が“Ｌｏｗ”レベル（−２．５Ｖ）の場合、スルーＦＥＴとしてのＮｃｈＭＯＳトランジスタＮＴ２ａ乃至ＮＴ２ｃが“ＯＦＦ”し、シャントＦＥＴとしてのＰｃｈＭＯＳトランジスタＰＴ２ａ乃至ＰＴ２ｃが“ＯＮ”して、ＲＦ端子Ｐ_ＲＦ２が接地電位Ｖ_Ｓとなり、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ２の間が“ＯＦＦ”となる。

上述したように、本実施例の半導体スイッチ回路では、ＳＰＤＴ（内部回路部）２ｃは、制御回路から出力されるスイッチ制御信号Ｓ１１及びＳ１２にもとづいて、共通ＲＦ端子Ｐ_{ＲＦＣＯＭ}とＲＦ端子Ｐ_ＲＦ１及びＰ_ＲＦ２のいずれか１つのＲＦ端子間を活性化して高周波（ＲＦ）信号を伝播させる。スルーＦＥＴにはＮｃｈＭＯＳトランジスタを用い、シャントＦＥＴにはＰｃｈＭＯＳトランジスタを用いている。ＳＰＤＴ（内部回路部）２ｃには、対となる並列配置された３つスルーＦＥＴと並列配置された３つのシャントＦＥＴが設けられ、それぞれのゲートには高抵抗値を有する抵抗が設けられている。スルーＦＥＴのバックゲートと接地電位Ｖ_Ｓの間に高抵抗値を有する抵抗が設けられている。シャントＦＥＴのバックゲートと高電位側電源Ｖ_ＤＤの間に高抵抗値を有する抵抗が設けられている。

このため、従来よりもスイッチ切り替えを制御するスイッチ制御信号の本数を抑制でき、スイッチ制御信号を生成する制御回路の構成を簡略化することができる。また、一つのスイッチ制御信号により、スルーＦＥＴが“ＯＮ”したときに対となるシャントＦＥＴが同時に“ＯＦＦ”する。一つのスイッチ制御信号により、スルーＦＥＴが“ＯＦＦ”したときに対となるシャントＦＥＴが同時に“ＯＮ”する。したがって、タイミングずれによる誤動作が発生する可能性がない。更に、並列配置された３つのスルーＦＥＴ及びシャントＦＥＴのゲートにはそれぞれ高抵抗値を有する抵抗が設けられているので、実施例１よりも高周波（ＲＦ）信号のパワーレベルが大きな場合でのトランジスタの実効降伏電圧の低下を抑制することができる。

本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。

例えば、実施例では、高周波アナログスイッチに適用しているが、半導体集積回路で生成される内部デジタル信号の切り替えを行うスイッチに適用できる。また、実施例１及び実施例２ではＳＰ６Ｔのスイッチ回路、実施例３ではＳＰＤＴのスイッチ回路に適用しているが、これに限定されるものではなくＳＰｎＴ（poleが１個で、throwがｎ個）のスイッチ回路やｍPｎＴ（poleがｍ個で、throwがｎ個）のスイッチ回路に適用することができる。また、実施例３ではスルーＦＥＴ及びシャントＦＥＴをそれぞれ３個並列形成しているが、４個以上並列形成してもよい。

本発明は、以下の付記に記載されているような構成が考えられる。
（付記１）共通端子と信号端子の間にｎ（ただし、ｎは２以上の整数）個並列に設けられ、ゲートが第１の抵抗に接続され、Ｎｃｈ絶縁ゲート電界効果トランジスタから構成されるスルーＦＥＴ群と、前記共通端子と接地端子の間にｎ個並列に設けられ、ゲートが第２の抵抗に接続され、ゲートが前記第２の抵抗及び前記第２の抵抗を介して前記スルーＦＥＴ群のゲートに接続され、Ｐｃｈ絶縁ゲート電界効果トランジスタから構成されるシャントＦＥＴ群と、前記第１の抵抗を介して前記スルーＦＥＴ群のゲートと前記第２の抵抗を介して前記シャントＦＥＴ群のゲートとにスイッチ制御信号を出力し、前記スイッチ制御信号の信号レベルが“Ｈｉｇｈ”の場合、前記シャントＦＥＴ群を“ＯＦＦ”させ、前記スルーＦＥＴ群を“ＯＮ”させて前記共通端子と前記信号端子の間をアクティブにし、前記スイッチ制御信号の信号レベルが“Ｌｏｗ”の場合、前記スルーＦＥＴ群を“ＯＦＦ”させ、前記シャントＦＥＴ群を“ＯＮ”させて前記共通端子と前記信号端子の間を“ＯＦＦ”させる端子とを具備する半導体スイッチ回路。

（付記２）前記スルーＦＥＴ及び前記シャントＦＥＴは、エンハンスメントモードのトランジスタである付記１に記載の半導体スイッチ回路。

本発明の実施例１に係る高周波スイッチの構成を示すブロック図。本発明の実施例１に係る制御信号により共通ＲＦ端子と接続されるＲＦ端子の関係を示す図。本発明の実施例１に係る高周波スイッチの内部回路部を示す回路図。本発明の実施例１に係る従来の高周波スイッチの構成を示すブロック図。本発明の実施例１に係る従来の高周波スイッチで、制御信号により共通ＲＦ端子と接続されるＲＦ端子の関係を示す図。本発明の実施例１に係る従来の高周波スイッチの内部回路部を示す回路図。本発明の実施例２に係る高周波スイッチの内部回路部を示す回路図。本発明の実施例３に係る高周波スイッチの内部回路部を示す回路図。

符号の説明

１、１ａ制御回路
２、２ａ、２ｂＳＰ６Ｔ（内部回路部）
２ｃＳＰＤＴ（内部回路部）
３ドライバ
１０、１０ａ高周波スイッチ（ＳＰ６Ｔ）
３０半導体集積回路装置
ＮＴ１〜ＮＴ６、ＮＴ１Ａ〜ＮＴ６Ａ、ＮＴ１Ｂ〜ＮＴ６Ｂ、ＮＴ１ａ〜ＮＴ１ｃ、ＮＴ２ａ〜ＮＴ２ｃ、ＮＴ１１〜ＮＴ１６ＮｃｈＭＯＳトランジスタ
Ｐ_ＲＦ１〜Ｐ_ＲＦ６ＲＦ端子
Ｐ_{ＲＦＣＯＭ} 共通ＲＦ端子
ＰＴ１〜ＰＴ６、ＰＴ１Ａ〜ＰＴ６Ａ、ＰＴ１Ｂ〜ＰＴ６Ｂ、ＰＴ１ａ〜ＰＴ１ｃ、ＰＴ２ａ〜ＰＴ２ｃＰｃｈＭＯＳトランジスタ
Ｐ_ＶＤＤ高電位側電源端子
Ｐ_ＶＳＳ低電位側電源端子
Ｒ１〜Ｒ６、Ｒ１Ａ〜Ｒ６Ａ、Ｒ１Ｂ〜Ｒ６Ｂ、Ｒ１ａ〜Ｒ１ｃ、Ｒ２ａ〜Ｒ２ｃ、Ｒ１１〜Ｒ１６、Ｒ１１Ａ〜Ｒ１６Ａ、Ｒ１１Ｂ〜Ｒ１６Ｂ、Ｒ１１ａ〜Ｒ１１ｃ、Ｒ１２ａ〜Ｒ１２ｃ、Ｒ２１、Ｒ３１〜Ｒ３６、Ｒｂ１ａ〜Ｒｂ１ｃ、Ｒｂ２ａ〜Ｒｂ２ｃ、Ｒｂ１１ａ〜Ｒｂ１１ｃ、Ｒｂ１２ａ〜Ｒｂ１２ｃ抵抗
Ｓ１１〜Ｓ１６、Ｓ１１ａ〜Ｓ１６ａ、Ｓ１１０、Ｓ１１１、Ｓ１２０、Ｓ１２１、Ｓ１３０、Ｓ１３１、Ｓ１４０、Ｓ１４１、Ｓ１５０、Ｓ１５１、Ｓ１６０、Ｓ１６１スイッチ制御信号
Ｓ_Ｖ１〜Ｓ_Ｖ３制御信号
Ｖ_ＤＤ高電位側電源
Ｖ_Ｓ接地電位
Ｖ_ＳＳ低電位側電源

Claims

Ｎｃｈ絶縁ゲート電界効果トランジスタから構成されるスルーＦＥＴと、
ゲートが前記スルーＦＥＴのゲートに接続されるＰｃｈ絶縁ゲート電界効果トランジスタから構成されるシャントＦＥＴと、
前記スルーＦＥＴ及び前記シャントＦＥＴのゲートにスイッチ制御信号を出力し、前記スイッチ制御信号の信号レベルが“Ｈｉｇｈ”の場合、前記スルーＦＥＴを“ＯＮ”させ、前記シャントＦＥＴを“ＯＦＦ”させ、前記スイッチ制御信号の信号レベルが“Ｌｏｗ”の場合、前記スルーＦＥＴを“ＯＦＦ”させ、前記シャントＦＥＴを“ＯＮ”させる端子と、
を具備することを特徴とする半導体スイッチ回路。
共通端子と信号端子との間に設けられ、Ｎｃｈ絶縁ゲート電界効果トランジスタから構成されるスルーＦＥＴと、
前記共通端子と接地端子の間に設けられ、ゲートが前記スルーＦＥＴのゲートに接続されるＰｃｈ絶縁ゲート電界効果トランジスタから構成されるシャントＦＥＴと、
前記スルーＦＥＴ及び前記シャントＦＥＴのゲートにスイッチ制御信号を出力し、前記スイッチ制御信号の信号レベルが“Ｈｉｇｈ”の場合、前記シャントＦＥＴを“ＯＦＦ”させ、前記スルーＦＥＴを“ＯＮ”させて前記共通端子と前記信号端子の間をアクティブにし、前記スイッチ制御信号の信号レベルが“Ｌｏｗ”の場合、前記スルーＦＥＴを“ＯＦＦ”させ、前記シャントＦＥＴを“ＯＮ”させて前記共通端子と前記信号端子の間を“ＯＦＦ”させる端子と、
を具備することを特徴とする半導体スイッチ回路。
前記スルーＦＥＴのゲートが第１の抵抗に接続され、前記シャントＦＥＴのゲートが第２の抵抗に接続され、前記第１の抵抗を介して前記スイッチ制御信号が前記スルーＦＥＴのゲートに入力され、前記第２の抵抗を介して前記スイッチ制御信号が前記シャントＦＥＴのゲートに入力されることを特徴とする請求項１又は２に記載の半導体スイッチ回路。
共通端子と信号端子との間に設けられ、バックゲートがソースに接続され、ゲートが第１の抵抗に接続され、Ｎｃｈ絶縁ゲート電界効果トランジスタから構成されるスルーＦＥＴと、
前記共通端子と接地端子との間に設けられ、バックゲートがソースに接続され、ゲートが第２の抵抗に接続され、ゲートが前記第２の抵抗及び前記第１の抵抗を介して前記スルーＦＥＴのゲートに接続され、Ｐｃｈ絶縁ゲート電界効果トランジスタから構成されるシャントＦＥＴと、
前記第１の抵抗を介して前記スルーＦＥＴのゲートと前記第２の抵抗を介して前記シャントＦＥＴのゲートとにスイッチ制御信号を出力し、前記スイッチ制御信号の信号レベルが“Ｈｉｇｈ”の場合、前記シャントＦＥＴを“ＯＦＦ”させ、前記スルーＦＥＴを“ＯＮ”させて前記共通端子と前記信号端子の間をアクティブにし、前記スイッチ制御信号の信号レベルが“Ｌｏｗ”の場合、前記スルーＦＥＴを“ＯＦＦ”させ、前記シャントＦＥＴを“ＯＮ”させて前記共通端子と前記信号端子の間を“ＯＦＦ”させる端子と、
を具備することを特徴とする半導体スイッチ回路。
共通端子と信号端子との間に設けられ、ゲートが第１の抵抗に接続され、バックゲートと接地電位の間に第２の抵抗が設けられ、Ｎｃｈ絶縁ゲート電界効果トランジスタから構成されるスルーＦＥＴと、
前記共通端子と前記接地端子との間に設けられ、ゲートが第３の抵抗に接続され、ゲートが前記第３の抵抗及び前記第１の抵抗を介して前記スルーＦＥＴのゲートに接続され、バックゲートと高電位側電源の間に第４の抵抗が設けられ、Ｐｃｈ絶縁ゲート電界効果トランジスタから構成されるシャントＦＥＴと、
前記第１の抵抗を介して前記スルーＦＥＴのゲートと前記第３の抵抗を介して前記シャントＦＥＴのゲートとにスイッチ制御信号を出力し、前記スイッチ制御信号の信号レベルが“Ｈｉｇｈ”の場合、前記シャントＦＥＴを“ＯＦＦ”させ、前記スルーＦＥＴを“ＯＮ”させて前記共通端子と前記信号端子の間をアクティブにし、前記スイッチ制御信号の信号レベルが“Ｌｏｗ”の場合、前記スルーＦＥＴを“ＯＦＦ”させ、前記シャントＦＥＴを“ＯＮ”させて前記共通端子と前記信号端子の間を“ＯＦＦ”させる端子と、
を具備することを特徴とする半導体スイッチ回路。