[go: up one dir, main page]

JP2008008774A - Method of manufacturing semiconductor integrated circuit device - Google Patents

Method of manufacturing semiconductor integrated circuit device Download PDF

Info

Publication number
JP2008008774A
JP2008008774A JP2006179886A JP2006179886A JP2008008774A JP 2008008774 A JP2008008774 A JP 2008008774A JP 2006179886 A JP2006179886 A JP 2006179886A JP 2006179886 A JP2006179886 A JP 2006179886A JP 2008008774 A JP2008008774 A JP 2008008774A
Authority
JP
Japan
Prior art keywords
region
sheet
main surface
probe
contact terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006179886A
Other languages
Japanese (ja)
Inventor
Masao Okayama
正男 岡山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2006179886A priority Critical patent/JP2008008774A/en
Publication of JP2008008774A publication Critical patent/JP2008008774A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide technology for bringing a probe into contact with a test pad corresponding to the probe by a desired contact pressure in probe inspection using a thin film probe formed by using manufacture technique of a semiconductor integrated circuit device. <P>SOLUTION: The bending rigidity of a first region in the circumference of the probe 7E of an arrangement end of the probe 7 (a plurality of contact terminals) arranging face distribution of the bending rigidity of a thin film sheet 2 (a first sheet) possessed by a probe card used for the probe inspection at a constant interval is small by being compared with the bending rigidity of a second region in the circumference of the probes 7A and 7B between the arrangement ends. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体集積回路装置の製造技術に関し、特に、半導体集積回路装置の検査に適用して有効な技術に関するものである。   The present invention relates to a technology for manufacturing a semiconductor integrated circuit device, and more particularly to a technology effective when applied to inspection of a semiconductor integrated circuit device.

例えば、特開平8−220138号公報(特許文献1)には、メンブレン方式のプローブカードを用いて行う半導体素子の電気特性の測定に際して、軸からの荷重と薄膜の張力とに起因する押さえ板の反りを防ぎ、半導体素子との良好なコンタクトを得るために、押さえ板については、前記軸を受ける上側面と、円筒状の側面と、薄膜に形成され半導体素子に接触させられる金属突起を押圧する下面と、この下面と円筒状の側面との間に形成された傾斜面とから形成する旨が開示されている。   For example, in Japanese Patent Laid-Open No. 8-220138 (Patent Document 1), when measuring the electrical characteristics of a semiconductor element using a membrane type probe card, the holding plate caused by the load from the shaft and the tension of the thin film is disclosed. In order to prevent warpage and obtain good contact with the semiconductor element, the pressing plate presses the upper side surface that receives the shaft, the cylindrical side surface, and the metal protrusion formed on the thin film and brought into contact with the semiconductor element. It is disclosed that it is formed from a lower surface and an inclined surface formed between the lower surface and a cylindrical side surface.

また、例えば特開平7−135240号公報(特許文献2)には、異方導電性の薄膜に形成されたバンプを被測定体の電極に接続させるように用いて電気的特性を検査するプローブ装置において、装置台上の被測定体と薄膜との空隙にエアーを噴出させ、跳ね返りのエアー圧で薄膜の撓みを除去し、被測定対面に対してバンプ以外の接触を排除する技術が開示されている。
特開平8−220138号公報 特開平7−135240号公報
Further, for example, in Japanese Patent Laid-Open No. 7-135240 (Patent Document 2), a probe apparatus for inspecting electrical characteristics by using bumps formed on an anisotropic conductive thin film so as to be connected to electrodes of a measured object. In this technology, air is blown into the gap between the object to be measured and the thin film on the device base, the bending of the thin film is removed by the rebounding air pressure, and the contact other than the bump is excluded from the measured face. Yes.
JP-A-8-220138 JP 7-135240 A

半導体集積回路装置の検査技術としてプローブ検査がある。このプローブ検査は、半導体集積回路装置が所定の機能どおりに動作するか否かを確認する機能テストや、DC動作特性およびAC動作特性のテストを行って良品/不良品を判別するテスト等を含む。   There is a probe inspection as an inspection technique for a semiconductor integrated circuit device. This probe inspection includes a function test for confirming whether or not the semiconductor integrated circuit device operates in accordance with a predetermined function, a test for determining a non-defective product / defective product by performing a DC operating characteristic and an AC operating characteristic test, and the like. .

近年、半導体集積回路装置の多機能化が進行し、1個の半導体チップ(以下、単にチップと記す)に複数の回路を作りこむことが進められている。また、半導体集積回路装置の製造コストを低減するために、半導体素子および配線を微細化して、チップの面積を小さくし、ウエハ1枚当たりの取得チップ数を増加することが進められている。   In recent years, semiconductor integrated circuit devices have become more multifunctional, and it has been promoted to create a plurality of circuits in one semiconductor chip (hereinafter simply referred to as a chip). Further, in order to reduce the manufacturing cost of the semiconductor integrated circuit device, it has been promoted to miniaturize semiconductor elements and wirings to reduce the chip area and increase the number of acquired chips per wafer.

そのため、テストパッド(ボンディングパッド)数が増加するだけでなく、テストパッドの配置が狭ピッチ化し、テストパッドの面積も縮小されてきている。このようなテストパッドの狭ピッチ化に伴って、上記プローブ検査にカンチレバー状の探針を有するプローバを用いようとした場合には、探針をテストパッドの配置位置に合わせて設置することが困難になってしまう課題が存在する。   Therefore, not only the number of test pads (bonding pads) is increased, but also the arrangement of test pads is narrowed and the area of the test pads is also reduced. When a prober having a cantilever-like probe is used for the probe inspection as the pitch of the test pad is reduced, it is difficult to install the probe in accordance with the position of the test pad. There is a problem that becomes.

本発明者らは、半導体集積回路装置の製造技術を用いて形成された複数の探針を有するプローバを用いることにより、テストパッドが狭ピッチ化したチップに対してもプローブ検査が実現できる技術について検討している。その中で、本発明者らは、以下のような課題を見出した。   The inventors of the present invention have been able to realize a probe inspection even for a chip having a narrow test pad pitch by using a prober having a plurality of probes formed by using a manufacturing technique of a semiconductor integrated circuit device. Are considering. Among them, the present inventors have found the following problems.

前記複数の探針は、半導体集積回路装置の製造技術を用いて金属膜およびポリイミド膜の堆積や、それらのパターニング等を実施することにより形成された薄膜プローブの一部であり、検査対象であるチップと対向する薄膜プローブの下主面側に設けられている。   The plurality of probes are part of a thin film probe formed by depositing a metal film and a polyimide film using a manufacturing technique of a semiconductor integrated circuit device, patterning them, and the like, and are inspection targets. It is provided on the lower main surface side of the thin film probe facing the chip.

プローブ検査時には、たとえば42アロイなどからなり押圧面が平坦な押圧具によって、探針が形成された領域の薄膜プローブを前記主面とは反対側の裏面から押圧する。この押圧によって、薄膜プローブは、押圧具からほぼ一様の押圧方向の強制変位を受ける。   At the time of probe inspection, the thin film probe in the region where the probe is formed is pressed from the back surface opposite to the main surface with a pressing tool made of 42 alloy or the like and having a flat pressing surface. By this pressing, the thin film probe is subjected to a forced displacement in a substantially uniform pressing direction from the pressing tool.

ところが、前記複数の探針とそれぞれ接触する相手テストパッドとの接触圧力は必ずしも一様にならない。すなわち、薄膜プローブが不均一間隔で配列された探針を有する場合、探針の配列間隔が広い箇所の探針が接触する相手テストパッドとの接触圧力は、探針の配列間隔が狭い箇所の探針が接触する相手テストパッドとの接触圧力よりも高くなることがある。   However, the contact pressure with the mating test pad that contacts each of the plurality of probes is not necessarily uniform. That is, when the thin-film probe has probes arranged at non-uniform intervals, the contact pressure with the mating test pad that contacts the probe at a location where the probe arrangement interval is wide is low. It may be higher than the contact pressure with the mating test pad with which the probe contacts.

また、探針の配列が矩形状態の場合など探針の配列方向が変化する場合は、コーナ領域の探針の接触圧力が高くなることがある。   Further, when the arrangement direction of the probes changes, such as when the arrangement of the probes is rectangular, the contact pressure of the probes in the corner area may increase.

このように探針と対応するテストパッドとの接触圧力が所望の状態からかけ離れた状態になると、複数の探針と対応する各テストパッドとの接触部の電気的な接触抵抗が不均一になり、チップ内部の回路の電気抵抗の正確な検査が出来なくなってしまうことになる。   Thus, when the contact pressure between the probe and the corresponding test pad is far from the desired state, the electrical contact resistance at the contact portion between the plurality of probes and the corresponding test pads becomes non-uniform. This makes it impossible to accurately check the electrical resistance of the circuit inside the chip.

また、探針と対応するテストパッドとの接触圧力が高くなると、探針が摩耗し易くなる問題や、前記接触圧力が高くなりすぎると検査対象であるチップに損傷を与える問題がある。   In addition, when the contact pressure between the probe and the corresponding test pad is increased, there is a problem that the probe is easily worn, and when the contact pressure is excessively high, there is a problem that a chip to be inspected is damaged.

上記特許文献1に開示された技術においては、これらの薄膜プローブ内の探針の面圧の分布までは考慮していない。また、上記特許文献2においても、これらの薄膜プローブ内の探針の面圧の分布までは考慮していない。   In the technique disclosed in Patent Document 1, the distribution of the surface pressure of the probe in these thin film probes is not taken into consideration. Also in the above-mentioned Patent Document 2, the distribution of the surface pressure of the probe in these thin film probes is not taken into consideration.

開示された技術においては、エアーにより薄膜に皺のような波打ち形状が発生しないように工夫されているが、探針の配置に起因する探針の面圧の分布が発生した場合には、対応が難しいと思われる。   In the disclosed technology, it is devised not to generate wavy shapes such as wrinkles on the thin film due to air, but when the surface pressure distribution of the probe due to the placement of the probe occurs Seems to be difficult.

本願に開示された一つの代表的な発明の目的は、半導体集積回路装置の製造技術を用いて形成された薄膜プローブを用いて行うプローブ検査において、探針とその探針が対応するテストパッドとを所望の接触圧力範囲内に接触させることのできる技術を提供することにある。   An object of one representative invention disclosed in the present application is to provide a probe and a test pad to which the probe corresponds in probe inspection using a thin film probe formed by using a manufacturing technique of a semiconductor integrated circuit device. It is an object to provide a technique capable of bringing a contact within a desired contact pressure range.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

すなわち、半導体集積回路の電気的検査を行う工程を有する半導体集積回路装置製造技術であって、前記電気的検査に用いる複数の接触端子を有するプローブカードを以下のように構成するものである。   That is, in the semiconductor integrated circuit device manufacturing technique including a step of performing an electrical inspection of the semiconductor integrated circuit, a probe card having a plurality of contact terminals used for the electrical inspection is configured as follows.

前記プローブカードにおいて、前記複数の接触端子が形成された第1シートの曲げ剛性の面分布を、一定方向に配列された前記複数の接触端子のうち、前記配列の端部にある前記接触端子の周囲にある第1領域の曲げ剛性を、前記配列の両端部以外の前記接触端子の周囲にある第2領域の曲げ剛性と比較して小さくするように構成するものである。   In the probe card, the surface distribution of the bending rigidity of the first sheet on which the plurality of contact terminals are formed is the contact terminals at the end of the array among the plurality of contact terminals arranged in a certain direction. The bending rigidity of the surrounding first region is configured to be smaller than the bending rigidity of the second region around the contact terminals other than both ends of the array.

本発明による半導体集積回路装置の製造方法は、以下の工程を含む、
(a)複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数の第1電極が形成された半導体ウエハを用意する工程、
(b)第1配線が形成された第1配線基板と、前記複数の第1電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する第2配線が形成され、前記第2配線が前記第1配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの主面に対向して前記第1配線基板に保持された第1シートと、前記第1配線基板の前記第1シートと対向する第1の面に前記第1シートを固定する第1固定治具と、平面で前記第1固定治具の内側に配置され、前記第1シートのうち前記複数の接触端子が形成された第1領域を裏面より押圧する押圧機構とを有するプローブカードを用意する工程、
(c)前記複数の接触端子の前記先端を前記複数の第1電極に接触させて前記半導体集積回路の電気的検査を行う工程。
ここで、前記第1シートは、端子間が広い場合や配列方向が急に変化するコーナ部の端子の場合などの接触端子の配列が不連続な特異点では端子間或いは端子の近傍において特異点以外の領域に比べて曲げ剛性を小さくしたものである。曲げ剛性を相対的に弱くするための手段の一例としては、構成材料の厚さを薄くしたり、構成部材を削除したり、柔らかい部材と置き換えたり、或いは構成部材にスリットを施す、或いは特異点以外の領域に構成部材を追加する方法である。
また、本発明による半導体集積回路装置の製造方法は、以下の工程を含む、
(a)複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数の第1電極が形成された半導体ウエハを用意する工程、
(b)第1配線が形成された第1配線基板と、前記複数の第1電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する第2配線が形成され、前記第2配線が前記第1配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの主面に対向して前記第1配線基板に保持された第1シートと、前記第1配線基板の前記第1シートと対向する第1の面に前記第1シートを固定する第1固定治具と、平面で前記第1固定治具の内側に配置され、前記第1シートのうち前記複数の接触端子が形成された第1領域を裏面より押圧する押圧機構とを有するプローブカードを用意する工程、
(c)前記複数の接触端子の前記先端を前記複数の第1電極に接触させて前記半導体集積回路の電気的検査を行う工程。
ここで、前記第1シートは、端子配列が矩形の場合は端子配列のコーナ部へ至る配列の途上からコーナ部に掛けて端子配列の中央側の曲げ剛性をコーナ以外の領域に対して相対的に小さい値としたものである。曲げ剛性を小さくするための手段の一例としては、構成材料の厚さを薄くしたり、柔らかい部材と置き換えたり、或いは構成部材にスリットを施す方法、または、逆にコーナ部以外の領域に構成部材を増やす方法である。
A method for manufacturing a semiconductor integrated circuit device according to the present invention includes the following steps:
(A) Partitioned into a plurality of chip regions, a semiconductor integrated circuit is formed in each of the plurality of chip regions, and a plurality of first electrodes electrically connected to the semiconductor integrated circuit are formed on the main surface Preparing a semiconductor wafer;
(B) a first wiring board on which the first wiring is formed, a plurality of contact terminals for contacting the plurality of first electrodes, and a second wiring electrically connected to the plurality of contact terminals are formed; A first sheet in which the second wiring is electrically connected to the first wiring and the tips of the plurality of contact terminals are held on the first wiring substrate so as to face a main surface of the semiconductor wafer; A first fixing jig for fixing the first sheet to a first surface of the wiring board facing the first sheet; and a plane disposed inside the first fixing jig, wherein the first sheet includes the first sheet. A step of preparing a probe card having a pressing mechanism that presses the first region formed with a plurality of contact terminals from the back surface;
(C) A step of performing electrical inspection of the semiconductor integrated circuit by bringing the tips of the plurality of contact terminals into contact with the plurality of first electrodes.
Here, the first sheet is a singular point between the terminals or in the vicinity of the terminals at the singular point where the arrangement of the contact terminals is discontinuous, such as when the terminals are wide or the terminal of the corner portion where the arrangement direction changes suddenly. Compared to other areas, the bending rigidity is reduced. Examples of means for making the bending rigidity relatively weak include reducing the thickness of the constituent material, deleting the constituent member, replacing it with a soft member, slitting the constituent member, or a singular point. It is a method of adding a structural member to the area | region other than.
A method for manufacturing a semiconductor integrated circuit device according to the present invention includes the following steps:
(A) Partitioned into a plurality of chip regions, a semiconductor integrated circuit is formed in each of the plurality of chip regions, and a plurality of first electrodes electrically connected to the semiconductor integrated circuit are formed on the main surface Preparing a semiconductor wafer;
(B) a first wiring board on which the first wiring is formed, a plurality of contact terminals for contacting the plurality of first electrodes, and a second wiring electrically connected to the plurality of contact terminals are formed; A first sheet in which the second wiring is electrically connected to the first wiring and the tips of the plurality of contact terminals are held on the first wiring substrate so as to face a main surface of the semiconductor wafer; A first fixing jig for fixing the first sheet to a first surface of the wiring board facing the first sheet; and a plane disposed inside the first fixing jig, wherein the first sheet includes the first sheet. A step of preparing a probe card having a pressing mechanism that presses the first region formed with a plurality of contact terminals from the back surface;
(C) A step of performing electrical inspection of the semiconductor integrated circuit by bringing the tips of the plurality of contact terminals into contact with the plurality of first electrodes.
Here, when the terminal arrangement is rectangular, the first sheet is hung on the corner from the middle of the arrangement to the corner of the terminal arrangement, and the bending rigidity on the center side of the terminal arrangement is relative to the area other than the corner. Is a small value. As an example of a means for reducing the bending rigidity, a method of reducing the thickness of the constituent material, replacing it with a soft member, or slitting the constituent member, or conversely, the constituent member in a region other than the corner portion. It is a method to increase.

また、本願に開示されたその他の概要を簡単に説明するとすれば、以下の通りである。   The other outline disclosed in the present application will be briefly described as follows.

第1配線が形成された第1配線基板と、半導体ウエハの主面に形成された複数の第1電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する第2配線が形成され、前記第2配線が前記第1配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの主面に対向して前記第1配線基板に保持された第1シートと、前記第1配線基板の前記第1シートと対向する第1の面に前記第1シートを固定する第1固定治具と、平面で前記第1固定治具の内側に配置され、前記第1シートのうち前記複数の接触端子が形成された第1領域を裏面より押圧する押圧機構とを有し、前記第1シートの端子配列間隔が急に広くなる端子間では、該第1シートの端子間或いは該間隔が広くなっている端子間や端子近傍領域で、該第1シートに切り込みスリットを施す、或いは該第一シートの端子間の材料構成を他の領域に比較して構成材料を削除する、或いは曲げ剛性の小さい材質にする、或いは厚さを薄くした形であるプローブカード。   A first wiring board on which the first wiring is formed, a plurality of contact terminals for contacting a plurality of first electrodes formed on the main surface of the semiconductor wafer, and a second electrically connected to the plurality of contact terminals. A first sheet in which wiring is formed, the second wiring is electrically connected to the first wiring, and the tips of the plurality of contact terminals are held on the first wiring board so as to face the main surface of the semiconductor wafer And a first fixing jig for fixing the first sheet to a first surface of the first wiring board facing the first sheet, and a flat surface disposed inside the first fixing jig, A pressing mechanism that presses the first region of the one sheet where the plurality of contact terminals are formed from the back surface, and between the terminals where the terminal arrangement interval of the first sheet is suddenly widened, Between terminals or between terminals where the distance is wide or in the vicinity of terminals Cut slits in the first sheet, or remove the constituent material compared to other regions in the material configuration between the terminals of the first sheet, or make the material less bending rigid, or reduce the thickness Probe card that is in shape.

第1配線が形成された第1配線基板と、半導体ウエハの主面に形成された複数の第1電極に接触させるための複数の接触端子および前記複数の接触端子と電気的に接続する第2配線が形成され、前記第2配線が前記第1配線と電気的に接続し前記複数の接触端子の先端が前記半導体ウエハの主面に対向して前記第1配線基板に保持された第1シートと、前記第1配線基板の前記第1シートと対向する第1の面に前記第1シートを固定する第1固定治具と、平面で前記第1固定治具の内側に配置され、前記第1シートのうち前記複数の接触端子が形成された第1領域を裏面より押圧する押圧機構とを有し、前記第1シートの端子配列が矩形である場合、コーナ部へ至る配列の途上からコーナ部に掛けて端子配列の近傍で、該第1シートに切り込みスリットを施す、或いは該第一シートの端子近傍の材料構成を他の領域に比較して構成材料を削除する、或いは曲げ剛性の小さい材質にする、或いは厚さを薄くした形であるプローブカード。   A first wiring board on which the first wiring is formed, a plurality of contact terminals for contacting a plurality of first electrodes formed on the main surface of the semiconductor wafer, and a second electrically connected to the plurality of contact terminals. A first sheet in which wiring is formed, the second wiring is electrically connected to the first wiring, and the tips of the plurality of contact terminals are held on the first wiring board so as to face the main surface of the semiconductor wafer And a first fixing jig for fixing the first sheet to a first surface of the first wiring board facing the first sheet, and a flat surface disposed inside the first fixing jig, A pressing mechanism that presses the first region of the sheet on which the plurality of contact terminals are formed from the back side, and the terminal arrangement of the first sheet is rectangular, the corner from the middle of the arrangement to the corner portion Cut into the first sheet near the terminal array Subjected to slit, or the material structure of the terminal near the said first sheet in comparison with the other areas to remove the constituent material, or bend to small material rigidity, or the probe card is thinned form thickness.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。   Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

すなわち、半導体集積回路装置の製造技術を用いて形成された薄膜プローブを用いて行うプローブ検査において、探針(プローブ)とその探針が対応するテストパッドとを所望の接触圧力範囲内で接触させることができる。   That is, in a probe inspection performed using a thin film probe formed using a manufacturing technique of a semiconductor integrated circuit device, a probe (probe) and a test pad corresponding to the probe are brought into contact with each other within a desired contact pressure range. be able to.

本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。   Before describing the present invention in detail, the meaning of terms in the present application will be described as follows.

ウエハとは、集積回路の製造に用いる単結晶シリコン基板(一般にほぼ平面円形状)、SOI(Silicon On Insulator)基板、サファイア基板、ガラス基板、その他の絶縁、反絶縁または半導体基板等並びにそれらの複合的基板をいう。また、本願において半導体集積回路装置というときは、シリコンウエハやサファイア基板等の半導体または絶縁体基板上に作られるものだけでなく、特に、そうでない旨明示された場合を除き、TFT(Thin Film Transistor)およびSTN(Super-Twisted-Nematic)液晶等のようなガラス等の他の絶縁基板上に作られるもの等も含むものとする。   A wafer is a single crystal silicon substrate (generally a substantially planar circular shape) used in the manufacture of integrated circuits, an SOI (Silicon On Insulator) substrate, a sapphire substrate, a glass substrate, other insulating, anti-insulating or semiconductor substrates, and their composites. A special substrate. The term “semiconductor integrated circuit device” as used herein refers not only to a semiconductor integrated circuit device such as a silicon wafer or a sapphire substrate, but also to a TFT (Thin Film Transistor) unless otherwise specified. ) And STN (Super-Twisted-Nematic) liquid crystal or the like made on other insulating substrates such as glass.

デバイス面とは、ウエハの主面であって、その面にリソグラフィにより、複数のチップ領域に対応するデバイスパターンが形成される面をいう。   The device surface is a main surface of a wafer on which a device pattern corresponding to a plurality of chip regions is formed by lithography.

接触端子とは、シリコンウエハを半導体集積回路の製造に用いるのと同様な、ウエハプロセス、すなわちフォトリソグラフィ技術、CVD(Chemical Vapor Deposition)技術、スパッタリング技術およびエッチング技術などを組み合わせたパターニング手法によって、配線層およびそれに電気的に接続された先端部を一体的に形成したものをいう。   Contact terminals are the same as those used in the manufacture of semiconductor integrated circuits for silicon wafers. Wiring is performed by a patterning method that combines photolithography, CVD (Chemical Vapor Deposition), sputtering, and etching. A layer and a tip electrically connected thereto are integrally formed.

薄膜プローブ(membrane probe)、薄膜プローブカード、または突起針配線シート複合体とは、検査対象と接触する前記接触端子(突起針)とそこから引き回された配線とが設けられ、その配線に外部接触用の電極が形成された薄膜をいい、たとえば厚さ10μm〜100μm程度のものをいう。   The thin film probe, the thin film probe card, or the protruding needle wiring sheet composite is provided with the contact terminal (protruding needle) that comes into contact with the object to be inspected and the wiring drawn from the contact terminal. A thin film on which a contact electrode is formed, for example, a thickness of about 10 μm to 100 μm.

プローブカードとは、検査対象となるウエハと接触する接触端子および多層配線基板などを有する構造体をいい、半導体検査装置とは、プローブカードおよび検査対象となるウエハを載せる試料支持系を有する検査装置をいう。   The probe card refers to a structure having a contact terminal that contacts a wafer to be inspected and a multilayer wiring board, and the semiconductor inspection apparatus refers to an inspection apparatus having a sample support system on which the probe card and the wafer to be inspected are placed. Say.

プローブ検査とは、ウエハ工程が完了したウエハに対してプローバを用いて行われる電気的試験であって、チップ領域の主面上に形成された電極に上記接触端子の先端を当てて半導体集積回路の電気的検査を行うことをいい、所定の機能通りに動作するか否かを確認する機能テストやDC動作特性およびAC動作特性のテストを行って良品/不良品を判別するものである。各チップに分割してから(またはパッケージング完了後)行われる選別テスト(最終テスト)とは区別される。   The probe inspection is an electrical test performed with a prober on a wafer for which a wafer process has been completed. The semiconductor integrated circuit is configured by applying the tip of the contact terminal to an electrode formed on the main surface of the chip region. In other words, a non-defective product / defective product is discriminated by performing a function test for confirming whether or not the device operates in accordance with a predetermined function and a DC operation characteristic and an AC operation characteristic test. This is distinguished from a screening test (final test) that is performed after dividing into chips (or after packaging is completed).

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。   In the following embodiments, when it is necessary for the sake of convenience, the description will be divided into a plurality of sections or embodiments. However, unless otherwise specified, they are not irrelevant to each other. There are some or all of the modifications, details, supplementary explanations, and the like.

また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。   Further, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), especially when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and may be more or less than the specific number.

さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。   Further, in the following embodiments, the constituent elements (including element steps and the like) are not necessarily indispensable unless otherwise specified and apparently essential in principle. Needless to say.

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。   Similarly, in the following embodiments, when referring to the shapes, positional relationships, etc. of the components, etc., the shapes are substantially the same unless otherwise specified, or otherwise apparent in principle. And the like are included. The same applies to the above numerical values and ranges.

また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。   Also, components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof is omitted.

また、本実施の形態を説明するための全図においては、各部材の構成をわかりやすくするために、平面図であってもハッチングを付す場合がある。   Further, in all the drawings for explaining the present embodiment, hatching may be given even in a plan view for easy understanding of the configuration of each member.

また、本実施の形態においては、絶縁ゲート型電界効果トランジスタをMOSFET(Metal Oxide Semiconductor Field Effect Transistor)も含めてMISFET(Metal Insulator Semiconductor Field Effect Transistor)と呼ぶ。   In the present embodiment, the insulated gate field effect transistor including the MOSFET (Metal Oxide Semiconductor Field Effect Transistor) is called a MISFET (Metal Insulator Semiconductor Field Effect Transistor).

以下、本発明の実施の形態を図面に基づいて詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

(実施の形態1)
図1は本実施の形態1のプローブカードの下面の要部平面図であり、図2は図1中のA−A線に沿った断面図である。
(Embodiment 1)
FIG. 1 is a plan view of a main part of the lower surface of the probe card according to the first embodiment, and FIG. 2 is a cross-sectional view taken along line AA in FIG.

図1および図2に示すように、本実施の形態1のプローブカードは、たとえば多層配線基板(第1配線基板)1、薄膜シート(薄膜プローブ、第1シート)2およびプランジャ3などから形成されている。   As shown in FIGS. 1 and 2, the probe card of the first embodiment is formed of, for example, a multilayer wiring board (first wiring board) 1, a thin film sheet (thin film probe, first sheet) 2, a plunger 3, and the like. ing.

薄膜シート2は押さえリング(第1固定治具)4によって薄膜シート2の上側の主面(第1シートの第1主面)2aと多層配線基板1の下側の主面(多層配線基板の第2主面)1bを対向させた状態で多層配線基板1に固定され、プランジャ3は多層配線基板1の上側の主面(多層配線基板の第1主面)1aに取り付けられている。多層配線基板1の中央部には開口部5が設けられ、この開口部5内において、薄膜シート2とプランジャ3とは接着リング6を介して接着されている。   The thin film sheet 2 is pressed by a pressing ring (first fixing jig) 4 so that the upper main surface (first main surface of the first sheet) 2a of the thin film sheet 2 and the lower main surface of the multilayer wiring board 1 (of the multilayer wiring board). The second main surface 1b is fixed to the multilayer wiring board 1 so as to face each other, and the plunger 3 is attached to the upper main surface of the multilayer wiring board 1 (first main surface of the multilayer wiring board) 1a. An opening 5 is provided at the center of the multilayer wiring board 1, and the thin film sheet 2 and the plunger 3 are bonded to each other through an adhesive ring 6 in the opening 5.

薄膜シート2の下側の主面(第1シートの第2主面)2bには、たとえば四角錐型または四角錐台形型の複数のプローブ(接触端子)7が形成されている。薄膜シート2内には、プローブ7の各々と電気的に接続され、各々のプローブ7から薄膜シート2の端部に向かって延在する複数の配線(第2配線)が形成されている。   On the lower main surface (second main surface of the first sheet) 2b of the thin film sheet 2, for example, a plurality of probes (contact terminals) 7 having a quadrangular pyramid shape or a quadrangular pyramid shape are formed. In the thin film sheet 2, a plurality of wirings (second wirings) that are electrically connected to each of the probes 7 and extend from each of the probes 7 toward the end of the thin film sheet 2 are formed.

多層配線基板1の下側の主面1bには、この複数の配線とそれぞれ電気的に接触する複数の受け部(図示は省略)が形成されており、この複数の受け部は、多層配線基板1内に形成された配線(第1配線)を通じて多層配線基板1の上面に設けられた複数のポゴ(POGO)座8と電気的に接続している。このポゴ座8は、テスタからの信号をプローブカードへ導入するピンを受ける機能を有する。   A plurality of receiving portions (not shown) that are in electrical contact with the plurality of wirings are formed on the lower principal surface 1b of the multilayer wiring substrate 1, and the plurality of receiving portions are formed on the multilayer wiring substrate. 1 is electrically connected to a plurality of pogo (POGO) seats 8 provided on the upper surface of the multilayer wiring board 1 through wirings (first wirings) formed in the wiring board 1. The pogo seat 8 has a function of receiving a pin for introducing a signal from the tester to the probe card.

本実施の形態1において、薄膜シート2は、たとえばポリイミドを主成分とする薄膜から構成され、主面2aにはプローブ7が形成された領域(複数の接触端子が配置された領域)に沿って、所定の位置(詳細は後述する)にエラストマ(図1、図2において図示は省略)を重ねた金属シート45が形成されている。   In the first embodiment, the thin film sheet 2 is made of, for example, a thin film mainly composed of polyimide, and is along a region where the probe 7 is formed on the main surface 2a (a region where a plurality of contact terminals are arranged). A metal sheet 45 in which an elastomer (not shown in FIGS. 1 and 2) is overlapped at a predetermined position (details will be described later) is formed.

また、本実施の形態1では、プローブ検査を行う際にチップ(半導体集積回路装置)10のパッド(第1電極)に全てのプローブ7を接触させるために、プローブ7が形成された領域の薄膜シート2を薄膜シート2の上主面2a側からチップ(チップ領域)10の上側の主面(半導体ウエハの第1主面)10a方向に押圧具(押圧部)9を介してプランジャ3が押圧する機構(押圧機構)となっている。   In the first embodiment, in order to bring all the probes 7 into contact with the pads (first electrodes) of the chip (semiconductor integrated circuit device) 10 during the probe inspection, the thin film in the region where the probes 7 are formed. The plunger 3 presses the sheet 2 from the upper main surface 2a side of the thin film sheet 2 in the direction of the upper main surface (first main surface of the semiconductor wafer) 10a of the chip (chip region) 10 via the pressing tool (pressing portion) 9. Mechanism (pressing mechanism).

すなわち、プランジャ3内に配置されたばね3Aの弾性力によって一定の圧力を押圧具9に加えるものである。本実施の形態1において、押圧具9の材質としては、42アロイを例示することができる。   That is, a constant pressure is applied to the pressing tool 9 by the elastic force of the spring 3 </ b> A disposed in the plunger 3. In the first embodiment, the alloy of the pressing tool 9 can be exemplified by 42 alloy.

本実施の形態1において、上記プローブカードを用いてプローブ検査(電気的検査)を行う対象としては、LCD(Liquid Crystal Display)ドライバが形成されたチップを例示することができる。図3は、チップ10の主面10a側の平面と、その一部を拡大したものを図示している。   In the first embodiment, as an object to be subjected to probe inspection (electrical inspection) using the probe card, a chip on which an LCD (Liquid Crystal Display) driver is formed can be exemplified. FIG. 3 illustrates a plane on the main surface 10a side of the chip 10 and an enlarged part thereof.

チップ10は、たとえば単結晶シリコン基板からなり、その主面にはLCDドライバ回路が形成されている。   The chip 10 is made of, for example, a single crystal silicon substrate, and an LCD driver circuit is formed on the main surface thereof.

また、チップ10の主面10aの周辺部には、LCDドライバ回路と電気的に接続する多数のパッド(第1電極)11、12が配置されており、図3中におけるチップ10の上側の長辺および両短辺に沿って配列されたパッド11は出力端子となり、チップ10の下側の長辺に沿って配列されたパッド12は入力端子となっている。   In addition, a large number of pads (first electrodes) 11 and 12 that are electrically connected to the LCD driver circuit are arranged on the periphery of the main surface 10a of the chip 10, and the upper length of the chip 10 in FIG. The pads 11 arranged along the side and both short sides serve as output terminals, and the pads 12 arranged along the long side below the chip 10 serve as input terminals.

LCDドライバの出力端子数は入力端子数より多いことから、隣り合ったパッド11の間隔をできる限り広げるために、パッド11はチップ10の上側の長辺および両短辺に沿って2列で配列され、チップ10の上側の長辺および両短辺に沿って互いの列のパッド11が互い違いに配列されている。   Since the number of output terminals of the LCD driver is larger than the number of input terminals, the pads 11 are arranged in two rows along the upper long side and both short sides of the chip 10 in order to widen the interval between adjacent pads 11 as much as possible. The pads 11 in the respective rows are alternately arranged along the upper long side and both short sides of the chip 10.

本実施の形態1において、隣り合うパッド11が配置されているピッチLPは、たとえば約68μmである。また、本実施の形態1において、パッド11は平面矩形であり、チップ10の外周と交差(直交)する方向に延在する長辺の長さLAは約63μmであり、チップ10の外周に沿って延在する短辺の長さLBは約34μmである。   In the first embodiment, the pitch LP at which the adjacent pads 11 are arranged is, for example, about 68 μm. Further, in the first embodiment, the pad 11 is a planar rectangle, the length LA of the long side extending in the direction intersecting (orthogonal) with the outer periphery of the chip 10 is about 63 μm, and along the outer periphery of the chip 10. The length LB of the short side that extends is about 34 μm.

また、隣り合うパッド11が配置されているピッチLPが約68μmであり、パッド11の短辺の長さLBが約34μmであることから、隣り合うパッド11の間隔は約34μmとなる。   Further, since the pitch LP where the adjacent pads 11 are arranged is about 68 μm and the length LB of the short side of the pads 11 is about 34 μm, the interval between the adjacent pads 11 is about 34 μm.

パッド11、12は、たとえばAu(金)から形成されたバンプ電極であり、チップ10の入出力端子(ボンディングパッド)上に、電解めっき、無電解めっき、蒸着あるいはスパッタリングなどの方法によって形成されたものである。   The pads 11 and 12 are bump electrodes formed of, for example, Au (gold), and are formed on the input / output terminals (bonding pads) of the chip 10 by a method such as electrolytic plating, electroless plating, vapor deposition, or sputtering. Is.

図4は、パッド11の斜視図である。パッド11の高さLCは約15μmであり、パッド12も同程度の高さを有する。   FIG. 4 is a perspective view of the pad 11. The height LC of the pad 11 is about 15 μm, and the pad 12 has the same height.

また、上記チップ10は、ウエハの主面に区画された多数のチップ領域に半導体製造技術を使ってLCDドライバ回路(半導体集積回路)や入出力端子(ボンディングパッド)を形成し、次いで入出力端子上に上記の方法でパッド11、12を形成した後、ウエハをダイシングしてチップ領域を個片化することにより製造することができる。   Further, the chip 10 forms an LCD driver circuit (semiconductor integrated circuit) and input / output terminals (bonding pads) using a semiconductor manufacturing technique in a large number of chip regions partitioned on the main surface of the wafer, and then inputs / output terminals. After the pads 11 and 12 are formed by the above method, the wafer can be diced to divide the chip region into pieces.

また、本実施の形態1において、上記プローブ検査は、ウエハをダイシングする前に各チップ領域に対して実施するものである。なお、以後プローブ検査(パッド11、12とプローブ7とが接触する工程)を説明する際に、特に明記しない場合には、チップ10はウエハをダイシングする前の各チップ領域を示すものとする。   In the first embodiment, the probe inspection is performed on each chip area before dicing the wafer. In the following description of the probe inspection (the step in which the pads 11 and 12 and the probe 7 are in contact), unless otherwise specified, the chip 10 indicates each chip area before dicing the wafer.

図5は、上記チップ10の液晶パネルへの接続方法を示す要部断面図である。図5に示すように、液晶パネルは、たとえば主面に画素電極14、15が形成されたガラス基板16、液晶層17、および液晶層17を介してガラス基板16と対向するように配置されたガラス基板18などから形成されている。   FIG. 5 is a cross-sectional view of a principal part showing a method for connecting the chip 10 to the liquid crystal panel. As shown in FIG. 5, the liquid crystal panel is disposed so as to face the glass substrate 16 through the glass substrate 16 having the pixel electrodes 14 and 15 formed on the main surface, the liquid crystal layer 17, and the liquid crystal layer 17, for example. It is formed from a glass substrate 18 or the like.

本実施の形態1においては、このような液晶パネルのガラス基板16の画素電極14、15に、それぞれパッド11、12が接続するようにチップ10をフェイスダウンボンディングすることによって、チップ10を液晶パネルへ接続することを例示できる。   In the first embodiment, the chip 10 is face-down bonded to the pixel electrodes 14 and 15 of the glass substrate 16 of the liquid crystal panel so that the pads 11 and 12 are connected to the chip 10, respectively. The connection to can be illustrated.

図6は上記薄膜シート2の下主面2bのプローブ7が形成された領域のうち、コーナ領域周辺を拡大して示した要部平面図であり、図7は図6中のB−B線に沿った要部断面図であり、図8は図6中のC−C線に沿った要部断面図である。   FIG. 6 is an enlarged plan view of the main part showing the periphery of the corner area in the area where the probe 7 on the lower main surface 2b of the thin film sheet 2 is formed, and FIG. 7 is a BB line in FIG. FIG. 8 is a cross-sectional view of main parts taken along line CC in FIG.

上記プローブ7は、薄膜シート2中にて平面六角形状にパターニングされた金属膜21A、21Bの一部であり、金属膜21A、21Bのうちの薄膜シート2の下面に四角錐型または四角錐台形型に飛び出した部分である。   The probe 7 is a part of the metal films 21A and 21B patterned into a plane hexagonal shape in the thin film sheet 2, and a quadrangular pyramid or a truncated pyramid is formed on the lower surface of the thin film sheet 2 of the metal films 21A and 21B. It is the part that pops out into the mold.

プローブ7は、薄膜シート2の下主面2bにおいて上記チップ10に形成されたパッド11、12の位置に合わせて配置されており、図6ではパッド11に対応するプローブ7の配置について示している。   The probes 7 are arranged on the lower main surface 2b of the thin film sheet 2 in accordance with the positions of the pads 11 and 12 formed on the chip 10, and FIG. 6 shows the arrangement of the probes 7 corresponding to the pads 11. .

本実施の形態1では、パッド11、12は矩形状に配置されており、プローブ7もパッド11、12の配置に合わせて矩形状に配置されている。本実施の形態1では説明の都合上図6が記載された紙面の左右方向を第1配列方向、紙面の上下方向を第2配列方向として説明する。以下とくに明示しない限り、全ての平面図において、図が記載された紙面の左右方向を第1方向とする。   In the first embodiment, the pads 11 and 12 are arranged in a rectangular shape, and the probe 7 is also arranged in a rectangular shape in accordance with the arrangement of the pads 11 and 12. In the first embodiment, for the sake of explanation, the left and right direction of the paper on which FIG. 6 is described will be described as a first arrangement direction, and the vertical direction of the paper will be described as a second arrangement direction. Unless otherwise specified below, in all plan views, the left-right direction of the paper on which the drawings are described is the first direction.

これらプローブ7のうち、プローブ7Aは、2列で配列されたパッド11のうちの相対的にチップ10の外周に近い配列のパッド11に対応し、プローブ7Bは、2列で配列されたパッド11のうちの相対的にチップ10の外周から遠い配列のパッド11に対応している。   Among these probes 7, the probe 7 </ b> A corresponds to the pads 11 arranged in a row relatively close to the outer periphery of the chip 10 among the pads 11 arranged in two rows, and the probe 7 </ b> B is a pad 11 arranged in two rows. Corresponds to the pads 11 arranged relatively far from the outer periphery of the chip 10.

薄膜シート2の主面2bには、第1配列方向に沿って複数のプローブ7(プローブ7A、7B、7E)が配列された第1配列領域と、第1配列方向に交差する第2配列方向に沿って、複数のプローブ7(プローブ7A、7B、7E)が配列される第2配列領域と、第1配列領域と前記第2配列領域が交差するコーナ領域を有するようにプローブ7が配置されている。   On the main surface 2b of the thin film sheet 2, a first arrangement region in which a plurality of probes 7 (probes 7A, 7B, 7E) are arranged along the first arrangement direction, and a second arrangement direction intersecting the first arrangement direction The probe 7 is arranged so as to have a second array region in which a plurality of probes 7 (probes 7A, 7B, 7E) are arrayed and a corner region where the first array region and the second array region intersect. ing.

ここで、第1配列領域とは、プローブ7が形成される金属膜21A、21Bが配列される領域であって、前記コーナ領域から第1配列方向に沿って反対側に位置するコーナ領域までの領域を指す。同様に、第2配列領域とは、プローブ7が形成される金属膜21A、21Bが配列される領域であって、前記コーナ領域から第2配列方向に沿って反対側に位置するコーナ領域までの領域を指す。   Here, the first array region is a region in which the metal films 21A and 21B on which the probes 7 are formed is arrayed, and extends from the corner region to a corner region located on the opposite side along the first array direction. Refers to an area. Similarly, the second array region is a region in which the metal films 21A and 21B on which the probes 7 are formed are arrayed, and extends from the corner region to a corner region positioned on the opposite side in the second array direction. Refers to an area.

第1配列領域に配列されたプローブ7のうち、プローブ7A、7Bはそれぞれ第1配列方向に沿って第1配列間隔で配列されており、各配列の端部にはプローブ7Eが配置されている。また、第2配列領域に配列されたプローブ7のうち、プローブ7A、7Bはそれぞれ第2配列方向に沿って第1配列間隔で配列されており、各配列の端部にはプローブ7Eが配置されている。   Of the probes 7 arranged in the first arrangement region, the probes 7A and 7B are arranged at the first arrangement interval along the first arrangement direction, and the probe 7E is arranged at the end of each arrangement. . Of the probes 7 arranged in the second arrangement region, the probes 7A and 7B are arranged at the first arrangement interval along the second arrangement direction, and the probe 7E is arranged at the end of each arrangement. ing.

また、最も近い位置に存在するプローブ7Aとプローブ7Bとの間の距離は、第1方向の距離LXと第2方向の距離LYとで規定され、距離LXは前述の隣り合うパッド11が配置されているピッチLPの半分の約34μmとなる。   Further, the distance between the probe 7A and the probe 7B present at the closest position is defined by the distance LX in the first direction and the distance LY in the second direction, and the distance LX is the position where the adjacent pad 11 is disposed. It is about 34 μm, which is half of the pitch LP.

また、本実施の形態1において、距離LYは、約93μmとなる。また、図9に示すように、ポリイミド膜22の表面からプローブ7A、7Bの先端までの高さLZ(針高さ)は、50μm以下(大きくとも90μm以下)、更に望ましくは30μm以下で揃えられている。   In the first embodiment, the distance LY is about 93 μm. Further, as shown in FIG. 9, the height LZ (needle height) from the surface of the polyimide film 22 to the tips of the probes 7A and 7B is 50 μm or less (at most 90 μm or less), more preferably 30 μm or less. ing.

ここで、プローブ7とそれぞれ対応するパッド11との接触圧力について本発明者が検討した結果を説明する。   Here, the result of examination by the inventor regarding the contact pressure between the probe 7 and the corresponding pad 11 will be described.

既に説明した通り、押圧具9にはプランジャ3内に配置されたばね3Aの弾性力によって一定の圧力が押圧具9に加えられる。そして薄膜シート2は押圧具9からほぼ一様に押圧方向の強制変位を受ける。   As already described, a certain pressure is applied to the pressing tool 9 by the elastic force of the spring 3 </ b> A disposed in the plunger 3. And the thin film sheet 2 receives the forced displacement of the pressing direction from the pressing tool 9 almost uniformly.

ところが、プローブ7とそれぞれ対応するパッド11との接触圧力は一定にはならない。具体的には、例えば第1配列方向に沿って、第1配列間隔で配列されたプローブ7の配列端部にあるプローブ7Eの接触圧力は、配列端部以外のプローブ7A、7Bの接触圧力と比較して高くなる。   However, the contact pressure between the probe 7 and the corresponding pad 11 is not constant. Specifically, for example, the contact pressure of the probe 7E at the arrangement end of the probes 7 arranged at the first arrangement interval along the first arrangement direction is the contact pressure of the probes 7A and 7B other than the arrangement end. It becomes high compared.

これは、以下の理由によると考えられる。すなわち、薄膜シート2は押圧具9からほぼ一様に強制変位を受ける。この強制変位はプローブ7に伝えられ、プローブ7はそれぞれ対応するパッド11と接触する。   This is considered to be due to the following reason. That is, the thin film sheet 2 is subjected to forced displacement from the pressing tool 9 almost uniformly. This forced displacement is transmitted to the probe 7, and each probe 7 comes into contact with the corresponding pad 11.

この際、第1配列領域に配列されたプローブ7のうち、プローブ7E以外のプローブ7A、7Bはほぼ一様な強制変位に応じた圧力で押圧されるため、対応するパッド11との接触圧力もほぼ一様となるが、配列端部のプローブ7Eは薄膜シート2のプローブ7が形成されていない領域(空き領域)の強制変位による押圧も受けることとなる。   At this time, among the probes 7 arranged in the first arrangement region, the probes 7A and 7B other than the probe 7E are pressed with a pressure corresponding to the substantially uniform forced displacement, so that the contact pressure with the corresponding pad 11 is also reduced. Although it becomes substantially uniform, the probe 7E at the end of the array is also subjected to a pressure due to a forced displacement of a region (empty region) where the probe 7 of the thin film sheet 2 is not formed.

このため、第1配列間隔で配列されたプローブ7の配列端部にあるプローブ7Eは薄膜シート2のプローブ7が形成されていない領域の強制変位による押圧分だけ配列端部以外のプローブ7A、7Bよりも接触圧力が高くなる。   For this reason, the probes 7E at the arrangement end portions of the probes 7 arranged at the first arrangement interval are the probes 7A and 7B other than the arrangement end portions by the pressing amount due to the forced displacement of the region of the thin film sheet 2 where the probes 7 are not formed. The contact pressure becomes higher than that.

このようにプローブ7Eが高い押圧力を受けた場合には、プローブ7Eと接触する例えばパッド11がプローブ7Eによって掘り起こされて、パッド材料がパッド11の初期外形寸法から両隣のパッド方向へ膨らみ、該隣接パッド11と接触し、ショートしてしまう結果、検査対象であるLCDドライバが形成されたチップの検査がきちんと出来ない場合が発生することが考えられる。   In this way, when the probe 7E receives a high pressing force, for example, the pad 11 that comes into contact with the probe 7E is dug up by the probe 7E, and the pad material swells from the initial outer dimensions of the pad 11 toward the adjacent pads. As a result of contact with the adjacent pad 11 and short-circuiting, it may be possible that the chip on which the LCD driver to be inspected is not properly inspected.

また、前記の高い押圧力によりパッド下の部材に亀裂が入るなどにより検査対象であるLCDドライバが形成されたチップを破損してしまうことが発生する場合がある。或いは、プローブ7Eがパッド11と強く接触することにより、プローブ7Eの摩耗が進行しシート2の寿命が短くなる場合がある。   Moreover, the chip on which the LCD driver to be inspected is sometimes damaged due to a crack in the member under the pad due to the high pressing force. Alternatively, when the probe 7E comes into strong contact with the pad 11, wear of the probe 7E proceeds and the life of the sheet 2 may be shortened.

上記した第1配列間隔で配列されたプローブ7の配列端部にあるプローブ7Eの接触圧力が、配列端部以外のプローブ7A、7Bの接触圧力と比較して高くなる現象は、図6に示すようにプローブ7の配列方向が変化する場合(例えば、プローブ7が矩形の外周に沿うように配列される場合)に特に顕著に発生する。   FIG. 6 shows a phenomenon in which the contact pressure of the probe 7E at the array end of the probes 7 arranged at the first array interval is higher than the contact pressure of the probes 7A and 7B other than the array end. As described above, this occurs particularly conspicuously when the arrangement direction of the probes 7 changes (for example, when the probes 7 are arranged along the outer periphery of the rectangle).

例えば図6の第1配列領域に配置されたプローブ7について説明すると、コーナ領域に面した位置に配置されているプローブ7Eの接触圧力は、プローブ7A、7Bの接触圧力と比較して高くなる。図6の第2配列領域についても同様にプローブ7Eの接触圧力は、プローブ7A、7Bの接触圧力と比較して高くなる。   For example, the probe 7 arranged in the first arrangement region in FIG. 6 will be described. The contact pressure of the probe 7E arranged at the position facing the corner region is higher than the contact pressure of the probes 7A and 7B. Similarly, in the second arrangement region of FIG. 6, the contact pressure of the probe 7E is higher than the contact pressure of the probes 7A and 7B.

本実施の形態1では、薄膜シート2の曲げ剛性の面分布を、第1配列領域に配置されたプローブ7のうち、配列の端部にあるプローブ7Eの周囲にある第1領域の曲げ剛性が、第1配列領域に配列された複数のプローブ7Aまたはプローブ7Bの間にある第2領域の曲げ剛性と比較して小さくなるようにした。   In the first embodiment, the surface stiffness distribution of the thin film sheet 2 is determined based on the bending rigidity of the first region around the probe 7E at the end of the array among the probes 7 arranged in the first array region. The bending rigidity of the second region between the plurality of probes 7A or 7B arranged in the first arrangement region is made smaller.

同様に、薄膜シート2の曲げ剛性の面分布を、第2配列領域に配置されたプローブ7のうち、配列の端部にあるプローブ7Eの周囲にある第1領域の曲げ剛性が、第2配列領域に配列された複数のプローブ7Aまたはプローブ7Bの間にある第2領域の曲げ剛性と比較して小さくなるようにした。   Similarly, the surface stiffness distribution of the thin film sheet 2 is determined based on the bending rigidity of the first region around the probe 7E at the end of the array among the probes 7 disposed in the second array region. The bending rigidity of the second region between the plurality of probes 7A or 7B arranged in the region is made smaller.

薄膜シート2の第1領域の曲げ剛性を第2領域の曲げ剛性と比較して小さくすることにより、薄膜シート2のプローブ7が形成されていない領域の強制変位による押圧は、第1領域の曲げ剛性が、第2領域の曲げ剛性と等しい場合と比較してプローブ7Eに伝わり難くなる。   By making the bending rigidity of the first region of the thin film sheet 2 smaller than the bending rigidity of the second region, the pressure due to the forced displacement of the region where the probe 7 of the thin film sheet 2 is not formed is bent in the first region. Compared to the case where the rigidity is equal to the bending rigidity of the second region, it is difficult to be transmitted to the probe 7E.

このため、薄膜シート2の曲げ剛性をプローブ7の配列に応じて部分的に調整すれば、プローブ7とそれぞれ対応するパッド11とを所望の接触圧力範囲内で接触させることが可能になる。   For this reason, if the bending rigidity of the thin film sheet 2 is partially adjusted in accordance with the arrangement of the probes 7, the probes 7 and the corresponding pads 11 can be brought into contact with each other within a desired contact pressure range.

ここで、前記第1領域および前記第2領域の平面上の範囲について図6を用いて説明する。   Here, the planar ranges of the first region and the second region will be described with reference to FIG.

図6において、第1領域の平面上の範囲は、プローブ7Eの周囲にある領域であって、コーナ領域とプローブ7Eの位置で規定される四角形の領域である。(図6にはプローブ7Aが配列される領域に形成されるプローブ7Eに対する第1領域の平面上の範囲を点線で囲み、ハッチングで示す)。   In FIG. 6, the range on the plane of the first region is a region around the probe 7 </ b> E, and is a quadrangular region defined by the corner region and the position of the probe 7 </ b> E. (In FIG. 6, the range on the plane of the first region with respect to the probe 7E formed in the region where the probes 7A are arranged is surrounded by a dotted line and indicated by hatching).

また、特に好ましい第1領域の平面上の範囲は、コーナ領域とプローブ7Eの位置で規定される四角形の領域のうち、プローブ7Eからの距離が前記第1配列間隔の範囲内にある領域である。   Further, a particularly preferable range on the plane of the first region is a region in which the distance from the probe 7E is within the range of the first arrangement interval among the rectangular regions defined by the positions of the corner region and the probe 7E. .

一方、図6において、第2領域の平面上の範囲は、隣り合って配置されるプローブ7Aが形成された金属膜21Aの間の領域、または隣り合って配置されるプローブ7Bが形成された金属膜21Bの間の領域である。   On the other hand, in FIG. 6, the area on the plane of the second region is the region between the metal films 21A where the adjacent probes 7A are formed, or the metal where the adjacent probes 7B are formed. It is a region between the films 21B.

薄膜シート2の曲げ剛性の面分布を、第1領域の曲げ剛性が第2領域の曲げ剛性と比較して小さくする手段については後に詳述する。   The means for reducing the surface stiffness distribution of the thin film sheet 2 to be smaller than the bending stiffness of the first region compared to that of the second region will be described in detail later.

図6〜図8に示す金属膜21A、21Bは、たとえば下層からRh(ロジウム)膜およびニッケル膜が順次積層して形成されている。金属膜21A、21B上にはポリイミド膜22が成膜され、ポリイミド膜22上には各金属膜21A、21Bと電気的に接続する配線(第2配線)23が形成されている。   The metal films 21A and 21B shown in FIGS. 6 to 8 are formed by sequentially laminating, for example, an Rh (rhodium) film and a nickel film from the lower layer. A polyimide film 22 is formed on the metal films 21A and 21B, and wirings (second wirings) 23 that are electrically connected to the metal films 21A and 21B are formed on the polyimide film 22.

配線23は、ポリイミド膜22に形成されたスルーホール24の底部で金属膜21A、21Bと接触している。また、配線23はプローブ7が形成された領域から、多層配線基板1の方向に向かって、放射状に形成されている。   The wiring 23 is in contact with the metal films 21 </ b> A and 21 </ b> B at the bottom of the through hole 24 formed in the polyimide film 22. Further, the wirings 23 are formed radially from the region where the probes 7 are formed toward the multilayer wiring board 1.

また、ポリイミド膜22上には、ダミー部材23Aが形成されている。ここで、ダミー部材23Aは薄膜シート2の機械的強度を調整する機能や、隣接する配線23同士の相互干渉ノイズを抑制または防止する機能を有し、配線23など他の部材とは電気的に接続されておらず、信号伝達には関与しない。   A dummy member 23 </ b> A is formed on the polyimide film 22. Here, the dummy member 23 </ b> A has a function of adjusting the mechanical strength of the thin film sheet 2 and a function of suppressing or preventing mutual interference noise between adjacent wirings 23. Not connected and not involved in signal transmission.

ポリイミド膜22、配線23およびダミー部材23A上には、ポリイミド膜25が成膜されている。   A polyimide film 25 is formed on the polyimide film 22, the wiring 23, and the dummy member 23A.

上記ダミー部材23Aは、薄膜シート2の上記配線23が存在しないところに形成される。配線23が存在しない箇所にダミー部材23Aを形成すると、配線23が形成された箇所と配線23が形成されていない箇所とで、薄膜シート2の曲げ剛性が略均一となる。   The dummy member 23A is formed in the thin film sheet 2 where the wiring 23 is not present. When the dummy member 23A is formed at a location where the wiring 23 does not exist, the bending rigidity of the thin film sheet 2 becomes substantially uniform at the location where the wiring 23 is formed and the location where the wiring 23 is not formed.

しかし、配線23もダミー部材23Aも形成しない領域がある場合、該領域の曲げ剛性は配線23、またはダミー部材23Aが形成された領域と比較して曲げ剛性が小さくなる。   However, if there is a region where neither the wiring 23 nor the dummy member 23A is formed, the bending rigidity of the region is smaller than that of the region where the wiring 23 or the dummy member 23A is formed.

本実施の形態1では、プローブ7A、7Bの間にある領域、すなわち第2領域には配線23またはダミー部材23Aを形成している。また、前記第2領域と隣接する領域であって、プローブ7を形成した領域の内周方向に広がる第3領域にはダミー部材23Aを形成し、前記第2領域と隣接する領域であって、プローブ7を形成した領域の外周方向に広がる第4領域には配線23を形成している。   In the first embodiment, the wiring 23 or the dummy member 23A is formed in a region between the probes 7A and 7B, that is, the second region. Further, a dummy member 23A is formed in a third region that is adjacent to the second region and extends in the inner circumferential direction of the region where the probe 7 is formed, and is a region adjacent to the second region, Wirings 23 are formed in the fourth region extending in the outer peripheral direction of the region where the probe 7 is formed.

しかし、プローブ7Eの周囲にある領域であって、プローブ7Eが形成された金属膜21Aまたは金属膜21Bから前記コーナ領域までの領域(第1領域)には配線23もダミー部材23Aを形成しない構成としている。   However, the wiring 23 and the dummy member 23A are not formed in the region around the probe 7E and the region (first region) from the metal film 21A or the metal film 21B where the probe 7E is formed to the corner region. It is said.

すなわち、プローブ7Eの周囲にある第1領域は、プローブ7A、7Bの周囲にある第2領域と比較して薄膜シート2の構成部材の数が少なくなるように構成している。このため、薄膜シート2の第1領域の曲げ剛性は、第2領域の曲げ剛性と比較して相対的に小さくすることができる。   That is, the first region around the probe 7E is configured such that the number of constituent members of the thin film sheet 2 is smaller than that of the second region around the probes 7A and 7B. For this reason, the bending rigidity of the 1st field of thin film sheet 2 can be made relatively small compared with the bending rigidity of the 2nd field.

そして、薄膜シート2の第1領域の曲げ剛性を第2領域の曲げ剛性と比較して相対的に小さくすることにより、プローブ7とそれぞれ対応するパッド11、12とを所望の接触圧力範囲内で接触させることが可能になる。   Then, by making the bending rigidity of the first region of the thin film sheet 2 relatively small compared to the bending rigidity of the second region, the pads 7 and 12 corresponding to the probe 7 can be brought within a desired contact pressure range. It is possible to make contact.

本実施の形態1では、第1領域と第2領域との構成部材上の相違点は、薄膜シート2の主要構成部材であるポリイミド膜と比較して剛性の大きい構成部材である配線23、またはダミー部材23Aである。   In the first embodiment, the difference between the first region and the second region on the constituent member is that the wiring 23 which is a constituent member having higher rigidity than the polyimide film which is the main constituent member of the thin film sheet 2, or This is a dummy member 23A.

このように、第2領域を構成する構成部材のうち、主要構成部材であるポリイミド膜よりも剛性の大きい構成部材を第1領域には形成しないようにすることで、容易に薄膜シート2の曲げ剛性の面分布を調整することができる。   In this way, among the constituent members constituting the second region, it is possible to easily bend the thin film sheet 2 by not forming in the first region a constituent member having a rigidity higher than that of the polyimide film that is the main constituent member. The surface distribution of rigidity can be adjusted.

薄膜シート2の第1領域の構成部材が、第2領域の構成部材と比較して少なくなるように薄膜シート2の構成部材を部分的に少なくする薄膜シート2の曲げ剛性調整手段は、プローブカードの製造工程において、特別な工程を付加することなく実現できるため、有効な方法である。   The bending rigidity adjusting means of the thin film sheet 2 that partially reduces the constituent members of the thin film sheet 2 so that the constituent members of the first region of the thin film sheet 2 are reduced as compared with the constituent members of the second region. This is an effective method because it can be realized without adding a special process.

なお、本実施の形態1では、第1領域に配線23もダミー部材23Aも形成しない構成について説明したが、第2領域に第1領域には存在しない新たな構成部材を追加する手段をとっても良い。   In the first embodiment, the configuration in which neither the wiring 23 nor the dummy member 23A is formed in the first region has been described. However, a means for adding a new component member that does not exist in the first region to the second region may be used. .

この場合、プローブカードの製造工程において、構成部材を追加する工程が必要となるため、製造工程が煩雑となるが、薄膜シート2の第1領域の曲げ剛性は、第2領域の曲げ剛性と比較して相対的に小さくすることはできる。   In this case, in the probe card manufacturing process, a process of adding a constituent member is required, which makes the manufacturing process complicated. However, the bending rigidity of the first region of the thin film sheet 2 is compared with the bending rigidity of the second region. And can be made relatively small.

既に述べたように、金属膜21A、21Bの一部は四角錐型または四角錐台形型に形成されたプローブ7A、7Bとなり、ポリイミド膜22には金属膜21A、21Bに達するスルーホール24が形成される。   As already described, a part of the metal films 21A and 21B becomes the probes 7A and 7B formed in a quadrangular pyramid shape or a quadrangular pyramid trapezoidal shape, and a through hole 24 reaching the metal films 21A and 21B is formed in the polyimide film 22. Is done.

そのため、プローブ7Aが形成された金属膜21Aおよびスルーホール24の平面パターンと、プローブ7Bが形成された金属膜21Bおよびスルーホール24の平面パターンとが同じ方向で配置されるようにすると、隣り合う金属膜21Aと金属膜21Bとが接触してしまい、プローブ7A、7Bからそれぞれ独立した入出力を得られなくなってしまう不具合が懸念される。   Therefore, if the planar pattern of the metal film 21A and the through hole 24 in which the probe 7A is formed and the planar pattern of the metal film 21B and the through hole 24 in which the probe 7B is formed are arranged in the same direction, they are adjacent to each other. There is a concern that the metal film 21A and the metal film 21B come into contact with each other, so that independent input / output cannot be obtained from the probes 7A and 7B.

そこで、本実施の形態1では、図6に示すように、プローブ7Bが形成された金属膜21Bおよびスルーホール24の平面パターンは、プローブ7Aが形成された金属膜21Aおよびスルーホール24の平面パターンを180°回転したパターンとしている。   Therefore, in the first embodiment, as shown in FIG. 6, the planar pattern of the metal film 21B and the through hole 24 where the probe 7B is formed is the same as the planar pattern of the metal film 21A and the through hole 24 where the probe 7A is formed. Is a pattern rotated by 180 °.

それにより、平面でプローブ7Aおよびスルーホール24が配置された金属膜21Aの幅広の領域と、平面でプローブ7Bおよびスルーホール24が配置された金属膜21Bの幅広の領域とが、紙面の左右方向の直線上に配置されないようになり、金属膜21Aおよび金属膜21Bの平面順テーパー状の領域が紙面の左右方向の直線上に配置されるようになる。   Thereby, a wide area of the metal film 21A in which the probe 7A and the through hole 24 are arranged in a plane and a wide area of the metal film 21B in which the probe 7B and the through hole 24 are arranged in a plane are left and right in the drawing. Are not arranged on the straight line, and the planarly tapered regions of the metal film 21A and the metal film 21B are arranged on the straight line in the left-right direction on the paper surface.

その結果、隣り合う金属膜21Aと金属膜21Bとが接触してしまう不具合を防ぐことができる。また、狭ピッチでパッド11(図3参照)が配置されても、それに対応した位置にプローブ7A、7B、7Eを配置することが可能となる。   As a result, it is possible to prevent a problem that the adjacent metal film 21A and the metal film 21B come into contact with each other. Even if the pads 11 (see FIG. 3) are arranged at a narrow pitch, the probes 7A, 7B, and 7E can be arranged at positions corresponding to the pads 11 (see FIG. 3).

本実施の形態1では、図3を用いてパッド11が2列で配列されている場合について説明したが、図10に示すように、1列で配列されているチップも存在する。   In the first embodiment, the case where the pads 11 are arranged in two rows has been described with reference to FIG. 3, but there are also chips arranged in one row as shown in FIG.

そのようなチップに対しては、図11に示すように、上記金属膜21Aの幅広の領域が紙面の左右方向(第1配列方向)の直線上に配置された薄膜シート2を用いることで対応することができる。   For such a chip, as shown in FIG. 11, the thin film sheet 2 in which the wide region of the metal film 21A is arranged on a straight line in the left-right direction (first arrangement direction) on the paper surface is used. can do.

図11に示す薄膜シート2では、第1配列方向に沿って、第1配列領域に第1配列間隔で配列されたプローブ7の配列両端部の間のプローブ7Aの間にある第2領域と、前記第2領域に隣接し、プローブ7が形成された領域の内周方向に広がる第3領域には、ダミー部材23Aを形成している。   In the thin film sheet 2 shown in FIG. 11, along the first arrangement direction, a second region between the probes 7A between the arrangement ends of the probes 7 arranged at the first arrangement interval in the first arrangement region, A dummy member 23A is formed in a third region adjacent to the second region and extending in the inner circumferential direction of the region where the probe 7 is formed.

しかし、第1配列方向に沿って配列されたプローブ7の配列端部にあるプローブ7Eの周囲にある領域であって、コーナ領域とプローブ7Eの位置で規定される四角形の領域(図11には点線で囲み、ハッチングで示す領域)である第1領域には配線23もダミー部材23Aも形成しない。   However, a region around the probe 7E at the end of the array of the probes 7 arrayed along the first array direction, which is a rectangular region defined by the corner region and the position of the probe 7E (in FIG. Neither the wiring 23 nor the dummy member 23A is formed in the first region, which is a region surrounded by a dotted line and indicated by hatching.

薄膜シート2の各領域の曲げ剛性は、当該領域に隣接する領域の曲げ剛性の影響も受けることがある。すなわち、図11に示した薄膜シート2のように、第2領域に直接ダミー部材23Aを形成することができない場合、第2領域に隣接する領域にダミー部材23Aを設け、第1領域にはダミー部材23Aを設けない上記のような構成とすることにより、薄膜シート2の第1領域の曲げ剛性は、第2領域の曲げ剛性と比較して相対的に小さくすることができる。   The bending rigidity of each region of the thin film sheet 2 may be affected by the bending rigidity of the region adjacent to the region. That is, as in the case of the thin film sheet 2 shown in FIG. 11, when the dummy member 23A cannot be directly formed in the second region, the dummy member 23A is provided in the region adjacent to the second region and the dummy region 23 is provided in the first region. By adopting the configuration as described above in which the member 23A is not provided, the bending rigidity of the first region of the thin film sheet 2 can be relatively reduced as compared with the bending rigidity of the second region.

換言すれば、第1領域の曲げ剛性を第2領域の曲げ剛性と比較して小さくする手段として、第1領域を構成する構成部材の数を配列方向と交差する方向に沿って第2領域に隣接する領域を構成する構成部材と比較して少なくなるように、薄膜シート2の構成部材を部分的に少なくする構成とすることもできる。   In other words, as a means for reducing the bending rigidity of the first region as compared with the bending rigidity of the second region, the number of components constituting the first region is set in the second region along the direction intersecting the arrangement direction. It can also be set as the structure which partially reduces the structural member of the thin film sheet 2 so that it may decrease compared with the structural member which comprises an adjacent area | region.

そして第1領域の曲げ剛性を第2領域の曲げ剛性と比較して小さくすることにより、プローブ7とそれぞれ対応するパッド11、12とを所望の接触圧力範囲内で接触させることが可能になる。   Then, by making the bending rigidity of the first region smaller than that of the second region, the probe 7 and the corresponding pads 11 and 12 can be brought into contact with each other within a desired contact pressure range.

また、図10に示すようにパッド11が1列で配列される場合であっても図6〜図8で説明した薄膜シート2を用いることができる場合もある。   Moreover, even if it is a case where the pad 11 is arranged in 1 row as shown in FIG. 10, the thin film sheet 2 demonstrated in FIGS. 6-8 may be used.

例えば、パッド11の長辺の長さLA約140μmであり、パッド11の短辺の長さLBが約19μmであり、隣り合うパッド11が配置されているピッチLPが約34μmであり、隣り合うパッド11の間隔が約15μmである場合について検討する。   For example, the long side length LA of the pad 11 is about 140 μm, the short side length LB of the pad 11 is about 19 μm, and the pitch LP at which the adjacent pads 11 are arranged is about 34 μm. Consider the case where the spacing between the pads 11 is about 15 μm.

上記の場合、図3に示したパッド11に比べて図10に示したパッド11の長辺は約2倍以上となり、短辺方向でのパッド11の中心位置を図3に示したパッド11の中心位置と揃えることができるので、図6〜図8を用いて説明した薄膜シート2を用いることが可能となる。この場合、図12に示す位置POS1、POS2でプローブ7A、7Bのそれぞれがパッド11に接触することになる。   In the above case, the long side of the pad 11 shown in FIG. 10 is about twice or more as compared with the pad 11 shown in FIG. 3, and the center position of the pad 11 in the short side direction of the pad 11 shown in FIG. Since it can align with a center position, it becomes possible to use the thin film sheet 2 demonstrated using FIGS. In this case, each of the probes 7A and 7B comes into contact with the pad 11 at the positions POS1 and POS2 shown in FIG.

また、パッド11の数がさらに多い場合には、3列以上で配列されている場合もある。図13は3列で配列されたパッド11に対応した薄膜シート2の下主面2bのプローブ7が形成された領域のコーナ領域周辺の要部平面図であり、図14は4列で配列されたパッド11に対応した薄膜シート2の下面のプローブ7が形成された領域のコーナ領域周辺の要部平面図である。   In addition, when the number of pads 11 is larger, the pads 11 may be arranged in three or more rows. FIG. 13 is a plan view of the main part around the corner region of the region where the probe 7 on the lower main surface 2b of the thin film sheet 2 corresponding to the pads 11 arranged in three rows is formed, and FIG. 14 is arranged in four rows. FIG. 6 is a plan view of a main part around a corner region in a region where a probe 7 on the lower surface of the thin film sheet 2 corresponding to the pad 11 is formed.

チップ10のサイズが同じであれば、パッド11の配列数が増えるに従って、図6を用いて説明した距離LXがさらに狭くなるので、上記金属膜21A、21Bを含む金属膜が接触してしまうことがさらに懸念される。   If the size of the chip 10 is the same, the distance LX described with reference to FIG. 6 is further reduced as the number of pads 11 arranged increases, so that the metal film including the metal films 21A and 21B comes into contact. There is further concern.

そこで、図13および図14に示すように、金属膜21A、21B、21C、21Dを、たとえば図6に示した金属膜21Aの平面パターンを45°回転させたものとすることで、金属膜21A、21B、21C、21Dが互いに接触してしまう不具合を防ぐことが可能となる。   Therefore, as shown in FIGS. 13 and 14, the metal films 21A, 21B, 21C, and 21D are obtained by, for example, rotating the planar pattern of the metal film 21A shown in FIG. , 21B, 21C, 21D can be prevented from contacting each other.

また、ここでは図6に示した金属膜21Aの平面パターンを45°回転させた例について説明したが、45°に限定するものではなく、金属膜21A、21B、21C、21Dの互いの接触を防ぐことができるのであれば他の回転角でもよい。   Moreover, although the example which rotated the plane pattern of the metal film 21A shown in FIG. 6 45 degrees was demonstrated here, it is not limited to 45 degrees, The mutual contact of metal film 21A, 21B, 21C, 21D is carried out. Other rotation angles may be used as long as they can be prevented.

なお、金属膜21Cには、プローブ7Bが対応するパッド11よりさらにチップ10内の内側に配置されたパッド11に対応するプローブ7Cが形成され、金属膜21Dには、プローブ7Cが対応するパッド11よりさらにチップ10内の内側に配置されたパッド11に対応するプローブ7Dが形成されている。   The metal film 21C is provided with a probe 7C corresponding to the pad 11 disposed inside the chip 10 further than the pad 11 to which the probe 7B corresponds, and the metal film 21D has a pad 11 to which the probe 7C corresponds. Further, a probe 7D corresponding to the pad 11 arranged inside the chip 10 is formed.

ここで、図15は図14中のD−D線に沿った要部断面図であり、図16は図14中のE−E線に沿った要部断面図である。図14に示したように、4列のパッド11に対応するプローブ7A〜7Dを有する金属膜21A〜21Dを配置した場合には、金属膜21A〜21Dのそれぞれに上層から電気的に接続する配線のすべてを同一の配線層で形成することが困難になる。   Here, FIG. 15 is a fragmentary sectional view taken along line DD in FIG. 14, and FIG. 16 is a fragmentary sectional view taken along line EE in FIG. As shown in FIG. 14, when the metal films 21 </ b> A to 21 </ b> D having the probes 7 </ b> A to 7 </ b> D corresponding to the four rows of pads 11 are arranged, wirings that are electrically connected to the metal films 21 </ b> A to 21 </ b> D from the upper layer, respectively. It is difficult to form all of the above with the same wiring layer.

これは、上記距離LXが狭くなることによって、金属膜21A〜21Dのそれぞれ同士が接触する虞が生じるのと共に、金属膜21A〜21Dに電気的に接続する配線同士も接触する虞が生じるからである。   This is because when the distance LX is reduced, the metal films 21A to 21D may be brought into contact with each other, and wirings electrically connected to the metal films 21A to 21D may be brought into contact with each other. is there.

そこで、本実施の形態1においては、図15および図16に示すように、それら配線を2層の配線層(配線23、26)から形成することを例示することができる。なお、配線26およびポリイミド膜25上には、ポリイミド膜27が形成されている。   Therefore, in the first embodiment, as shown in FIGS. 15 and 16, it can be exemplified that these wirings are formed from two wiring layers (wirings 23 and 26). A polyimide film 27 is formed on the wiring 26 and the polyimide film 25.

相対的に下層の配線23はポリイミド膜22に形成されたスルーホール24の底部で金属膜21A、21Cと接触し、相対的に上層の配線26はポリイミド膜22、25に形成されたスルーホール28の底部で金属膜21B、21Dと接触している。   The relatively lower wiring 23 is in contact with the metal films 21A and 21C at the bottom of the through hole 24 formed in the polyimide film 22, and the relatively upper wiring 26 is a through hole 28 formed in the polyimide films 22 and 25. In contact with the metal films 21B and 21D.

それにより、同一の配線層においては、隣り合う配線23または配線26の間隔を大きく確保することが可能となるので、隣り合う配線23または配線26が接触してしまう不具合を防ぐことができる。   As a result, in the same wiring layer, it is possible to ensure a large interval between the adjacent wirings 23 or 26, thereby preventing a problem that the adjacent wirings 23 or 26 are in contact with each other.

また、パッド11が5列以上となり、それに対応するプローブ数が増加して上記距離LXが狭くなる場合には、さらに多層に配線層を形成することによって、配線間隔を広げてもよい。   In addition, when the pads 11 have five or more rows and the number of probes corresponding to the pads 11 increases and the distance LX becomes narrow, the wiring interval may be widened by forming wiring layers in multiple layers.

図13および図14に示す薄膜シート2でも、図6〜図8で説明した薄膜シート2と同様に第1配列方向に沿って配列されたプローブ7の配列両端部の間のプローブ7A、7B、7C、7Dの間にある第2領域には、配線23、配線26、ダミー部材23Aまたは26Aのいずれかを形成している。   Also in the thin film sheet 2 shown in FIG. 13 and FIG. 14, the probes 7A, 7B between the both ends of the array of the probes 7 arranged along the first arrangement direction as in the thin film sheet 2 described in FIGS. In the second region between 7C and 7D, either the wiring 23, the wiring 26, or the dummy member 23A or 26A is formed.

しかし、第1配列方向に配列されたプローブ7の配列端部にあるプローブ7Eの周囲にある領域であって、コーナ領域とプローブ7Eの位置で規定される四角形の領域(図示せず)である第1領域には配線23、配線26、ダミー部材23A、ダミー部材26Aも形成しない。   However, the area around the probe 7E at the end of the array of the probes 7 arranged in the first arrangement direction is a rectangular area (not shown) defined by the corner area and the position of the probe 7E. The wiring 23, the wiring 26, the dummy member 23A, and the dummy member 26A are not formed in the first region.

上記のように構成することにより、薄膜シート2の第1領域の曲げ剛性は、第2領域の曲げ剛性と比較して相対的に小さくすることができるので、プローブ7とそれぞれ対応するパッド11、12とを所望の接触圧力範囲内で接触させることが可能になる。   By configuring as described above, the bending rigidity of the first region of the thin film sheet 2 can be relatively reduced as compared with the bending rigidity of the second region. 12 can be brought into contact with each other within a desired contact pressure range.

次に、上記の本実施の形態1の薄膜シート2の構造について、その製造工程と併せて図17〜図25を用いて説明する。図17〜図25は、図6〜図8を用いて説明した2列のパッド11(図3参照)に対応したプローブ7A、7B、7Eを有する薄膜シート2の製造工程中の要部断面図である。   Next, the structure of the thin film sheet 2 of the first embodiment will be described with reference to FIGS. 17 to 25 are cross-sectional views of the main part during the manufacturing process of the thin film sheet 2 having the probes 7A, 7B, and 7E corresponding to the two rows of pads 11 (see FIG. 3) described with reference to FIGS. It is.

なお、図17〜図25では、プローブ7A、7Bを形成する領域と、プローブ7Eを形成する領域との構造上の差異を分かりやすくするために、各図が記載される紙面に対して左側にプローブ7A、7Bの構造、右側にプローブ7Eの構造を示す。   17 to 25, in order to make it easy to understand the structural difference between the region where the probes 7A and 7B are formed and the region where the probe 7E is formed, it is on the left side with respect to the paper surface on which each figure is described. The structures of the probes 7A and 7B are shown, and the structure of the probe 7E is shown on the right side.

まず、図17に示すように、厚さ0.2mm〜0.6mm程度のシリコンからなるウエハ31を用意し、熱酸化法によってこのウエハ31の両面に膜厚0.5μm程度の酸化シリコン膜32を形成する。   First, as shown in FIG. 17, a wafer 31 made of silicon having a thickness of about 0.2 mm to 0.6 mm is prepared, and a silicon oxide film 32 having a thickness of about 0.5 μm is formed on both surfaces of the wafer 31 by a thermal oxidation method. Form.

続いて、フォトレジスト膜をマスクとしてウエハ31の主面側の酸化シリコン膜32をエッチングし、ウエハ31の主面側の酸化シリコン膜32にウエハ31に達する開口部を形成する。   Subsequently, the silicon oxide film 32 on the main surface side of the wafer 31 is etched using the photoresist film as a mask, and an opening reaching the wafer 31 is formed in the silicon oxide film 32 on the main surface side of the wafer 31.

次いで、残った酸化シリコン膜32をマスクとし、強アルカリ水溶液(たとえば水酸化カリウム水溶液)をもちいてウエハ31を異方的にエッチングすることによって、ウエハ31の主面に(111)面に囲まれた四角錐型または四角錐台形型の穴33を形成する。   Next, using the remaining silicon oxide film 32 as a mask, the wafer 31 is anisotropically etched using a strong alkali aqueous solution (for example, potassium hydroxide aqueous solution), so that the main surface of the wafer 31 is surrounded by the (111) plane. A square pyramid or quadrangular pyramid shaped hole 33 is formed.

次に、図18に示すように、上記穴33の形成時にマスクとして用いた酸化シリコン膜32をフッ酸およびフッ化アンモニウムの混合液によるウェットエッチングにより除去する。   Next, as shown in FIG. 18, the silicon oxide film 32 used as a mask when forming the hole 33 is removed by wet etching using a mixed solution of hydrofluoric acid and ammonium fluoride.

続いて、ウエハ31に熱酸化処理を施すことにより、穴33の内部を含むウエハ31の全面に膜厚0.5μm程度の酸化シリコン膜34を形成する。次いで、穴33の内部を含むウエハ31の主面に導電性膜35を成膜する。この導電性膜35は、たとえば膜厚0.1μm程度のクロム膜および膜厚1μm程度の銅膜を順次スパッタリング法または蒸着法によって堆積することによって成膜することができる。   Subsequently, a silicon oxide film 34 having a thickness of about 0.5 μm is formed on the entire surface of the wafer 31 including the inside of the hole 33 by performing a thermal oxidation process on the wafer 31. Next, a conductive film 35 is formed on the main surface of the wafer 31 including the inside of the hole 33. The conductive film 35 can be formed, for example, by sequentially depositing a chromium film having a thickness of about 0.1 μm and a copper film having a thickness of about 1 μm by a sputtering method or a vapor deposition method.

次いで、導電性膜35上にフォトレジスト膜を成膜し、フォトリソグラフィ技術によって後の工程で金属膜21A、21B(図6〜図8参照)が形成される領域のフォトレジスト膜を除去し、開口部を形成する。   Next, a photoresist film is formed on the conductive film 35, and the photoresist film in a region where the metal films 21A and 21B (see FIGS. 6 to 8) are formed in a later process by a photolithography technique is removed. An opening is formed.

次に、導電性膜35を電極とした電解めっき法により、上記フォトレジスト膜の開口部の底部に現れた導電性膜35上に硬度の高い導電性膜37および導電性膜38を順次堆積する。   Next, a conductive film 37 and a conductive film 38 having high hardness are sequentially deposited on the conductive film 35 appearing at the bottom of the opening of the photoresist film by an electrolytic plating method using the conductive film 35 as an electrode. .

本実施の形態1においては、導電性膜37をRh膜とし、導電性膜38をニッケル膜とすることを例示できる。ここまでの工程により、導電性膜37、38から前述の金属膜21A、21Bを形成することができる。また、穴33内の導電性膜37、38が前述のプローブ7A、7Bとなる。なお、導電性膜35は、後の工程で除去されるが、その工程については後述する。   In the first embodiment, the conductive film 37 may be an Rh film and the conductive film 38 may be a nickel film. Through the steps so far, the above-described metal films 21A and 21B can be formed from the conductive films 37 and 38. Further, the conductive films 37 and 38 in the hole 33 become the above-described probes 7A and 7B. The conductive film 35 is removed in a later step, which will be described later.

金属膜21A、21Bにおいては、後の工程で前述のプローブ7A、7B、7Eが形成された時に、Rh膜から形成された導電性膜37が表面となり、導電性膜37がパッド11に直接接触することになる。そのため、導電性膜37としては、硬度が高く耐磨耗性に優れた材質を選択することが好ましい。   In the metal films 21A and 21B, when the above-described probes 7A, 7B, and 7E are formed in a later process, the conductive film 37 formed from the Rh film becomes the surface, and the conductive film 37 directly contacts the pad 11 Will do. For this reason, it is preferable to select a material having high hardness and excellent wear resistance as the conductive film 37.

また、導電性膜37はパッド11に直接接触するため、プローブ7A、7B、7Eによって削り取られたパッド11の屑が導電性膜37に付着すると、その屑を除去するクリーニング工程が必要となり、プローブ検査工程が延びてしまうことが懸念される。   Further, since the conductive film 37 is in direct contact with the pad 11, if the chips 11 scraped by the probes 7A, 7B, and 7E adhere to the conductive film 37, a cleaning process is required to remove the chips. There is a concern that the inspection process will be extended.

そのため、導電性膜37としては、パッド11を形成する材料が付着し難い材質を選択することが好ましい。   Therefore, as the conductive film 37, it is preferable to select a material to which the material forming the pad 11 is difficult to adhere.

そこで、本実施の形態1においては、導電性膜37として、これらの条件を満たすRh膜を選択している。それにより、そのクリーニング工程を省略することができる。   Therefore, in Embodiment 1, an Rh film that satisfies these conditions is selected as the conductive film 37. Thereby, the cleaning process can be omitted.

次に、上記金属膜21A、21B(導電性膜37、38)の成膜に用いたフォトレジスト膜を除去した後、図19に示すように、金属膜21A、21Bおよび導電性膜35を覆うようにポリイミド膜22(図7および図8も参照)を成膜する。続いて、そのポリイミド膜22に金属膜21A、21Bに達する前述のスルーホール24を形成する。このスルーホール24は、レーザを用いた穴あけ加工またはアルミニウム膜をマスクとしたドライエッチングによって形成することができる。   Next, after removing the photoresist film used to form the metal films 21A and 21B (conductive films 37 and 38), the metal films 21A and 21B and the conductive film 35 are covered as shown in FIG. Thus, a polyimide film 22 (see also FIGS. 7 and 8) is formed. Subsequently, the aforementioned through hole 24 reaching the metal films 21 </ b> A and 21 </ b> B is formed in the polyimide film 22. The through hole 24 can be formed by drilling using a laser or dry etching using an aluminum film as a mask.

次に、図20に示すように、スルーホール24の内部を含むポリイミド膜22上に導電性膜42を成膜する。この導電性膜42は、たとえば膜厚0.1μm程度のクロム膜および膜厚1μm程度の銅膜を順次スパッタリング法または蒸着法によって堆積することによって成膜することができる。   Next, as shown in FIG. 20, a conductive film 42 is formed on the polyimide film 22 including the inside of the through hole 24. The conductive film 42 can be formed, for example, by sequentially depositing a chromium film having a thickness of about 0.1 μm and a copper film having a thickness of about 1 μm by a sputtering method or a vapor deposition method.

続いて、その導電性膜42上にフォトレジスト膜を形成した後に、そのフォトレジスト膜をフォトリソグラフィ技術によってパターニングし、フォトレジスト膜に導電性膜42に達する開口部を形成する。   Subsequently, after a photoresist film is formed on the conductive film 42, the photoresist film is patterned by a photolithography technique, and an opening reaching the conductive film 42 is formed in the photoresist film.

次いで、めっき法により、その開口部内の導電性膜42上に導電性膜43を成膜する。本実施の形態1においては、導電性膜43として銅膜、または銅膜およびニッケル膜を下層から順次堆積した積層膜を例示することができる。   Next, a conductive film 43 is formed on the conductive film 42 in the opening by plating. In the first embodiment, as the conductive film 43, a copper film, or a laminated film in which a copper film and a nickel film are sequentially deposited from the lower layer can be exemplified.

次に、上記フォトレジスト膜を除去した後、導電性膜43をマスクとして導電性膜42をエッチングすることにより、導電性膜42、43からなる配線23およびダミー部材23Aを形成する。配線23は、スルーホール24の底部にて金属膜21A、21Bと電気的に接続することができる。   Next, after removing the photoresist film, the conductive film 42 is etched using the conductive film 43 as a mask, thereby forming the wiring 23 and the dummy member 23A composed of the conductive films 42 and 43. The wiring 23 can be electrically connected to the metal films 21 </ b> A and 21 </ b> B at the bottom of the through hole 24.

上記エッチング工程において、薄膜シート2の前記第2領域であって、配線23が形成されない領域にはダミー部材23Aを形成するが、薄膜シート2の前記第1領域にはダミー部材23Aを形成しない。   In the etching step, the dummy member 23A is formed in the second region of the thin film sheet 2 where the wiring 23 is not formed, but the dummy member 23A is not formed in the first region of the thin film sheet 2.

次に、図21に示すように、ウエハ31の主面に前述のポリイミド膜25を成膜する。このポリイミド膜25は、後の工程でウエハ31の主面に固着される金属シートの接着層として機能する。   Next, as shown in FIG. 21, the polyimide film 25 described above is formed on the main surface of the wafer 31. The polyimide film 25 functions as an adhesive layer for a metal sheet that is fixed to the main surface of the wafer 31 in a later step.

次に、図22に示すように、ポリイミド膜25の上面に金属シート(第2固定治具)45を固着する。この金属シート45としては、線膨張率が低く、かつシリコンから形成されたウエハ31の線膨張率に近い材質を選ぶものであり、本実施の形態1では、たとえば42アロイ(ニッケル42%かつ鉄58%の合金で、線膨張率4ppm/℃)またはインバー(ニッケル36%かつ鉄64%の合金で、線膨張率1.5ppm/℃)を例示することができる。   Next, as shown in FIG. 22, a metal sheet (second fixing jig) 45 is fixed to the upper surface of the polyimide film 25. As the metal sheet 45, a material having a low linear expansion coefficient and close to the linear expansion coefficient of the wafer 31 formed of silicon is selected. In the first embodiment, for example, 42 alloy (42% nickel and iron Examples include 58% alloy with a linear expansion coefficient of 4 ppm / ° C. or Invar (36% nickel and 64% iron with a linear expansion coefficient of 1.5 ppm / ° C.).

また、金属シート45を用いる代わりにウエハ31と同じ材質のシリコン膜を形成してもよいし、シリコンと同程度の線膨張率を有する材質、たとえば鉄とニッケルとコバルトとの合金、またはセラミックと樹脂との混合材料などでもよい。   Further, instead of using the metal sheet 45, a silicon film made of the same material as the wafer 31 may be formed, or a material having a linear expansion coefficient similar to that of silicon, for example, an alloy of iron, nickel and cobalt, or ceramic A mixed material with resin may be used.

このような金属シート45を固着するには、ウエハ31の主面に位置合わせしつつ重ね合わせ、10〜200kgf/cm2程度で加圧しながらポリイミド膜25のガラス転移点温度以上の温度で加熱を行い、加熱加圧圧着することによって実現できる。このような金属シート45をポリイミド膜25を用いて固着することによって、形成される薄膜シート2の強度の向上を図ることができる。   In order to fix such a metal sheet 45, the metal sheet 45 is superposed while being aligned with the main surface of the wafer 31, and heated at a temperature equal to or higher than the glass transition temperature of the polyimide film 25 while being pressurized at about 10 to 200 kgf / cm 2. It can be realized by heating and pressure bonding. By fixing such a metal sheet 45 using the polyimide film 25, the strength of the thin film sheet 2 to be formed can be improved.

また、金属シート45を固着しない場合には、プローブ検査時の温度に起因する薄膜シート2および検査対象のウエハの膨張または収縮によって、プローブ7A、7B、7Eと対応するパッド11との相対的な位置がずれてしまい、プローブ7A、7B、7Eが対応するパッド11と接触できなくなってしまう不具合が懸念される。   In addition, when the metal sheet 45 is not fixed, the probes 7A, 7B, 7E and the corresponding pads 11 are relative to each other due to the expansion or contraction of the thin film sheet 2 and the inspection target wafer due to the temperature during the probe inspection. There is a concern that the position is shifted and the probes 7A, 7B, and 7E cannot contact the corresponding pads 11.

一方、本実施の形態1によれば、金属シート45を固着したことにより、プローブ検査時の温度に起因する薄膜シート2および検査対象のウエハの膨張量または収縮量を揃えることができる。それにより、プローブ7A、7B、7Eと対応するパッド11との相対的な位置がずれてしまうことを防ぐことが可能となる。   On the other hand, according to the first embodiment, since the metal sheet 45 is fixed, the expansion amount or the contraction amount of the thin film sheet 2 and the inspection target wafer due to the temperature during the probe inspection can be made uniform. Thereby, it is possible to prevent the relative positions of the probes 7A, 7B, and 7E and the corresponding pads 11 from shifting.

すなわち、プローブ7A、7B、7Eと対応するパッド11とがプローブ検査時の温度に関係なく常に電気的接触を保つことが可能となる。また、様々な状況下での薄膜シート2と検査対象のウエハとの相対的な位置制度を確保することが可能となる。   In other words, the probes 7A, 7B, 7E and the corresponding pads 11 can always be kept in electrical contact regardless of the temperature during probe inspection. In addition, it is possible to secure a relative position system between the thin film sheet 2 and the inspection target wafer under various circumstances.

次に、フォトリソグラフィ技術によってパターニングされたフォトレジスト膜をマスクとして金属シート45をエッチングし、プローブ7A、7B、7E上の金属シート45に開口部46を形成する。本実施の形態1において、このエッチングは、塩化第二鉄溶液を用いたスプレーエッチングとすることができる。   Next, the metal sheet 45 is etched using a photoresist film patterned by a photolithography technique as a mask to form an opening 46 in the metal sheet 45 on the probes 7A, 7B, and 7E. In the first embodiment, this etching can be spray etching using a ferric chloride solution.

この、開口部46を形成する工程では、薄膜シート2のプローブ7E周囲にある第1領域には開口部47も形成しても良い。開口部47には次の工程でエラストマ48が形成されるが、このエラストマ48は金属シート45と比較して剛性が低い材料である。   In the step of forming the opening 46, the opening 47 may also be formed in the first region around the probe 7E of the thin film sheet 2. An elastomer 48 is formed in the opening 47 in the next step, and this elastomer 48 is a material having a lower rigidity than the metal sheet 45.

すなわち、薄膜シート2の第1領域の構成部材の一部を前記第2領域の対応する箇所の構成部材と比較して曲げ剛性の小さい部材に置き換えた構成とする。   That is, it is set as the structure which replaced a part of structural member of the 1st area | region of the thin film sheet 2 with the member with small bending rigidity compared with the structural member of the location corresponding to the said 2nd area | region.

上記のように構成することにより、第1領域の曲げ剛性は、第2領域の曲げ剛性と比較して相対的に小さくすることができるので、プローブ7とそれぞれ対応するパッド11、12とを所望の接触圧力範囲内で接触させることが可能になる。   By configuring as described above, the bending rigidity of the first region can be made relatively small as compared with the bending rigidity of the second region. Therefore, the probe 7 and the corresponding pads 11 and 12 respectively are desired. It becomes possible to make contact within the contact pressure range.

次に、上記フォトレジスト膜を除去した後、図23に示すように、開口部46および開口部47内に、エラストマ48を形成する。この時、エラストマ48は所定量が開口部46および開口部47の上部へ突出するように形成する。本実施の形態1においては、エラストマ48を形成する方法として、開口部46および開口部47内に弾性樹脂を印刷もしくはディスペンサ塗布する方法、またはシリコンシートを設置する方法を例示することができる。   Next, after removing the photoresist film, an elastomer 48 is formed in the opening 46 and the opening 47 as shown in FIG. At this time, the elastomer 48 is formed so that a predetermined amount protrudes above the opening 46 and the opening 47. In the first embodiment, examples of a method for forming the elastomer 48 include a method of printing or applying a dispenser with an elastic resin in the opening 46 and the opening 47, or a method of installing a silicon sheet.

エラストマ48は、多数のプローブ7A、7B、7Eの先端がパッド11に接触する際の衝撃を緩和しつつ、個々のプローブ7A、7Bの先端の高さのばらつきを局部的な変形によって吸収し、パッド11の高さのばらつきに倣った均一な食い込みによってプローブ7A、7Bとパッド11との接触を実現する。   The elastomer 48 absorbs variations in the height of the tips of the individual probes 7A and 7B by local deformation while reducing the impact when the tips of the multiple probes 7A, 7B and 7E come into contact with the pad 11. Contact between the probes 7A and 7B and the pad 11 is realized by uniform biting following the variation in the height of the pad 11.

次に、図24に示すように、たとえばフッ酸とフッ化アンモニウムの混合液を用いたエッチングによって、ウエハ31の裏面の酸化シリコン膜34を除去する。続いて、強アルカリ水溶液(たとえば水酸化カリウム水溶液)を用いたエッチングにより、薄膜シート2を形成するための型材であるウエハ31を除去する。次いで、酸化シリコン膜34および導電性膜35を順次エッチングにより除去する。   Next, as shown in FIG. 24, the silicon oxide film 34 on the back surface of the wafer 31 is removed by etching using a mixed solution of hydrofluoric acid and ammonium fluoride, for example. Subsequently, the wafer 31 which is a mold material for forming the thin film sheet 2 is removed by etching using a strong alkaline aqueous solution (for example, potassium hydroxide aqueous solution). Next, the silicon oxide film 34 and the conductive film 35 are sequentially removed by etching.

この時、酸化シリコン膜34はフッ酸およびフッ化アンモニウムの混合液を用いてエッチングし、導電性膜35に含まれるクロム膜は過マンガン酸カリウム水溶液を用いてエッチングし、導電性膜35に含まれる銅膜はアルカリ性銅エッチング液を用いてエッチングする。   At this time, the silicon oxide film 34 is etched using a mixed solution of hydrofluoric acid and ammonium fluoride, and the chromium film contained in the conductive film 35 is etched using a potassium permanganate aqueous solution and contained in the conductive film 35. The copper film to be etched is etched using an alkaline copper etchant.

ここまでの工程により、プローブ7A、7B、7Eを形成する導電性膜37(図18参照)であるRh膜がプローブ7A、7B、7Eの表面に現れる。前述したように、Rh膜が表面に形成されたプローブ7A、7B、7Eにおいては、プローブ7A、7B、7Eが接触するパッド11の材料であるAuなどが付着し難く、Niより硬度が高く、かつ酸化され難く接触抵抗を安定させることができる。   Through the steps so far, the Rh film, which is the conductive film 37 (see FIG. 18) forming the probes 7A, 7B, and 7E, appears on the surfaces of the probes 7A, 7B, and 7E. As described above, in the probes 7A, 7B, and 7E having the Rh film formed on the surface, Au or the like, which is a material of the pad 11 that the probes 7A, 7B, and 7E are in contact with, hardly adheres, and has higher hardness than Ni. In addition, it is difficult to be oxidized and the contact resistance can be stabilized.

次に、たとえば42アロイから形成された押圧具9をエラストマ48上に接着して本実施の形態1の薄膜シート2を製造する。   Next, the pressing tool 9 made of, for example, 42 alloy is bonded onto the elastomer 48 to manufacture the thin film sheet 2 of the first embodiment.

上記の工程によって製造した本実施の形態1の薄膜シート2は、金属シート45を接着させる構成とすることにより、金属シート45を接着しない構成と比較して、薄膜シート2の第1領域と第2領域の曲げ剛性の差を容易に調整することが可能となる。   The thin film sheet 2 according to the first embodiment manufactured by the above-described process has a configuration in which the metal sheet 45 is adhered, so that the first region and the first region of the thin film sheet 2 are compared with a configuration in which the metal sheet 45 is not adhered. It becomes possible to easily adjust the difference in bending rigidity between the two regions.

(実施の形態2)
前記実施の形態1では、薄膜シート2の第1領域の曲げ剛性を、第2領域の曲げ剛性と比較して相対的に小さくするための手段として、第1領域の構成部材を第2領域の構成部材と比較して少なくなるようにする方法、および第1領域の構成部材の一部を前記第2領域の対応する箇所の構成部材と比較して曲げ剛性の小さい部材に置き換える方法について説明したが、異なる手段をとることもできる。
(Embodiment 2)
In the first embodiment, as a means for relatively reducing the bending rigidity of the first region of the thin film sheet 2 as compared with the bending rigidity of the second region, the constituent members of the first region are used in the second region. A method for reducing the number of structural members compared to the structural members and a method for replacing a part of the structural members in the first region with members having a lower bending rigidity compared with the structural members in the corresponding portions of the second region have been described. However, different measures can be taken.

また、前記実施の形態1では第1領域がプローブ7の配列方向が変化するコーナ領域に存在する場合について説明したが、前記実施の形態1で説明したとおり、プローブ7の配列は検査対象物のパッドの配列に応じて決定されるため、必ずしも全てのプローブ7が一定間隔で配列されているとは限らず、プローブ7の配列間隔(第2配列間隔)が同じ配列方向に配列されるの他のプローブ7の配列間隔(第1配列間隔)と比較して広くなっている特異点が存在する場合がある。   In the first embodiment, the case where the first region exists in the corner region where the arrangement direction of the probes 7 changes has been described. However, as described in the first embodiment, the arrangement of the probes 7 is the same as that of the inspection object. Since it is determined according to the arrangement of the pads, not all the probes 7 are necessarily arranged at regular intervals, and the arrangement intervals (second arrangement intervals) of the probes 7 are arranged in the same arrangement direction. There may be a singular point that is wider than the arrangement interval (first arrangement interval) of the probes 7.

そこで、本実施の形態2では、プローブ7の第2配列間隔が同じ配列方向に沿って配列されるプローブ7の第1配列間隔と比較して広くなっている特異点が存在するケースを例として、前記実施の形態1で説明した方法と異なる薄膜シート2の曲げ剛性調整手段について説明する。   Therefore, in the second embodiment, as an example, there is a case where there is a singular point where the second arrangement interval of the probes 7 is wider than the first arrangement interval of the probes 7 arranged along the same arrangement direction. The bending rigidity adjusting means of the thin film sheet 2 different from the method described in the first embodiment will be described.

図26は本実施の形態2の薄膜シート2の下面のプローブ7が形成された領域であって、プローブ7の配列間隔が広い特異点周辺を拡大して示した要部平面図であり、図27は図26中のF−F線に沿った要部断面図であり、図28は図26中のG−G線に沿った要部断面図である。   FIG. 26 is an enlarged plan view of a principal part showing an area around the singular point where the probes 7 are arranged on the lower surface of the thin film sheet 2 according to the second embodiment and the probe 7 is arranged at a wide interval. 27 is a fragmentary sectional view taken along line FF in FIG. 26, and FIG. 28 is a fragmentary sectional view taken along line GG in FIG.

図26において、プローブ7の配置は、図26が記載された紙面の左右方向(第1配列方向)に沿って第1配列間隔で配列されたプローブ(第1接触端子)7A(またはプローブ7B)と、第1配列方向に沿って、第1配列間隔の配列端部にあるプローブ(第1接触端子の配列端部にある第1接触端子)7Fと隣り合うように配列されたプローブ(第2接触端子)7Gとを有するように配置されている。   In FIG. 26, the arrangement of the probes 7 is as follows. Probes (first contact terminals) 7A (or probes 7B) arranged at first arrangement intervals along the left-right direction (first arrangement direction) on the paper surface on which FIG. And a probe (second probe) arranged adjacent to the probe (first contact terminal at the arrangement end of the first contact terminal) 7F at the arrangement end of the first arrangement interval along the first arrangement direction. Contact terminals) 7G.

プローブ7Fとプローブ7Gの配列間隔(第2配列間隔)は第1配列間隔よりも広くなっている。   The arrangement interval (second arrangement interval) between the probe 7F and the probe 7G is wider than the first arrangement interval.

このように、プローブ7の配列間隔が他のプローブ7の配列間隔と比較して広くなっている特異点がある場合、狭い間隔で配列されたプローブ7の配列端部にあるプローブ7Fと対応するパッド11との接触圧力は、プローブ7A、7Bと対応するパッド11との接触圧力と比較して高くなる場合がある。   Thus, when there is a singular point where the arrangement interval of the probes 7 is wider than the arrangement interval of the other probes 7, it corresponds to the probe 7F at the end of the arrangement of the probes 7 arranged at a narrow interval. The contact pressure with the pad 11 may be higher than the contact pressure with the probe 11 corresponding to the probe 7A, 7B.

これは、前記実施の形態1で説明したように、第1配列間隔で配列されたプローブ7の配列端部にあるプローブ7F以外のプローブ7A、7Bはほぼ一様な強制変位に応じた圧力で押圧されるため、対応するパッド11、12との接触圧力もほぼ一様となるが、配列端部のプローブ7Fは薄膜シート2のプローブ7が形成されていない領域(プローブ7Fとプローブ7Gの間の空き領域)の強制変位による押圧も受けることとなるためであると考えられる。   As described in the first embodiment, this is because the probes 7A and 7B other than the probe 7F at the end of the array of the probes 7 arrayed at the first array interval have a pressure corresponding to a substantially uniform forced displacement. Since the pressure is pressed, the contact pressure with the corresponding pads 11 and 12 becomes substantially uniform, but the probe 7F at the end of the array is a region where the probe 7 of the thin film sheet 2 is not formed (between the probe 7F and the probe 7G). This is considered to be due to the pressing by the forced displacement of the empty area.

そこで、本実施の形態2では、薄膜シート2の曲げ剛性の面分布を、第2配列間隔で配列されるプローブ7Fとプローブ7Gの間の第1領域の曲げ剛性を、第2配列間隔より狭い第1配列間隔で配列されるプローブ7A(またはプローブ7B)の間の第2領域の曲げ剛性と比較して小さくなるようにした。   Therefore, in the second embodiment, the bending rigidity of the thin film sheet 2 is distributed in plane, and the bending rigidity of the first region between the probes 7F and 7G arranged at the second arrangement interval is narrower than the second arrangement interval. The bending rigidity of the second region between the probes 7A (or probes 7B) arranged at the first arrangement interval is made smaller.

薄膜シート2の曲げ剛性を調整する手段としては、図26〜図28に示すように、薄膜シート2の第1領域に溝部50を形成している。   As means for adjusting the bending rigidity of the thin film sheet 2, the groove 50 is formed in the first region of the thin film sheet 2 as shown in FIGS. 26 to 28.

すなわち、薄膜シート2の第1領域の厚さ(薄膜シート2の下主面2bから押圧具9と接触する面である上主面2aまでの距離)が第2領域の厚さと比較して薄くなるように、薄膜シート2を部分的に薄くしている。   That is, the thickness of the first region of the thin film sheet 2 (the distance from the lower main surface 2b of the thin film sheet 2 to the upper main surface 2a that is in contact with the pressing tool 9) is thinner than the thickness of the second region. Thus, the thin film sheet 2 is partially thinned.

そして薄膜シート2の第1領域の厚さを第2領域の厚さよりも薄くすることにより、第1領域の曲げ剛性を第2領域の曲げ剛性と比較して相対的に小さくすることができる。   And by making the thickness of the 1st field of thin film sheet 2 thinner than the thickness of the 2nd field, the bending rigidity of the 1st field can be made relatively small compared with the bending rigidity of the 2nd field.

薄膜シート2のプローブ7Fやプローブ7Gの周囲の領域に、ダミーではない配線23など機能上の制約から取り除くことができない構成部材が密集して形成されているような場合、実施の形態1で説明したように構成部材の多少により、薄膜シート2の曲げ剛性を調整することが困難な場合がある。   A case in which constituent members that cannot be removed due to functional restrictions such as non-dummy wirings 23 are formed densely in the area around the probe 7F and the probe 7G of the thin film sheet 2 will be described in the first embodiment. As described above, it may be difficult to adjust the bending rigidity of the thin film sheet 2 depending on the number of constituent members.

本実施の形態2で説明した薄膜シート2の厚さを調整することにより曲げ剛性を調整する手段は、薄膜シート2の第1領域に配線23など、取り除くことのできない構成部材が密集して形成されているような場合に特に有効である。   The means for adjusting the bending rigidity by adjusting the thickness of the thin film sheet 2 described in the second embodiment is formed by densely arranging components such as wirings 23 in the first region of the thin film sheet 2. This is especially effective when

次に本実施の形態2の薄膜シート2の製造工程について説明する。なお、実施の形態1で説明した製造工程と異なる部分についてのみ説明する。本実施の形態2の薄膜シート2の製造工程は、ポリイミド膜22に溝部50を形成する点が、前記実施の形態1の薄膜シート2の製造工程と相違する。   Next, the manufacturing process of the thin film sheet 2 of this Embodiment 2 is demonstrated. Only parts different from the manufacturing process described in the first embodiment will be described. The manufacturing process of the thin film sheet 2 of the second embodiment is different from the manufacturing process of the thin film sheet 2 of the first embodiment in that the grooves 50 are formed in the polyimide film 22.

ポリイミド膜22への溝部50形成は、例えば、前記実施の形態1で説明した製造工程において、酸化シリコン膜34、導電性膜35に含まれるクロム膜、導電性膜35に含まれる銅膜を順次エッチングにより除去した後、レーザー加工でのトリミングにより行うことができる。   For example, in the manufacturing process described in the first embodiment, the groove 50 is formed in the polyimide film 22 by sequentially forming the silicon oxide film 34, the chromium film included in the conductive film 35, and the copper film included in the conductive film 35. After removal by etching, trimming can be performed by laser processing.

或いは前記実施の形態1で説明した製造工程において、金属膜21A、21B(導電性膜37、38)の成膜に用いたフォトレジスト膜を除去した後、金属膜21A、21Bおよび導電性膜35を覆うようにポリイミド膜22を成膜する前に、溝部50に該当する箇所に予めマスクを形成しておき、酸化シリコン膜34、導電性膜35に含まれるクロム膜、導電性膜35に含まれる銅膜を順次エッチングにより除去した後に前記マスクをエッチング除去しても良い。   Alternatively, after removing the photoresist film used to form the metal films 21A and 21B (conductive films 37 and 38) in the manufacturing process described in the first embodiment, the metal films 21A and 21B and the conductive film 35 are removed. Before the polyimide film 22 is formed so as to cover the surface, a mask is formed in advance in a portion corresponding to the groove 50, and the silicon oxide film 34, the chromium film included in the conductive film 35, and the conductive film 35 include The mask may be removed by etching after sequentially removing the copper film to be etched.

本実施の形態2では溝部50を形成する箇所をポリイミド膜22として説明したが、溝部50を形成する箇所はポリイミド膜22に限定されない。例えば、前記実施の形態1で説明した金属シート45やエラストマ48に溝部を設けることもできる。   In the second embodiment, the location where the groove 50 is formed is described as the polyimide film 22, but the location where the groove 50 is formed is not limited to the polyimide film 22. For example, a groove can be provided in the metal sheet 45 or the elastomer 48 described in the first embodiment.

プローブ7が形成される層であるポリイミド膜22に溝部50を形成する場合、プローブ7Fの近傍に溝部を設けることができるので、溝幅、溝長、溝深さを同一とした場合、ポリイミド膜22に溝部を形成した方が、エラストマ48等に溝部を形成するよりも、第1領域の曲げ剛性を小さくすることができるが、エラストマ48に溝部を形成する場合は、適宜溝幅、溝長、溝深さを調整すれば良い。   When the groove portion 50 is formed in the polyimide film 22 that is a layer on which the probe 7 is formed, the groove portion can be provided in the vicinity of the probe 7F. Therefore, when the groove width, the groove length, and the groove depth are the same, the polyimide film When the groove portion is formed on the elastomer 48, the bending rigidity of the first region can be made smaller than when the groove portion is formed on the elastomer 48 or the like. However, when the groove portion is formed on the elastomer 48, the groove width and the groove length are appropriately set. The groove depth may be adjusted.

また、本実施の形態2では第1領域に形成する薄膜シート2の厚さ調整手段を溝部50として説明したが、厚さ調整手段は溝には限定されない。すなわち、図26に示す溝部50を形成した領域に薄膜シート2を貫通(プローブ7が形成された下側主面2bから押圧具9との接触する上側主面2aまで貫通)する孔を形成しても良い。   Moreover, although the thickness adjusting means of the thin film sheet 2 formed in the first region has been described as the groove portion 50 in the second embodiment, the thickness adjusting means is not limited to the groove. That is, a hole that penetrates through the thin film sheet 2 (from the lower main surface 2b on which the probe 7 is formed to the upper main surface 2a in contact with the pressing tool 9) is formed in the region where the groove 50 shown in FIG. 26 is formed. May be.

薄膜シート2の第1領域に、配線23など機能上の制約から取り除くことができない構成部材がある場合、貫通孔を形成することはできないが、これらの構成部材が配置されていない場所には貫通孔を形成することができる。   If there are structural members that cannot be removed from the functional restrictions, such as the wiring 23, in the first region of the thin film sheet 2, through holes cannot be formed. Holes can be formed.

第1領域に貫通孔を形成させる場合、形成する幅および長さを同一とした場合、溝部を設けるよりも第1領域の曲げ剛性を小さくすることができる。   When forming the through hole in the first region, if the width and length to be formed are the same, the bending rigidity of the first region can be made smaller than providing the groove.

また、本実施の形態2では薄膜シート2の第3領域に溝部50を形成する例を説明したが、溝部50を形成する領域は第3領域に限定されない。   Moreover, although the example which forms the groove part 50 in the 3rd area | region of the thin film sheet 2 was demonstrated in this Embodiment 2, the area | region which forms the groove part 50 is not limited to a 3rd area | region.

例えば、隣り合うプローブ7Fとプローブ7Gの配列間隔が短いなどの理由により、第3領域に溝部50や貫通孔を形成できない場合、図29に示すように第1配列方向と交差する方向に沿って、前記第1領域に隣接する領域であって、プローブ7F、7Gから配線23が形成される方向にある第3領域、或いはプローブ7F、7Gから配線23が形成される方向と反対方向にある第4領域に溝部50や貫通孔を第1配列方向に沿って延在させても良い。   For example, when the groove portion 50 or the through hole cannot be formed in the third region due to the short arrangement interval between the adjacent probes 7F and 7G, the direction along the direction intersecting the first arrangement direction as shown in FIG. A third region adjacent to the first region and in a direction opposite to the direction in which the wiring 23 is formed from the probes 7F and 7G or the third region in the direction in which the wiring 23 is formed from the probes 7F and 7G. The grooves 50 and the through holes may be extended in the four regions along the first arrangement direction.

溝部50または貫通孔を第3領域または、第4領域に形成する場合、薄膜シート2の第1領域の曲げ剛性を直接的に小さくするわけではないので、前記した第1領域に直接、溝部50または貫通孔を形成する方法と比較すると、第1領域の曲げ剛性を小さくする効果は低いが、第3領域または第4領域に形成する溝部50は適宜溝幅、溝長、溝深さを調整することにより、第1領域の曲げ剛性を第2領域の曲げ剛性よりも小さくすることができる。   When the groove 50 or the through hole is formed in the third region or the fourth region, the bending rigidity of the first region of the thin film sheet 2 is not directly reduced, so the groove 50 directly in the first region described above. Or, compared with the method of forming a through hole, the effect of reducing the bending rigidity of the first region is low, but the groove portion 50 formed in the third region or the fourth region is appropriately adjusted in groove width, groove length, and groove depth. By doing so, the bending rigidity of the first region can be made smaller than the bending rigidity of the second region.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the above embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

例えば、実施の形態1ではプローブ7が交差する2つの方向に沿った2つの配列領域に配列される場合において、2つの配列領域が交差するコーナ領域を含む領域を第1領域とし、第1領域の曲げ剛性を、第2領域の曲げ剛性と比較して相対的に小さくするための手段として、第1領域の構成部材を第2領域の構成部材と比較して少なくなるようにする方法、および第1領域の構成部材の一部を前記第2領域の対応する箇所の構成部材と比較して曲げ剛性の小さい部材に置き換える方法について説明した。   For example, in the first embodiment, when the probes 7 are arranged in two arrangement areas along two directions intersecting, the first area is defined as an area including a corner area where the two arrangement areas intersect. As a means for relatively reducing the bending rigidity of the second region compared with the bending rigidity of the second region, a method of reducing the constituent members of the first region compared to the constituent members of the second region, and A method has been described in which a part of the constituent members in the first region is replaced with a member having a lower bending rigidity than the constituent members in the corresponding portions of the second region.

しかし、薄膜シート2の曲げ剛性調整手段はこれらに限られる訳ではなく、実施の形態2で説明したように溝部や貫通孔を形成する方法を用いても良い。   However, the bending rigidity adjusting means of the thin film sheet 2 is not limited to these, and a method of forming a groove or a through hole as described in the second embodiment may be used.

例えばプローブ7の配列例を示した要部拡大平面図である図30のように、第1配列領域と第2配列領域が交差するコーナ領域にもプローブ7Eが形成されている場合、プローブ7E周囲にある第1領域の曲げ剛性を小さくする手段として、図30に示すように前記コーナ領域の外側(多層配線基板1に近い方向)あるいは前記コーナ領域の内周側(多層配線基板1から遠くなる方向)に溝部50または貫通孔を設けることもできる。   For example, when the probe 7E is formed in a corner region where the first array region and the second array region intersect as shown in FIG. As a means for reducing the bending rigidity of the first region in FIG. 30, as shown in FIG. 30, the outside of the corner region (direction close to the multilayer wiring substrate 1) or the inner peripheral side of the corner region (distant from the multilayer wiring substrate 1). The groove 50 or the through hole can be provided in the direction).

このように構成することにより、前記コーナ領域周囲の領域の曲げ剛性を小さくすることができる。   By comprising in this way, the bending rigidity of the area | region around the said corner area | region can be made small.

反対に、実施の形態2で説明したように、プローブ7の配列間隔が他のプローブ7の配列間隔と比較して広くなっている特異点を有するような場合に、配列間隔が広い第2配列間隔で配列されたプローブ7F、7Gの間にある第1領域の曲げ剛性を、前記第2配列間隔より狭い第2配列間隔で配列されたプローブ7Aの間にある第2領域の曲げ剛性と比較して相対的に小さくするための手段として、第1領域の構成部材を第2領域の構成部材と比較して少なくなるようにする方法、および第1領域の構成部材の一部を前記第2領域の対応する箇所の構成部材と比較して曲げ剛性の小さい部材に置き換える方法を用いても良い。   On the contrary, as described in the second embodiment, the second array having a wide array interval when the array interval of the probes 7 has a singular point that is wider than the array intervals of the other probes 7. The bending stiffness of the first region between the probes 7F and 7G arranged at intervals is compared with the bending stiffness of the second region between the probes 7A arranged at a second arrangement interval narrower than the second arrangement interval. As a means for relatively reducing the size, the method of reducing the number of constituent members in the first region compared to the constituent members in the second region, and a part of the constituent members in the first region in the second You may use the method of replacing with a member with small bending rigidity compared with the structural member of the location corresponding to an area | region.

また、薄膜シート2の曲げ剛性を調整する手段として、実施の形態1で説明した方法、例えば構成部材の多少により調整する方法と、本実施の形態2で説明した薄膜シート2の厚さにより調整する方法を組み合わせて使用してもよい。   Further, as means for adjusting the bending rigidity of the thin film sheet 2, the method described in the first embodiment, for example, the method of adjusting by the number of constituent members, and the thickness of the thin film sheet 2 described in the second embodiment are adjusted. A combination of methods may be used.

例えば、薄膜シート2の第2領域にはダミー部材23Aを形成し、薄膜シート2の一定間隔で配列されたプローブ7の配列端部にあるプローブ7Eおよび7Fの近傍領域であって、プローブ7E、7Fからプローブ7が配列される方向と反対方向の領域にはダミー部材23Aを形成せず、かつ溝部50が形成するような構成とする。   For example, a dummy member 23A is formed in the second region of the thin film sheet 2 and is a region in the vicinity of the probes 7E and 7F at the arrangement end of the probes 7 arranged at regular intervals of the thin film sheet 2, and the probes 7E, The dummy member 23A is not formed in the region opposite to the direction in which the probes 7 are arranged from 7F, and the groove portion 50 is formed.

この場合、薄膜シート2のプローブ7E、7Fの周囲の領域と、プローブ7A、7Bの周囲の領域の曲げ剛性の差を大きくすることができるので、機能上必要な構成部材のレイアウトの制約によらず、薄膜シート2の曲げ剛性を調整することができる。   In this case, the difference in bending rigidity between the area around the probes 7E and 7F of the thin film sheet 2 and the area around the probes 7A and 7B can be increased. The bending rigidity of the thin film sheet 2 can be adjusted.

本発明の半導体集積回路装置の製造方法は、たとえば半導体集積回路装置の製造工程におけるプローブ検査工程に広く適用することができる。   The method for manufacturing a semiconductor integrated circuit device according to the present invention can be widely applied to, for example, a probe inspection process in a manufacturing process of a semiconductor integrated circuit device.

本発明の一実施の形態であるプローブカードの下面の要部平面図である。It is a principal part top view of the lower surface of the probe card which is one embodiment of this invention. 図1中のA−A線に沿った断面図である。It is sectional drawing along the AA line in FIG. 本発明の一実施の形態であるプローブカードを用いてプローブ検査を行う対象の半導体チップの平面図である。It is a top view of the semiconductor chip of the object which carries out a probe test using the probe card which is one embodiment of the present invention. 図3に示した半導体チップに形成されたパッドの斜視図である。FIG. 4 is a perspective view of pads formed on the semiconductor chip shown in FIG. 3. 図4に示した半導体チップの液晶パネルへの接続方法を示す要部断面図である。FIG. 5 is a cross-sectional view of main parts showing a method for connecting the semiconductor chip shown in FIG. 4 to a liquid crystal panel. 本発明の一実施の形態であるプローブカードを形成する薄膜シートの要部平面図である。It is a principal part top view of the thin film sheet which forms the probe card which is one embodiment of this invention. 図6中のB−B線に沿った断面図である。It is sectional drawing along the BB line in FIG. 図6中のC−C線に沿った断面図である。It is sectional drawing along CC line in FIG. 本発明の一実施の形態であるプローブカードを形成する薄膜シートの要部を拡大して示す断面図である。It is sectional drawing which expands and shows the principal part of the thin film sheet which forms the probe card which is one embodiment of this invention. 本発明の一実施の形態であるプローブカードを用いてプローブ検査を行う対象の半導体チップの平面図である。It is a top view of the semiconductor chip of the object which carries out a probe test using the probe card which is one embodiment of the present invention. 本発明の一実施の形態であるプローブカードを形成する薄膜シートの要部平面図である。It is a principal part top view of the thin film sheet which forms the probe card which is one embodiment of this invention. 本発明の一実施の形態であるプローブカードを用いてプローブ検査を行う対象の半導体チップに設けられたバンプ電極上にてプローブが接触する位置を示した要部平面図である。It is a principal part top view which showed the position which a probe contacts on the bump electrode provided in the semiconductor chip of the object which carries out a probe test | inspection using the probe card which is one embodiment of this invention. 本発明の一実施の形態であるプローブカードを形成する薄膜シートの要部平面図である。It is a principal part top view of the thin film sheet which forms the probe card which is one embodiment of this invention. 本発明の一実施の形態であるプローブカードを形成する薄膜シートの要部平面図である。It is a principal part top view of the thin film sheet which forms the probe card which is one embodiment of this invention. 図14中のD−D線に沿った断面図である。It is sectional drawing along the DD line | wire in FIG. 図14中のE−E線に沿った断面図である。It is sectional drawing along the EE line in FIG. 本発明の一実施の形態であるプローブカードを形成する薄膜シートの製造工程を説明する要部断面図である。It is principal part sectional drawing explaining the manufacturing process of the thin film sheet which forms the probe card which is one embodiment of this invention. 図17に続く薄膜シートの製造工程中の要部断面図である。It is principal part sectional drawing in the manufacturing process of the thin film sheet following FIG. 図18に続く薄膜シートの製造工程中の要部断面図である。It is principal part sectional drawing in the manufacturing process of the thin film sheet following FIG. 図19に続く薄膜シートの製造工程中の要部断面図である。It is principal part sectional drawing in the manufacturing process of the thin film sheet following FIG. 図20に続く薄膜シートの製造工程中の要部断面図である。It is principal part sectional drawing in the manufacturing process of the thin film sheet following FIG. 図21に続く薄膜シートの製造工程中の要部断面図である。It is principal part sectional drawing in the manufacturing process of the thin film sheet following FIG. 図22に続く薄膜シートの製造工程中の要部断面図である。It is principal part sectional drawing in the manufacturing process of the thin film sheet following FIG. 図23に続く薄膜シートの製造工程中の要部断面図である。It is principal part sectional drawing in the manufacturing process of the thin film sheet following FIG. 図24に続く薄膜シートの製造工程中の要部断面図である。It is principal part sectional drawing in the manufacturing process of the thin film sheet following FIG. 本発明の他の実施の形態であるプローブカードを形成する薄膜シートの構造を説明する要部平面図である。It is a principal part top view explaining the structure of the thin film sheet which forms the probe card which is other embodiment of this invention. 図26中のF−F線に沿った断面図である。It is sectional drawing along the FF line in FIG. 図26中のG−G線に沿った断面図である。It is sectional drawing along the GG line in FIG. 本発明の他の実施の形態であるプローブカードを形成する薄膜シートの構造を説明する要部平面図である。It is a principal part top view explaining the structure of the thin film sheet which forms the probe card which is other embodiment of this invention. 本発明の他の実施の形態であるプローブカードを形成する薄膜シートの構造を説明する要部平面図である。It is a principal part top view explaining the structure of the thin film sheet which forms the probe card which is other embodiment of this invention.

符号の説明Explanation of symbols

1 多層配線基板(第1配線基板)
1a 主面(配線基板の第1主面)
1b 主面(配線基板の第2主面)
2 薄膜シート(薄膜プローブ、第1シート)
2a 主面(シートの第1主面)
2b 主面(シートの第2主面)
3 プランジャ
4 押さえリング(第1固定治具)
5 開口部
6 接着リング
7、7A、7B、7C、7D、7E、7F、7G プローブ(接触端子)
8 ポゴ座
9 押圧具(押圧機構)
10 チップ(チップ領域)
10a 主面(半導体ウエハの第1主面)
10b 主面(半導体ウエハの第2主面)
11、12 パッド(第1電極)
14、15 画素電極
16、18 ガラス基板
17 液晶層
21A、21B、21C、21D 金属膜
22 ポリイミド膜
23 配線
23A ダミー部材
24 スルーホール
25 ポリイミド膜
26 配線
26A ダミー部材
27 ポリイミド膜
28 スルーホール
31 ウエハ
32 酸化シリコン膜
33 穴
34 酸化シリコン膜
35、37、38 導電性膜
42、43 導電性膜
45 金属シート(第2固定治具)
45A 輪郭(第3の輪郭)
45B 角部
46、47 開口部
50 溝部
1 Multilayer wiring board (first wiring board)
1a Main surface (first main surface of the wiring board)
1b Main surface (second main surface of the wiring board)
2 Thin film sheet (thin film probe, first sheet)
2a Main surface (first main surface of the sheet)
2b Main surface (second main surface of the sheet)
3 Plunger 4 Holding ring (first fixing jig)
5 Opening 6 Adhesive Ring 7, 7A, 7B, 7C, 7D, 7E, 7F, 7G Probe (Contact Terminal)
8 Pogo seat 9 Pressing tool (Pressing mechanism)
10 chips (chip area)
10a Main surface (first main surface of a semiconductor wafer)
10b Main surface (second main surface of semiconductor wafer)
11, 12 Pad (first electrode)
14, 15 Pixel electrode 16, 18 Glass substrate 17 Liquid crystal layer 21A, 21B, 21C, 21D Metal film 22 Polyimide film 23 Wiring 23A Dummy member 24 Through hole 25 Polyimide film 26 Wiring 26A Dummy member 27 Polyimide film 28 Through hole 31 Wafer 32 Silicon oxide film 33 Hole 34 Silicon oxide films 35, 37, 38 Conductive films 42, 43 Conductive film 45 Metal sheet (second fixing jig)
45A contour (third contour)
45B Corner 46, 47 Opening 50 Groove

Claims (5)

(a)厚さ方向に沿って互いに反対側に位置する第1主面および第2主面を有する半導体ウエハを用意する工程、
(b)前記半導体ウエハの区画された前記第1主面の複数のチップ領域の各々に半導体集積回路を形成する工程、
(c)前記複数のチップ領域の各々に、前記半導体集積回路に電気的に接続される複数の第1電極を形成する工程、
(d)複数の接触端子を有するプローブカードを用意する工程、
(e)前記複数の接触端子を前記複数の第1電極に接触させて前記半導体集積回路の電気的検査を行う工程とを含み、
前記プローブカードは、
厚さ方向に沿って互いに反対側に位置する第1主面および第2主面を有し、第1配線が形成された第1配線基板と、
厚さ方向に沿って互いに反対側に位置する第1主面および第2主面を有する第1シートと、
前記第1シートの第1主面と前記第1配線基板の第2主面を対向させた状態で、前記第1配線基板に前記第1シートを固定する固定治具と、
前記第1シートの第1主面側に配置され、前記第1シートを前記半導体ウエハ方向に押圧する押圧機構とを備え、
前記第1シートは、
前記第1シートの前記第2主面に配置された前記複数の接触端子と、
前記第1配線基板の前記第1配線に電気的に接続され、かつ、前記複数の接触端子に電気的に接続された第2配線とを備え、
前記押圧機構は、前記電気的検査を行う工程において、前記第1シートの前記複数の接触端子が配置された領域を、前記第1シートの前記第1主面側から前記半導体ウエハの前記第1主面方向に押圧することにより前記複数の接触端子を前記複数の第1電極に接触させる押圧部を備え、
前記第1シートの前記第2主面には、
第1配列方向に沿って、前記複数の接触端子が配列される第1配列領域と、
前記第1配列方向に交差する第2配列方向に沿って、前記複数の接触端子が配列される第2配列領域と、
前記第1配列領域と前記第2配列領域が交差するコーナ領域を有するように配置され、
前記第1シートの曲げ剛性の面分布は、
前記第1配列領域に配置された前記複数の接触端子のうち、前記配列の端部にある前記接触端子の周囲にある第1領域の曲げ剛性が、前記第1配列領域に配列された前記複数の接触端子間にある第2領域の曲げ剛性と比較して小さいことを特徴とする半導体集積回路装置の製造方法。
(A) providing a semiconductor wafer having a first main surface and a second main surface located on opposite sides along the thickness direction;
(B) forming a semiconductor integrated circuit in each of the plurality of chip regions of the first main surface partitioned of the semiconductor wafer;
(C) forming a plurality of first electrodes electrically connected to the semiconductor integrated circuit in each of the plurality of chip regions;
(D) preparing a probe card having a plurality of contact terminals;
(E) contacting the plurality of contact terminals with the plurality of first electrodes to perform an electrical inspection of the semiconductor integrated circuit,
The probe card is
A first wiring board having a first main surface and a second main surface located on opposite sides along the thickness direction, wherein the first wiring is formed;
A first sheet having a first main surface and a second main surface located on opposite sides along the thickness direction;
A fixing jig for fixing the first sheet to the first wiring board in a state where the first main surface of the first sheet and the second main surface of the first wiring board are opposed to each other;
A pressing mechanism disposed on the first main surface side of the first sheet and pressing the first sheet in the direction of the semiconductor wafer;
The first sheet is
The plurality of contact terminals disposed on the second main surface of the first sheet;
A second wiring electrically connected to the first wiring of the first wiring board and electrically connected to the plurality of contact terminals;
In the step of performing the electrical inspection, the pressing mechanism moves the region of the first sheet where the plurality of contact terminals are arranged from the first main surface side of the first sheet to the first of the semiconductor wafer. A pressing portion for bringing the plurality of contact terminals into contact with the plurality of first electrodes by pressing in a principal surface direction;
On the second main surface of the first sheet,
A first arrangement region in which the plurality of contact terminals are arranged along a first arrangement direction;
A second arrangement region in which the plurality of contact terminals are arranged along a second arrangement direction intersecting the first arrangement direction;
The first arrangement area and the second arrangement area are arranged to have a corner area intersecting,
The surface distribution of the bending rigidity of the first sheet is
Among the plurality of contact terminals arranged in the first arrangement region, the bending rigidity of the first region around the contact terminals at the end of the arrangement is the plurality of arrangements arranged in the first arrangement region. A method of manufacturing a semiconductor integrated circuit device, wherein the bending rigidity of the second region between the contact terminals is small.
(a)厚さ方向に沿って互いに反対側に位置する第1主面および第2主面を有する半導体ウエハを用意する工程、
(b)前記半導体ウエハの区画された前記第1主面の複数のチップ領域の各々に半導体集積回路を形成する工程、
(c)前記複数のチップ領域の各々に、前記半導体集積回路に電気的に接続される複数の第1電極を形成する工程、
(d)複数の接触端子を有するプローブカードを用意する工程、
(e)前記複数の接触端子を前記複数の第1電極に接触させて前記半導体集積回路の電気的検査を行う工程とを含み、
前記プローブカードは、
厚さ方向に沿って互いに反対側に位置する第1主面および第2主面を有し、第1配線が形成された第1配線基板と、
厚さ方向に沿って互いに反対側に位置する第1主面および第2主面を有する第1シートと、
前記第1シートの第1主面と前記第1配線基板の第2主面を対向させた状態で、前記第1配線基板に前記第1シートを固定する固定治具と、
前記第1シートの第1主面側に配置され、前記第1シートを前記前記半導体ウエハ方向に押圧する押圧機構とを備え、
前記第1シートは、
前記第1シートの前記第2主面に配置された前記複数の接触端子と、
前記第1配線基板の前記第1配線に電気的に接続され、かつ、前記複数の接触端子に電気的に接続された第2配線とを備え、
前記押圧機構は、前記電気的検査を行う工程において、前記第1シートの前記複数の接触端子が配置された領域を、前記第1シートの前記第1主面側から前記半導体ウエハの前記第1主面方向に押圧することにより前記複数の接触端子を前記複数の第1電極に接触させる押圧部を備え、
前記第1シートの前記第2主面には、
第1配列方向に沿って、第1配列間隔で配列された複数の第1接触端子と、
前記第1配列方向に沿って、前記第1配列間隔より広い第2配列間隔で、前記第1接触端子の配列端部にある前記第1接触端子と隣り合うように配列された第2接触端子とを有するように配置され、
前記第1シートの曲げ剛性の面分布は、
前記第2配列間隔で配列された前記第1接触端子と前記第2接触端子の間にある第1領域の曲げ剛性が、前記第1配列間隔で配列された前記複数の第1接触端子の間にある第2領域の曲げ剛性と比較して小さいことを特徴とする半導体集積回路装置の製造方法。
(A) providing a semiconductor wafer having a first main surface and a second main surface located on opposite sides along the thickness direction;
(B) forming a semiconductor integrated circuit in each of the plurality of chip regions of the first main surface partitioned of the semiconductor wafer;
(C) forming a plurality of first electrodes electrically connected to the semiconductor integrated circuit in each of the plurality of chip regions;
(D) preparing a probe card having a plurality of contact terminals;
(E) contacting the plurality of contact terminals with the plurality of first electrodes to perform an electrical inspection of the semiconductor integrated circuit,
The probe card is
A first wiring board having a first main surface and a second main surface located on opposite sides along the thickness direction, wherein the first wiring is formed;
A first sheet having a first main surface and a second main surface located on opposite sides along the thickness direction;
A fixing jig for fixing the first sheet to the first wiring board in a state where the first main surface of the first sheet and the second main surface of the first wiring board are opposed to each other;
A pressing mechanism disposed on the first main surface side of the first sheet and pressing the first sheet toward the semiconductor wafer;
The first sheet is
The plurality of contact terminals disposed on the second main surface of the first sheet;
A second wiring electrically connected to the first wiring of the first wiring board and electrically connected to the plurality of contact terminals;
In the step of performing the electrical inspection, the pressing mechanism moves the region of the first sheet where the plurality of contact terminals are arranged from the first main surface side of the first sheet to the first of the semiconductor wafer. A pressing portion for bringing the plurality of contact terminals into contact with the plurality of first electrodes by pressing in a principal surface direction;
On the second main surface of the first sheet,
A plurality of first contact terminals arranged at first arrangement intervals along the first arrangement direction;
Second contact terminals arranged along the first arrangement direction so as to be adjacent to the first contact terminals at the arrangement end of the first contact terminals at a second arrangement interval wider than the first arrangement interval. And arranged to have
The surface distribution of the bending rigidity of the first sheet is
The bending rigidity of the first region between the first contact terminals and the second contact terminals arranged at the second arrangement interval is between the plurality of first contact terminals arranged at the first arrangement interval. A method for manufacturing a semiconductor integrated circuit device, wherein the bending rigidity of the second region is smaller than that of the second region.
請求項1または請求項2に記載の半導体集積回路装置の製造方法において、
前記第1領域の曲げ剛性を前記第2領域の曲げ剛性と比較して小さくする手段が、前記第1領域を構成する構成部材を前記第2領域を構成する構成部材と比較して少なくなるように、前記第1シートの構成部材を部分的に少なくする構成であることを特徴とする半導体集積回路装置の製造方法。
In the manufacturing method of the semiconductor integrated circuit device according to claim 1 or 2,
Means for reducing the bending stiffness of the first region compared to the bending stiffness of the second region is such that the constituent members constituting the first region are less than the constituent members constituting the second region. The method for manufacturing a semiconductor integrated circuit device is characterized in that the constituent members of the first sheet are partially reduced.
請求項1または請求項2に記載の半導体集積回路装置の製造方法において、
前記第1領域の曲げ剛性を前記第2領域の曲げ剛性と比較して小さくする手段が、前記第1領域の厚さが前記第2領域の厚さと比較して薄くなるように前記第1シートを部分的に薄くする構成であることを特徴とする半導体集積回路装置の製造方法。
In the manufacturing method of the semiconductor integrated circuit device according to claim 1 or 2,
The means for reducing the bending stiffness of the first region compared to the bending stiffness of the second region is such that the thickness of the first region is smaller than the thickness of the second region. A method of manufacturing a semiconductor integrated circuit device, characterized in that a part of the semiconductor integrated circuit device is thinned.
請求項1または請求項2に記載の半導体集積回路装置の製造方法において、
前記第1領域の曲げ剛性を前記第2領域の曲げ剛性と比較して小さくする手段が、前記第1配列方向と交差する方向に沿って前記第1領域に隣接する領域の厚さが前記第2領域の厚さと比較して薄くなるように前記第1シートを部分的に薄くする構成であることを特徴とする半導体集積回路装置の製造方法。
In the manufacturing method of the semiconductor integrated circuit device according to claim 1 or 2,
The means for reducing the bending rigidity of the first region as compared with the bending rigidity of the second region has a thickness of a region adjacent to the first region along a direction intersecting the first arrangement direction. A method of manufacturing a semiconductor integrated circuit device, wherein the first sheet is partially thinned so as to be thinner than the thickness of two regions.
JP2006179886A 2006-06-29 2006-06-29 Method of manufacturing semiconductor integrated circuit device Pending JP2008008774A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006179886A JP2008008774A (en) 2006-06-29 2006-06-29 Method of manufacturing semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006179886A JP2008008774A (en) 2006-06-29 2006-06-29 Method of manufacturing semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JP2008008774A true JP2008008774A (en) 2008-01-17

Family

ID=39067117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006179886A Pending JP2008008774A (en) 2006-06-29 2006-06-29 Method of manufacturing semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JP2008008774A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012242255A (en) * 2011-05-20 2012-12-10 Renesas Electronics Corp Method for manufacturing semiconductor integrated circuit device
JP2013238443A (en) * 2012-05-14 2013-11-28 Mitsubishi Electric Corp Contact probe
CN112771653A (en) * 2018-09-05 2021-05-07 安必昂公司 Compliant die attach tool, die attach system, and methods of use thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012242255A (en) * 2011-05-20 2012-12-10 Renesas Electronics Corp Method for manufacturing semiconductor integrated circuit device
JP2013238443A (en) * 2012-05-14 2013-11-28 Mitsubishi Electric Corp Contact probe
CN112771653A (en) * 2018-09-05 2021-05-07 安必昂公司 Compliant die attach tool, die attach system, and methods of use thereof

Similar Documents

Publication Publication Date Title
JP4521611B2 (en) Manufacturing method of semiconductor integrated circuit device
JP4829879B2 (en) Manufacturing method of semiconductor integrated circuit device
KR100980369B1 (en) Probe needle structure of the probe card and its manufacturing method
KR20080063059A (en) Method for manufacturing semiconductor integrated circuit device and method for manufacturing thin film probe sheet used therein
JP4372785B2 (en) Manufacturing method of semiconductor integrated circuit device
JP4825457B2 (en) Manufacturing method of semiconductor integrated circuit device
JP4919365B2 (en) Manufacturing method of semiconductor integrated circuit
KR20080036929A (en) Manufacturing Method of Semiconductor Integrated Circuit Device
JP4800007B2 (en) Manufacturing method of semiconductor integrated circuit device and probe card
JP2007212472A (en) Manufacturing method of semiconductor integrated circuit, and probe card
JP4755597B2 (en) Manufacturing method of semiconductor integrated circuit device
JP2008008774A (en) Method of manufacturing semiconductor integrated circuit device
JP4940360B2 (en) Probe card and inspection device
JP4769474B2 (en) Manufacturing method of semiconductor integrated circuit device
JP2009123797A (en) Manufacturing method of semiconductor device
JP2009250697A (en) Method for manufacturing semiconductor integrated circuit device and membrane type probe card
JP4729348B2 (en) Manufacturing method of semiconductor integrated circuit device
JP2007121152A (en) Method of manufacturing semiconductor integrated circuit device, and method of manufacturing probe card
JP2008002984A (en) Method of manufacturing semiconductor integrated circuit device, and probe card
JP4716454B2 (en) Manufacturing method of semiconductor integrated circuit device
JP2007212471A (en) Manufacturing method of semiconductor integrated circuit, and probe card
KR20070084181A (en) Manufacturing Method of Semiconductor Integrated Circuit Device
KR20070015222A (en) Process for fabricating semiconductor integrated circuit device
JP2008010561A (en) Method for aligning probe, and method for controlling wafer stage