[go: up one dir, main page]

JP2008004934A - 積層型不揮発性メモリデバイスおよびその製造方法 - Google Patents

積層型不揮発性メモリデバイスおよびその製造方法 Download PDF

Info

Publication number
JP2008004934A
JP2008004934A JP2007152453A JP2007152453A JP2008004934A JP 2008004934 A JP2008004934 A JP 2008004934A JP 2007152453 A JP2007152453 A JP 2007152453A JP 2007152453 A JP2007152453 A JP 2007152453A JP 2008004934 A JP2008004934 A JP 2008004934A
Authority
JP
Japan
Prior art keywords
forming
layer
silicon
trap
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007152453A
Other languages
English (en)
Other versions
JP5154841B2 (ja
Inventor
二▲こん▼ ▲らい▼
Erth-Kun Lai
Lue Hang-Ting
函庭 呂
Kuang-Yeu Hsieh
光宇 謝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=38521484&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2008004934(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of JP2008004934A publication Critical patent/JP2008004934A/ja
Application granted granted Critical
Publication of JP5154841B2 publication Critical patent/JP5154841B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/721—Insulated-gate field-effect transistors [IGFET] having a gate-to-body connection, i.e. bulk dynamic threshold voltage IGFET 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/037—Manufacture or treatment of data-storage electrodes comprising charge-trapping insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H10D88/01—Manufacture or treatment

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】窒化物読取専用メモリデバイスを積層する積層型不揮発性メモリデバイス及びその製造方法を提供する。
【解決手段】積層型不揮発性メモリデバイスは、お互いの上に積層された複数のビットライン１１０，１３０およびワードライン層１２０，１４０を含む。ビットライン層１１０，１３０は、前記デバイスの製造を効率的かつ費用効率の良いものとする進歩した加工技術を利用して形成されうる複数のビットラインを含む。デバイスはＮＡＮＤ処理のために構成することができる。
【選択図】図２

Description

本願は２００５年１２月９日出願の「多層ＮＡＮＤ ＮＲＯＭ工程（Process of Multi Layer NAND NROM）」というタイトルの米国仮出願番号６０／７４８，８０７の優先権を合衆国法典第３５巻１１９（ｅ）に基づき主張しており、その全体をここに参照として組み込む。
ここに記載される実施形態は、不揮発性メモリデバイスとその製造方法に関しており、より詳しくは、積層型不揮発性メモリデバイスおよびその製造方法に関している。
不揮発性メモリデバイスは、より多くの製品に利用されるようになってきている。例えば、フラッシュ型のメモリデバイスはＭＰ３プレーヤ、デジタルカメラに、コンピュータファイルなどの記憶デバイスとして利用されている。これら利用法が増えるにつれ、小さなパッケージに収まる大きなメモリへの要求が出ている。これはより高密度のメモリの製造を必要とする。よって、研究開発が従前の不揮発性メモリデバイスの密度を増やすことに向けられてきている。
不揮発性メモリデバイスの密度を増やす一つの方法は、積層型メモリデバイス（つまり、メモリセル層がお互いの上に積層されているデバイス）を作ることである。残念ながら、現在に至るまで、ある種の積層型メモリデバイスを作る試みはあまり行われてこなかった。例えば、積層型窒化物読取専用メモリデザインは少ない。これは一部には積層型メモリデバイスが必ずしも最新の製造工程と両立できるものでないので、積層型メモリデバイスの製造を非効率で費用の嵩むものにする可能性があるから、ということが理由としてある。
従前の不揮発性メモリデバイスの密度を増やすには他の方法もあるが、これら方法は全てのアプリケーションの必要を提起するものではない。よって、従前の不揮発性メモリデバイスの密度を増やすには、さらなる、あるいは他の方法が依然として必要とされている。
ある特定のタイプの不揮発性メモリデバイスが、窒化物読取専用メモリデバイスである。図１は従前の窒化物読取専用メモリ構造体１５０を図示する。分かるように、窒化物読取専用メモリ１５０はシリコン基板１５２上に構築されている。シリコン基板はＰ−型シリコン基板あるいはＮ−型シリコン基板であってよいが、様々なデザイン上の理由から、Ｐ−型シリコン基板がしばしば好まれる。そしてソース／ドレイン領域１５４、１５６が基板１５２に注入される。そしてトラップ構造１５８が基板１５２上の、ソース／ドレイン領域１５４、１５６間に形成される。制御ゲート１６０がトラップ構造１５８の上部に形成される。
ソース／ドレイン領域１５４、１５６は、基板１５２のものと反対の型にドープされたシリコン領域である。例えば、Ｐ−型シリコン基板１５２が利用する場合、Ｎ−型のソース／ドレイン領域１５４、１５６をその中に注入することができる。
電荷トラップ構造１５８は、基板１５２中のトラップ層およびチャネル１６６の間に、窒化物トラップ層と隔離酸化物層とを持つ。他の実施形態においては、トラップ構造１５８は、二つの隔離あるいは誘電体層の間に挟まれた、酸化物あるいはより詳しくは二酸化シリコン層などの、窒化物トラップ層を含むこともできる。このような構成はしばしば酸化物―窒化物―酸化物（ＯＮＯ）トラップ構造と呼ばれる。
電荷は、ソース／ドレイン領域１５４、１５６の隣のトラップ構造１５８に集積し閉じ込められ、効果的に二つの別個の独立した電荷１６２、１６４を記憶する。各電荷１６２、１６４は、トラップ電子のポケットの有無で表される、プログラムあるいは消去の、二つの状態のうちの一つに維持することができる。これにより、マルチレベルのセル技術に関する複雑性なしに、二ビットの情報を記憶することができる。
窒化物読取専用メモリセル１５０中の各記憶領域は、他の記憶領域とは独立してプログラムすることができる。窒化物読取専用メモリセルは、負の電荷電子をセルの一端に近いトラップ構造１５８の窒化物層へ注入する電圧をかけることでプログラムされる。消去は、前に、プログラム中に窒化物層に記憶された電子を補うことのできる窒化物層の場所へ空孔を注入する電圧をかけることで達成される。
窒化物読取専用メモリデバイスは、図１に図示するセルのようなメモリセルアレーを製造することで構築される。アレーは、ワードおよびビットラインによりセル同士を結びつけることで構築される。
図１に図示されるデバイスのような、窒化物読取専用メモリデバイスは、セルごとに多数のビットを記憶するよう構成することができるが、窒化物読取専用メモリデバイスの密度増加はその代わりに積層型構成を利用することで可能となる。残念ながら、窒化物読取専用メモリデバイスを積層するのは稀であり、積層する場合には、その工程が非効率的で費用がより嵩むものとなる。
積層型不揮発性メモリデバイスの製造方法が開示される。開示されている方法は、効率的な加工技術を利用して積層型デバイスを製造する。よって、ここに記載する実施形態は多様なレベルの積層を達成するよう大きさは自由に変えられる。
一側面によると、積層型窒化物読取専用メモリはここに記載の方法を用いて製造できる。
別の側面によると、積層型窒化物読取専用メモリデバイスは、例えば薄膜トランジスタ（ＴＦＴ）加工技術などのシリコン・オン・インシュレータ（ＳＯＩ）加工技術を利用して製造できる。
別の側面によると、ここに記載された方法を利用して製造される積層型メモリデバイスは、ＮＡＮＤ演算用に構成することができる。
発明の、これら、およびその他の特徴、側面、および実施形態を、以下の、詳細な記載というセクションにおいて記載する。
発明の特徴、側面、および実施形態を、付随する図面と共に記載するが、図面中、
従前の窒化物読取専用メモリ構造を図示する。
一実施形態による、積層型窒化物読取専用メモリ構造を図示する。
一実施形態による、図２の積層型窒化物読取専用メモリの製造ステップの進捗例を図示する。
図３−２１に図示するステップを利用して製造されたＮＡＮＤ型アレーの選択されたメモリセルの電流経路を図示する。
図２のデバイスのトラップ構造を形成するのに利用できる構造例を図示する。
図２３Ｃに図示する構造のバンド図である。
一実施形態により構成された、積層型不揮発性メモリ構造の別の例を図示する。
一実施形態による、図２４のデバイスを製造する工程の一例を持つ加工ステップを図示する。
上の図面に図示された方法により製造されたＴＦＴ ＮＡＮＤデバイスの操作特性例を図示する。
以下に提示する、寸法、計測値、範囲、試験結果、数値データなどは、性質上、概算値であり、そうではないと記載がある以外、正確なデータを意図してはいない。関連する概算値の性質はデータの性質、文脈、および記載される特定の実施形態あるいは実装形態の性質に依存する。
図２は、一実施形態による、積層型窒化物読取専用メモリ１００の一例を図示する。図２の例においては、積層型窒化物読取専用メモリ１００は絶縁層１０２上に製造されている。よって、デバイス１００はＳＯＩ加工技術を利用して製造される。例えば、デバイス１００は薄膜トランジスタ（ＴＦＴ）加工技術を利用して製造することができる。そして、続くビットライン層およびワードライン層を絶縁層１０２上に製造することができる。例えば、図２において、第一ビットライン層１１０が絶縁層１０２の上部に製造される。そして第一ワードライン層１２０が第一ビット層１１０上に製造される。次に第二ビットライン層１３０が第一ワードライン層１２０上に製造される。最後に、第二ワードライン層１４０が第二ビットライン層１３０上に製造される。
これに続いて、図１に図示した層の上に、さらなるビットラインおよびワードライン層を製造することができる。したがって、二つのビットライン層および二つのワードライン層は、利便上示したに過ぎず、ここに記載した方法はビットライン層および／またはワードライン層をある数に制限するものとして捉えられるべきではない。各ビットライン層１１０、１３０は、絶縁領域１０６で分離される複数のビットライン１０４を有す。各ワードライン層１２０、１４０はトラップ層１０３、１０７間に挟まれるワードライン導電体１０５を有す。
図２に図示した積層型構成を利用して、より大きなメモリ密度を達成することができる。さらに、以下に説明するように、効率的な加工技術を利用して構造１００を製造することができる。
図３−２１は、一実施形態による、構造１００製造ステップのシーケンス例を図示する。図３に図示するように、半導体層２０４は絶縁層２０２上に形成することができる。ある実施形態においては、例えば、絶縁層２０２は酸化物材料を含むことができる。半導体層２０４は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）などの、Ｐ−型半導体材料を含むことができる。例えば、層２０４が絶縁層２０２上に堆積された薄膜ポリシリコンを含むことが好ましいであろう。他の実施形態においては、半導体層２０４がＮ−型半導体材料を含むことができることは理解されよう。そしてキャップ層２０６を半導体層２０４の上に形成することができる。ある実施形態においては、例えば、キャップ層２０６がシリコン窒化物（ＳｉＮ）材料を含むことができる。
図４に図示するように、従前のフォトリソグラフィー技術を利用して、層２０４、２０６をパターニング、エッチングすることができる。図５はこの時点までに製造されているデバイスを含む層の上面図を示す。図４は図５の線ＡＡ'における断面図である。図５から分かるように、層２０６、２０４はパターニング、エッチングされて、絶縁層２０２を完全にトラバースする領域２０５を形成する。下記に説明するように、領域２０５は図２に示す第一ビットライン層１１０のビットラインを形成する。
図６を参照すると、図示されているように、誘電体層２０９を絶縁層２０２の上に形成することができる。誘電体層２０９は、例えば、二酸化シリコン（ＳｉＯ２）層であってよく、高密プラズマ（ＨＤＰ）−化学気相堆積（ＣＶＤ）を利用して形成できる。図７を参照すると、誘電体層２０９の一部は除去され、キャップ層２０６の残りの部分、および半導体層２０４の残りの部分を露呈している。例えば、従前のウェットエッチング（つまり、等方性工程）を利用して誘電体層２０９の一部分を除去することができる。誘電体層２０９うち適当な量の除去は、誘電体層２０９とキャップ層２０６との間の高いエッチング選択率を持つことで達成できる。エッチング工程により、誘電体領域２１０がキャップ層２０６の上に形成され、誘電体領域２１２が半導体層２０４の残りの部分の間に形成される。
図８はこの時点までに製造されている層の上面図を示す。図７は層の線ＡＡ'における断面図である。故に、図８から分かるように、誘電体領域２１２は今、領域２０５の間に存在している。図によると誘電体領域２１０はキャップ層２０６の一部分を被覆している。
図９を参照すると、誘電体層２０９の領域２１０を除去にあたり、キャップ層２０６の残りの部分を除去することもできる。例えば、熱いリン酸を利用してキャップ層２０６の残りの部分を除去することができる。部分２１０は誘電体領域２１２から切り離されているので、キャップ層２０６の残りの部分の除去中に誘電体層２０９の領域２１０は自動的に除去される。
図６−９に図示した工程は、本願の譲受人に譲渡されている、２００２年４月３０日発行の「フラッシュメモリデバイスの平坦化方法」というタイトルの米国特許番号６，３８０，０６８に記載されているので、その全体を述べたこととして、ここに参照として組み込む。図６−９に記載の工程により、図９に示す残りの表面の効率的な平坦化が生じる。よって、ここで記載する製造工程は、より新しい、効率的な加工技術と両立できる。これにより積層型不揮発性メモリデバイスの製造が効率的かつ費用効率が良いものになる。
図１０はこれまでに形成された層の上面図である。図９は、図１０に示す層の線ＡＡ'における断面図である。よって、絶縁層２０２は今、酸化物領域２１２と、半導体材料２０４の残りの部分から形成されたビットライン２０５とで交互に被覆されている。
それから、図１１−１３に図示するように、ワードライン２２０をビットライン２０５の上に形成することができる。図１２に図示するように、ワードライン２２０の形成では、先ず、トラップ構造２２２が半導体層２０４の残りの部分および絶縁領域２１２の上に形成される。そしてワードライン導電体２２４がトラップ構造２２２の上に形成され、第二トラップ構造２１８がワードライン導電体２２４の上に形成されてもよい。そして、ＳｉＮ層（不図示）が第二トラップ構造２１８の上に形成されてもよい。そしてこれら層を、従前のフォトリソグラフィー技術を利用して、パターニング、エッチングして、図１１に図示するようなワードライン２２０を生成することもできる。エッチングは、ＨＤＰ酸化物領域２１２がエッチング工程でストップとして機能するように構成することができる。そして別のＨＤＰ酸化物層（不図示）を、エッチングされたワードライン２２０（不図示のＳｉＮを含む）の上に形成することもできる。そして、ＨＤＰ層を部分的にエッチングして、図６―９に図示したのと同様の方法で、ＨＤＰ酸化物層の一部をＳｉＮ層（不図示）の残りの部分と共に除去してもよい。これによって、図１４、１５との関連で以下に記載するように、ワードライン２２０間にＨＤＰ酸化物領域２４２が残存することになる。
図１１、１２の例において、トラップ構造２１８、２２２はＯＮＯ構造である。故に、トラップ構造２１８、２１２は、酸化物層、窒化物層、酸化物層を順に形成することで形成される。例えば、酸化物層はＳｉＯ２を持ち、窒化物層はＳｉＮ層を持つことができる。理解されるように、窒化物層はプログラム処理中に電荷をトラップするトラップ層として機能する。トラップされた電荷はメモリセルについて閾値電圧を変化させ、これを検出するとセルのプログラム状態を判断することができる。
図２３Ａ−２３Ｈは、デバイス１００内で利用できる様々なトラップ構造の例示的実施形態を図示する。例えば、図１２を参照すると、図２３Ａ−２３Ｈに図示する構造をトラップ構造２２２として利用できる。図２３Ａに図示する第一例示的実施形態はシリコン―酸化物―窒化物―酸化物―シリコン（ＳＯＮＯＳ）構造を持つ。この構造では、酸化物層２７２、窒化物層２７４、酸化物層２７６がポリシリコン層２１４の上に順に形成されている。酸化物領域２７２はトンネル誘電体層として機能し、窒化物層２７４は電荷をトラップするトラップ層にアクセスする。図２３ＡのＳＯＮＯＳ構造を利用すると、電荷は、トラップ層２７４への空孔注入により、特定のセルのトラップ層２７４に記憶される。空孔のトラップ層２７４への直接トンネリングにより、セルを消去することができ、これにより前にトラップ層２７４に記憶された電子を補うことができる。空孔のトラップ層２７４へのトンネリングは、ファウラー・ノルドハイムのトンネリングにより達成される。酸化物層２７２は薄い酸化物層（厚み３ナノメータ未満）であってもよい。図２３Ａに図示されるＳＯＮＯＳトラップ構造を利用して形成されるセルは、例えばＮＡＮＤメモリアプリケーションに利用することができる。
図２３Ａに図示するＳＯＮＯＳトラップ構造を利用して構築されるＮＡＮＤデバイスは、電荷保存中の、空孔のトラップ層２７４への直接トンネリングから生じる漏洩電流により、幾ばくか電荷保存の点で劣ることがある。
図２３Ｂは窒化物読取専用メモリトラップ構造を図示する。ここでも、窒化物読取専用メモリトラップ構造は、酸化物層２７８、窒化物層２８０、および第二酸化物層２８２を順にポリシリコン領域２１４の上に形成することで形成されるＯＮＯ構造を持つ。しかし、ここでは酸化物層２７８は約５−７ナノメータの範囲の厚みを持つ。図２３Ｂの窒化物読取専用メモリ構造を利用して形成されるセルは、電子を層２８０へ注入することでプログラムされる。図２３Ｂの窒化物読取専用メモリ構造を利用して形成されるセルは、その後、熱い空孔消去技術（hot hole erase techniques）で消去することができる。図２３Ｂの窒化物読取専用メモリ構造はＮＯＲアプリケーションに利用することもできるが、図２３Ｂの窒化物読取専用メモリ構造を利用して構築されるデバイスは、熱い空孔消去技術によって幾ばくかの劣化を呈す。
図２３ＣはＢａｎｄ−ｇａｐ Ｅｎｇｉｎｅｅｒｅｄ（ＢＥ）‐ＳＯＮＯＳ構造を図示する。図２３ＣのＢＥ―ＳＯＮＯＳ構造は、ＯＮＯ構造２９４の次に、窒化物層２９０、誘電体層２９２、と順に形成することで製造される。故にＯＮＯ構造２９４は、酸化物層２８４、窒化物層２８６、酸化物層２８８を順にポリシリコン層２１４の上に形成することで形成される。図２３ＡのＳＯＮＯＳ構造と同様に、図２３ＣのＢＥ−ＳＯＮＯＳ構造も、ファウラー・ノルドハイムの空孔トンネリングを利用してメモリセルを消去するが、図２３ＣのＢＥ−ＳＯＮＯＳ構造には、直接トンネリング漏洩に起因する保存の不都合、あるいは熱い空孔消去損傷に起因するデバイス劣化は見られない。さらには、図２３ＣのＢＥ−ＳＯＮＯＳ構造は、ＮＯＲおよびＮＡＮＤアプリケーション両方に利用することができる。
図２３Ｉ、２３Ｊは、図２３Ｃが図示するＢＥ−ＳＯＮＯＳ構造の、ＯＮＯ構造２９４のバンドを図示するバンド図である。図２３Ｉはデータ保存中のバンド図であり、図２３Ｊは消去中のバンド図である。図２３Ｉから分かるように、保存中、空孔はＯＮＯ構造２９４を持つ層の電位壁を克服するに足るエネルギーを持たない。データ保存は、トラップ構造２９４にわたり低電界が存在するときに起こる。空孔のトンネリングを構造２９４が阻むので、低電界の適用中にはトンネリング漏洩はあまりない。しかし図２３Ｊに図示するように、トラップ構造２９４にわたり高電界が存在するときには、バンドがシフトして構造２９４へ空孔をトンネリングさせる。これは層２８６、２８８が呈する壁が、高電界が存在するときのバンドシフトのせいで、空孔の観点からは殆ど消去される理由による。
図２３Ｄ−２３Ｈは、デバイス１００が含むトラップ層に利用できる他の例示的構造を図示する。例えば、図２３Ｄは、デバイス１００が含むトラップ層に利用できるＳＯＮＳ構造を図示する。図２３Ｄに図示する構造は、ポリシリコン層２１４の上に形成された薄い酸化物層３０２を含む。そして窒化物層３０４が薄い酸化物層３０２の上に形成される。そしてゲート導電体層２２４を窒化物層３０４の上に形成することができる。薄い酸化物層３０２はトンネル誘電体として機能して、窒化物層３０４に電荷を記憶することができる。
図２３Ｅは、デバイス１００が含むトラップ構造に利用できる上部ＢＥ−ＳＯＮＯＳ構造の一例である。よって、図２３Ｅに図示する構造は、ポリシリコン層２１４の上に形成される酸化物層３０６を含む。そして窒化物層３０８が酸化物層３０６の上に形成され、酸化物層３１０、窒化物層３１２、酸化物層３１４を含むＯＮＯ構造３１５が窒化物層３０８上に形成される。図２３Ｅの例では、酸化物層３０６はトンネル誘電体層として機能して、窒化物層３０８に電荷をトラップすることができる。
図２３Ｆは、デバイス１００が含むトラップ層に利用できる下部ＳＯＮＯＳＯＳ構造を図示する。図２３Ｆに図示する構造は、ポリシリコン層２１４の上に形成される酸化物層３１６、および、酸化物層３１６の上に形成される窒化物層３１８を含む。そして薄い酸化物層３２０が窒化物層３１８の上に形成され、その上に薄いポリシリコン層３２２が続く。そして別の薄い酸化物層３２４がポリシリコン層３２２の上に形成される。よって、層３２０、３２２、３２４が形成され、ＯＳＯ構造がゲート導電体２２４付近に形成された。図２３Ｆの例では、酸化物層３１６はトンネル誘電体として機能することができ、窒化物層３１８に電荷を記憶することができる。
図２３Ｇは、下部ＳＯＳＯＮＯＳ構造を図示する。ここで、薄いＯＳＯ構造３２５がポリシリコン層２１４の上に形成されている。ＯＳＯ構造３２５は、薄い酸化物層３２６、薄いポリシリコン層３２８、および薄い酸化物層３３０を持つ。そして窒化物層３３２をＯＳＯ構造３２５の上に形成することができ、酸化物層３３４を窒化物層３３２の上に形成することができる。図２３Ｇの例では、ＯＳＯ構造３２５はトンネル誘電体として機能して、窒化物層３３２に電荷を記憶することができる。
図２３Ｈは、デバイス１００が含むトラップ構造に利用できるＳＯＮＯＮＳ構造の例を図示する。ここで、酸化物層３３６がポリシリコン層２１４の上に形成されており、窒化物層３３８が酸化物層３３６の上に形成されている。そしてＯＮ構造３４１が窒化物層３３８の上に形成されている。ＯＮ構造３４１は、窒化物層３３８の上に形成された薄い酸化物層３４０、薄い酸化物層３４０の上に形成された薄い窒化物層３４２を持つ。図２３Ｈの例では、酸化物層３３６はトンネル誘電体にアクセスすることができ、窒化物層３３８に電荷をトラップすることができる。
他の実施形態においては、トラップ構造はＳｉＮあるいはＳｉＯＮあるいは、ＨｆＯ２、Ａｌ２Ｏ３、ＡｌＮなどのＨｉ−Ｋ材料を含むことができる。概して、特定のアプリケーションの要件を満たしていさえすれば、任意のトラップ構造あるいは材料を利用することができる。
ワードライン導電体２２４は、ポリシリコン材料、ポリシリコン／シリサイド／ポリシリコン材料などのＮ＋あるいはＰ＋導電体材料、あるいはアルミニウム（Ａｌ）、銅（Ｃｕ）、あるいはタングステン（Ｗ）などの金属から形成できる。
ひとたびワードライン２２０が形成されると、ワードライン２２０が被覆していないビットライン２０５を持つ半導体層２０４の領域に、ソースおよびドレイン領域２１６を形成できる。よって、これらソースおよびドレイン領域２１６は半導体層２０４の領域２１６へ注入および熱駆動することができる。理解されるように、この工程は自己整合工程である。図１１の例では、ソースおよびドレイン領域は、ヒ素（Ａｓ）、リン（Ｐ）などを利用して形成されるＮ＋領域であるべきである、というのも半導体層２０４がＰ−型の半導体材料からなっているからである。Ｐ＋領域はＮ−型半導体材料を利用する実施形態で形成されるべきであるのが理解されよう。
ソースおよびドレイン領域２１６の形成後、半導体層２０４は、Ｎ＋領域としてドープされたソース／ドレイン領域２１６、およびワードライン２２０の下に残存するＰ−型領域２１４を持つ。以下に説明するように、これらＰ−型領域２１４は特定のメモリセルのためのチャネル領域を形成する。
図１２は、図１１に図示した層の線ＡＡ'における断面図である。分かるように、Ｐ−型領域２１４がワードライン２２０の下に残存して、誘電体領域２１２により分離されている。図１３は線ＢＢ'における断面図である。図１３から分かるように、Ｎ＋ドープ領域２１６がワードライン２２０間に形成されて、誘電体領域２１２により分離されている。図１４、１５に図示されるように、ＨＤＰ酸化物領域２４２をワードライン２２０間に形成することもできる。
図１６−１８に図示するように、第二ビットライン層（ビットライン層１３０）がワードライン２２０の上に形成される。よって、図１６に図示するように、ビットライン２２８をワードライン２２０の上に形成することもできる。これらビットラインは、図６−９に図示するビットライン２０５を形成するのに利用されたのと同じ工程で形成することができる。ビットライン２２８は故に誘電体領域２３６により分離される。図１７は線ＢＢ'における断面図である。分かるように、ワードライン２２０間の領域において第一ビットライン層１１０が第二ビットライン層１３０からＨＤＰ酸化物２４２により分離されている。図１８は線ＡＡ'における断面図である。分かるように、ビットライン２２８が、ビットライン２０５の上に形成されているワードライン２２０の上に形成されている。
図１９−２１に図示するように、ワードライン２３０がビットライン２２８の上に形成され、第二ワードライン層（ワードライン層１４０）を形成することができる。ワードライン２２０同様、ワードライン２３０は、トラップ構造２４０、２４４間に挟まれたワードライン導電体２４６を含むことができる。これが図２１に図示されており、この図は、図１９に図示する層の線ＡＡ'における断面図である。図２０は線ＢＢ'における断面図である。
故に、図２１の例においては、トラップ構造２４０、２４４は、酸化物層、窒化物層、酸化物層を順に形成することで形成される。例えば、酸化物層はＳｉＯ２を持ち、窒化物層はＳｉＮ層を持つことができる。理解されるように、窒化物層はデバイスプログラム処理中に電荷をトラップするトラップ層として機能する。トラップされた電荷はメモリセルについて閾値電圧を変化させ、これを検出するとセルのプログラム状態を判断することができる。
他の実施形態においては、トラップ構造２４０、２４４は、図２３Ａ−２３Ｈに図示した構造のうちのいずれかを持つことができる。
他の実施形態においては、トラップ構造はＳｉＮあるいはＳｉＯＮあるいは、ＨｆＯ２、Ａｌ２Ｏ３、ＡｌＮなどのＨｉ−Ｋ材料を含むことができる。概して、特定のアプリケーションの要件を満たしていさえすれば、任意のトラップ構造あるいは材料を利用することができる。
ワードライン導電体２４６は、ポリシリコン材料、ポリシリコン／シリサイド／ポリシリコン材料などのＮ＋あるいはＰ＋導電体材料、あるいはアルミニウム（Ａｌ）、銅（Ｃｕ）、あるいはタングステン（Ｗ）などの金属から形成できる。
ひとたびワードライン２３０が形成されると、ワードライン２３０が被覆していないビットライン２２８の領域に、ソースおよびドレイン領域２３４を形成できる。よって、これらソースおよびドレイン領域２３４はビットライン２２８へ注入および熱駆動することができる。理解されるように、この工程は自己整合工程である。図１９の例では、ソースおよびドレイン領域は、ヒ素（Ａｓ）、リン（Ｐ）などを利用して形成されるＮ＋領域であるべきである、というのもビットライン２２８がＰ−型の半導体材料からなっているからである。Ｐ＋領域はＮ−型半導体材料を利用する実施形態で形成されるべきであるのが理解されよう。
ソースおよびドレイン領域２３４の形成後、ビットライン２２８は、Ｎ＋領域としてドープされたソース／ドレイン領域２３４、およびワードライン２３０の下に残存するＰ−領域２３２を持つ。以下に説明するように、これらＰ−型領域２３２は特定のメモリセルのためのチャネル領域を形成する。
図２２に図示するように、図３−２１に示す工程は、複数のメモリセルを含む積層型メモリアレーを製造する。このような三つのセル２５０、２５２、２５４は図２２が例示している。領域２３４が各セルのソースおよびドレイン領域を形成し、電流は矢印の方向にセルを流れる。セルはＮＡＮＤ処理用に構成することができる。セル２５０、２５２、２５４はアレーの上部層にあるが、アレーは各々の上部に積層される複数のセル層を含む。これは図２１の断面図に図示することができる。
図２１から分かるように、トラップ構造２４０はセル２５０、２５２、２５４の構造のゲートを形成し、トラップ構造２４０の下の領域２３６はセル２５０、２５２、２５４のチャネル領域を形成し、ワードライン２３０のどちらかの側のソース／ドレイン領域２３４は、セル２５０、２５２、２５４のソースおよびドレイン領域を形成している（図２２参照）。加えて、トラップ構造２１８はメモリセル（セル２５０、２５２、２５４の下のセル２５６、２５８、２６０）の層のゲート構造を形成することができる。トラップ構造２１８の上の領域２３６は、セル２５６、２５８、２６０のチャネル領域を形成し、ワードライン２３０のどちらかの側のソース／ドレイン領域２３４はセル２５６、２５８、２６０のソースおよびドレイン領域を形成する。ここで、導電導電体２２４は、セル２５６、２５８、２６０のゲート構造に電圧を供給する実際のワードラインを形成する。
メモリセルの第三層（例えば、セル２６２、２６４、２６６）は、図２１に図示するように、セル２５６、２５８、２６０の下に存在する。トラップ構造２２２はこれらセルのゲート構造を形成する。導電体層２２４は、様々なセルのゲート構造に電圧を供給する実際のワードラインを形成する。ワードライン２２０の下の領域２１４はこれらセルのチャネル領域を形成し、ワードライン２２０のどちらかの側の領域２１６は、これらセルのソースおよびドレイン領域を形成する。
図２４は積層例を図示する。不揮発性メモリデバイスを一実施形態により構成した。図２５−３５は、別の実施形態による、図２４のデバイスの製造ステップの進捗を図示する。図２４−３５に関して記載される実施形態は、ワードラインがメモリセル間で共有できない、より簡略化したデザインを提示する。図２４から分かるように、図２４−３５に図示する工程は、絶縁体あるいは誘電体層２４０２を持ち、絶縁体２４０２の上部にワードライン・ビットライン層が積層され、インター層あるいはインターモジュール誘電体層２４０４により分離されている積層型メモリ構造を製造する。ワードラインおよびビットライン層は、ワードライン２４０６からトラップ構造２４０８により分離されるビットライン２４１０を持つ。下で説明するように、ビットライン層を堆積して、パターニング、エッチングを行ってビットライン２４１０を形成することもできる。そしてトラップ構造層を堆積して、ワードライン層をトラップ構造層の上に堆積することもできる。そしてワードラインおよびトラップ構造層をパターニング、エッチングして、ビットライン２４１０の上のワードラインを形成することもできる。そしてビットライン２４１０の上、およびワードライン２４０６の下のトラップ構造２４０８は、メモリセルに電荷を記憶するトラップ層として機能することができる。
図２５−３５は、図２４に図示するデバイスの製造工程の例を図示する。図２５に図示するように、ポリシリコン層２５０４を絶縁層２５０２の上に堆積することができる。絶縁層２５０２は酸化物層（例えば二酸化シリコン材料（ＳｉＯ））を含むことができる。ポリシリコン層２５０４は約２００―１，０００Aの範囲の厚みをもつことができる。例えば、ポリシリコン層２５０４の厚みは、ある実施形態によれば、好ましくは約４００Aである。
図２６を参照すると、ポリシリコン層２５０４が従前のフォトリソグラフィー工程によりパターニング、エッチングされ、ビットライン領域２５０６が製造される。例えば、絶縁層２５０２はエッチング工程においてエッチングのストップとして利用され、領域２５０６が製造される。図２６に図示される層の厚み全体は、約２００−１０００Aであってよく、約４００Aが好ましい。
図２７Ａ−２７Ｃは、ビットライン領域２５０６を製造すべくポリシリコン層２５０４をエッチングする代替工程を図示する。図２７Ａを参照すると、キャップ層２５０８をポリシリコン層２５０４の上に形成することができる。例えば、キャップ層２５０８はシリコン窒化物（ＳｉＮ）層を持つことができる。そしてポリシリコン層２５０４およびキャップ層２５０８は、図２７Ｂに図示するように、従前のフォトリソグラフィー技術を利用してパターニング、エッチングすることができる。ここでも、絶縁層２５０２はエッチング工程におけるエッチングのストップとして機能することができる。
図２７Ｃを参照すると、層２５０４および２５０８をエッチングして領域２５０６、２５１０、およびキャップ層２５０８を生成した後、従前の工程を利用して領域２５１０を除去することができる。
図２８を参照すると、絶縁層２５０２およびビットライン領域２５０６の上に、トラップ構造層２５０８を形成することができる。上述したように、トラップ構造層２５０８は、ＳＯＮＯＳ、ＢＥ−ＳＯＮＯＳ、上部ＢＥ−ＳＯＮＯＳ、ＳＯＮＯＮＳ、ＳＯＮＯＳＬＳ、ＳＬＳＬＮＬＳ、など、複数のトラップ構造のうちの任意のものを含むことができる。他の実施形態においては、トラップ構造層２５０８は、ＳｉＮ材料、ＳｉＯＮ材料、あるいはＨｆＯ２、Ａｌ２Ｏ３、ＡｌＮなどのｈｉｇｈ―Ｋ材料などを含むことができる。
図２９を参照すると、ワードライン層２５１０をトラップ構造層２５０８の上に形成することができる。例えば、ワードライン層２５１０は、トラップ構造層２５０８の上に堆積されるポリシリコン材料を含むことができる。そして層２５１０、２５０８を、従前のフォトリソグラフィー技術を利用してパターニング、エッチングすることができる。図３１に図示するように、これによりビットライン２５０６の上にワードライン２５１０が製造される。
図３０から分かるように、エッチング工程は、ワードライン２５１０間の領域のトラップ構造層２５０８をエッチングするように構成される。これにより、領域２５０６を、領域２５０６の両サイドにトラップ構造層２５０８の領域２５１２が残存するように生成する。
図３１は、これまでに形成された層の上面図である。図２９は、図３１に図示した層の線ＡＡ'における断面図である。図３０は、図３１に図示した層の線ＢＢ'における断面図である。
図３４を参照すると、ソースおよびドレイン領域２５１４は、ワードライン２５１０の下ではないビットライン２５０６の領域内に堆積することができる。例えば、ワードライン２５０６がＰ−型のポリシリコン材料から成るとすると、Ｎ−型のソース／ドレイン領域２５１４をワードライン２５１０の下ではないビットライン２５０６の領域へ注入および熱駆動することができる。その代わりに、ワードライン２５０６がＮ−型のポリシリコン材料から成るとすると、Ｐ−型のソース／ドレイン領域をビットライン２５０６へ注入および熱駆動することができる。
図３２は、図３４に図示した層の線ＡＡ'における断面図である。図３３は、図３４に図示した層の線ＢＢ'における断面図である。よって、ビットライン２５０６が今は、ワードライン層２５１０の下にチャネル領域２５１６を含むことが分かる。そしてソースおよびドレイン領域２５１４は、ワードライン２５１０のどちらかの側に形成される。ソース／ドレイン領域２５１４の形成は自己整合工程であることが理解されよう。
図３５を参照すると、インター層あるいはインターモジュール誘電体層２５１８をワードライン層２５１０の上に形成することができる。そして別のビットラインおよびワードライン層をインター層あるいはインターモジュール誘電体２５１８の上部に、上述と同じ加工ステップを利用して形成することができる。このようにして、インター層あるいはインターモジュール誘電体２５１８により分離される、任意の数のワードラインおよびビットライン層を絶縁層２５０２の上に形成することができる。
図３４を参照すると、メモリセル２５２０―２５２６を図示されている構造の中に形成することができる。メモリセル２５２０、２５２２もまた図３５に図示されている。メモリセルのソースおよびドレイン領域が、関連するワードライン２５１０のいずれかの側のソース／ドレイン領域２５１４から形成されている。チャネル領域は、ワードライン２５１０の下のビットライン２５０６の領域２５１６から形成されている。セルはトライゲートデバイスであり、これは過度のコーナ効果を被るが、デバイス幅増加によりセル電流も増加するものである。
上述のように、ここで記載する方法は、積層型ＮＡＮＤメモリデバイスを形成するのに利用することができる。図３６、３７は、ここで記載する方法により構成される１６ワードラインのＮＡＮＤデバイスの処理特性を図示する。図３６から分かるように、デバイスが消去状態にある場合、読取処理中に、高電圧（ＶＲＥＡＤ）が第一ビットライン（ＢＬ１）に加えられ、積層型メモリデバイスの層の第二層のビットラインがフロートすることを許され、ソースラインは０Ｖに縛られる。そして、読取電圧（ＶＰＡＳＳ）をセル（Ａ）のワードラインに加えることでセル（Ａ）を読み取ることができる。図３６の曲線が示すように、＋７ＶのＶＰＡＳＳ電圧は１μＡに近い読取電流を生成するが、これはＮＡＮＤ処理では十分である。
図３７は、プログラム中のセルに隣接するセルのプログラム妨害を制限する方法を図示する。図３７において、高電圧（例えば、約＋１７Ｖ）をセル（Ａ）のワードラインに加えることで、セル（Ａ）がプログラムされている。ＢＬ１は０Ｖに縛られており、一方ソースラインはフロートすることを許されている。ＢＬ2は約＋８Ｖに引き上げられ、セル（Ｃ）（Ｄ）に関連付けられたワードラインが約＋９Ｖに引き上げられる。故に、セル（Ｃ）（Ｄ）は中間の電界ゲート妨害を受けており、一方セル（Ｂ）はセル（Ｂ）のチャネル電位を引き上げることでプログラム抑止されている。図３７のグラフは、上述の条件下で行われているプログラム処理には顕著なプログラム妨害があまりないことを図示している。
本発明のある実施形態を上述したが、記載した実施形態が例示に過ぎないことは理解されよう。よって、本発明は記載した実施形態に基づき限定されるべきではない。そうではなくて、ここに記載する本発明の範囲は、これに続く請求項を上述の記載と付随する図面と組み合わせた観点のみから限定されるべきである。

Claims (62)

  1. お互いの上に順に形成された複数のビットライン層と複数のワードライン層とを含む不揮発性メモリデバイス製造方法であって、
    絶縁体上に半導体層を形成することと、
    前記半導体層にパターニングおよびエッチングを施して複数のビットラインを形成することと、
    前記第一ビットライン層の上に第一ワードライン層を形成することとを含む、第一ビットライン層を形成する工程を含み、
    前記第一ワードライン層を形成することは、
    第一トラップ構造と、導電体層と、第二トラップ構造とを順に形成することと、
    前記第一および第二トラップ構造と、前記導電体層とにパターニングおよびエッチングを施して複数のワードラインを形成することとを含む、方法。
  2. 前記半導体層にパターニングおよびエッチングを施すことは、
    前記半導体層の上にキャップ層を形成することと、
    前記キャップ層と前記半導体層とにエッチングを施して、前記キャップ層と前記半導体層との残りの部分を含むビットライン領域を形成することと、
    前記エッチングされたキャップ層および半導体層の上に誘電体層を形成することと、
    前記誘電体層の一部分にエッチングを施して、前記ビットライン領域間と前記キャップ層の前記残りの部分の上部とに誘電体領域を形成することと、
    前記キャップ層の前記残りの部分を除去して、前記キャップ層の上部の前記誘電体層の前記部分を除去することとを含む、請求項１に記載の方法。
  3. 前記キャップ層は窒化物層を含む、請求項２に記載の方法。
  4. 前記誘電体層は二酸化シリコンを含む、請求項２に記載の方法。
  5. 前記二酸化シリコンは高密プラズマ、化学気相堆積を利用して堆積される、請求項４に記載の方法。
  6. 前記第一および第二トラップ構造の各々を形成することは、
    シリコン―酸化物―窒化物―酸化物―シリコン（ＳＯＮＯＳ）構造を形成することを含む、請求項１に記載の方法。
  7. 前記第一および第二トラップ構造の各々を形成することは、
    酸化物―窒化物―酸化物（ＯＮＯ）窒化物読取専用メモリ構造を形成することを含む、請求項１に記載の方法。
  8. 前記第一および第二トラップ構造の各々を形成することは、
    Ｂａｎｄ−ｇａｐ Ｅｎｇｉｎｅｅｒｅｄ（ＢＥ）‐ＳＯＮＯＳ構造を形成することを含む、請求項１に記載の方法。
  9. 前記第一および第二トラップ構造の各々を形成することは、
    シリコン―酸化物―窒化物―シリコン（ＳＯＮＳ）構造を形成することを含む、請求項１に記載の方法。
  10. 前記第一および第二トラップ構造の各々を形成することは、
    上部ＢＥ−ＳＯＮＯＳ構造を形成することを含む、請求項１に記載の方法。
  11. 前記第一および第二トラップ構造の各々を形成することは、
    上部シリコン―酸化物―窒化物―酸化物―シリコンー酸化物―シリコン（ＳＯＮＯＳＯＳ）構造を形成することを含む、請求項１に記載の方法。
  12. 前記第一および第二トラップ構造の各々を形成することは、
    下部ＳＯＳＯＮＯＳ構造を形成することを含む、請求項１に記載の方法。
  13. 前記第一および第二トラップ構造の各々を形成することは、
    シリコン―酸化物―窒化物―酸化物―窒化物―シリコン（ＳＯＮＯＮＳ）構造を形成することを含む、請求項１に記載の方法。
  14. 前記第一および第二トラップ構造の各々を形成することは、
    シリコン窒化物（ＳｉＮ）層を形成することを含む、請求項１に記載の方法。
  15. 前記第一および第二トラップ構造の各々を形成することは、
    ＳｉＯＮ層を形成することを含む、請求項１に記載の方法。
  16. 前記第一および第二トラップ構造の各々を形成することは、
    Ｈｉ―Ｋ材料を堆積することを含む、請求項１に記載の方法。
  17. Ｈｉ―Ｋ材料は、ＨｆＯ２、ＡｌＮ、あるいはＡｌ２Ｏ３である、請求項１６に記載の方法。
  18. 前記複数のワードラインで被覆されていない前記複数のビットラインの前記領域にソース／ドレイン領域を形成する工程をさらに含む、請求項１に記載の方法。
  19. 前記半導体層はＰ−型半導体材料を含み、
    前記ソース／ドレイン領域を形成する工程は、前記Ｐ−型半導体材料にＮ＋領域を形成することを含む、請求項１８に記載の方法。
  20. 前記Ｎ＋領域はＡｓあるいはＰを利用して形成される、請求項１９に記載の方法。
  21. 前記導電体層はポリシリコン材料を含む、請求項１に記載の方法。
  22. 前記導電体層は、ポリシリコン／シリサイド／ポリシリコン材料を含む、請求項２１に記載の方法。
  23. 前記導電体層は金属を含む、請求項２１に記載の方法。
  24. 前記金属はアルミニウム、銅、あるいはタングステンである、請求項２３に記載の方法。
  25. 前記第一ワードライン層の上に第二ビットライン層を形成する工程をさらに含む、請求項１に記載の方法。
  26. 前記第一ビットライン層の上に第二ワードライン層を形成する工程をさらに含む、請求項２５に記載の方法。
  27. お互いの上部に順に形成された複数のビットライン層と複数のワードライン層とを含む不揮発性メモリデバイス製造方法であって、
    第一ビットライン層を形成する工程と、
    前記第一ビットライン層の上に第一ワードライン層を形成する工程とを含み、
    前記第一ワードライン層を形成する工程が、
    トラップ構造と導電体層とを順に形成することと、
    前記トラップ構造と前記導電体層とにパターニングおよびエッチングを施して複数のワードラインを形成することと、
    前記第一ワードライン層の上に誘電体層を形成することとを含む、方法。
  28. 前記誘電体層の上に第二ビットライン層を形成する工程をさらに含む、請求項２７に記載の方法。
  29. 前記第二ビットライン層の上に第二ワードライン層を形成する工程をさらに含む、請求項２８に記載の方法。
  30. 前記トラップ構造を形成することは、
    シリコン―酸化物―窒化物―酸化物―シリコン（ＳＯＮＯＳ）構造を形成することを含む、請求項２７に記載の方法。
  31. 前記トラップ構造を形成することは、
    酸化物―窒化物―酸化物（ＯＮＯ）構造を形成することを含む、請求項２７に記載の方法。
  32. 前記トラップ構造を形成することは、
    Ｂａｎｄ−ｇａｐ Ｅｎｇｉｎｅｅｒｅｄ（ＢＥ）‐ＳＯＮＯＳ構造を形成することを含む、請求項２７に記載の方法。
  33. 前記トラップ構造を形成することは、
    シリコン―酸化物―窒化物―シリコン（ＳＯＮＳ）構造を形成することを含む、請求項２７に記載の方法。
  34. 前記トラップ構造を形成することは、
    上部ＢＥ−ＳＯＮＯＳ構造を形成することを含む、請求項２７に記載の方法。
  35. 前記トラップ構造を形成することは、
    上部シリコン―酸化物―窒化物―酸化物―シリコンー酸化物―シリコン（ＳＯＮＯＳＯＳ）構造を形成することを含む、請求項２７に記載の方法。
  36. 前記トラップ構造を形成することは、
    下部ＳＯＳＯＮＯＳ構造を形成することを含む、請求項２７に記載の方法。
  37. 前記トラップ構造を形成することは、
    シリコン―酸化物―窒化物―酸化物―窒化物―シリコン（ＳＯＮＯＮＳ）構造を形成することを含む、請求項２７に記載の方法。
  38. 前記トラップ構造を形成することは、
    シリコン窒化物（ＳｉＮ）層を形成することを含む、請求項２７に記載の方法。
  39. 前記トラップ構造を形成することは、
    ＳｉＯＮ層を形成することを含む、請求項２７に記載の方法。
  40. 前記トラップ層を形成することは、
    Ｈｉ―Ｋ材料を堆積することを含む、請求項２７に記載の方法。
  41. Ｈｉ―Ｋ材料は、ＨｆＯ２、ＡｌＮ、あるいはＡｌ２Ｏ３である、請求項４０に記載の方法。
  42. 前記複数のワードラインで被覆されていない前記複数のビットラインの前記領域にソース／ドレイン領域を形成する工程をさらに含む、請求項２７に記載の方法。
  43. 前記導電体層はポリシリコン材料を含む、請求項２７に記載の方法。
  44. 積層型不揮発性メモリデバイスであって、
    各ビットライン層が、半導体材料から形成され誘電体領域で分離される複数のビットラインを含む、複数のビットライン層と、
    各ワードライン層が複数のワードラインを含む、複数のワードライン層とを含み、
    各ワードラインが、
    第一トラップ構造と、
    導電体層と、
    第二トラップ構造とを含む、
    積層型不揮発性メモリデバイス。
  45. 前記半導体材料が、シリコン、ゲルマニウム、あるいはシリコンゲルマニウムを含む、請求項４４に記載のデバイス。
  46. 前記第一トラップ構造が、酸化物―窒化物―酸化物（ＯＮＯ）構造を含む、請求項４４に記載のデバイス。
  47. 前記第一トラップ構造が、シリコン―酸化物―窒化物―酸化物―シリコン（ＳＯＮＯＳ）構造を含む、請求項４４に記載の方法。
  48. 前記第一トラップ構造が、Ｂａｎｄ−ｇａｐ Ｅｎｇｉｎｅｅｒｅｄ（ＢＥ）‐ＳＯＮＯＳ構造を含む、請求項４４に記載の方法。
  49. 前記第一トラップ構造が、シリコン―酸化物―窒化物―シリコン（ＳＯＮＳ）構造を含む、請求項４４に記載の方法。
  50. 前記第一トラップ構造が、上部ＢＥ−ＳＯＮＯＳ構造を含む、請求項４４に記載の方法。
  51. 前記第一トラップ構造が、上部シリコン―酸化物―窒化物―酸化物―シリコンー酸化物―シリコン（ＳＯＮＯＳＯＳ）構造を含む、請求項４４に記載の方法。
  52. 前記第一トラップ構造が、下部ＳＯＳＯＮＯＳ構造を含む、請求項４４に記載の方法。
  53. 前記第一トラップ構造が、シリコン―酸化物―窒化物―酸化物―窒化物―シリコン（ＳＯＮＯＮＳ）構造を含む、請求項４４に記載の方法。
  54. 前記第一トラップ構造が窒化物層を含む、請求項４４に記載のデバイス。
  55. 前記窒化物層がシリコン窒化物（ＳｉＮ）層である、請求項５４に記載のデバイス。
  56. 前記窒化物層がＳｉＯＮ層である、請求項５４に記載のデバイス。
  57. 前記第一トラップ構造がＨｉ−Ｋ材料を含む、請求項４４に記載のデバイス。
  58. Ｈｉ―Ｋ材料は、ＨｆＯ２、ＡｌＮ、あるいはＡｌ２Ｏ３である、請求項５７に記載のデバイス。
  59. 前記導電体層はポリシリコンを含む、請求項４４に記載のデバイス。
  60. 前記導電体層は、ポリシリコン／シリサイド／ポリシリコンを含む、請求項４４に記載のデバイス。
  61. 前記導電体層は金属を含む、請求項４４に記載のデバイス。
  62. 前記金属はＡｌ、Ｃｕ、あるいはＷである、請求項６１に記載のデバイス。
JP2007152453A 2006-06-22 2007-06-08 不揮発性メモリデバイスの製造方法 Active JP5154841B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/425,959 US7709334B2 (en) 2005-12-09 2006-06-22 Stacked non-volatile memory device and methods for fabricating the same
US11/425,959 2006-06-22

Publications (2)

Publication Number Publication Date
JP2008004934A true JP2008004934A (ja) 2008-01-10
JP5154841B2 JP5154841B2 (ja) 2013-02-27

Family

ID=38521484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007152453A Active JP5154841B2 (ja) 2006-06-22 2007-06-08 不揮発性メモリデバイスの製造方法

Country Status (4)

Country Link
US (3) US7709334B2 (ja)
EP (2) EP1870935B1 (ja)
JP (1) JP5154841B2 (ja)
KR (1) KR100924983B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228709A (ja) * 2010-04-20 2011-11-10 Micron Technology Inc マルチレベルアーキテクチャを有するフラッシュメモリ

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8482052B2 (en) 2005-01-03 2013-07-09 Macronix International Co., Ltd. Silicon on insulator and thin film transistor bandgap engineered split gate memory
US7709334B2 (en) 2005-12-09 2010-05-04 Macronix International Co., Ltd. Stacked non-volatile memory device and methods for fabricating the same
US20080031052A1 (en) * 2006-08-01 2008-02-07 Macronix International Co., Ltd. A double-bias erase method for memory devices
JP5301123B2 (ja) * 2007-07-25 2013-09-25 スパンション エルエルシー 半導体装置及びその製造方法
US20090039414A1 (en) * 2007-08-09 2009-02-12 Macronix International Co., Ltd. Charge trapping memory cell with high speed erase
EP2026384A3 (en) * 2007-08-13 2009-06-10 Macronix International Co., Ltd. Charge trapping memory cell with high speed erase
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
CN101621037B (zh) * 2008-07-03 2011-10-05 中芯国际集成电路制造(上海)有限公司 Tft sas存储单元结构
US8503213B2 (en) * 2011-01-19 2013-08-06 Macronix International Co., Ltd. Memory architecture of 3D array with alternating memory string orientation and string select structures
US9018692B2 (en) * 2011-01-19 2015-04-28 Macronix International Co., Ltd. Low cost scalable 3D memory
US8486791B2 (en) 2011-01-19 2013-07-16 Macronix International Co., Ltd. Mufti-layer single crystal 3D stackable memory
US9240405B2 (en) 2011-04-19 2016-01-19 Macronix International Co., Ltd. Memory with off-chip controller
US8488387B2 (en) * 2011-05-02 2013-07-16 Macronix International Co., Ltd. Thermally assisted dielectric charge trapping flash
US8824212B2 (en) 2011-05-02 2014-09-02 Macronix International Co., Ltd. Thermally assisted flash memory with segmented word lines
US8724393B2 (en) 2011-05-02 2014-05-13 Macronix International Co., Ltd. Thermally assisted flash memory with diode strapping
US9208881B2 (en) 2011-09-22 2015-12-08 Intel Corporation NAND memory array with mismatched cell and bitline pitch
US8779592B2 (en) * 2012-05-01 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Via-free interconnect structure with self-aligned metal line interconnections
US9224474B2 (en) 2013-01-09 2015-12-29 Macronix International Co., Ltd. P-channel 3D memory array and methods to program and erase the same at bit level and block level utilizing band-to-band and fowler-nordheim tunneling principals
US9171636B2 (en) 2013-01-29 2015-10-27 Macronix International Co. Ltd. Hot carrier generation and programming in NAND flash
US9214351B2 (en) 2013-03-12 2015-12-15 Macronix International Co., Ltd. Memory architecture of thin film 3D array
US9348748B2 (en) 2013-12-24 2016-05-24 Macronix International Co., Ltd. Heal leveling
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
US9373409B2 (en) 2014-07-08 2016-06-21 Macronix International Co., Ltd. Systems and methods for reduced program disturb for 3D NAND flash
KR102293874B1 (ko) 2014-12-10 2021-08-25 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
JP6523197B2 (ja) 2016-03-18 2019-05-29 東芝メモリ株式会社 不揮発性半導体記憶装置およびその製造方法

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57100749A (en) * 1980-12-15 1982-06-23 Toshiba Corp Manufacture of semiconductor device
JPS61154148A (ja) * 1984-12-27 1986-07-12 Fujitsu Ltd 半導体装置の製造方法
JPH0244768A (ja) * 1988-08-05 1990-02-14 Ricoh Co Ltd 三次元構造の半導体メモリ装置
JPH10247692A (ja) * 1997-03-04 1998-09-14 Sony Corp 不揮発性記憶素子
JP2000188342A (ja) * 1998-12-22 2000-07-04 Sharp Corp 半導体装置及びその製造方法
US20010055838A1 (en) * 2000-04-28 2001-12-27 Matrix Semiconductor Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US20020028541A1 (en) * 2000-08-14 2002-03-07 Lee Thomas H. Dense arrays and charge storage devices, and methods for making same
JP2002368141A (ja) * 2001-06-06 2002-12-20 Sony Corp 不揮発性半導体メモリ装置
JP2004056071A (ja) * 2002-07-18 2004-02-19 Hynix Semiconductor Inc 半導体素子の製造方法及びその素子
JP2004111874A (ja) * 2002-09-20 2004-04-08 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置及びその製造方法
US20040069990A1 (en) * 2002-10-15 2004-04-15 Matrix Semiconductor, Inc. Thin film transistor with metal oxide layer and method of making same
US20040119122A1 (en) * 2002-12-23 2004-06-24 Alper Ilkbahar Semiconductor device with localized charge storage dielectric and method of making same
JP2004349309A (ja) * 2003-05-20 2004-12-09 Sharp Corp 半導体記憶装置
JP2004363329A (ja) * 2003-06-04 2004-12-24 Toshiba Corp 半導体記憶装置
JP2005039138A (ja) * 2003-07-18 2005-02-10 Nippon Telegr & Teleph Corp <Ntt> 不揮発性半導体記憶装置
JP2006512776A (ja) * 2002-12-31 2006-04-13 マトリックス セミコンダクター インコーポレイテッド 直列接続されたトランジスタ列を組込んだプログラマブルメモリアレイ構造およびこの構造を製造して作動させるための方法

Family Cites Families (166)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271591A (en) 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3530441A (en) 1969-01-15 1970-09-22 Energy Conversion Devices Inc Method and apparatus for storing and retrieving information
US4217601A (en) 1979-02-15 1980-08-12 International Business Machines Corporation Non-volatile memory devices fabricated from graded or stepped energy band gap insulator MIM or MIS structure
IL61678A (en) 1979-12-13 1984-04-30 Energy Conversion Devices Inc Programmable cell and programmable electronic arrays comprising such cells
JPS5955071A (ja) 1982-09-24 1984-03-29 Hitachi Micro Comput Eng Ltd 不揮発性半導体装置
JPS5974680A (ja) * 1982-10-20 1984-04-27 Mitsubishi Electric Corp 半導体不揮発性メモリ装置およびその製造方法
US4719594A (en) 1984-11-01 1988-01-12 Energy Conversion Devices, Inc. Grooved optical data storage device including a chalcogenide memory layer
US4876220A (en) 1986-05-16 1989-10-24 Actel Corporation Method of making programmable low impedance interconnect diode element
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5534712A (en) 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5177567A (en) 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
JPH0555596A (ja) 1991-08-22 1993-03-05 Rohm Co Ltd 半導体不揮発性記憶装置
JPH0582795A (ja) 1991-08-22 1993-04-02 Rohm Co Ltd 半導体記憶装置
US5166096A (en) 1991-10-29 1992-11-24 International Business Machines Corporation Process for fabricating self-aligned contact studs for semiconductor structures
US5712180A (en) 1992-01-14 1998-01-27 Sundisk Corporation EEPROM with split gate source side injection
US5785828A (en) 1994-12-13 1998-07-28 Ricoh Company, Ltd. Sputtering target for producing optical recording medium
US5789758A (en) 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US5869843A (en) 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US5831276A (en) 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5879955A (en) 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5837564A (en) 1995-11-01 1998-11-17 Micron Technology, Inc. Method for optimal crystallization to obtain high electrical performance from chalcogenides
US6653733B1 (en) 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US5668029A (en) 1996-05-06 1997-09-16 United Microelectronics Corporation Process for fabricating multi-level read-only memory device
US6025220A (en) 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US5985698A (en) 1996-07-22 1999-11-16 Micron Technology, Inc. Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell
US5814527A (en) 1996-07-22 1998-09-29 Micron Technology, Inc. Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US5998244A (en) 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US6147395A (en) 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US5835396A (en) 1996-10-17 1998-11-10 Zhang; Guobiao Three-dimensional read-only memory
US6087674A (en) 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
EP0843360A1 (en) 1996-11-15 1998-05-20 Hitachi Europe Limited Memory device
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US5732014A (en) * 1997-02-20 1998-03-24 Micron Technology, Inc. Merged transistor structure for gain memory cell
US6469343B1 (en) 1998-04-02 2002-10-22 Nippon Steel Corporation Multi-level type nonvolatile semiconductor memory device
US5952671A (en) 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6031287A (en) 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
JPH1140682A (ja) 1997-07-18 1999-02-12 Sony Corp 不揮発性半導体記憶装置及びその製造方法
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6617192B1 (en) 1997-10-01 2003-09-09 Ovonyx, Inc. Electrically programmable memory element with multi-regioned contact
FR2770328B1 (fr) 1997-10-29 2001-11-23 Sgs Thomson Microelectronics Point memoire remanent
US5872034A (en) * 1997-11-03 1999-02-16 Delco Electronics Corporation EPROM in double poly high density CMOS
US6026026A (en) 1997-12-05 2000-02-15 Hyundai Electronics America, Inc. Self-convergence of post-erase threshold voltages in a flash memory cell using transient response
US6074917A (en) 1998-06-16 2000-06-13 Advanced Micro Devices, Inc. LPCVD oxide and RTA for top oxide of ONO film to improve reliability for flash memory devices
US7157314B2 (en) 1998-11-16 2007-01-02 Sandisk Corporation Vertically stacked field programmable nonvolatile memory and method of fabrication
US6351406B1 (en) 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
DE19903325B4 (de) 1999-01-28 2004-07-22 Heckler & Koch Gmbh Verriegelter Verschluß für eine Selbstlade-Handfeuerwaffe, mit einem Verschlußkopf und Verschlußträger und einem federnden Sperring mit Längsschlitz
US6177317B1 (en) 1999-04-14 2001-01-23 Macronix International Co., Ltd. Method of making nonvolatile memory devices having reduced resistance diffusion regions
US6548825B1 (en) 1999-06-04 2003-04-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device including barrier layer having dispersed particles
US6075719A (en) 1999-06-22 2000-06-13 Energy Conversion Devices, Inc. Method of programming phase-change memory element
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
US6314014B1 (en) 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
TW586154B (en) * 2001-01-05 2004-05-01 Macronix Int Co Ltd Planarization method for semiconductor device
KR100529395B1 (ko) * 2000-01-28 2005-11-17 주식회사 하이닉스반도체 이중 에피층 콘택 플러그 구조를 구비하는 반도체 소자 및그 제조 방법
US6420216B1 (en) 2000-03-14 2002-07-16 International Business Machines Corporation Fuse processing using dielectric planarization pillars
US6420215B1 (en) 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
EP1284017A4 (en) 2000-04-28 2008-10-08 Matrix Semiconductor Inc THREE-DIMENSIONAL STORAGE ARRAY AND METHOD OF MANUFACTURE
US6501111B1 (en) 2000-06-30 2002-12-31 Intel Corporation Three-dimensional (3D) programmable device
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6563156B2 (en) 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6531357B2 (en) * 2000-08-17 2003-03-11 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
US6555860B2 (en) 2000-09-29 2003-04-29 Intel Corporation Compositionally modified resistive electrode
US6339544B1 (en) 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6429064B1 (en) 2000-09-29 2002-08-06 Intel Corporation Reduced contact area of sidewall conductor
US6567293B1 (en) 2000-09-29 2003-05-20 Ovonyx, Inc. Single level metal memory cell using chalcogenide cladding
US6569705B2 (en) 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
TW490675B (en) 2000-12-22 2002-06-11 Macronix Int Co Ltd Control method of multi-stated NROM
US6627530B2 (en) 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
US6271090B1 (en) 2000-12-22 2001-08-07 Macronix International Co., Ltd. Method for manufacturing flash memory device with dual floating gates and two bits per cell
US6534781B2 (en) 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
JPWO2002067320A1 (ja) * 2001-02-22 2004-06-24 シャープ株式会社 半導体記憶装置および半導体集積回路
US6487114B2 (en) 2001-02-28 2002-11-26 Macronix International Co., Ltd. Method of reading two-bit memories of NROM cell
US6473332B1 (en) 2001-04-04 2002-10-29 The University Of Houston System Electrically variable multi-state resistance computing
US6514788B2 (en) 2001-05-29 2003-02-04 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing contacts for a Chalcogenide memory device
US6720630B2 (en) 2001-05-30 2004-04-13 International Business Machines Corporation Structure and method for MOSFET with metallic gate electrode
US6589714B2 (en) 2001-06-26 2003-07-08 Ovonyx, Inc. Method for making programmable resistance memory element using silylated photoresist
US6613604B2 (en) 2001-08-02 2003-09-02 Ovonyx, Inc. Method for making small pore for use in programmable resistance memory element
DE10228768A1 (de) 2001-06-28 2003-01-16 Samsung Electronics Co Ltd Nicht-flüchtige Floating-Trap-Halbleiterspeichervorrichtungen, die Sperrisolationsschichten mit hohen Dielektrizitätskonstanten enthaltend, und Verfahren
US6511867B2 (en) 2001-06-30 2003-01-28 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device
US6673700B2 (en) 2001-06-30 2004-01-06 Ovonyx, Inc. Reduced area intersection between electrode and programming element
US6605527B2 (en) 2001-06-30 2003-08-12 Intel Corporation Reduced area intersection between electrode and programming element
KR100395762B1 (ko) 2001-07-31 2003-08-21 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
US6709928B1 (en) 2001-07-31 2004-03-23 Cypress Semiconductor Corporation Semiconductor device having silicon-rich layer and method of manufacturing such a device
KR100407573B1 (ko) 2001-08-09 2003-11-28 삼성전자주식회사 부유 트랩형 비휘발성 메모리 장치 형성 방법
US6841813B2 (en) 2001-08-13 2005-01-11 Matrix Semiconductor, Inc. TFT mask ROM and method for making same
US7012297B2 (en) 2001-08-30 2006-03-14 Micron Technology, Inc. Scalable flash/NV structures and devices with extended endurance
US7476925B2 (en) 2001-08-30 2009-01-13 Micron Technology, Inc. Atomic layer deposition of metal oxide and/or low asymmetrical tunnel barrier interploy insulators
US6586761B2 (en) 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US6861267B2 (en) 2001-09-17 2005-03-01 Intel Corporation Reducing shunts in memories with phase-change material
US6440797B1 (en) * 2001-09-28 2002-08-27 Advanced Micro Devices, Inc. Nitride barrier layer for protection of ONO structure from top oxide loss in a fabrication of SONOS flash memory
US6566700B2 (en) 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US6800563B2 (en) 2001-10-11 2004-10-05 Ovonyx, Inc. Forming tapered lower electrode phase-change memories
US6512696B1 (en) 2001-11-13 2003-01-28 Macronix International Co., Ltd. Method of programming and erasing a SNNNS type non-volatile memory cell
US6545903B1 (en) 2001-12-17 2003-04-08 Texas Instruments Incorporated Self-aligned resistive plugs for forming memory cell with phase change material
US7115469B1 (en) 2001-12-17 2006-10-03 Spansion, Llc Integrated ONO processing for semiconductor devices using in-situ steam generation (ISSG) process
US6512241B1 (en) 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
US6867638B2 (en) 2002-01-10 2005-03-15 Silicon Storage Technology, Inc. High voltage generation and regulation system for digital multilevel nonvolatile memory
US6605840B1 (en) 2002-02-07 2003-08-12 Ching-Yuan Wu Scalable multi-bit flash memory cell and its memory array
US6784480B2 (en) 2002-02-12 2004-08-31 Micron Technology, Inc. Asymmetric band-gap engineered nonvolatile memory device
JP3796457B2 (ja) 2002-02-28 2006-07-12 富士通株式会社 不揮発性半導体記憶装置
US6579760B1 (en) 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
US6864500B2 (en) 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6605821B1 (en) 2002-05-10 2003-08-12 Hewlett-Packard Development Company, L.P. Phase change material electronic memory structure and method for forming
US7042045B2 (en) 2002-06-04 2006-05-09 Samsung Electronics Co., Ltd. Non-volatile memory cell having a silicon-oxide nitride-oxide-silicon gate structure
US6617639B1 (en) 2002-06-21 2003-09-09 Advanced Micro Devices, Inc. Use of high-K dielectric material for ONO and tunnel oxide to improve floating gate flash memory coupling
US6768661B2 (en) 2002-06-27 2004-07-27 Matrix Semiconductor, Inc. Multiple-mode memory and method for forming same
US6737675B2 (en) 2002-06-27 2004-05-18 Matrix Semiconductor, Inc. High density 3D rail stack arrays
US6864503B2 (en) 2002-08-09 2005-03-08 Macronix International Co., Ltd. Spacer chalcogenide memory method and device
US6897533B1 (en) 2002-09-18 2005-05-24 Advanced Micro Devices, Inc. Multi-bit silicon nitride charge-trapping non-volatile memory cell
AU2003259447A1 (en) 2002-10-11 2004-05-04 Koninklijke Philips Electronics N.V. Electric device comprising phase change material
KR100446632B1 (ko) 2002-10-14 2004-09-04 삼성전자주식회사 비휘발성 ｓｏｎｓｎｏｓ 메모리
US6992932B2 (en) 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
US7057234B2 (en) * 2002-12-06 2006-06-06 Cornell Research Foundation, Inc. Scalable nano-transistor and memory using back-side trapping
US6791102B2 (en) 2002-12-13 2004-09-14 Intel Corporation Phase change memory
US6744088B1 (en) 2002-12-13 2004-06-01 Intel Corporation Phase change memory device on a planar composite layer
US7005350B2 (en) * 2002-12-31 2006-02-28 Matrix Semiconductor, Inc. Method for fabricating programmable memory array structures incorporating series-connected transistor strings
US6912163B2 (en) 2003-01-14 2005-06-28 Fasl, Llc Memory device having high work function gate and method of erasing same
KR100486306B1 (ko) 2003-02-24 2005-04-29 삼성전자주식회사 셀프 히터 구조를 가지는 상변화 메모리 소자
US6815764B2 (en) 2003-03-17 2004-11-09 Samsung Electronics Co., Ltd. Local SONOS-type structure having two-piece gate and self-aligned ONO and method for manufacturing the same
KR100480645B1 (ko) * 2003-04-01 2005-03-31 삼성전자주식회사 역자기 정합 방식을 이용한 트윈―ｏｎｏ 형태의ｓｏｎｏｓ 메모리 소자 제조 방법
US7115942B2 (en) 2004-07-01 2006-10-03 Chih-Hsin Wang Method and apparatus for nonvolatile memory
US7067865B2 (en) 2003-06-06 2006-06-27 Macronix International Co., Ltd. High density chalcogenide memory cells
US6873541B2 (en) 2003-06-09 2005-03-29 Macronix International Co., Ltd. Nonvolatile memory programmble by a heat induced chemical reaction
US20040256679A1 (en) 2003-06-17 2004-12-23 Hu Yongjun J. Dual work function metal gates and method of forming
US6815704B1 (en) 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
US6927410B2 (en) 2003-09-04 2005-08-09 Silicon Storage Technology, Inc. Memory device with discrete layers of phase change memory material
US7012299B2 (en) 2003-09-23 2006-03-14 Matrix Semiconductors, Inc. Storage layer optimization of a nonvolatile memory device
KR100562743B1 (ko) 2003-10-06 2006-03-21 동부아남반도체 주식회사 플래시 메모리 소자의 제조방법
KR100579844B1 (ko) 2003-11-05 2006-05-12 동부일렉트로닉스 주식회사 비휘발성 메모리 소자 및 그 제조방법
US6937507B2 (en) 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same
US7005700B2 (en) 2004-01-06 2006-02-28 Jong Ho Lee Double-gate flash memory device
US7151692B2 (en) 2004-01-27 2006-12-19 Macronix International Co., Ltd. Operation scheme for programming charge trapping non-volatile memory
US6936840B2 (en) 2004-01-30 2005-08-30 International Business Machines Corporation Phase-change memory cell and method of fabricating the phase-change memory cell
KR100598100B1 (ko) 2004-03-19 2006-07-07 삼성전자주식회사 상변환 기억 소자의 제조방법
KR100532509B1 (ko) 2004-03-26 2005-11-30 삼성전자주식회사 ＳｉＧｅ를 이용한 트렌치 커패시터 및 그 형성방법
KR100528486B1 (ko) * 2004-04-12 2005-11-15 삼성전자주식회사 불휘발성 메모리 소자 및 그 형성 방법
US7187590B2 (en) 2004-04-26 2007-03-06 Macronix International Co., Ltd. Method and system for self-convergent erase in charge trapping memory cells
US7164603B2 (en) 2004-04-26 2007-01-16 Yen-Hao Shih Operation scheme with high work function gate and charge balancing for charge trapping non-volatile memory
US7075828B2 (en) 2004-04-26 2006-07-11 Macronix International Co., Intl. Operation scheme with charge balancing erase for charge trapping non-volatile memory
US7209390B2 (en) 2004-04-26 2007-04-24 Macronix International Co., Ltd. Operation scheme for spectrum shift in charge trapping non-volatile memory
US7133313B2 (en) 2004-04-26 2006-11-07 Macronix International Co., Ltd. Operation scheme with charge balancing for charge trapping non-volatile memory
US7133316B2 (en) 2004-06-02 2006-11-07 Macronix International Co., Ltd. Program/erase method for P-channel charge trapping memory device
US7190614B2 (en) 2004-06-17 2007-03-13 Macronix International Co., Ltd. Operation scheme for programming charge trapping non-volatile memory
US7399674B2 (en) * 2004-10-22 2008-07-15 Macronix International Co., Ltd. Method of fabricating NAND-type flash EEPROM without field oxide isolation
US8264028B2 (en) 2005-01-03 2012-09-11 Macronix International Co., Ltd. Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US7709334B2 (en) 2005-12-09 2010-05-04 Macronix International Co., Ltd. Stacked non-volatile memory device and methods for fabricating the same
US20060198189A1 (en) 2005-01-03 2006-09-07 Macronix International Co., Ltd. Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
TWI306669B (en) 2005-01-03 2009-02-21 Macronix Int Co Ltd Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
DE602006018808D1 (de) 2005-01-03 2011-01-27 Macronix Int Co Ltd Nichtflüchtige Speicherzellen, Speicherarrays damit und Verfahren zum Betrieb der Zellen und Arrays
US7315474B2 (en) 2005-01-03 2008-01-01 Macronix International Co., Ltd Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US7642585B2 (en) 2005-01-03 2010-01-05 Macronix International Co., Ltd. Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
KR100644405B1 (ko) * 2005-03-31 2006-11-10 삼성전자주식회사 불휘발성 메모리 장치의 게이트 구조물 및 이의 제조 방법
US7279740B2 (en) 2005-05-12 2007-10-09 Micron Technology, Inc. Band-engineered multi-gated non-volatile memory device with enhanced attributes
US7612403B2 (en) 2005-05-17 2009-11-03 Micron Technology, Inc. Low power non-volatile memory and gate stack
US7636257B2 (en) 2005-06-10 2009-12-22 Macronix International Co., Ltd. Methods of operating p-channel non-volatile memory devices
US7829938B2 (en) 2005-07-14 2010-11-09 Micron Technology, Inc. High density NAND non-volatile memory device
US7576386B2 (en) 2005-08-04 2009-08-18 Macronix International Co., Ltd. Non-volatile memory semiconductor device having an oxide-nitride-oxide (ONO) top dielectric layer
US7763927B2 (en) 2005-12-15 2010-07-27 Macronix International Co., Ltd. Non-volatile memory device having a nitride-oxide dielectric layer
US7468299B2 (en) 2005-08-04 2008-12-23 Macronix International Co., Ltd. Non-volatile memory cells and methods of manufacturing the same
US7629641B2 (en) 2005-08-31 2009-12-08 Micron Technology, Inc. Band engineered nano-crystal non-volatile memory device utilizing enhanced gate injection
US8846549B2 (en) 2005-09-27 2014-09-30 Macronix International Co., Ltd. Method of forming bottom oxide for nitride flash memory
KR100682537B1 (ko) * 2005-11-30 2007-02-15 삼성전자주식회사 반도체 소자 및 그 형성 방법
US7608848B2 (en) 2006-05-09 2009-10-27 Macronix International Co., Ltd. Bridge resistance random access memory device with a singular contact structure

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57100749A (en) * 1980-12-15 1982-06-23 Toshiba Corp Manufacture of semiconductor device
JPS61154148A (ja) * 1984-12-27 1986-07-12 Fujitsu Ltd 半導体装置の製造方法
JPH0244768A (ja) * 1988-08-05 1990-02-14 Ricoh Co Ltd 三次元構造の半導体メモリ装置
JPH10247692A (ja) * 1997-03-04 1998-09-14 Sony Corp 不揮発性記憶素子
JP2000188342A (ja) * 1998-12-22 2000-07-04 Sharp Corp 半導体装置及びその製造方法
US20010055838A1 (en) * 2000-04-28 2001-12-27 Matrix Semiconductor Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US20020028541A1 (en) * 2000-08-14 2002-03-07 Lee Thomas H. Dense arrays and charge storage devices, and methods for making same
JP2002368141A (ja) * 2001-06-06 2002-12-20 Sony Corp 不揮発性半導体メモリ装置
JP2004056071A (ja) * 2002-07-18 2004-02-19 Hynix Semiconductor Inc 半導体素子の製造方法及びその素子
JP2004111874A (ja) * 2002-09-20 2004-04-08 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置及びその製造方法
US20040069990A1 (en) * 2002-10-15 2004-04-15 Matrix Semiconductor, Inc. Thin film transistor with metal oxide layer and method of making same
US20040119122A1 (en) * 2002-12-23 2004-06-24 Alper Ilkbahar Semiconductor device with localized charge storage dielectric and method of making same
JP2006512776A (ja) * 2002-12-31 2006-04-13 マトリックス セミコンダクター インコーポレイテッド 直列接続されたトランジスタ列を組込んだプログラマブルメモリアレイ構造およびこの構造を製造して作動させるための方法
JP2004349309A (ja) * 2003-05-20 2004-12-09 Sharp Corp 半導体記憶装置
JP2004363329A (ja) * 2003-06-04 2004-12-24 Toshiba Corp 半導体記憶装置
JP2005039138A (ja) * 2003-07-18 2005-02-10 Nippon Telegr & Teleph Corp <Ntt> 不揮発性半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228709A (ja) * 2010-04-20 2011-11-10 Micron Technology Inc マルチレベルアーキテクチャを有するフラッシュメモリ

Also Published As

Publication number Publication date
US7709334B2 (en) 2010-05-04
US8324681B2 (en) 2012-12-04
US20100155821A1 (en) 2010-06-24
KR20070121526A (ko) 2007-12-27
EP3116024A1 (en) 2017-01-11
US7977735B2 (en) 2011-07-12
EP1870935A2 (en) 2007-12-26
EP1870935B1 (en) 2017-04-19
JP5154841B2 (ja) 2013-02-27
EP1870935A3 (en) 2010-08-11
US20070134855A1 (en) 2007-06-14
US20110241100A1 (en) 2011-10-06
EP3116024B1 (en) 2020-06-24
KR100924983B1 (ko) 2009-11-04

Similar Documents

Publication Publication Date Title
JP5154841B2 (ja) 不揮発性メモリデバイスの製造方法
US7999295B2 (en) Stacked thin film transistor, non-volatile memory devices and methods for fabricating the same
EP1912254B1 (en) Vertical-channel FinFET SONOS memory and manufacturing method thereof
US7512012B2 (en) Non-volatile memory and manufacturing method and operating method thereof and circuit system including the non-volatile memory
US20080258203A1 (en) Stacked sonos memory
JP5576400B2 (ja) フラッシュ・メモリ・デバイスおよびその製造方法
KR20030019917A (ko) 메모리 셀, 메모리 셀 장치 및 그 제조 방법
JP2007500953A (ja) 不揮発性メモリデバイス
KR101136140B1 (ko) 듀얼 폴리를 사용하는 비트라인 주입
US20130228842A1 (en) Semiconductor storage device and manufacturing method thereof
US8422304B2 (en) Flash memory device and method for manufacturing flash memory device
US7057940B2 (en) Flash memory cell, flash memory cell array and manufacturing method thereof
CN102800675B (zh) 一种电荷俘获非挥发存储器及其制造方法
JP5917560B2 (ja) 拡張型電荷トラップ層を有するメモリ
US20080080249A1 (en) Non-volatile memory, fabricating method and operating method thereof
US7491600B2 (en) Nanocrystal bitcell process integration for high density application
JP2004056071A (ja) 半導体素子の製造方法及びその素子
US7227216B2 (en) Mono gate memory device and fabricating method thereof
CN100550352C (zh) 一种堆叠非易失性存储元件及其制造方法
CN100501978C (zh) 一种堆叠薄膜晶体管非易失性存储器件及其制造方法
US20060054963A1 (en) Non-volatile and non-uniform trapped-charge memory cell structure and method of fabrication
CN101231957A (zh) 非挥发性半导体存储器元件及其制造方法
JP2007081294A (ja) 不揮発性半導体記憶装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111125

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111202

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20111228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5154841

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R157 Certificate of patent or utility model (correction)

Free format text: JAPANESE INTERMEDIATE CODE: R157

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250