JP2008004038A

JP2008004038A - ボルテージレギュレータ

Info

Publication number: JP2008004038A
Application number: JP2006175624A
Authority: JP
Inventors: Hideki Agari; 英樹上里
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2006-06-26
Filing date: 2006-06-26
Publication date: 2008-01-10
Also published as: US7741818B2; CN101097456A; CN101097456B; US20080007234A1

Abstract

【課題】入力電圧の変動に応答して出力電圧を所定の電圧で一定にすることができるボルテージレギュレータを提供する。
【解決手段】本実施形態に係るボルテージレギュレータによれば、入力端子ＩＮから入力された入力電圧Ｖ_DD、又は昇圧回路２００において昇圧された電圧Ｖ_INを所定の出力電圧Ｖ_DCに調整して出力端子ＯＵＴに出力する電圧出力回路１００、監視回路３００による出力電圧の監視結果に基づいて電圧Ｖ_DDを昇圧して電圧出力回路１００に入力する昇圧回路２００、及びボルテージレギュレータに入力される入力電圧Ｖ_DDを監視する監視回路３００を有して構成することにより、入力電圧Ｖ_DDが低い場合であっても一定の出力電圧Ｖ_DCを維持することができる。
【選択図】図１

Description

本発明は、ボルテージレギュレータに関し、特に、入力電圧の変動に応答して出力電圧を所定の電圧に維持することができるボルテージレギュレータに関する。

近年、環境問題に対する配慮から、電気機器の省電力化が求められている。特に電池駆動による機器においてその傾向が顕著である。ノートパソコンや携帯電話、ＰＤＡ（携帯情報端末）などの電気機器においては、一般的にリチウム・イオン電池が使用されている。

具体的には、携帯電話などの携帯機器に多く使われるリチウム・イオン電池の放電終止電圧は、これまで３Ｖ程度までであったが、携帯機器を長時間動作させるために、改良により２．５Ｖ以下にすることが可能になってきた。

特許文献１では、同一半導体基板上にＭＯＳＦＥＴ回路で構成される差動増幅回路部と出力回路部からなる２段型演算増幅回路、及び、基準電圧発生回路を備えてなるレギュレータ回路であって、基準電圧発生回路の出力する基準電圧を差動増幅回路部の一方入力に接続し、出力回路部の出力電圧を帰還抵抗による分圧して差動増幅回路部の他方入力に接続し、差動増幅回路部の出力を出力回路部の入力に接続して構成するとともに、差動増幅回路部の電源電圧として、出力回路部の電源電圧より低い電圧を供給し、出力回路部の電源電圧として、差動増幅回路部に供給される電源電圧と同電圧レベルの電圧を昇圧回路で昇圧して供給するレギュレータ回路が提案されている。

特許文献２では、バッテリーからの出力電圧が所定電圧であるか否かを検出し、所定電圧以上であれば、バッテリーからの出力電圧を出力制御手段によって第２の電圧にし、所定電圧以下であれば、バッテリーからの出力電圧を一度昇圧手段によって第１の電圧に昇圧してから、出力制御手段によって第２の電圧にするので、電池の電源効果を良くすることができ、省電力効果が得られる電子機器が提案されている。
特開２００５−３３９４６７号公報特開２００６−０８１３６９号公報

しかし、上記の発明は以下の問題を有している。

特許文献１記載のレギュレータ回路は、出力回路部の電源電圧として、差動増幅回路部に供給される電源電圧と同電圧レベルの電圧を昇圧回路で昇圧して供給しているが、昇圧回路のＯＮ／ＯＦＦを切り換えることができない。

また、上述したように、携帯機器に使用されるリチウム・イオン電池は、改良によりその放電終止電圧が３Ｖ以下にまで下げられた。しかし、携帯機器が３Ｖ以上の電圧により動作する場合、携帯機器に電源を供給する際、リチウム・イオン電池から出力される電圧を昇圧して該携帯機器に供給する必要がある。特許文献２記載の電子機器においては、バッテリーからの出力電圧が所定電圧であるか否かを検出し、所定電圧以上であれば、バッテリーからの出力電圧を出力制御手段によって第２の電圧にし、所定電圧以下であれば、バッテリーからの出力電圧を一度昇圧手段によって第１の電圧に昇圧してから、出力制御手段によって第２の電圧にすることにより、一定の電圧を携帯機器等に供給しているが、ボルテージレギュレータとは別のＩＣ基板上に昇圧回路が設けられているため、回路規模が大きく全体の回路構成も複雑になり、携帯機器が大型化する。また、該昇圧回路によって電圧を昇圧して携帯機器等に電源を供給した場合、昇圧回路における電力の消費が大きくなり、結果的に電池の電源効果を低下させることになる。さらに、特許文献２に示すように、ある一定の電圧に昇圧して出力するＤＣＤＣコンバータを昇圧手段として用いた場合、その値段も高くなり、ＤＣＤＣコンバータで消費される電力も大きい。

そこで、本発明は、入力電圧の変動に応答して出力電圧を所定の電圧で一定にすることができるボルテージレギュレータであって、監視回路によって電源から入力される電圧を監視し、入力電圧が予め設定された電圧まで低下したとき、昇圧回路からのエネルギーの放出により該出力電圧を昇圧させることにより、入力電圧が低い場合であっても出力電圧を維持することができるボルテージレギュレータを提案することを目的としている。

請求項１記載の発明は、電源からの電圧を所定電圧に変換して出力する電圧出力手段を有するボルテージレギュレータにおいて、前記電源からの入力電圧が基準電圧以上であるか否かを監視する監視手段と、前記監視手段によって前記入力電圧が前記基準電圧より低いことが検出されたとき、前記電源からの入力電圧を昇圧する昇圧手段と、前記電圧出力手段は、前記昇圧手段によって昇圧された電圧を前記所定電圧に変換する変換手段とを有することを特徴とする。

請求項２記載の発明は、請求項１記載のボルテージレギュレータにおいて、前記監視手段は、前記基準電圧を生成する基準電圧生成手段と、前記電源からの入力電圧と前記基準電圧とを比較し、該入力電圧が前記基準電圧よりも低いとき、前記昇圧手段をＯＮする信号を発信する比較手段とを有することを特徴とする。

請求項３記載の発明は、電源からの電圧を所定電圧に変換して出力する電圧出力手段を有するボルテージレギュレータにおいて、前記電源からの入力電圧が出力電圧を基準にして設定した電圧以上であるか否かを監視する監視手段と、前記監視手段によって前記入力電圧が前記出力電圧を基準に設定した電圧より低いことが検出されたとき、前記電源からの入力電圧を昇圧する昇圧手段と、前記電圧出力手段は、前記昇圧手段によって昇圧された電圧を前記所定電圧に変換する変換手段とを有することを特徴とする。

請求項４記載の発明は、請求項３記載のボルテージレギュレータにおいて、前記監視手段は、前記電源からの入力電圧と前記出力電圧を基準に設定した電圧とを比較し、該入力電圧が該電圧よりも低いとき、前記昇圧手段をＯＮする信号を発信する比較手段とを有することを特徴とする。

請求項５記載の発明は、請求項１から４のいずれか１項記載のボルテージレギュレータにおいて、前記監視手段は、前記電源から前記比較手段に入力する入力電圧を分圧する分圧手段を有することを特徴とする。

請求項６記載の発明は、請求項５記載のボルテージレギュレータにおいて、前記分圧手段は、前記比較手段の−端子と出力端子間に抵抗を設け、該比較手段にヒステリシスを持たせていることを特徴とする。

請求項７記載の発明は、請求項６記載のボルテージレギュレータにおいて、前記分圧手段は、前記比較手段の−端子と出力端子間に複数の抵抗と、前記比較手段から前記昇圧手段をＯＮする信号が発信されたとき、前記抵抗のいずれかをＯＦＦして前記分圧手段の抵抗比を変更する抵抗比制御手段とを有することを特徴とする。

請求項８記載の発明は、請求項２、及び４から７のいずれか１項記載のボルテージレギュレータにおいて、前記昇圧手段は、前記比較手段からＯＮする信号が入力されたとき、前記電源から前記電圧出力手段への前記入力電圧の入力を切断する切断手段を有することを特徴とする。

請求項９記載の発明は、請求項８記載のボルテージレギュレータにおいて、前記切断手段は、前記比較手段から入力された前記昇圧手段をＯＮする信号を前記ボルテージレギュレータがＯＦＦされるまで記憶する記憶手段と、前記記憶手段に前記昇圧手段をＯＮする信号が記憶されている間、前記電源から前記電圧出力手段への前記入力電圧の入力を切断する電圧制御手段とを有することを特徴とする。

請求項１０記載の発明は、請求項１から９のいずれか１項記載のボルテージレギュレータにおいて、前記電圧出力手段は、前記電源からの入力電圧又は前記昇圧手段によって昇圧された入力電圧を所定電圧に降下させる制御手段を有することを特徴とする。

請求項１１記載の発明は、請求項１から１０のいずれか１項記載のボルテージレギュレータにおいて、前記昇圧手段は、前記比較手段からＯＮする信号が入力されたとき、ＯＮ／ＯＦＦ信号を周期的に発信する発信手段と、前記電源からの入力電圧を昇圧するコイルと、前記発信手段からのＯＮ／ＯＦＦ信号に応じて前記コイルとＧＮＤを接続／切断する第１のスイッチと、前記発信手段からのＯＮ／ＯＦＦ信号を反転させる反転手段と、前記反転手段によって反転されたＯＮ／ＯＦＦ信号に応じて前記コイルと前記電圧出力手段を接続／切断する第２のスイッチとを有し、前記発信手段から発信される周期的なＯＮ／ＯＦＦ信号に応じて前記第１のスイッチ及び前記第２のスイッチを開閉し、前記コイルへの電力の蓄積及び前記コイルから前記電圧出力手段への前記電力の放出を繰り返すことにより、前記電源から入力された入力電圧を昇圧することを特徴とする。

そこで、本発明は、入力電圧の変動に応答して出力電圧を所定の電圧で一定にすることができるボルテージレギュレータであって、監視回路によって電源から入力される電圧を監視し、入力電圧が予め設定された電圧まで低下したとき、昇圧回路からのエネルギーの放出により該出力電圧を昇圧させることにより、入力電圧が低い場合であっても出力電圧を維持することができる。

以下、本発明の一実施形態に係るボルテージレギュレータの構成及び動作について説明する。

まず、図１を用いて本実施形態に係るボルテージレギュレータの構成について説明する。

本実施形態に係るボルテージレギュレータは、入力端子ＩＮから入力された入力電圧Ｖ_DD又は昇圧回路２００において昇圧された電圧Ｖ_INを出力端子ＯＵＴに出力する電圧出力回路１００、監視回路３００による入力電圧Ｖ_DDの監視結果に基づいて入力電圧Ｖ_DDを昇圧した電圧Ｖ_INを電圧出力回路１００に入力する昇圧回路２００、及び入力端子ＩＮから入力された入力電圧Ｖ_DDを監視する監視回路３００を有して構成される。なお、電圧出力回路１００の出力端子ＯＵＴと接地電圧との間にコンデンサ５００が接続されている。コンデンサ５００は、電圧出力回路１００からの出力電圧のリプル除去や、負荷４００への出力電流の変動に対する電圧出力回路１００の応答の遅れによる出力電圧Ｖ_DCの変動を抑える働きを有する。さらに、コンデンサ５００は、入力電圧Ｖ_DDが低下して、昇圧回路２００から電圧Ｖ_INが出力されるまでの間に、出力電圧Ｖ_DCにアンダーシュートが発生しないように出力電圧Ｖ_DCを保持する機能を併せ持っている。

図１において、昇圧回路２００の入力端子ＩＮには電池等の電源からの入力電圧Ｖ_DDが入力されており、昇圧回路２０の出力端子ＯＵＴには電圧出力回路１００が接続されている。電圧出力回路１００は、入力された入力電圧Ｖ_DDから所定の定電圧を生成して負荷４００に出力する。監視回路３００は、電源からの入力電圧Ｖ_DDを監視し、該入力電圧Ｖ_DDと所定の基準電圧Ｖ_refＡとを比較し、比較結果を昇圧回路２００に入力して昇圧回路２００の動作を制御する。

次に、図２を用いて本実施形態に係るボルテージレギュレータが有する電圧出力回路１００、昇圧回路２００、及び監視回路３００の具体的な回路例について説明する。

電圧出力回路１００は、基準電圧Ｖ_refＡを生成して出力する基準電圧発生回路部１０１、出力電圧Ｖ_DCを抵抗Ｒ１０２及び１０３によって分圧して出力する分圧回路部１０４、ゲートに入力される電圧に応じた電流を出力端子ＯＵＴに出力するＰチャネル型ＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタとする）からなる出力制御用トランジスタ１０５、及び分圧回路部１０４で生成された分圧電圧Ｖｄが基準電圧Ｖ_refＡになるように該出力制御用トランジスタ１０５の動作制御を行う演算増幅器１０６を有して構成される。

出力電圧Ｖ_outは、分圧回路部１０４で分圧され、該分圧電圧Ｖ_dと基準電圧Ｖ_refＡとの差電圧を演算増幅器１０６で増幅して出力制御用トランジスタ１０５のゲートに出力される。このように、演算増幅器１０６は、出力制御用トランジスタ１０５の動作制御を行って、出力電圧Ｖ_DCが所望の電圧で一定になるようにしている。

監視回路３００は、所定の基準電圧Ｖ_refＢを生成して出力する基準電圧発生回路３０７と、入力電圧Ｖ_DDを抵抗３０２、３０３、及び３０４によって分圧して分圧電圧Ｖ_detを出力する分圧回路部３０５と、基準電圧Ｖ_refＢと分圧回路部３０５から出力される分圧電圧Ｖ_detとを比較した比較結果（Ｌ：Ｌｏｗ又はＨ：Ｈｉｇｈｔ）を出力するコンパレータ３０１とを有して構成される。コンパレータ３０１は、基準電圧Ｖ_refＢに対して非常に敏感に反応し、その結果を出力する。そこで、出力端子と−端子との間に抵抗３０２、３０３、及び３０４を設けることにより、コンパレータ３０１にヒステリシスを持たせている。なお、分圧回路部３０５の抵抗比は、コンパレータ３０１から出力される比較結果に基づいて、ＮＭＯＳトランジスタからなる抵抗比制御用トランジスタ３０６のゲートがＯＮ／ＯＦＦして切り換えられる。

具体的には、例えば、入力電圧Ｖ_DD、分圧電圧Ｖ_detが基準電圧Ｖ_refＢ以上のとき、コンパレータ３０１からは比較結果（Ｌ：Ｌｏｗ）が出力され、抵抗比制御用トランジスタ３０６のゲートはＯＦＦされ、分圧回路部３０５の抵抗比は抵抗３０２、３０３、及び３０４によって決定される。一方、分圧電圧Ｖ_detが基準電圧Ｖ_refＢよりも低くなったとき、コンパレータ３０１からは比較結果（Ｈ：Ｈｉｇｈ）が出力され、抵抗比制御用トランジスタ３０６のゲートはＯＮされ、分圧回路部３０５の抵抗比は抵抗３０２及び３０３によって決定される。

昇圧回路２００は、コンパレータ３０１における比較結果（Ｌ又はＨ）に基づいて制御信号を発生させる発信回路２０１、発信回路２０１から周期的に発信される制御信号（ＯＮ／ＯＦＦ）、Ｎチャネル型ＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタとする）からなる第１の電圧制御用トランジスタ２０３及び第２の電圧制御用トランジスタ２０５を制御するＯＮ／ＯＦＦ信号を、発信回路２０１からの制御信号に基づいて出力するロジック回路２０２、ロジック回路２０２から出力されたＯＮ／ＯＦＦ信号に基づいてゲートを開閉してＧＮＤとコイル２０６とを接続するＮＭＯＳトランジスタからなる第１の電圧制御用トランジスタ２０３、ロジック回路２０２から出力されたＯＮ／ＯＦＦ信号を反転させて第２の電圧制御用トランジスタ２０５に出力する反転回路２０４、反転回路２０４から入力されたＯＮ／ＯＦＦ信号に基づいてゲートを開閉して出力端子ＯＵＴとコイル２０６とを接続するＰＭＯＳトランジスタからなる第２の電圧制御用トランジスタ２０５、第１の電圧制御用トランジスタ２０３のＯＮによりエネルギーの蓄積、及び第２の電圧制御用トランジスタ２０５のＯＮによるエネルギーの放出を周期的に繰り返すことにより入力電圧Ｖ_DDを昇圧するコイル２０６、監視回路３００によって監視される入力電圧Ｖ_DDが設定された電圧以下になったことをボルテージレギュレータの電源がＯＦＦされるまで記憶するラッチ回路２０７、及びラッチ回路２０７に入力電圧Ｖ_DDが基準電圧以下になったことが記憶されたとき、ゲートを閉じて出力端子ＯＵＴと入力端子ＩＮとの直接の接続を切断して、出力端子ＯＵＴから入力端子ＩＮへの電流の逆流を防止する第３の電圧制御用トランジスタ２０８を有して構成される。

次に、入力電圧Ｖ_DDが負荷４００の動作を確保可能な電位以下になったとき、入力電圧Ｖ_DDを昇圧するボルテージレギュレータの具体的な動作について詳細に説明する。ここでは、基準電圧Ｖ_refＡ＝１Ｖ、抵抗１０２＝２ＭΩ、抵抗１０３＝１ＭΩ、出力電圧Ｖ_DC＝３Ｖ、コンパレータ３０１の基準電圧Ｖ_refＢ＝３．１Ｖであるボルテージレギュレータの動作について説明する。

ボルテージレギュレータから負荷４００へ電源の供給が開始されると、演算増幅器１０６は分圧回路部１０４で分圧された該分圧電圧Ｖｄ（＝１Ｖ）と基準電圧Ｖ_refＡ（＝１Ｖ）との差電圧を演算増幅器１０６で増幅して出力制御用トランジスタ１０５のゲートに出力して、出力電圧Ｖ_DCが所望の電圧で一定になるようにしている。

コンパレータ３０１は、電圧出力回路１００から出力される入力電圧Ｖ_DDを監視する。そして、入力電圧Ｖ_DDが基準電圧Ｖ_refＢまで低下したとき、コンパレータ３０１は比較結果（Ｈ）を出力して、発信回路２０１から周期的に制御信号（ＯＮ／ＯＦＦ）を発信する。それと同時に、ラッチ回路２０７は入力電圧Ｖ_DDが基準電圧Ｖ_refＢまで低下したことを記憶し、第３の電圧制御用トランジスタ２０８はゲートを閉じて入力端子ＩＮから出力端子ＯＵＴへの直接の接続を切断して、出力端子ＯＵＴから入力端子ＩＮへの電流の逆流を防止する。ラッチ回路２０７は、ボルテージレギュレータの電源が一旦ＯＦＦされて電源がＯＮされるまで又は回路全体のイネーブル機能がＯＦＦされるまで、入力電圧Ｖ_DDが基準電圧Ｖ_refＢまで低下したことを記憶し、第３の電圧制御用トランジスタ２０８はゲートを閉じる。

コンパレータ３０１からの比較結果（Ｈ）に基づいて発信回路２０１から制御信号（ＯＮ／ＯＦＦ）が周期的に発信されると、ロジック回路２０２は制御信号に応じて、第１の電圧制御用トランジスタ２０３及び第２の電圧制御用トランジスタ２０５にゲートのＯＮ／ＯＦＦを制御する信号を周期的に出力する。

発信回路２０１からの制御信号がＯＮの場合には、ロジック回路２０２からはＯＮ信号が発信され、第１の電圧制御用トランジスタ２０３はゲートを開いてコイル２０６とＧＮＤとを接続する。一方、ロジック回路２０２から反転回路２０４に入力されたＯＮ信号は反転し、ＯＦＦ信号となって第２の電圧制御用トランジスタ２０５に入力される。ＯＦＦ信号が入力された第２の電圧制御用トランジスタ２０５は、ゲートを閉じてコイル２０６と出力制御用トランジスタ１０５の接続を切断する。すると、コイル２０６に電流が流れて電力が蓄えられる。発信回路２０１からの制御信号がＨの場合には、ロジック回路２０２からはＯＦＦ信号が発信され、第１の電圧制御用トランジスタ２０３はゲートを閉じてコイル２０６とＧＮＤとの接続を切断する。一方、ロジック回路２０２から反転回路２０４に入力されたＯＦＦ信号は反転し、ＯＮ信号となって第２の電圧制御用トランジスタ２０５に入力される。ＯＮ信号が入力された第２の電圧制御用トランジスタ２０５は、ゲートを開いてコイル２０６と出力制御用トランジスタ１０５とを接続する。すると、出力制御用トランジスタ１０５にコイル２０６に蓄積されたエネルギー放出され、昇圧回路で昇圧された電圧Ｖ_INが出力制御用トランジスタ１０５へ出力される。出力制御用トランジスタ１０５は、電圧Ｖ_INを所定の出力電圧Ｖ_DCに調整し、出力端子ＯＵＴに出力する。この動作を発信回路２０１の発信周波数に合わせて繰り返すことにより、コンパレータ３０１に基準電圧Ｖ_refＢまで入力電圧Ｖ_DDを昇圧し、出力電圧Ｖ_DCを一定の電圧に保持する。

抵抗比制御用トランジスタ３０６は、分圧電圧Ｖ_detが基準電圧Ｖ_refＢより低下してコンパレータ３０１から比較結果（Ｈ）が出力されると、比較結果（Ｈ）に基づいて、ゲートをＯＮする。すると、分圧回路部３０５の抵抗比が抵抗３０２及び３０３によって決定され、設定電圧が上昇する。すると、入力電圧Ｖ_DDが上昇した設定電圧に達するまで、コンパレータ３０１からは比較結果（Ｈ）が出力され、昇圧回路２００による昇圧が設定電圧に達するまで継続される。そして、入力電圧Ｖ_DDが設定電圧に達すると、コンパレータ３０１からは比較結果（Ｌ）が出力されると、抵抗比制御用トランジスタ３０６は、比較結果（Ｌ）に基づいてゲートをＯＦＦする。すると、分圧回路部３０５の抵抗比が抵抗３０２、３０３、及び３０４によって決定され、設定電圧が降下する。

図４は、入力端子ＩＮから入力されるＶ_DD、及び昇圧回路２００で昇圧されて電圧出力回路１００へ出力される電圧Ｖ_INの変化を示す図である。縦軸は入力電圧Ｖ_DD及び電圧Ｖ_INであり、横軸は時間ｔである。図中、実線が入力電圧ＶＤＤを表し、破線が電圧Ｖ_INを表している。なお、アプリケーションへは電圧出力回路１００によって３．０Ｖに調整されて出力されるものとする。

電池からの入力電圧Ｖ_DDは４．２Ｖからアプリケーションへの電源の供給に伴い、徐々に電圧が降下する。そして、入力電圧Ｖ_DDが基準電圧Ｖ_refＢ（＝３．１Ｖ）よりも降下すると、コンパレータ３０１から比較結果（Ｈ）が出力され、昇圧回路２００による昇圧が開始される。同時に、抵抗比制御用トランジスタ３０６は比較結果（Ｈ）に基づいてゲートをＯＮして、分圧回路部３０５の抵抗比を変更する。すると、設定電圧が３．１Ｖから３．５Ｖまで上昇する。そして、入力電圧Ｖ_DDが昇圧されたＶ_INが３．５Ｖまで上昇すると、コンパレータ３０１から比較結果（Ｌ）が出力され、昇圧回路２００による昇圧が終了する。同時に、抵抗比制御用トランジスタ３０６は比較結果（Ｌ）に基づいてゲートをＯＦＦして、分圧回路部３０５の抵抗比を変更する。すると、設定電圧が３．５Ｖから３．１Ｖまで降下する。本実施形態に係るボルテージレギュレータにおいては、本動作を繰り返し行うことにより入力電圧Ｖ_DDの降下を防止している。

上述の構成によれば、入力電圧の変動に応答して出力電圧を所定の電圧で一定にすることができるボルテージレギュレータであって、監視回路によって入力電圧を監視し、入力電圧が予め設定した電圧まで低下したとき、昇圧回路からの電圧の放出により該出力電圧を昇圧させることにより、電池の消耗により入力電圧が下がった場合であっても出力電圧を維持することができる。

次に、他の実施形態に係るボルテージレギュレータの構成及び動作について説明する。

図３に示すように、本実施形態に係るボルテージレギュレータは、コンパレータ３０１において基準電圧Ｖ_refＢの代わりに出力電圧Ｖ_DCを基準に入力電圧Ｖ_DDとの比較を実行する点において上述の実施形態と異なる。基準電圧発生回路３０７において生成する基準電圧を絶対値で設定した場合、設定精度を考慮して高い基準電圧Ｖ_refＢを設定する必要がある。しかし、本実施形態においては、出力電圧Ｖ_DCを基準に入力電圧Ｖ_DDとの比較を実行することにより、昇圧回路２００のＯＮ／ＯＦＦを制御する電圧を適宜切り換えることができる。なお、他の構成については、上述の実施形態と同様であるため、ここでは説明を省略する。

本実施形態に係るボルテージレギュレータの構成を示すブロック図である。本実施形態に係るボルテージレギュレータの具体的な回路例である。他の実施形態に係るボルテージレギュレータの具体的な回路例である。本実施形態に係るボルテージレギュレータにおける入力電圧の変化を示す図である。

符号の説明

１００電圧出力回路
１０１基準電圧発生回路部
１０４分圧回路部
１０５出力制御用トランジスタ
１０６演算増幅器
２００昇圧回路
２０１発信回路
２０２ロジック回路
２０３第１の電圧制御用トランジスタ
２０４反転回路
２０５第２の電圧制御用トランジスタ
２０６コイル
２０７ラッチ回路
２０８第３の電圧制御用トランジスタ
３００監視回路
３０１コンパレータ
３０５分圧回路部
３０６抵抗比制御用トランジスタ
３０７基準電圧発生回路

Claims

電源からの電圧を所定電圧に変換して出力する電圧出力手段を有するボルテージレギュレータにおいて、
前記電源からの入力電圧が基準電圧以上であるか否かを監視する監視手段と、
前記監視手段によって前記入力電圧が前記基準電圧より低いことが検出されたとき、
前記電源からの入力電圧を昇圧する昇圧手段と、
前記電圧出力手段は、前記昇圧手段によって昇圧された電圧を前記所定電圧に変換する変換手段とを有することを特徴とするボルテージレギュレータ。
前記監視手段は、
前記基準電圧を生成する基準電圧生成手段と、
前記電源からの入力電圧と前記基準電圧とを比較し、該入力電圧が前記基準電圧よりも低いとき、前記昇圧手段をＯＮする信号を発信する比較手段とを有することを特徴とする請求項１記載のボルテージレギュレータ。
電源からの電圧を所定電圧に変換して出力する電圧出力手段を有するボルテージレギュレータにおいて、
前記電源からの入力電圧が出力電圧を基準にして設定した電圧以上であるか否かを監視する監視手段と、
前記監視手段によって前記入力電圧が前記出力電圧を基準に設定した電圧より低いことが検出されたとき、
前記電源からの入力電圧を昇圧する昇圧手段と、
前記電圧出力手段は、前記昇圧手段によって昇圧された電圧を前記所定電圧に変換する変換手段とを有することを特徴とするボルテージレギュレータ。
前記監視手段は、
前記電源からの入力電圧と前記出力電圧を基準に設定した電圧とを比較し、該入力電圧が該電圧よりも低いとき、前記昇圧手段をＯＮする信号を発信する比較手段とを有することを特徴とする請求項３記載のボルテージレギュレータ。
前記監視手段は、前記電源から前記比較手段に入力する入力電圧を分圧する分圧手段を有することを特徴とする請求項１から４のいずれか１項記載のボルテージレギュレータ。
前記分圧手段は、前記比較手段の−端子と出力端子間に抵抗を設け、該比較手段にヒステリシスを持たせていることを特徴とする請求項５記載のボルテージレギュレータ。
前記分圧手段は、
前記比較手段の−端子と出力端子間に複数の抵抗と、
前記比較手段から前記昇圧手段をＯＮする信号が発信されたとき、前記抵抗のいずれかをＯＦＦして前記分圧手段の抵抗比を変更する抵抗比制御手段とを有することを特徴とする請求項６記載のボルテージレギュレータ。
前記昇圧手段は、前記比較手段からＯＮする信号が入力されたとき、前記電源から前記電圧出力手段への前記入力電圧の入力を切断する切断手段を有することを特徴とする請求項２、及び４から７のいずれか１項記載のボルテージレギュレータ。
前記切断手段は、
前記比較手段から入力された前記昇圧手段をＯＮする信号を前記ボルテージレギュレータがＯＦＦされるまで記憶する記憶手段と、
前記記憶手段に前記昇圧手段をＯＮする信号が記憶されている間、前記電源から前記電圧出力手段への前記入力電圧の入力を切断する電圧制御手段とを有することを特徴とする請求項８記載のボルテージレギュレータ。
前記電圧出力手段は、前記電源からの入力電圧又は前記昇圧手段によって昇圧された入力電圧を所定電圧に降下させる制御手段を有することを特徴とする請求項１から９のいずれか１項記載のボルテージレギュレータ。
前記昇圧手段は、
前記比較手段からＯＮする信号が入力されたとき、ＯＮ／ＯＦＦ信号を周期的に発信する発信手段と、
前記電源からの入力電圧を昇圧するコイルと、
前記発信手段からのＯＮ／ＯＦＦ信号に応じて前記コイルとＧＮＤを接続／切断する第１のスイッチと、
前記発信手段からのＯＮ／ＯＦＦ信号を反転させる反転手段と、
前記反転手段によって反転されたＯＮ／ＯＦＦ信号に応じて前記コイルと前記電圧出力手段を接続／切断する第２のスイッチとを有し、
前記発信手段から発信される周期的なＯＮ／ＯＦＦ信号に応じて前記第１のスイッチ及び前記第２のスイッチを開閉し、前記コイルへの電力の蓄積及び前記コイルから前記電圧出力手段への前記電力の放出を繰り返すことにより、前記電源から入力された入力電圧を昇圧することを特徴とする請求項１から１０のいずれか１項記載のボルテージレギュレータ。