JP2008091779A - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP2008091779A JP2008091779A JP2006273121A JP2006273121A JP2008091779A JP 2008091779 A JP2008091779 A JP 2008091779A JP 2006273121 A JP2006273121 A JP 2006273121A JP 2006273121 A JP2006273121 A JP 2006273121A JP 2008091779 A JP2008091779 A JP 2008091779A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- semiconductor
- groove
- manufacturing
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Dicing (AREA)
Abstract
【課題】バックグラインド工程の際に生じる不良(半導体チップの欠けや飛散等)を防止し、半導体装置の信頼性及び歩留まりを向上させることを目的とする。
【解決手段】まず、半導体ウェハ1の表面に形成された各ストリート2に沿って半導体ウェハ1の表面の一部を除去し、その厚さ方向の途中に達する溝部4を形成する。溝部4は、半導体ウェハ1の外周部5の所定間隔を除く領域に形成する。次に、半導体基板1の表面上に、接着層を介して保護テープ6を貼り合わせる。次に、チャックテーブル7上に、表面側を対向させるようにして半導体ウェハ1を保持する。次に、裏面研削装置8を用い、切削水を供給しながら半導体ウェハ1のデバイス素子非形成面(裏面)を研削する。当該バックグラインド工程は、少なくとも溝部4が表出するまで行い、これによって半導体ウェハ1が個々の半導体チップ10に分割される。
【選択図】図2An object of the present invention is to prevent defects (such as chipping or scattering of a semiconductor chip) that occur during a back grinding process and improve the reliability and yield of a semiconductor device.
First, a part of the surface of the semiconductor wafer 1 is removed along each street 2 formed on the surface of the semiconductor wafer 1 to form a groove 4 that reaches the middle in the thickness direction. The groove portion 4 is formed in a region excluding a predetermined interval of the outer peripheral portion 5 of the semiconductor wafer 1. Next, the protective tape 6 is bonded onto the surface of the semiconductor substrate 1 via an adhesive layer. Next, the semiconductor wafer 1 is held on the chuck table 7 so that the front side is opposed. Next, the device element non-formation surface (back surface) of the semiconductor wafer 1 is ground using the back surface grinding apparatus 8 while supplying cutting water. The back grinding process is performed until at least the groove 4 is exposed, whereby the semiconductor wafer 1 is divided into individual semiconductor chips 10.
[Selection] Figure 2
Description
本発明は、半導体装置の製造方法に関し、特に、半導体ウェハを個々の半導体チップに分割する方法に関するものである。 The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for dividing a semiconductor wafer into individual semiconductor chips.
半導体ウェハを個々の半導体チップに分割する方法として、従来よりDBG(Dicing Before Grinding)法が知られている。DBG法は、半導体ウエハの所定の深さまで切削して溝を形成した後、切削されていない面を研削すること(バックグラインド)によって個々の半導体チップに分割する方法である。この方法は、バックグラインド後にダイシングするプロセスに比べて、工程間の搬送割れリスクの低減や、半導体チップの大幅な薄型化が可能であること等のメリットを有する。従来のDBG法について、図面を参照しながら簡単に説明する。 As a method for dividing a semiconductor wafer into individual semiconductor chips, a DBG (Dicing Before Grinding) method is conventionally known. The DBG method is a method in which after cutting to a predetermined depth of a semiconductor wafer to form a groove, an uncut surface is ground (back grinding) to be divided into individual semiconductor chips. This method has advantages such as a reduction in the risk of conveyance cracks between processes and a significant reduction in the thickness of the semiconductor chip compared to a process of dicing after back grinding. The conventional DBG method will be briefly described with reference to the drawings.
図4は、半導体ウェハ100のデバイス素子形成面(以下、表面と称する)側から見た平面図である。図5の半導体ウェハ100は、図4のZ−Z線に沿った断面図に相当する図である。
FIG. 4 is a plan view of the
まず、周知の半導体製造プロセスを用いて様々なデバイス素子101を半導体ウェハ100の表面上に形成する。次に、表面に形成されたストリート102に沿って、半導体ウェハ100を厚さ方向の所定の深さまでダイシングし、溝部103を形成する。
First,
次に、図5に示すように、半導体ウェハ100の表面側に保護テープ104を貼り付け、その後半導体ウェハ100をチャックテーブル105に固定する。
Next, as shown in FIG. 5, a
次に、裏面研削装置106を用い、切削水を供給しながら半導体ウェハ100のデバイス素子非形成面(裏面)を研削する。当該工程をバックグラインド工程(裏面研削工程)と称する。このバックグラインド工程は、少なくとも溝部103が表出するまで行う。これによって半導体ウェハ100は、図6に示すように個々の半導体チップ107に分割される。
Next, the device element non-formation surface (back surface) of the
本発明に関連する技術は、例えば以下の特許文献に記載されている。
しかしながら、上述した従来の半導体装置の製造方法では、バックグラインド工程の際に半導体ウェハ100に作用する物理的負荷によって、特に半導体ウェハ100の外周部がばたつき、図6に示すように保護テープ104を含めて半導体ウェハ100に反りや歪みが生じるということがあった。そして、この反りや歪みによって、個々の半導体チップ107が欠けたり、半導体チップ107がチャックテーブル105の外部へ飛散してしまうことや、半導体ウェハ100がチャックテーブル105から外れてしまうといった問題があった。
However, in the conventional method for manufacturing a semiconductor device described above, the outer peripheral portion of the semiconductor wafer 100 particularly fluctuates due to a physical load acting on the
これらの不良を軽減する観点から、チャックテーブル105に半導体ウェハ100を強固に固定する特殊な保護テープを用いることや、専用のチャックテーブルを用いることや、裏面研削装置に特殊な改良を加えることも考えられるが、製造コストが増大するという問題もある。
From the viewpoint of reducing these defects, a special protective tape for firmly fixing the
以上の状況に鑑み、本発明はバックグラインド工程の際に生じる不良を防止し、半導体装置の信頼性及び歩留まりを向上させることを目的とする。 In view of the above situation, an object of the present invention is to prevent defects that occur during a back grinding process and improve the reliability and yield of a semiconductor device.
本発明の主な特徴は以下のとおりである。すなわち、本発明の半導体装置の製造方法は、その表面が複数の領域に区画され、前記領域のそれぞれにデバイス素子が形成された半導体ウェハを準備し、前記半導体基板の表面の一部を除去し、前記複数の領域の区画に沿うとともに前記半導体ウェハの厚さ方向の途中に達する溝部を形成する工程と、前記溝部が形成された半導体ウェハの表面上に保護部材を貼り合わせる工程と、少なくとも前記溝部が表出されるまで前記半導体ウェハの裏面を研削して前記半導体ウェハを薄くするとともに、前記半導体ウェハを個々の半導体チップに分割する工程とを有し、前記溝部を形成する工程では、前記半導体ウェハの外周部を除く領域に前記溝部を形成することを特徴とする。 The main features of the present invention are as follows. That is, according to the method for manufacturing a semiconductor device of the present invention, a semiconductor wafer having a surface partitioned into a plurality of regions and having a device element formed in each of the regions is prepared, and a part of the surface of the semiconductor substrate is removed. A step of forming a groove portion that extends along the section of the plurality of regions and reaches the middle of the thickness direction of the semiconductor wafer, a step of bonding a protective member on the surface of the semiconductor wafer on which the groove portion is formed, and at least the above The semiconductor wafer is thinned by grinding the back surface of the semiconductor wafer until the groove is exposed, and the semiconductor wafer is divided into individual semiconductor chips. In the step of forming the groove, the semiconductor The groove is formed in a region excluding the outer periphery of the wafer.
本発明では、DBG法で形成する溝部を半導体ウェハの外周部を除く領域に形成している。これにより、半導体ウェハの外周部は保持され、従来あったバックグラインド工程の際の不良(半導体チップの欠けや飛散等)を防止することができる。 In the present invention, the groove formed by the DBG method is formed in a region excluding the outer peripheral portion of the semiconductor wafer. As a result, the outer peripheral portion of the semiconductor wafer is held, and defects (such as chipping or scattering of semiconductor chips) during the conventional back grinding process can be prevented.
次に、本発明の実施形態について図面を参照しながら説明する。 Next, embodiments of the present invention will be described with reference to the drawings.
図1は、半導体ウェハ1のデバイス素子形成面(以下、表面と称する)側から見た平面図である。半導体ウェハ1の表面は縦・横のストリート2によって、マトリクス状の複数の領域に区画されている。各領域には、周知の半導体製造プロセスを用いてデバイス素子3(例えば、受光素子や発光素子)が形成されている。 FIG. 1 is a plan view of a semiconductor wafer 1 as viewed from the device element formation surface (hereinafter referred to as the surface) side. The surface of the semiconductor wafer 1 is partitioned into a plurality of matrix regions by vertical and horizontal streets 2. In each region, a device element 3 (for example, a light receiving element or a light emitting element) is formed using a known semiconductor manufacturing process.
まず、各ストリート2に沿って半導体ウェハ1の表面の一部を除去し、その厚さ方向の途中に達する溝部4を形成する。つまり、溝部4は個々の半導体チップの境界であるダイシングラインに対応する位置に形成される。溝部4の深さは、製造しようとしている半導体チップの仕上がりの厚さに相当している。
First, a part of the surface of the semiconductor wafer 1 is removed along each street 2, and the
ここで、図1及び図2に示すように、半導体ウェハ1の外周部5の所定間隔(例えば約2mm)を除く領域に溝部4を形成する点が特徴である。換言すれば、後述する保護テープ6を貼り付けた際に溝部4の空間が外部に露出されないように溝部4を形成する。図2の半導体ウェハ1は、図1のX−X線に沿った断面図に相当する図である。
Here, as shown in FIG. 1 and FIG. 2, the
具体的には例えば、半導体ウェハ1の表面のうち少なくとも外周部5の領域上にレジスト層(不図示)を形成し、当該レジスト層をマスクとしてドライエッチングすることによって、外周部5を除く領域に所望の溝部4を形成することができる。なお、当該エッチングは、精度の観点からは異方性エッチングが好ましいが、等方性エッチングも可能である。
Specifically, for example, a resist layer (not shown) is formed on at least the region of the outer
また、ダイシングブレードやレーザービームを用いて半導体ウェハ1を一部除去することで溝部4を形成することもできる。この際、半導体ウェハ1の外周部5に溝部4が形成されないように、ダイシングブレードやレーザービームと半導体ウェハ1との接触位置や照射位置を制御する。
Moreover, the
なお、ダイシングブレードを用いた場合、溝部4の断面形状は必然的に刃の形状に対応した形状になるが、エッチングによれば、エッチング角度を変えることによってその断面形状をストレート形状やテーパー形状等にすることが可能である。また、エッチングによれば、溝部4の平面形状のパターンも自由に描くことができる。そのため、最終製品となる半導体チップの側面や平面の形状を任意に仕上げることも可能である。また、エッチングによれば、ダイシングブレードやレーザービームを用いる場合に比して、切削面が機械的応力を受けにくいのでダメージが少なく、溝部4を滑らかに且つ精度良く形成できるという利点や、半導体チップの欠けを防止できる利点がある。そのため、機械的欠陥を防止し、信頼性及び歩留まりの高い半導体装置を製造する観点からは、エッチングによって溝部4を形成することが好ましい。
When a dicing blade is used, the cross-sectional shape of the
次に、図2に示すように、半導体基板1の表面上に、不図示の接着層(例えばエポキシ樹脂,レジスト,アクリル)を介して柔軟なフィルム状の保護テープ6を貼り合わせる。保護テープ6は、バックグラインド工程時に半導体ウェハ1を支持すると共に、半導体ウェハ1の表面全体を保護する機能を有するものであれば材質は特に限定されない。例えばガラスや石英,セラミック,プラスチック,金属等の剛性の基板を保護部材として用いることも可能である。
Next, as shown in FIG. 2, a flexible film-like
次に、チャックテーブル7上に、表面側を対向させるようにして半導体ウェハ1を固定する。チャックテーブル7は、半導体ウェハ1を吸引保持することが可能なように構成されている。 Next, the semiconductor wafer 1 is fixed on the chuck table 7 so as to face the front side. The chuck table 7 is configured so that the semiconductor wafer 1 can be sucked and held.
次に、裏面研削装置8を用い、切削水を供給しながら半導体ウェハ1のデバイス素子非形成面(以下、裏面と称する)を研削する。具体的には、チャックテーブル7を所定の回転速度で回転しつつ、裏面研削装置8の研削部9を所定の回転速度で回転させ、当該研削部9と半導体ウェハ1の裏面とを接触させることによって行う。当該バックグラインド工程は、少なくとも溝部4が表出するまで行い、これによって半導体ウェハ1が図3に示すように個々の半導体チップ10に分割される。なお、分割された半導体チップ10は、保護テープ6と貼り合わされているため、ばらばらになることはない。
Next, the device element non-formation surface (hereinafter referred to as the back surface) of the semiconductor wafer 1 is ground using the back
以上の工程によって、目的の半導体チップ10を得る事ができる。
The
本実施形態では、溝部4が半導体ウェハ1の外周部5を除く領域に形成されている。これによって、半導体ウェハ1の外周部5は剛性を保っており、強く保持されている。また、外周部5が障壁となっているため、切削水が溝部4に回り込むことが抑えられている。そのため、半導体ウェハ1に対して物理的負荷が生じたとしても、従来のように半導体ウェハの外周部がばたついて半導体ウェハに反りや歪みが生じることはない。また、分割される半導体チップ間の距離が安定し、相互に接触することは少ない。そのため、個々の半導体チップが欠けたり、半導体チップがチャックテーブルの外部へ飛散してしまうことや、半導体ウェハがチャックテーブルから外れてしまうこと等の不良を従来より大幅に低減することができる。
In the present embodiment, the
また、従来(図6参照)と異なり、本実施形態の構成によれば半導体ウェハの外周部のばたつきが抑えられ、バックグラインド工程が完了した時点で、個々の半導体チップ10の裏面が略水平に保持されている。そのため、バックグラインド工程の後に、周知の半導体製造プロセスを用いて半導体チップ10の裏面を加工することも可能である。例えば、スパッタリング法でアルミニウム等から成る導電層を半導体チップ10の裏面上に形成し、当該導電層を基板バイアス用の裏面電極として用いることができる。
Also, unlike the conventional case (see FIG. 6), according to the configuration of the present embodiment, fluttering of the outer peripheral portion of the semiconductor wafer is suppressed, and when the back grinding process is completed, the back surface of each
また、外周部5が障壁の役割を有するため、半導体ウェハ1の表面のデバイス素子は、従来に比して切削水や腐食物質の浸入から保護される。
Moreover, since the outer
また、本実施形態の構成であれば、半導体ウェハを強固に固定する特殊な保護テープ(例えば撓み難い保護テープ)を用いることや、専用のチャックテーブルを用いることや、裏面研削装置に特殊な改良(例えばクロスフィード研磨機能)を加えることが必ずしも要しなくなるため、製造コストを抑えることも可能である。クロスフィード研磨とは、第一段階と第二段階で研削方向(切削向き・模様)を変えて行なう研磨法である。 Also, with the configuration of this embodiment, a special protective tape (for example, a hard-to-bend protective tape) that firmly fixes the semiconductor wafer is used, a dedicated chuck table is used, and a special improvement is made to the back surface grinding apparatus. Since it is not always necessary to add (for example, a cross-feed polishing function), the manufacturing cost can be suppressed. Cross-feed polishing is a polishing method performed by changing the grinding direction (cutting direction / pattern) in the first stage and the second stage.
なお、本発明は上記実施形態に限定されることはなく、その要旨を逸脱しない範囲で変更が可能であることは言うまでも無い。本発明は、バックグラインド工程を有する半導体装置の製造方法に広く適用できるものである。 Needless to say, the present invention is not limited to the above-described embodiment, and can be changed without departing from the gist thereof. The present invention can be widely applied to a method of manufacturing a semiconductor device having a back grinding process.
1 半導体ウェハ 2 ストリート 3 デバイス素子 4 溝部
5 外周部 6 保護テープ 7 チャックテーブル 8 裏面研削装置
9 研削部 10 半導体チップ 100 半導体ウェハ
101 デバイス素子 102 ストリート 103 溝部
104 保護テープ 105 チャックテーブル 106 裏面研削装置
107 半導体チップ
DESCRIPTION OF SYMBOLS 1 Semiconductor wafer 2 Street 3
Claims (3)
前記半導体基板の表面の一部を除去し、前記複数の領域の区画に沿うとともに前記半導体ウェハの厚さ方向の途中に達する溝部を形成する工程と、
前記溝部が形成された半導体ウェハの表面上に保護部材を貼り合わせる工程と、
少なくとも前記溝部が表出されるまで前記半導体ウェハの裏面を研削して前記半導体ウェハを薄くするとともに、前記半導体ウェハを個々の半導体チップに分割する工程とを有し、
前記溝部を形成する工程では、前記半導体ウェハの外周部を除く領域に前記溝部を形成することを特徴とする半導体装置の製造方法。 Preparing a semiconductor wafer whose surface is partitioned into a plurality of regions and device elements are formed in each of the regions;
Removing a part of the surface of the semiconductor substrate, and forming a groove portion that reaches the middle of the thickness direction of the semiconductor wafer along with the sections of the plurality of regions;
Bonding a protective member on the surface of the semiconductor wafer on which the groove is formed;
The semiconductor wafer is thinned by grinding the back surface of the semiconductor wafer until at least the groove is exposed, and the semiconductor wafer is divided into individual semiconductor chips, and
In the step of forming the groove portion, the groove portion is formed in a region excluding the outer peripheral portion of the semiconductor wafer.
前記半導体チップの裏面上に導電層を形成する工程を有することを特徴とする請求項1または請求項2に記載の半導体装置の製造方法。 After the step of dividing the semiconductor wafer into individual semiconductor chips,
The method for manufacturing a semiconductor device according to claim 1, further comprising a step of forming a conductive layer on a back surface of the semiconductor chip.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006273121A JP2008091779A (en) | 2006-10-04 | 2006-10-04 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006273121A JP2008091779A (en) | 2006-10-04 | 2006-10-04 | Manufacturing method of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008091779A true JP2008091779A (en) | 2008-04-17 |
Family
ID=39375597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006273121A Pending JP2008091779A (en) | 2006-10-04 | 2006-10-04 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008091779A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011096867A (en) * | 2009-10-30 | 2011-05-12 | Lintec Corp | Semiconductor chip intermediate body, semiconductor wafer processing apparatus, and processing method |
| JP2012253140A (en) * | 2011-06-01 | 2012-12-20 | Disco Abrasive Syst Ltd | Method for processing wafer |
| KR20160136232A (en) * | 2015-05-19 | 2016-11-29 | 가부시기가이샤 디스코 | Wafer processing method |
| JP2017157679A (en) * | 2016-03-01 | 2017-09-07 | 株式会社ディスコ | Package wafer manufacturing method and package wafer |
| JP2018081950A (en) * | 2016-11-14 | 2018-05-24 | 株式会社ディスコ | Wafer processing method |
| CN115621302A (en) * | 2022-10-31 | 2023-01-17 | 上海功成半导体科技有限公司 | Semiconductor device and manufacturing method thereof |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001071510A (en) * | 1999-07-02 | 2001-03-21 | Canon Inc | Method for manufacturing liquid discharge head, liquid discharge head, head cartridge, liquid discharge recording apparatus, method for manufacturing silicon plate, and silicon plate |
| JP2001148358A (en) * | 1999-11-19 | 2001-05-29 | Disco Abrasive Syst Ltd | Semiconductor wafer and method for dividing semiconductor wafer |
| JP2004146487A (en) * | 2002-10-23 | 2004-05-20 | Renesas Technology Corp | Method for manufacturing semiconductor device |
| JP2005050997A (en) * | 2003-07-28 | 2005-02-24 | Matsushita Electric Ind Co Ltd | Semiconductor element isolation method |
| JP2005175136A (en) * | 2003-12-10 | 2005-06-30 | Disco Abrasive Syst Ltd | Method for dividing semiconductor wafer |
-
2006
- 2006-10-04 JP JP2006273121A patent/JP2008091779A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001071510A (en) * | 1999-07-02 | 2001-03-21 | Canon Inc | Method for manufacturing liquid discharge head, liquid discharge head, head cartridge, liquid discharge recording apparatus, method for manufacturing silicon plate, and silicon plate |
| JP2001148358A (en) * | 1999-11-19 | 2001-05-29 | Disco Abrasive Syst Ltd | Semiconductor wafer and method for dividing semiconductor wafer |
| JP2004146487A (en) * | 2002-10-23 | 2004-05-20 | Renesas Technology Corp | Method for manufacturing semiconductor device |
| JP2005050997A (en) * | 2003-07-28 | 2005-02-24 | Matsushita Electric Ind Co Ltd | Semiconductor element isolation method |
| JP2005175136A (en) * | 2003-12-10 | 2005-06-30 | Disco Abrasive Syst Ltd | Method for dividing semiconductor wafer |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011096867A (en) * | 2009-10-30 | 2011-05-12 | Lintec Corp | Semiconductor chip intermediate body, semiconductor wafer processing apparatus, and processing method |
| JP2012253140A (en) * | 2011-06-01 | 2012-12-20 | Disco Abrasive Syst Ltd | Method for processing wafer |
| KR20160136232A (en) * | 2015-05-19 | 2016-11-29 | 가부시기가이샤 디스코 | Wafer processing method |
| JP2016219564A (en) * | 2015-05-19 | 2016-12-22 | 株式会社ディスコ | Wafer processing method |
| KR102447146B1 (en) | 2015-05-19 | 2022-09-23 | 가부시기가이샤 디스코 | Wafer processing method |
| JP2017157679A (en) * | 2016-03-01 | 2017-09-07 | 株式会社ディスコ | Package wafer manufacturing method and package wafer |
| JP2018081950A (en) * | 2016-11-14 | 2018-05-24 | 株式会社ディスコ | Wafer processing method |
| CN115621302A (en) * | 2022-10-31 | 2023-01-17 | 上海功成半导体科技有限公司 | Semiconductor device and manufacturing method thereof |
| CN115621302B (en) * | 2022-10-31 | 2023-08-11 | 上海功成半导体科技有限公司 | Semiconductor device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4342832B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4751634B2 (en) | Manufacturing method of semiconductor device | |
| US7859084B2 (en) | Semiconductor substrate | |
| KR102022732B1 (en) | Wafer machining method | |
| US6933211B2 (en) | Semiconductor device whose semiconductor chip has chamfered backside surface edges and method of manufacturing the same | |
| KR20200019929A (en) | Method of processing a substrate | |
| CN100499072C (en) | Wafer dividing method | |
| CN103681297A (en) | Wafer processing method | |
| JP6308632B2 (en) | Method for dividing a wafer | |
| US7927916B2 (en) | Optic wafer with reliefs, wafer assembly including same and methods of dicing wafer assembly | |
| KR102913479B1 (en) | Processing method of a wafer | |
| JP2012069747A (en) | Semiconductor device and method of manufacturing the same | |
| US8030180B2 (en) | Method of manufacturing a semiconductor device | |
| JP5068705B2 (en) | Chuck table of processing equipment | |
| JP2019220633A (en) | Processing method for work piece | |
| JP6257979B2 (en) | Wafer dividing method | |
| JP2008091779A (en) | Manufacturing method of semiconductor device | |
| JP2004221423A (en) | Method for manufacturing semiconductor device | |
| JP6042662B2 (en) | Wafer processing method | |
| TW201602712A (en) | Exposure mask manufacturing method | |
| JP2008034875A (en) | Semiconductor device and manufacturing method thereof | |
| JP7237464B2 (en) | Semiconductor device manufacturing method | |
| JP2009208136A (en) | Method for manufacturing semiconductor chip | |
| JP2007251098A (en) | Manufacturing method of semiconductor chip | |
| KR20040080274A (en) | Wafer dicing method using dry etching and back grinding |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091001 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20101215 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110324 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110603 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110603 |
|
| A977 | Report on retrieval |
Effective date: 20111024 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111026 |
|
| A521 | Written amendment |
Effective date: 20120125 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120328 |
|
| A02 | Decision of refusal |
Effective date: 20120927 Free format text: JAPANESE INTERMEDIATE CODE: A02 |