JP2008071963A - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- JP2008071963A JP2008071963A JP2006249764A JP2006249764A JP2008071963A JP 2008071963 A JP2008071963 A JP 2008071963A JP 2006249764 A JP2006249764 A JP 2006249764A JP 2006249764 A JP2006249764 A JP 2006249764A JP 2008071963 A JP2008071963 A JP 2008071963A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer wiring
- wiring board
- wiring
- patterns
- volume
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title abstract description 22
- 239000004020 conductor Substances 0.000 claims abstract description 26
- 239000011810 insulating material Substances 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims description 23
- 238000010030 laminating Methods 0.000 abstract description 2
- 238000003475 lamination Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 31
- 229920005989 resin Polymers 0.000 description 25
- 239000011347 resin Substances 0.000 description 25
- 239000010408 film Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】部材を追加することなく反りを抑制することができる多層配線基板を提供すること。
【解決手段】絶縁性材料からなる基材10を介して導電性材料からなる配線パターンL1〜L6が偶数層積層されてなる多層配線基板100であって、配線パターンL1〜L6の積層方向の中心位置に対して対称な位置にある層の配線パターン(L1とL6、L2とL5、L3とL4)は、互いに略同等な体積とする。
【選択図】図2
【解決手段】絶縁性材料からなる基材10を介して導電性材料からなる配線パターンL1〜L6が偶数層積層されてなる多層配線基板100であって、配線パターンL1〜L6の積層方向の中心位置に対して対称な位置にある層の配線パターン(L1とL6、L2とL5、L3とL4)は、互いに略同等な体積とする。
【選択図】図2
Description
本発明は、絶縁性材料からなる基材を介して配線パターンが積層されてなる多層配線基板に関するものである。
従来、反りを抑制することができる多層配線基板として特許文献1に示すものがあった。特許文献1に示す多層配線基板は、絶縁基板上に、樹脂絶縁層と薄膜配線導体層とが交互に複数層積層される。各薄膜配線導体層は、樹脂絶縁層に設けられたスルーホール導体を介して電気的に接続される。また、最上層の樹脂絶縁層上面には、薄膜配線導体層と電気的に接続し、外部の電子部品が電気的に接続されるボンディングパッドが設けられる。そして、絶縁基板内に、その内部で一主面と略平行な方向の略全面に金属層が埋設することによって、多層配線基板の反りを抑制するものである。
特開平10−215042号公報
しかしながら、特許文献1に示す多層配線基板においては、反りを抑制するための金属層を追加する必要があり、その分コストがかかるという問題がある。
本発明は、上記問題点に鑑みなされたものであり、部材を追加することなく反りを抑制することができる多層配線基板を提供することを目的とする。
上記目的を達成するために請求項1に記載の多層配線基板は、絶縁性材料からなる基材を介して導電性材料からなる配線パターンが偶数層積層されてなる多層配線基板であって、配線パターンの積層方向の中心位置に対して対称な位置にある層の配線パターンは、互いに略同等な体積とすることを特徴とするものである。
このように、積層方向の中心位置に対して対称な位置にある層の配線パターンを互いに略同等な体積とすることによって、基材を構成する絶縁性材料と配線パターンを構成する導電性材料との線膨張差による内部応力(配線パターンと基材とに作用する応力)を均等に分布させることができるため、多層配線基板の反りを抑制することができる。
また、請求項2に示すように、各層において配線パターンと配線パターンの非形成部とは、略均等に配置するようにしてもよい。このようにすることによって、基材を構成する絶縁性材料と配線パターンを構成する導電性材料との線膨張差による内部応力(配線パターンと基材とに作用する応力)を各層においても均等に分布させることができるため、より一層多層配線基板の反りを抑制することができる。
また、請求項3に示すように、配線パターンは、導電性材料に削除された部位があり、その削除された体積が既知である体積調整部を有するようにしてもよい。このように体積が既知である体積調整部を有することによって、配線パターンの体積を算出しやすくすることができる。
また、請求項4に示すように、対称な位置にある層の配線パターンは、互いに略対称な位置に配置するようにしてもよい。このようにすることによって、基材を構成する絶縁性材料と配線パターンを構成する導電性材料との線膨張差による内部応力(配線パターンと基材とに作用する応力)を対称な位置にある層間でも均等に分布させることができるため、より一層多層配線基板の反りを抑制することができる。
以下、本発明の実施の形態を図に基づいて説明する。図1は、本発明の実施の形態における多層配線基板の概略構成を示す部分的断面図である。図2は、本発明の実施の形態における多層配線基板の概略構成を示す分解図である。図3は、本発明の実施の形態における多層配線基板の概略構成を示す平面図である。図4は、本発明の実施の形態における配線パターンの体積調整を説明する平面図である。
本実施の形態における多層配線基板100は、図1に示すように、めっきスルーホール20を介して電気的に接続された6層の配線パターンL1〜L6が樹脂基材10を介して配置されてなるものである。
樹脂基材10は、図2に示すように、配線パターンL1〜L6が形成された樹脂基板11〜15などを積層して接着したものである。また、樹脂基板11〜15は、多層配線基板100の強度を保つためにガラスクロスなどの補強基材に、例えばエポキシ樹脂などの絶縁性樹脂を含浸させた絶縁性の樹脂基板であり、所謂プリプレグである。なお、本実施の形態においては、樹脂基板11〜15としてガラスクロスにエポキシ樹脂を含浸させたものを例として説明するが、本発明はこれに限定されるものではなく、例えば、熱可塑性樹脂フィルムやセラミックなどを用いてもよい。
配線パターンL1〜L6は、例えば、銅などの導電性材料からなり、多層配線基板100の信号線、電源パターン、グランドパターンなどをなすものである。また、配線パターンL1〜L6のうち、図2に示すように、配線パターンL1〜L6の積層方向の中心位置、すなわち多層配線基板100の中心位置に対して対称な位置にある層の配線パターンは、互いに略同等な体積である。本実施の形態においては、配線パターンL1とL6、配線パターンL2とL5、配線パターンL3とL4は、それぞれ略同等な体積である。
また、配線パターンL1〜L6の膜厚は、全面に渡って略同じ厚さとする。したがって、このような場合は、配線パターンL1〜L6は、配線パターンL1〜L6の積層方向の中心位置に対して対称な位置にある層の配線パターン(L1とL6、L2とL5、L3とL4)は、互いに略同等な面積である。
また、上述のような多層配線基板100は、図3に示すように、BGA(Ball grid array)チップ200などの電子部品が複数実装される。そして、電子部品が実装された多層配線基板100は、車載用画像処理ECU(Electric Control Unit)やエンジンECU(Electric Control Unit)などとして用いられる。
ここで、本実施の形態における多層配線基板100の製造方法に関して説明する。まず、樹脂基板11〜15の表面に配線パターンL1〜L6をなす導電性材料を設ける。次に、樹脂基板11〜15に形成された導電性材料をエッチングなどによって適宜パターンニングして配線パターンL1〜L6を形成する。
このとき、配線パターンL1〜L6の積層方向の中心位置に対して対称な位置にある配線パターンL1の体積と配線パターンL6の体積とが略同等となるように導電性材料をパターンニングする。同様に、配線パターンL1〜L6の積層方向の中心位置に対して対称な位置にある配線パターンL2の体積と配線パターンL5の体積とが略同等となるように導電性材料をパターンニングする。配線パターンL1〜L6の積層方向の中心位置に対して対称な位置にある配線パターンL3の体積と配線パターンL4の体積とが略同等となるように導電性材料をパターンニングする。
また、配線パターンL1〜L6をなす導電性材料をパターンニングする場合、各配線パターンL1〜L6の用途に応じてパターンニングする。つまり、電子部品を実装する層の配線パターン(例えば、表層の配線パターンL1など)であれば電子部品を実装するためのランド間を繋ぐ比較的細い信号線となるように導電性材料をパターンニングし、電源パターンやグランドパターンを形成する層の配線パターン(例えば、配線パターンL2、L5など)であれば比較的面積の広いベタパターンとなるように導電性材料をパターンニングする。
さらに、上述のように、配線パターンL1〜L6の積層方向の中心位置に対して対称な位置にある層の配線パターンの体積をあわせ込むように導電性材料を削除する。この場合、削除された導電性材料の体積が既知となるように導電性材料を削除する。つまり、図4に示すように、例えば、導電性材料を1mm角に削除して、削除された導電性材料の体積が既知となる体積調整部30を形成する。そして、配線パターンL1〜L6が目標となる体積となるように体積調整部30を形成していく。
このように、削除された体積が既知である体積調整部30を形成して配線パターンL1〜L6の体積をあわせ込む(調整する)ことによって、各配線パターンL1〜L6の体積を算出しやすくすることができる。
なお、体積調整部30の形状は、四角柱に限定されるものではなく、円柱や三角柱であってもよい。さらに、体積調整部30の大きさは、1mm角に限定されるものではない。
また、このように体積が既知である体積調整部30を形成して配線パターンL1〜L6の体積を調整する場合、体積調整部30を一つの配線パターンにおいて均等に分布させて設けると好ましい。例えば、配線パターンL1の体積を調整する場合、体制調整部30は、配線パターンL1の全体に対して満遍なく、均等に分布させて設ける。
次に、このようにして配線パターンL1〜L6が形成された樹脂基板11〜15を積層する。そして、積層した樹脂基板11〜15を真空状態で加熱しながら圧縮することによって接着する。このように樹脂基板11〜15は、接着して一体となり樹脂基材10となる。
そして、積層して接着した樹脂基材10にスルーホールを形成する。そして、このスルーホールに銅鍍金を施すことによって層間接続部材であるめっきスルーホール20を形成し、各配線パターンL1〜L6間を電気的に接続する。なお、配線パターンL1〜L6は、めっきスルーホール20によって電気的に接続するものに限定されるものではなく、各樹脂基板11〜15毎にビアホールなどを設けて電気的に接続するようにしてもよい。
さらに、このようにして形成された多層配線基板100には、BGAチップ200などの電子部品が実装される。この場合、多層配線基板100の配線パターンL1もしくはL6に電気的に接続されるランドに電子部品が載置された状態でリフロー工程を行うことによってなされる。例えば、BGAチップ200の端子である半田ボールと、多層配線基板100の配線パターンに電気的に接続されるランドとが接触した状態でリフロー工程を行うことによって、BGAチップ200が多層配線基板100に実装される。
このように、配線パターンL1〜L6の積層方向の中心位置に対して対称な位置にある層の配線パターンを互いに略同等な体積とすることによって、樹脂基材10を構成する絶縁性材料と配線パターンL1〜L6を構成する導電性材料との線膨張差による内部応力(配線パターンL1〜L6と樹脂基材10とに作用する応力)を多層配線基板100の全体で均等に分布させることができるため、多層配線基板100の反りを抑制することができる。
また、特に、BGAチップ200は、その形状から実装後の接続試験が行い難い。したがって、本発明の多層配線基板100は、反りを抑制することができるためBGAチップ200を実装するための多層配線基板として適用すると好ましい。さらに、本実施の形態における多層配線基板100は、反りを抑制することができるため、比較的大型のBGAチップ200でも信頼性を低減することなく確実に実装することができる。
また、本実施の形態における多層配線基板100は、反りを抑制することができるため、図3に示すように、接続信頼性を低減することなくBGAチップ200を多層配線基板100の一表面の中央に実装することができる。つまり、BGAチップが一表面の中央に実装される多層配線基板に本発明を適用すると、BGAチップと多層配線基板との接続信頼性の低減を防止することができ好適である。
また、配線パターンL1〜L6は、各層ともに略同じ膜厚である場合が多い。しかしながら、放熱性を良くするため、もしくは、電流を多く流すためなどの理由で、部分的(例えば、一つの層の配線パターンだけ)膜厚を厚くすることもありうる。このような場合は、膜厚を厚くした配線パターンに対応する配線パターンの膜厚を厚くして体積を調整するようにしてもよい。また、膜厚を厚くした配線パターンに対応する配線パターンの面積を広くして体積を調整するようにしてもよい。
また、多層配線基板100の反りは、各樹脂基板11〜15を接着する接着工程時、電子部品を実装するためのリフロー工程時に生じることが多い。また、多層配線基板100は、このような接着工程及びリフロー工程時などの製造工程中においては、搬送装置などによって把持される部位である耳部が周囲に形成された状態である。この耳部は、製造工程が終了すると切り離される。つまり、図1などにしめす多層配線基板100は、多層配線基板100の製品部である。
したがって、配線パターンL1〜L6の積層方向の中心位置に対して対称な位置にある層の配線パターンを互いに略同等な体積とする場合、製品部と耳部とを含む状態において配線パターンの体積を略同等とすることによって、多層配線基板100の反りをより一層低減することができて好ましい。
また、各層において、配線パターンL1〜L6と配線パターンL1〜L6の非形成部とは、略均等に配置するようにしてもよい。このようにすることによって、樹脂基材10を構成する絶縁性材料と配線パターンL1〜L6を構成する導電性材料との線膨張差による内部応力(配線パターンと基材とに作用する応力)を各層においても均等に分布させることができるため、より一層多層配線基板100の反りを抑制することができる。
また、配線パターンL1〜L6の積層方向の中心位置に対して対称な位置にある層の配線パターンは、互いに略同等な体積とすると共に、互いに略対称な位置に配置するようにしてもよい。このようにすることによって、樹脂基材10を構成する絶縁性材料と配線パターンL1〜L6を構成する導電性材料との線膨張差による内部応力(配線パターンと基材とに作用する応力)を対称な位置にある層間でも均等に分布させることができるため、より一層多層配線基板の反りを抑制することができる。
なお、本実施の形態においては、6層の多層配線基板100を例として説明したが、本発明は、6層の多層配線基板100に限定されるものではなく、配線パターンが偶数層積層された多層配線基板であればよい。
10 樹脂基材、11〜15 樹脂基板、20 めっきスルーホール、30 体積調整部、L1 第一配線パターン、L2 第二配線パターン、L3 第三配線パターン、L4 第四配線パターン、L5 第五配線パターン、L6 第六配線パターン、100 多層配線基板、200 GBAチップ
Claims (4)
- 絶縁性材料からなる基材を介して導電性材料からなる配線パターンが偶数層積層されてなる多層配線基板であって、
前記配線パターンの積層方向の中心位置に対して対称な位置にある層の前記配線パターンは、互いに略同等な体積とすることを特徴とする多層配線基板。 - 各層において前記配線パターンと当該配線パターンの非形成部とは、略均等に配置することを特徴とする請求項1に記載の多層配線基板。
- 前記配線パターンは、前記導電性材料に削除された部位があり、その削除された体積が既知である体積調整部を有することを特徴とする請求項1又は請求項2に記載の多層配線基板。
- 前記対称な位置にある層の前記配線パターンは、互いに略対称な位置に配置することを特徴とする請求項1乃至請求項3のいずれか一項に記載の多層配線基板。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006249764A JP2008071963A (ja) | 2006-09-14 | 2006-09-14 | 多層配線基板 |
| DE102007040876A DE102007040876A1 (de) | 2006-09-14 | 2007-08-29 | Mehrschicht-Leiterplatte |
| CN2007101495923A CN101146401B (zh) | 2006-09-14 | 2007-09-12 | 多层布线板 |
| US11/900,428 US20080257584A1 (en) | 2006-09-14 | 2007-09-12 | Multilayer wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006249764A JP2008071963A (ja) | 2006-09-14 | 2006-09-14 | 多層配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008071963A true JP2008071963A (ja) | 2008-03-27 |
Family
ID=39134637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006249764A Pending JP2008071963A (ja) | 2006-09-14 | 2006-09-14 | 多層配線基板 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20080257584A1 (ja) |
| JP (1) | JP2008071963A (ja) |
| CN (1) | CN101146401B (ja) |
| DE (1) | DE102007040876A1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011517063A (ja) * | 2008-03-31 | 2011-05-26 | 巨擘科技股▲ふん▼有限公司 | 多層基板の応力をバランスする方法及び多層基板 |
| JP2014029914A (ja) * | 2012-07-31 | 2014-02-13 | Ibiden Co Ltd | プリント配線板 |
| JP2016096355A (ja) * | 2015-12-24 | 2016-05-26 | 株式会社東芝 | 半導体装置およびシステム |
| JP2016139632A (ja) * | 2015-01-26 | 2016-08-04 | 京セラ株式会社 | 配線基板 |
| US9754632B2 (en) | 2011-03-16 | 2017-09-05 | Toshiba Memory Corporation | Semiconductor memory system |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106211542A (zh) * | 2015-04-30 | 2016-12-07 | 鸿富锦精密工业(武汉)有限公司 | 电路板及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000124612A (ja) * | 1998-01-19 | 2000-04-28 | Toshiba Corp | 配線基板とその製造方法、その配線基板を具える電気機器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10215042A (ja) * | 1997-01-28 | 1998-08-11 | Kyocera Corp | 多層配線基板 |
| JPH10308582A (ja) * | 1997-05-07 | 1998-11-17 | Denso Corp | 多層配線基板 |
| US6617526B2 (en) * | 2001-04-23 | 2003-09-09 | Lockheed Martin Corporation | UHF ground interconnects |
| GB2374984B (en) * | 2001-04-25 | 2004-10-06 | Ibm | A circuitised substrate for high-frequency applications |
| CN100403460C (zh) * | 2001-12-06 | 2008-07-16 | 宝电通科技股份有限公司 | 表面接着型积层电路保护装置及其制法 |
| JP4119205B2 (ja) * | 2002-08-27 | 2008-07-16 | 富士通株式会社 | 多層配線基板 |
| JP2005056998A (ja) * | 2003-08-01 | 2005-03-03 | Fuji Photo Film Co Ltd | 固体撮像装置およびその製造方法 |
| JP4768994B2 (ja) * | 2005-02-07 | 2011-09-07 | ルネサスエレクトロニクス株式会社 | 配線基板および半導体装置 |
-
2006
- 2006-09-14 JP JP2006249764A patent/JP2008071963A/ja active Pending
-
2007
- 2007-08-29 DE DE102007040876A patent/DE102007040876A1/de not_active Ceased
- 2007-09-12 US US11/900,428 patent/US20080257584A1/en not_active Abandoned
- 2007-09-12 CN CN2007101495923A patent/CN101146401B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000124612A (ja) * | 1998-01-19 | 2000-04-28 | Toshiba Corp | 配線基板とその製造方法、その配線基板を具える電気機器 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011517063A (ja) * | 2008-03-31 | 2011-05-26 | 巨擘科技股▲ふん▼有限公司 | 多層基板の応力をバランスする方法及び多層基板 |
| US9754632B2 (en) | 2011-03-16 | 2017-09-05 | Toshiba Memory Corporation | Semiconductor memory system |
| US9859264B2 (en) | 2011-03-16 | 2018-01-02 | Toshiba Memory Corporation | Semiconductor memory system |
| US10388640B2 (en) | 2011-03-16 | 2019-08-20 | Toshiba Memory Corporation | Semiconductor memory system |
| US10607979B2 (en) | 2011-03-16 | 2020-03-31 | Toshiba Memory Corporation | Semiconductor memory system |
| US11063031B2 (en) | 2011-03-16 | 2021-07-13 | Toshiba Memory Corporation | Semiconductor memory system |
| US11705444B2 (en) | 2011-03-16 | 2023-07-18 | Kioxia Corporation | Semiconductor memory system |
| US12094866B2 (en) | 2011-03-16 | 2024-09-17 | Kioxia Corporation | Semiconductor memory system |
| JP2014029914A (ja) * | 2012-07-31 | 2014-02-13 | Ibiden Co Ltd | プリント配線板 |
| JP2016139632A (ja) * | 2015-01-26 | 2016-08-04 | 京セラ株式会社 | 配線基板 |
| JP2016096355A (ja) * | 2015-12-24 | 2016-05-26 | 株式会社東芝 | 半導体装置およびシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102007040876A1 (de) | 2008-04-03 |
| CN101146401A (zh) | 2008-03-19 |
| US20080257584A1 (en) | 2008-10-23 |
| CN101146401B (zh) | 2010-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5355380B2 (ja) | 多層配線基板 | |
| US20190164892A1 (en) | Module and method for producing a plurality of modules | |
| US9839132B2 (en) | Component-embedded substrate | |
| JP2018046298A (ja) | 回路基板及び回路モジュール | |
| US20100022054A1 (en) | Semiconductor package and method for manufacturing the same | |
| WO2013146931A1 (ja) | 多層配線板 | |
| TW201503777A (zh) | 配線基板 | |
| JP6742682B2 (ja) | 多層配線基板 | |
| KR101701380B1 (ko) | 소자 내장형 연성회로기판 및 이의 제조방법 | |
| US20080257584A1 (en) | Multilayer wiring board | |
| CN116709645A (zh) | 制造部件承载件的方法及部件承载件 | |
| JP2017028024A (ja) | 部品搭載基板、部品内蔵基板、部品搭載基板の製造方法および部品内蔵基板の製造方法 | |
| KR20180112977A (ko) | 인쇄회로기판 및 이의 제조 방법 | |
| US20110216515A1 (en) | Electro device embedded printed circuit board and manufacturing method thereof | |
| JP2014090147A (ja) | 配線基板およびこれを用いた実装構造体 | |
| TW201316856A (zh) | 內藏元件之基板及其製造方法 | |
| TW201138582A (en) | Substrate with built-in components, multilayer substrate using the same, and manufacturing method of substrate with built-in components | |
| US20150027762A1 (en) | Printed circuit board | |
| KR101147343B1 (ko) | 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법 | |
| JP6105517B2 (ja) | 配線基板 | |
| US20170094786A1 (en) | Printed circuit board and method of manufacturing the same | |
| WO2011132274A1 (ja) | 部品内蔵基板及びこれを用いた多層基板並びに部品内蔵基板の製造方法 | |
| JP2009289789A (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
| KR20140148111A (ko) | 경연성 인쇄회로기판 및 그 제조방법 | |
| JP2004228521A (ja) | 配線基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081002 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110628 |