JP2007305761A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2007305761A JP2007305761A JP2006132204A JP2006132204A JP2007305761A JP 2007305761 A JP2007305761 A JP 2007305761A JP 2006132204 A JP2006132204 A JP 2006132204A JP 2006132204 A JP2006132204 A JP 2006132204A JP 2007305761 A JP2007305761 A JP 2007305761A
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- semiconductor chip
- heat
- radiating plate
- heat radiating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H10W72/877—
-
- H10W74/15—
-
- H10W90/724—
-
- H10W90/734—
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、パッケージ基板上に半導体チップがその素子形成面を下側にして搭載された構造の半導体装置に関し、特に多量の熱が発生する半導体チップをパッケージ基板上にフリップチップ接続した半導体装置に関する。 The present invention relates to a semiconductor device having a structure in which a semiconductor chip is mounted on a package substrate with its element formation surface facing down, and more particularly to a semiconductor device in which a semiconductor chip that generates a large amount of heat is flip-chip connected to the package substrate. .
半導体チップをパッケージ基板上にフリップチップ接続したフリップチップ型半導体装置は、パッケージを小型化できるとともに多ピン化が容易であり、高密度実装が可能であるという利点を有している。 A flip-chip type semiconductor device in which a semiconductor chip is flip-chip connected to a package substrate has the advantage that the package can be downsized, the number of pins can be easily increased, and high-density mounting is possible.
近年、電子機器の高性能化に伴って半導体チップの発熱量が増大している。半導体チップの温度が高くなると誤動作が発生するため、発熱量が大きい半導体装置には半導体チップで発生した熱を外部に速やかに放出する手段を設ける必要がある。フリップチップ型半導体装置では、半導体チップで発生した熱は半導体チップの裏面(素子形成面と反対側の面)側に張り付けられた放熱板からヒートシンクに伝達され、ヒートシンクから大気中に放出されるようになっている。 2. Description of the Related Art In recent years, the amount of heat generated by a semiconductor chip has increased with the improvement in performance of electronic devices. Since a malfunction occurs when the temperature of the semiconductor chip rises, it is necessary to provide a means for quickly releasing the heat generated in the semiconductor chip to the outside in a semiconductor device that generates a large amount of heat. In the flip chip type semiconductor device, heat generated in the semiconductor chip is transmitted to the heat sink from the heat radiating plate attached to the back surface (surface opposite to the element forming surface) of the semiconductor chip, and is released from the heat sink to the atmosphere. It has become.
図1は、従来のフリップチップ型半導体装置の一例を示す断面図である。この図1に示すフリップチップ型半導体装置では、半導体チップ12を密閉するパッケージが、パッケージ基板11と、枠体16と、放熱板17とにより構成されている。半導体チップ12はその素子形成面を下側にしてパッケージ基板11の上に搭載されている。半導体チップ12の素子形成面には複数の電極(図示せず)が形成されており、それらの電極とパッケージ基板11の上面に形成された電極(図示せず)とはバンプ13を介して電気的に接続されている。また、半導体チップ12の素子形成面とパッケージ基板11との間には、半導体チップ12に形成された素子を保護するために封止樹脂14が充填されている。
FIG. 1 is a cross-sectional view showing an example of a conventional flip-chip type semiconductor device. In the flip chip type semiconductor device shown in FIG. 1, a package for sealing the
パッケージ基板11の上面に形成された電極は、パッケージ基板11内を挿通する接続部(図示せず)を介して基板11の下面に形成された電極(図示せず)に電気的に接続されており、その下面側の電極の下にはボール15が形成されている。図1に示す半導体装置は、これらのボール15が実装基板の電極に接合されて実装基板上に実装される。
An electrode formed on the upper surface of the
一方、パッケージ基板11の上には、接着剤18により、半導体チップ12の周囲を壁状に囲む枠体16が接合されている。また、枠体16の上には、接着剤19により、放熱板17が接合されている。半導体チップ12の裏面(図1では上側の面)側には熱伝導ペースト20が塗布されており、放熱板17はこの熱伝導ペースト20により半導体チップ12に張り付けられている。
On the other hand, a
放熱板17の上にはヒートシンク(図示せず)が取り付けられる。半導体チップ12で発生した熱は熱伝導ペースト20を介して放熱板17に速やかに伝達され、更に放熱板17からヒートシンクに伝達されて、ヒートシンクから大気中に放出される。なお、半導体チップ12で発生する熱が多い場合は、ヒートシンクに加えて冷却ファンが取り付けられる。この図1に示すように、枠体16と放熱板17とにより構成されるパッケージを二体型と呼ぶ。
A heat sink (not shown) is attached on the
図2は、従来のフリップチップ型半導体装置の他の例を示す断面図である。図2において、図1と同一物には同一符号を付している。 FIG. 2 is a cross-sectional view showing another example of a conventional flip-chip type semiconductor device. In FIG. 2, the same components as those in FIG.
この図2に示すフリップチップ型半導体装置では、パッケージ基板11の上に、接着剤22によりリッド21が接合されている。リッド21は、半導体チップ12の周囲を壁状に囲む枠体部21aと、枠体部21aの上を閉塞する放熱部21bとが一体的に形成された構造を有している。一方、半導体チップ12の裏面(図2では上側の面)側には熱伝導ペースト20が塗布されており、半導体チップ12はこの熱伝導ペースト20を介してリッド21の放熱部21bに接続されている。
In the flip chip type semiconductor device shown in FIG. 2, a
リッド21の放熱部21bの上にはヒートシンク(図示せず)が取り付けられる。半導体チップ12で発生した熱は熱伝導ペースト20を介してリッド21の放熱部21bに速やかに伝達され、更に放熱部21bからヒートシンクに伝達されて、ヒートシンクから大気中に放出される。この図2に示すように、リッド21により構成されるパッケージをリッド型と呼ぶ。
A heat sink (not shown) is attached on the
本発明に関係すると思われる従来技術として、特許文献1〜3に記載されたものがある。特許文献1には、ばねにより付勢されて半導体チップに接触する伝熱ピンを備えたヒートシンクが記載されている。特許文献1では、このヒートシンクにより、厚さが異なる複数の半導体チップを一括して冷却している。特許文献2の図4には、突起部により冷却ファンを係止する構造を有するヒートシンクが記載されている。特許文献3には、基板を押圧する押え金具を設けた半導体装置が記載されている。
しかしながら、本願発明者等は、上述した従来の半導体装置には以下に示す問題点があると考える。すなわち、図1に示す半導体装置では、放熱板17が枠体16に接合されているため、特にパッケージ基板11としてガラスエポキシ(ガラス繊維にエポキシ樹脂を含浸させた複合材)等の有機基板を使用した場合に、半導体チップ12とパッケージ基板11との間の熱膨張係数の差による機械的ストレスに加えて、放熱板17とパッケージ基板11との間の熱膨張係数の差に起因する機械的ストレスがパッケージ基板11を通じて半導体チップ12の周辺接合部に作用し、半導体装置の信頼性が低下する原因となっている。
However, the present inventors consider that the conventional semiconductor device described above has the following problems. That is, in the semiconductor device shown in FIG. 1, since the
図2に示す半導体装置においても、これと同様にリッド21の枠体部21aと放熱部21bとが一体化されているため、放熱部21bとパッケージ基板11との間の熱膨張係数の差に起因する機械的ストレスがパッケージ基板11を通じて半導体チップ12の周辺接合部に作用し、信頼性を低下させている。
In the semiconductor device shown in FIG. 2 as well, since the
以上から、本発明の目的は、放熱板とパッケージ基板との熱膨張差に起因する半導体チップへの機械的ストレスの印加が抑制され、従来に比して信頼性が高い半導体装置を提供することである。 In view of the above, an object of the present invention is to provide a semiconductor device in which the application of mechanical stress to the semiconductor chip due to the difference in thermal expansion between the heat sink and the package substrate is suppressed, and the reliability is higher than in the past. It is.
本発明の一観点によれば、パッケージ基板と、前記パッケージ基板上に搭載された半導体チップと、前記半導体チップに接続されて前記半導体チップで発生した熱が伝達される放熱板と、前記パッケージ基板上に固定されて前記半導体チップの周囲を壁状に囲む枠体と、前記枠体に固定され、前記放熱板の縁部に接触して前記半導体チップとの間に前記放熱板を挟んで保持する放熱板押え部とを有し、前記放熱板が前記放熱板押え部に接合されてなく、且つ前記放熱板と前記枠体との間に隙間が設けられていることを特徴とする半導体装置が提供される。 According to an aspect of the present invention, a package substrate, a semiconductor chip mounted on the package substrate, a heat dissipation plate connected to the semiconductor chip and transmitting heat generated in the semiconductor chip, and the package substrate A frame that is fixed on and surrounds the periphery of the semiconductor chip in a wall shape, and is fixed to the frame and is held by the heat sink sandwiched between the semiconductor chip and the edge of the heat sink A semiconductor device, wherein the heat sink is not joined to the heat sink holding portion, and a gap is provided between the heat sink and the frame. Is provided.
本発明においては、放熱板を半導体チップと放熱板押え部との間に挟んで保持しており、放熱板と放熱板押え部とは接合されていない。また、放熱板と枠体との間には隙間が設けられており、半導体チップで発生する熱により放熱板が熱膨張しても、放熱板と枠体とが接触しないようになっている。これにより、放熱板の熱膨張に起因する機械的ストレスが枠体を介してパッケージ基板に伝達されることが回避され、半導体装置の信頼性が向上する。 In the present invention, the heat radiating plate is held between the semiconductor chip and the heat radiating plate holding portion, and the heat radiating plate and the heat radiating plate holding portion are not joined. Further, a gap is provided between the heat radiating plate and the frame so that the heat radiating plate and the frame are not in contact with each other even if the heat radiating plate is thermally expanded by heat generated in the semiconductor chip. Thereby, it is avoided that mechanical stress resulting from the thermal expansion of the heat radiating plate is transmitted to the package substrate through the frame, and the reliability of the semiconductor device is improved.
以下、本発明の実施形態について、添付の図面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
(第1の実施形態)
図3は、本発明の第1の実施形態に係る半導体装置を示す断面図である。本実施形態の半導体装置においては、半導体チップ32を収納するパッケージが、パッケージ基板31と、枠体36と、放熱板37とにより構成されている。
(First embodiment)
FIG. 3 is a cross-sectional view showing the semiconductor device according to the first embodiment of the present invention. In the semiconductor device according to the present embodiment, a package for housing the
すなわち、半導体チップ32は、その素子形成面を下側にしてパッケージ基板31上に搭載されている。半導体チップ32の素子形成面には複数の電極(図示せず)が形成されており、それらの電極はバンプ33を介してパッケージ基板31の上面に形成された電極(図示せず)と電気的に接続されている。半導体チップ32の素子形成面とパッケージ基板31との間には、半導体チップ32に形成された素子を保護するための封止樹脂34が充填されている。
That is, the
パッケージ基板31の上面に形成された電極は、パッケージ基板31内を挿通する接続部(図示せず)を介して基板11の下面に形成された電極(図示せず)と電気的に接続されている。また、パッケージ基板31の下面側の電極の下にはボール35が形成されている。本実施形態の半導体装置は、これらのボール35が実装基板の電極に接合されて実装基板上に実装される。パッケージ基板31には、例えばセラミック基板又はガラスエポキシ等により形成された有機基板が使用される。本実施形態では、パッケージ基板31として有機基板が使用されているものとする。
The electrode formed on the upper surface of the
一方、図3に示すように、パッケージ基板31の上には、接着剤38により、半導体チップ32の周囲を壁状に囲む枠体36が接合されている。この枠体36の上部には内側に向けてほぼ水平に突出する放熱板押え部36aが設けられている。枠体36及び放熱板押え部36aは、銅又はステンレス等の金属材料、樹脂等の有機材料、セラミック等の無機材料、又は金属と無機材料との複合材料により形成される。本実施形態では枠体36と放熱板押え部36aとが同一の材料により一体的に形成されているものとしているが、枠体36と放熱板押え部36aとが同一の材料又は異なる材料により個別に形成されていてもよい。
On the other hand, as shown in FIG. 3, a
枠体36及び放熱板押え部36aには熱伝導性は要求されない。しかし、本実施形態の半導体装置では、後述するように放熱板押え部36aと半導体チップ32とにより放熱板37を保持するので、枠体36及び放熱板押え部36aの剛性が低いと、何らかの原因で応力が印加されたときに放熱板37が放熱板押え部36aから外れてしまうおそれがある。そのため、枠体36及び放熱板押え部36aにはある程度の剛性を有することが要求される。
Thermal conductivity is not required for the
放熱板37は、半導体チップ32の裏面(図3では上側の面)に塗布された熱伝導ペースト39により、半導体チップ32に張り付けられている。放熱板37は、その縁部上面が放熱板押え部36aに接触し、中央部下面が半導体チップ32に接着して、放熱板押え部36aと半導体チップ32とに挟まれて保持されている。なお、放熱板37と放熱板押え部36aとは接触しているものの、接合はされていない。また、本実施形態においては、図3に示すように、放熱板37と枠体36との間には隙間が設けられており、放熱板37が熱膨張しても枠体36に接触しないようになっている。
The
放熱板37には熱伝導率が高いことが要求され、通常は銅又はアルミニウム等の金属材料により形成される。しかし、放熱板37をアルミナ等の無機材料又は金属とセラミックとの複合材料により形成してもよい。
The
放熱板37の上にはヒートシンク(図示せず)が取り付けられる。半導体チップ32で発生した熱は熱伝導ペースト39を介して放熱板37に速やかに伝達され、更に放熱板37からヒートシンクに伝達されて、ヒートシンクから大気中に放出される。半導体チップ32で発生する熱が多い場合は、ヒートシンクに加えて冷却ファンが取り付けられる。
A heat sink (not shown) is attached on the
このように構成された本実施形態の半導体装置において、放熱板37と放熱板押え部36aとは接触しているものの接合されてなく、且つ放熱板37と枠体36との間に隙間が設けられているので、半導体チップ32で発生した熱により放熱板37が熱膨張しても、枠体36には放熱板37の熱膨張による応力が印加されない。これにより、枠体36からパッケージ基板31を通じて半導体チップ32の周辺接合部への機械的ストレスの印加が回避される。その結果、半導体装置の信頼性が向上するという効果を奏する。
In the semiconductor device according to the present embodiment configured as described above, the
(第2の実施形態)
図4は、本発明の第2の実施形態に係る半導体装置を示す断面図である。本実施形態が第1の実施形態と異なる点は放熱板の形状が異なることにあり、その他の基本的な構成は第1の実施形態と同様であるので、図4において図3と同一物には同一符号を付してその詳しい説明は省略する。
(Second Embodiment)
FIG. 4 is a sectional view showing a semiconductor device according to the second embodiment of the present invention. The difference between this embodiment and the first embodiment is that the shape of the heat sink is different, and the other basic configuration is the same as that of the first embodiment. Are denoted by the same reference numerals, and detailed description thereof is omitted.
図3に示す第1の実施形態では、放熱板37の上面が枠体36の上面よりも低い位置にあるので使用可能なヒートシンクが限定され、例えば底面が平坦な大型のヒートシンクを使用するためには放熱板37とヒートシンクとの間に熱伝導板等を配置する必要があるという難点がある。
In the first embodiment shown in FIG. 3, the heat sink that can be used is limited because the upper surface of the
一方、本実施形態においては、図4に示すように、放熱板41の中央部と縁部との間に段差を設けて、放熱板41の上面と枠体36の上面とが同じ高さになるようにしている。但し、本実施形態においても、第1の実施形態と同様に、放熱板41と放熱板押え部36aとは接触しているものの接合はされてなく、且つ放熱板41と枠体36との間に隙間を設けて、放熱板41が熱膨張しても枠体36と接触しないようにしている。
On the other hand, in the present embodiment, as shown in FIG. 4, a step is provided between the center portion and the edge portion of the
これにより、本実施形態に係る半導体装置は、第1の実施形態と同様の効果を得ることができるのに加えて、ヒートシンクの制限が緩和され、底面が平坦な大型のヒートシンクの使用が可能になるという効果を得ることができる。 As a result, the semiconductor device according to the present embodiment can obtain the same effects as those of the first embodiment, and the restriction of the heat sink is relaxed, and a large heat sink with a flat bottom surface can be used. The effect of becoming can be obtained.
以下、本発明の諸態様を、付記としてまとめて記載する。 Hereinafter, various aspects of the present invention will be collectively described as supplementary notes.
(付記1)パッケージ基板と、
前記パッケージ基板上に搭載された半導体チップと、
前記半導体チップに接続されて前記半導体チップで発生した熱が伝達される放熱板と、
前記パッケージ基板上に固定されて前記半導体チップの周囲を壁状に囲む枠体と、
前記枠体に固定され、前記放熱板の縁部に接触して前記半導体チップとの間に前記放熱板を挟んで保持する放熱板押え部とを有し、
前記放熱板が前記放熱板押え部に接合されてなく、且つ前記放熱板と前記枠体との間に隙間が設けられていることを特徴とする半導体装置。
(Appendix 1) a package substrate;
A semiconductor chip mounted on the package substrate;
A heat radiating plate connected to the semiconductor chip to transmit heat generated in the semiconductor chip;
A frame that is fixed on the package substrate and surrounds the periphery of the semiconductor chip in a wall shape;
A heat sink holding part that is fixed to the frame and that holds the heat sink sandwiched between the semiconductor chip and the edge of the heat sink;
The semiconductor device, wherein the heat radiating plate is not joined to the heat radiating plate pressing portion, and a gap is provided between the heat radiating plate and the frame body.
(付記2)前記放熱板の前記半導体チップに接触する部分と前記放熱板押え部に接触する部分との間に段差が設けられ、前記放熱板の上面と前記枠体の上面とが同じ高さであることを特徴とする付記1に記載の半導体装置。 (Supplementary Note 2) A step is provided between a portion of the heat sink that contacts the semiconductor chip and a portion that contacts the heat sink holding portion, and the upper surface of the heat sink and the upper surface of the frame body have the same height. The semiconductor device according to appendix 1, wherein:
(付記3)前記枠体と前記放熱板押え部とが同一材料により一体的に形成されていることを特徴とする付記1に記載の半導体装置。 (Supplementary note 3) The semiconductor device according to supplementary note 1, wherein the frame body and the heat sink holding part are integrally formed of the same material.
(付記4)前記半導体チップと前記放熱板との間には熱伝導ペーストが介在していることを特徴とする付記1に記載の半導体装置。 (Additional remark 4) The semiconductor device of Additional remark 1 characterized by the heat conductive paste interposing between the said semiconductor chip and the said heat sink.
(付記5)前記放熱板が、金属、無機材料、及び金属と無機材料との複合材料のいずれかにより形成されていることを特徴とする付記1に記載の半導体装置。 (Supplementary note 5) The semiconductor device according to supplementary note 1, wherein the heat dissipation plate is formed of any one of a metal, an inorganic material, and a composite material of a metal and an inorganic material.
(付記6)前記放熱板押え部が、金属、有機材料、無機材料、及び金属と無機材料との複合材料のいずれかにより形成されていることを特徴とする付記1に記載の半導体装置。 (Additional remark 6) The said heat sink holding | suppressing part is formed with either the metal, the organic material, the inorganic material, and the composite material of a metal and an inorganic material, The semiconductor device of Additional remark 1 characterized by the above-mentioned.
11,31…パッケージ基板、
12,32…半導体チップ、
13,33…バンプ、
14,34…封止樹脂、
15,35…ボール、
16,36…枠体、
17,37,41…放熱板、
18,19,22,38…接着剤、
20,39…熱伝導ペースト、
21…リッド、
36a…放熱板押え部。
11, 31 ... package substrate,
12, 32 ... semiconductor chip,
13, 33 ... Bump,
14, 34 ... sealing resin,
15,35 ... ball,
16, 36 ... frame,
17, 37, 41 ... heat sink,
18, 19, 22, 38 ... adhesive,
20, 39 ... heat conductive paste,
21 ... Lid,
36a ... Radiator holding part.
Claims (3)
前記パッケージ基板上に搭載された半導体チップと、
前記半導体チップに接続されて前記半導体チップで発生した熱が伝達される放熱板と、
前記パッケージ基板上に固定されて前記半導体チップの周囲を壁状に囲む枠体と、
前記枠体に固定され、前記放熱板の縁部に接触して前記半導体チップとの間に前記放熱板を挟んで保持する放熱板押え部とを有し、
前記放熱板が前記放熱板押え部に接合されてなく、且つ前記放熱板と前記枠体との間に隙間が設けられていることを特徴とする半導体装置。 A package substrate;
A semiconductor chip mounted on the package substrate;
A heat radiating plate connected to the semiconductor chip to transmit heat generated in the semiconductor chip;
A frame that is fixed on the package substrate and surrounds the periphery of the semiconductor chip in a wall shape;
A heat sink holding part that is fixed to the frame body and holds the heat sink sandwiched between the semiconductor chip in contact with the edge of the heat sink;
The semiconductor device, wherein the heat radiating plate is not joined to the heat radiating plate pressing portion, and a gap is provided between the heat radiating plate and the frame body.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006132204A JP2007305761A (en) | 2006-05-11 | 2006-05-11 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006132204A JP2007305761A (en) | 2006-05-11 | 2006-05-11 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007305761A true JP2007305761A (en) | 2007-11-22 |
Family
ID=38839444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006132204A Withdrawn JP2007305761A (en) | 2006-05-11 | 2006-05-11 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007305761A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8023268B2 (en) | 2007-02-27 | 2011-09-20 | Fujitsu Limited | Printed circuit board unit and semiconductor package |
| US9059143B2 (en) | 2010-07-28 | 2015-06-16 | J-Devices Corporation | Semiconductor device |
| US20160262270A1 (en) * | 2015-03-04 | 2016-09-08 | International Business Machines Corporation | Electronic package with heat transfer element(s) |
| US10169967B1 (en) | 2016-02-25 | 2019-01-01 | International Business Machines Corporation | Multi-layer stack with embedded tamper-detect protection |
| US10378924B2 (en) | 2015-09-25 | 2019-08-13 | International Business Machines Corporation | Circuit boards and electronic packages with embedded tamper-respondent sensor |
| US10531561B2 (en) | 2018-02-22 | 2020-01-07 | International Business Machines Corporation | Enclosure-to-board interface with tamper-detect circuit(s) |
| US10535619B2 (en) | 2016-05-13 | 2020-01-14 | International Business Machines Corporation | Tamper-proof electronic packages with stressed glass component substrate(s) |
| US10667389B2 (en) | 2016-09-26 | 2020-05-26 | International Business Machines Corporation | Vented tamper-respondent assemblies |
| US10685146B2 (en) | 2015-09-25 | 2020-06-16 | International Business Machines Corporation | Overlapping, discrete tamper-respondent sensors |
| WO2024033980A1 (en) * | 2022-08-08 | 2024-02-15 | 日本電信電話株式会社 | Optical modulation device |
-
2006
- 2006-05-11 JP JP2006132204A patent/JP2007305761A/en not_active Withdrawn
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8023268B2 (en) | 2007-02-27 | 2011-09-20 | Fujitsu Limited | Printed circuit board unit and semiconductor package |
| US9059143B2 (en) | 2010-07-28 | 2015-06-16 | J-Devices Corporation | Semiconductor device |
| US20160262270A1 (en) * | 2015-03-04 | 2016-09-08 | International Business Machines Corporation | Electronic package with heat transfer element(s) |
| US10237964B2 (en) * | 2015-03-04 | 2019-03-19 | International Business Machines Corporation | Manufacturing electronic package with heat transfer element(s) |
| US10378924B2 (en) | 2015-09-25 | 2019-08-13 | International Business Machines Corporation | Circuit boards and electronic packages with embedded tamper-respondent sensor |
| US10685146B2 (en) | 2015-09-25 | 2020-06-16 | International Business Machines Corporation | Overlapping, discrete tamper-respondent sensors |
| US10378925B2 (en) | 2015-09-25 | 2019-08-13 | International Business Machines Corporation | Circuit boards and electronic packages with embedded tamper-respondent sensor |
| US10169968B1 (en) | 2016-02-25 | 2019-01-01 | International Business Machines Corporation | Multi-layer stack with embedded tamper-detect protection |
| US10217336B2 (en) | 2016-02-25 | 2019-02-26 | International Business Machines Corporation | Multi-layer stack with embedded tamper-detect protection |
| US10169967B1 (en) | 2016-02-25 | 2019-01-01 | International Business Machines Corporation | Multi-layer stack with embedded tamper-detect protection |
| US10535619B2 (en) | 2016-05-13 | 2020-01-14 | International Business Machines Corporation | Tamper-proof electronic packages with stressed glass component substrate(s) |
| US10535618B2 (en) | 2016-05-13 | 2020-01-14 | International Business Machines Corporation | Tamper-proof electronic packages with stressed glass component substrate(s) |
| US10667389B2 (en) | 2016-09-26 | 2020-05-26 | International Business Machines Corporation | Vented tamper-respondent assemblies |
| US10531561B2 (en) | 2018-02-22 | 2020-01-07 | International Business Machines Corporation | Enclosure-to-board interface with tamper-detect circuit(s) |
| US11083082B2 (en) | 2018-02-22 | 2021-08-03 | International Business Machines Corporation | Enclosure-to-board interface with tamper-detect circuit(s) |
| WO2024033980A1 (en) * | 2022-08-08 | 2024-02-15 | 日本電信電話株式会社 | Optical modulation device |
| JPWO2024033980A1 (en) * | 2022-08-08 | 2024-02-15 | ||
| JP7801643B2 (en) | 2022-08-08 | 2026-01-19 | Ntt株式会社 | Optical Modulation Device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8970029B2 (en) | Thermally enhanced heat spreader for flip chip packaging | |
| US6650006B2 (en) | Semiconductor package with stacked chips | |
| CN113130405B (en) | Semiconductor package and method of manufacturing the same | |
| KR20160098046A (en) | Semiconductor device | |
| TWI508238B (en) | Wafer cooling system | |
| JP6917287B2 (en) | Electronic control device | |
| JP2017123379A (en) | Semiconductor device | |
| WO2004093187A1 (en) | Electronic component package, electronic component package assembly and printed board unit | |
| CN111554643B (en) | Heat Sink Design for Flip Chip Ball Grid Array | |
| JP2003031744A (en) | Semiconductor device | |
| JP3733783B2 (en) | Module having heat dissipation structure of heating element | |
| JP2007305761A (en) | Semiconductor device | |
| JP2861981B2 (en) | Cooling structure of semiconductor device | |
| JP4811933B2 (en) | Heat dissipation structure in electronic equipment | |
| JP2853666B2 (en) | Multi-chip module | |
| JP4367376B2 (en) | Power semiconductor device | |
| JP2009059760A (en) | Electronic circuit board heat dissipation structure | |
| JP3378174B2 (en) | Heat dissipation structure of high heating element | |
| JP2007281201A (en) | Semiconductor device | |
| JP2008004688A (en) | Semiconductor package | |
| JP2007281043A (en) | Semiconductor device | |
| JP4994025B2 (en) | Resin-sealed electronic equipment | |
| TWI625833B (en) | Package structure | |
| JP2008172090A (en) | Package for semiconductor element and semiconductor device | |
| JP2005072104A (en) | Power module heat dissipation structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090302 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20101126 |