JP2007129030A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】 Ｗプラグ表面の異常な酸化を抑制し、Ｗプラグを有する集積回路配線として配線抵抗の安定した半導体装置及びその製造方法を提供する。
【解決手段】 下層導電領域１１と上層配線層１３は層間の絶縁膜１２により隔てられている。絶縁膜１２を貫通するホール１４及び１４Ｄを介してタングステンプラグ１５及びダミーのタングステンプラグ１５Ｄが設けられている。ダミーのタングステンプラグ１５Ｄは、タングステンプラグ１５に隣り合うように設けられ、下層導電領域１１と結合されるが上層において電気的にはオープンになっている。ＣＭＰ後などの洗浄時にタングステンプラグ１５表面が純水に接触しても、ダミーのタングステンプラグ１５Ｄによる多量の電子の供給源が確保される。これにより、タングステンプラグ１５表面の酸化物の付着が抑えられ、抵抗上昇も抑制される。
【選択図】 図１

Description

本発明は、ＣＭＰ工程を伴って形成される配線接続部を有する半導体装置及びその製造方法に関する。

半導体装置製造において、多層配線は一般的である。多層配線の形成技術において、コンタクトホールやビアホールにＷ（タングステン）プラグを形成するための、ブランケットＷ及びその後のＷのエッチバック処理またはＣＭＰ（化学的機械的研磨）処理はよく知られている。

集積回路配線において、コンタクトまたはビアとなるＷプラグの分布が密の部分と疎の部分とでＷのエッチング速度が変わる。これはいわゆるローディング効果と呼ばれる現象であり、疎の部分のＷのエッチング速度が相対的に大きくなる。従って、比較的疎の部分のコンタクトホールまたはビアホールに埋め込まれたＷプラグの上部が過度にエッチングされ埋め込み状態が良好でなくなる。この結果、Ｗプラグは上層のアルミニウム配線層との接触面積が減少し、高抵抗を招く。

上記対策として、集積回路配線において、Ｗプラグ分布が疎の部分のＷプラグ近傍に、配線や拡散層に接続されないダミーのホールを形成しＷプラグと同じようにＷを埋め込む。これにより、エッチバック時に露出するＷプラグ分布の不均一性を改善し、ローディング効果を抑制する（例えば、特許文献１参照）。
特開平６−８５０８０号公報（段落番号[0026]、[0027]、第３頁、図１）

上記ローディング効果とは別の原因で、Ｗプラグの分布が密の部分に比べて疎の部分、より詳細には孤立したＷプラグの配線抵抗が高くなるという問題がある。Ｗプラグの形成時、例えばＷのブランケットをＣＭＰにより平坦化除去するが、ＣＭＰ後の洗浄時に純水に接触する。その際、Ｗプラグ表面に異常な酸化が発生する場合があり、これが配線抵抗上昇を招く。

ＣＭＰ後の洗浄時、通常、ＷはＨ_２Ｏ＋Ｏ_２と反応し（ＷＯ_３）、電子が媒介することでＯＨ⁻がＷＯ_３に作用してＷＯ４^２−となり、Ｗプラグ表面から離脱される。ところが、Ｗプラグが孤立していると電子の供給が追いつかずにＷＯ_３のままＷプラグ表面に留まってしまうことが少なくない。この結果、Ｗプラグは、表面に異常な酸化物が形成され、上質なＷと上層のアルミニウム配線層との接触面積が減少するので、高抵抗を招く。

本発明は上記のような事情を考慮してなされたもので、Ｗプラグ表面の異常な酸化を抑制し、Ｗプラグを有する集積回路配線として配線抵抗の安定した半導体装置及びその製造方法を提供しようとするものである。

本発明に係る半導体装置は、半導体集積回路の層間の絶縁膜を介して下層導電領域と上層配線の電気的接続をなすタングステンプラグと、前記タングステンプラグに隣り合うように形成され、前記下層導電領域と結合されるが上層において電気的にはオープンになっている１個以上のダミーのタングステンプラグと、を具備する。

上記本発明に係る半導体装置によれば、ダミーのタングステンプラグは半導体集積回路を構成する電気回路としては意味を持たないが、下層導電領域と結合されている。これにより、洗浄時にタングステンプラグ表面が純水に接触しても、ダミーのタングステンプラグによる多量の電子の供給源が確保される。これにより、タングステンプラグ表面の酸化物の付着が抑えられ、抵抗上昇も抑制される。

なお、上記本発明に係る半導体装置は、次のいずれかの特徴を有することにより、より効果的に、高抵抗になり難いかつ高信頼性の得られるタングステンプラグが実現される。
前記タングステンプラグと前記ダミーのタングステンプラグの離間距離は、２μｍ以下になっていることを特徴とする。
前記ダミーのタングステンプラグは、前記上層配線の端部を基準とし、前記上層配線の伸長方向と反対側、前記上層配線の伸長方向に対し左側、前記上層配線の伸長方向に対し右側、のいずれかに配されていることを特徴とする。
前記ダミーのタングステンプラグ上には前記上層配線と同じ導電材料で島状部材が形成されていることを特徴とする。
前記下層導電領域は、前記半導体集積回路に関係するメタル配線、半導体素子を構成する拡散層、ポリシリコン層、シリサイド層のうちのいずれかであることを特徴とする。

本発明に係る半導体装置の製造方法は、半導体ウェーハにおける半導体集積回路形成に関し、層間の絶縁膜を貫通して底部に下層導電領域を露出させる、配線用、ダミー用を含む互いに隣り合う複数のホールを形成する工程と、前記各ホール内へのバリアメタルの被覆を介して前記各ホールを同時に埋め込むタングステンを堆積する工程と、前記各ホール上面のレベルまで前記タングステンを研磨除去し、配線用、ダミー用それぞれのタングステンプラグを形成するＣＭＰ工程と、前記タングステンプラグそれぞれを覆うように上層配線部材を形成する工程と、前記上層配線部材を選択的にエッチングすることにより、前記配線用のタングステンプラグと接続する上層配線を形成するパターニング工程と、を具備する。

上記本発明に係る半導体装置の製造方法によれば、タングステンプラグを形成するＣＭＰ工程後は純水洗浄を伴う。このとき、配線用のタングステンプラグと同じように下層導電領域に接続されるダミーのタングステンプラグが設けられる。よって、タングステンプラグ表面が純水に接触しても、ダミーのタングステンプラグによる多量の電子の供給源が確保される。これにより、タングステンプラグ表面は電子の供給により酸化物のイオン化が促進され、酸化物の付着が抑えられる。

なお、上記本発明に係る半導体装置の製造方法は、次のいずれかの特徴を有することにより、より効果的に、高抵抗になり難く、高信頼性の得られるタングステンプラグになり得る。
前記ホールに関し、前記配線用のホールに２μｍ以下で隣り合うように前記ダミー用のホールを１個以上形成することを特徴とする。
前記パターニング工程に関し、前記上層配線と同時に前記ダミー用のタングステンプラグと接続する島状部材を形成することを特徴とする。

発明を実施するための形態

図１は、本発明の第１実施形態に係る半導体装置の要部を示す断面図である。下層導電領域１１と上層配線層１３は層間の絶縁膜１２により隔てられている。絶縁膜１２を貫通するホール１４及び１４Ｄを介してタングステンプラグ１５及びダミーのタングステンプラグ１５Ｄが設けられている。

下層導電領域１１は、図示しない半導体ウェーハまたはＩＣチップにおける半導体集積回路に関係するメタル配線である。その他、下層導電領域１１は、半導体素子を構成する拡散層やゲートのポリシリコン層、あるいはシリサイド層であることも考えられる。絶縁膜１２は、下層導電領域１１上に設けられ、上層配線層１３と下層導電領域１１を隔てる層間の絶縁膜となっている。上層配線層１３は、例えばアルミニウムを主成分とするメタル配線である。タングステンプラグ１５は、ホール１４に図示しないバリアメタルを介して埋め込まれたＷ（タングステン）でなり、下層導電領域１１と上層配線１３の電気的接続を担っている。

一方、ダミーのタングステンプラグ１５Ｄは、タングステンプラグ１５に隣り合うように設けられ、下層導電領域１１と結合されるが上層において電気的にはオープンになっている。島状部材１３Ｉは、上層配線１３と同じ導電材料で形成されているが、電気回路的には意味を持たない。島状部材１３Ｉは、タングステンの拡散バリア等のキャップ機能が伴うと考えられるが、支障なければ無くてもよい。

ダミーのタングステンプラグ１５Ｄは、タングステンプラグ１５との離間距離Ｐ１が小さい方が好ましく、２μｍより大きくならないように設定される（Ｐ１≦２μｍ）。また、ダミーのタングステンプラグ１５Ｄは、ここでは、上層配線１３の端部を基準とし、上層配線の伸長方向と反対側に設けられているが、さらに複数のタングステンプラグ１５Ｄを、タングステンプラグ１５に隣り合うような箇所に設けるようにしてもよい。

上記実施形態の構成によれば、ダミーのタングステンプラグ１５Ｄは、半導体集積回路を構成する電気回路としては意味を持たないが、下層導電領域１１と結合されている。これにより、ＣＭＰ後などの洗浄時にタングステンプラグ１５表面が純水に接触しても、ダミーのタングステンプラグ１５Ｄによる多量の電子の供給源が確保される。これにより、タングステンプラグ１５表面の酸化物の付着が抑えられ、抵抗上昇も抑制される。以下、製造方法にて説明する。

図２（ａ）〜（ｃ）は、それぞれ本発明の第２実施形態に係る半導体装置の製造方法の要部を工程順に示す断面図であり、前記第１実施形態の構成を実現する工程を順に示している。図１と同様の箇所には同一の符号を付して説明する。
図２（ａ）に示すように、下層導電領域１１上には、ＣＶＤ法により層間の絶縁膜１２が形成される。次に、フォトリソグラフィ技術及び異方性エッチング技術を用いて、絶縁膜１２を貫通し底部に下層導電領域１１を露出させる複数のホール１４，１４Ｄを形成する。ホール１４，１４Ｄは、通常の配線用、ダミー用として互いに隣り合うように形成される。好ましくは、配線用のホール１４に２μｍ以下で隣り合うようにダミー用のホール１４Ｄを１個以上形成するとよい。次に、各ホール１４，１４Ｄ内へのバリアメタル（図示せず）の被覆を介して各ホール１４，１４Ｄを同時に埋め込むＷ（タングステン）を堆積する（Ｗブランケット）。Ｗブランケットは、スパッタ法またはメタルＣＶＤ法を用いて達成することができる。

次に、図２（ｂ）に示すように、ＷブランケットはＣＭＰ技術を用いて研磨除去される。すなわち、Ｗを各ホール１４，１４Ｄ上面のレベルまで研磨除去し、配線用、ダミー用それぞれのタングステンプラグ１５，１５Ｄを形成し、平坦化する。このＣＭＰ工程途中やＣＭＰ工程後にはウェーハの純水洗浄があり、各ホール１４，１４Ｄ上面のＷは、純水に接触する。ＷはＨ_２Ｏ＋Ｏ_２と反応し（ＷＯ_３）、電子が媒介することでＯＨ⁻がＷＯ_３に作用してＷＯ４^２−となり、Ｗプラグ表面から離脱される。Ｗプラグ１５と下層導電領域１１を介して電気的につながるＷプラグ１５Ｄが設けられているため、電子の供給を補うことができる。よって、Ｗプラグ表面は、ＷＯ_３を留める状態にはなり難く、酸化物の付着が抑制される。

次に、図２（ｃ）に示すように、Ｗプラグ１５，１５Ｄを覆うように上層配線部材を形成し、フォトリソグラフィ工程、エッチング工程を経て上層配線層１３を形成する。上層配線層１３は、例えばアルミニウムを主成分とするメタル配線であり、図示しないが少なくともＴｉＮ等を含む薄いバリアメタル上に主配線部材のＡｌ、Ａｌ上にＴｉＮ等を含む薄い保護用メタルを有する。島状部材１３Ｉは、上層配線１３と同一工程で形成される同一の部材であるが、電気回路的には意味を持たない。島状部材１３Ｉは、タングステンの拡散バリア等のキャップ機能が伴うと考えられるが、支障なければ無くてもよい。

上記実施形態の方法によれば、Ｗプラグを形成するＣＭＰ工程後は純水洗浄を伴う。このとき、配線用のＷプラグ１５と同じように下層導電領域に接続されるダミーのＷプラグ１５Ｄが設けられる。よって、Ｗプラグ１５表面が純水に接触しても、ダミーのＷプラグ１５Ｄによる多量の電子の供給源が確保される。これにより、Ｗプラグ１５表面は電子の供給により酸化物のイオン化が促進され、酸化物の付着が抑えられる。この結果、高抵抗になり難く、高信頼性の得られるＷプラグを有する多層配線が実現される。

図３（ａ），（ｂ）は、それぞれ図１の変形例を示す平面図である。同様の箇所に同一の符号を付してある。各図のように、ダミーのＷプラグ１５Ｄは、下層導電領域１１と接続される関係上、下層導電領域１１の先端形状の設計に応じて、また、上層配線側の空き領域に応じて、複数配備できる。ダミーのＷプラグ１５Ｄは、上層配線１３の伸長方向と反対側、上層配線１３の伸長方向に対し左側、右側、のいずれかに自由に配することも可能である。

図３（ａ）によれば、ダミーのＷプラグ１５Ｄは、Ｗプラグ１５と接続される上層配線１３の端部を基準とし、上層配線１３の伸長方向と反対側、かつ、上層配線１３の伸長方向に対し左側、右側に配されている。Ｗプラグ１５とＷプラグ１５Ｄそれぞれとの離間距離Ｐ２は、２μｍより大きくならないように設定される（Ｐ２≦２μｍ）。島状部材１３Ｉは、上層配線１３と同一工程で形成される同一の部材であるが、支障なければ無くてもよい。

図３（ｂ）によれば、ダミーのＷプラグ１５Ｄは、Ｗプラグ１５と接続される上層配線１３の端部を基準とし、上層配線１３の伸長方向に対し左側、上層配線１３の伸長方向に対し右側に２個ずつ配されている。Ｗプラグ１５とＷプラグ１５Ｄそれぞれとの離間距離Ｐ３は、２μｍより大きくならないように設定される（Ｐ３≦２μｍ）。

上記図３（ａ），（ｂ）のような構成においても、第１実施形態と同様の効果が得られる。すなわち、ＣＭＰ後などの洗浄時にＷプラグ１５表面が純水に接触しても、ダミーのＷプラグ１５Ｄによる多量の電子の供給源が確保される。これにより、Ｗプラグ１５表面の酸化物の付着が抑えられ、抵抗上昇も抑制される。

また、上記図３（ａ），（ｂ）のような構成は、他の利点もある。例えば、配線路における小さな設計変更に対応可能である。図３（ａ）では、Ｗプラグ１５が上層配線１３に接続される形態に替えて、Ｗプラグ１５Ｄのいずれかに上層配線１３を接続するような設計変更が可能である。

図４は、図１の応用例を示す平面図である。同様の箇所に同一の符号を付してある。ＭＯＳ ＦＥＴ Ｑ１は、集積回路内で孤立したものとする。ＭＯＳ ＦＥＴ Ｑ１は、ソース／ドレイン拡散層Ｓ／Ｄ、ゲート電極Ｇを有する。ソース／ドレイン拡散層Ｓ／Ｄはシリサイド層であることも考えられる。ゲート電極Ｇは、ポリシリコン層、あるいはシリサイド層であることも考えられる。このソース／ドレイン拡散層Ｓ／Ｄ、ゲート電極Ｇは、それぞれ下層導電領域１１として、各Ｗプラグ１５を介して上層配線１３１，１３２，１３３に接続される。そこで、ソース／ドレイン拡散層Ｓ／Ｄ、ゲート電極Ｇそれぞれに対しＷプラグ１５Ｄを設ける。Ｗプラグ１５ＤはそれぞれＷプラグ１５近傍２μｍ以内に配することが望ましい。
このような構成においても、第１実施形態や上記図３（ａ），（ｂ）で説明したような効果が得られる。すなわち、Ｗプラグ表面における酸化物の付着が抑えられ、抵抗上昇抑制効果が得られる。また、配線路における小さな設計変更に対応することが期待できる。

以上説明したように本発明によれば、ダミーのタングステンプラグは半導体集積回路を構成する電気回路としては意味を持たないが、下層導電領域と結合されている。これにより、洗浄時にタングステンプラグ表面が純水に接触しても、ダミーのタングステンプラグによる多量の電子の供給源が確保される。これにより、タングステンプラグ表面の酸化物の付着が抑えられ、抵抗上昇も抑制される。この結果、Ｗプラグ表面の異常な酸化を抑制し、Ｗプラグを有する集積回路配線として配線抵抗の安定した半導体装置及びその製造方法を提供することができる。

なお、本発明は、上述した実施形態及び方法に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々の変更、応用を実施することが可能である。

第１実施形態に係る半導体装置の要部を示す断面図。 第２実施形態に係る半導体装置の製造方法の要部を示す各断面図。 図１の変形例を示す各平面図。 図１の応用例を示す平面図。

符号の説明

１１…下層導電領域、１２…層間の絶縁膜、１３，１３１，１３２，１３３…上層配線層、１３Ｉ…島状部材、１４，１４Ｄ…ホール、１５…タングステン（Ｗ）プラグ、１５Ｄ…ダミーのタングステン（Ｗ）プラグ、Ｑ１…ＭＯＳ ＦＥＴ。

Claims (8)

1. 半導体集積回路の層間の絶縁膜を介して下層導電領域と上層配線の電気的接続をなすタングステンプラグと、
   前記タングステンプラグに隣り合うように形成され、前記下層導電領域と結合されるが上層において電気的にはオープンになっている１個以上のダミーのタングステンプラグと、
   を具備する半導体装置。
2. 前記タングステンプラグと前記ダミーのタングステンプラグの離間距離は、２μｍ以下になっている請求項１に記載の半導体装置。
3. 前記ダミーのタングステンプラグは、前記上層配線の端部を基準とし、前記上層配線の伸長方向と反対側、前記上層配線の伸長方向に対し左側、前記上層配線の伸長方向に対し右側、のいずれかに配されている請求項１または２に記載の半導体装置。
4. 前記ダミーのタングステンプラグ上には前記上層配線と同じ導電材料で島状部材が形成されている請求項１〜３いずれか一つに記載の半導体装置。
5. 前記下層導電領域は、前記半導体集積回路に関係するメタル配線、半導体素子を構成する拡散層、ポリシリコン層、シリサイド層のうちのいずれかである請求項１〜４いずれか一つに記載の半導体装置。
6. 半導体ウェーハにおける半導体集積回路形成に関し、層間の絶縁膜を貫通して底部に下層導電領域を露出させる、配線用、ダミー用を含む互いに隣り合う複数のホールを形成する工程と、
   前記各ホール内へのバリアメタルの被覆を介して前記各ホールを同時に埋め込むタングステンを堆積する工程と、
   前記各ホール上面のレベルまで前記タングステンを研磨除去し、配線用、ダミー用それぞれのタングステンプラグを形成するＣＭＰ工程と、
   前記タングステンプラグそれぞれを覆うように上層配線部材を形成する工程と、
   前記上層配線部材を選択的にエッチングすることにより、前記配線用のタングステンプラグと接続する上層配線を形成するパターニング工程と、
   を具備する半導体装置の製造方法。
7. 前記ホールに関し、前記配線用のホールに２μｍ以下で隣り合うように前記ダミー用のホールを１個以上形成する請求項６に記載の半導体装置の製造方法。
8. 前記パターニング工程に関し、前記上層配線と同時に前記ダミー用のタングステンプラグと接続する島状部材を形成する請求項６または７に記載の半導体装置の製造方法。
   

Images