JP2007165769A - 貼り合わせ基板の製造方法 - Google Patents
貼り合わせ基板の製造方法 Download PDFInfo
- Publication number
- JP2007165769A JP2007165769A JP2005363317A JP2005363317A JP2007165769A JP 2007165769 A JP2007165769 A JP 2007165769A JP 2005363317 A JP2005363317 A JP 2005363317A JP 2005363317 A JP2005363317 A JP 2005363317A JP 2007165769 A JP2007165769 A JP 2007165769A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- active layer
- groove
- bonded
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H10P14/20—
-
- H10P90/1922—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
-
- H10P52/00—
-
- H10P90/1916—
-
- H10P95/00—
-
- H10W10/181—
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
Abstract
【解決手段】活性層用ウエーハと支持基板用ウエーハとを貼り合わせた貼り合わせ基板の製造方法において、前記活性層用ウエーハの表面に外周部に沿って内側に全周にわたって溝を設ける第一の工程と、前記溝を設けた面を貼り合わせ面として、前記活性層用ウエーハと前記支持基板用ウエーハとを貼り合わせる第二の工程と、前記活性層用ウエーハを薄膜化するとともに、前記活性層用ウエーハの溝から外側の未結合部分も取り除く第三の工程とを備えることを特徴とする貼り合わせ基板の製造方法。
【選択図】図1
Description
SOI基板の製造方法として、例えば、以下の方法が知られている。すなわち、鏡面研磨された2枚のシリコンウエーハ(活性層用ウエーハと支持基板用ウエーハ)を用意し、少なくとも一方のウエーハに酸化膜を形成させる。そして、これらのウエーハを酸化膜を挟んで貼り合わせた後、熱処理して結合強度を高める。その後、活性層用ウエーハを薄膜化してSOI(Silicon on Insulator)層が形成されたSOI基板を得る。この薄膜化の方法としては、活性層用ウエーハを所望の厚さまで研削、研磨等を施す方法や、イオン注入剥離法と呼ばれる方法でイオン注入層で活性層用ウエーハを剥離したりする方法等がある。
これを防ぐためには、研削等により活性層用ウエーハを薄膜化する前に、活性層用ウエーハの外周部に残留する未結合部を予め除去することが必要となる。(なお、このように未結合部を除去し、支持基板用ウエーハが露出した部分はテラス部と呼ばれる。)
前記活性層用ウエーハの表面に外周部に沿って内側に全周にわたって溝を設ける第一の工程と、
前記溝を設けた面を貼り合わせ面として、前記活性層用ウエーハと前記支持基板用ウエーハとを貼り合わせる第二の工程と、
前記活性層用ウエーハを薄膜化するとともに、前記活性層用ウエーハの溝から外側の未結合部分も取り除く第三の工程とを備えることを特徴とする貼り合わせ基板の製造方法を提供する(請求項1)。
なお、ウォータージェットガイデッドレーザーとは、全反射を利用してレーザー光を高圧で押し出された水柱に封じ込めるようにして加工するものである。
本発明者は、未結合部を含む活性層用ウエーハの外周部を取り除く際に割れや欠け、発塵がなく、得られた貼り合わせ基板の外周形状も良好なものを、工程を複雑にすることなく製造する方法を見出すべく、調査、研究を行った。
しかし、この方法では上記のように外周研削後にエッチング工程、平面研削工程が必要となり、工程が複雑になるという問題点がある。
しかし、この方法では歪層が残るため、研削後に仕上げ面取りが必要であり、工程が複雑になるという問題点が残っていた。
図1は、本発明の方法により活性層用ウエーハの外周部の未結合部分を取り除いて貼り合わせ基板を製造する方法であり、薄膜化を平面研削によって行う方法を示したフローシートである。
図2は、本発明の方法により活性層用ウエーハに形成する溝の一例を概略的に示している。活性層用ウエーハ21の表面に外周部に沿って内側に全周にわたって溝24を形成する。
例えば、ウエーハ外周部から内側に1.5〜2mmの領域に、外周に沿って溝幅100μm、溝深さ50〜100μmの溝を形成する。オリエンテーションフラットがある場合は、その領域も同様に形状に沿って内側に溝の形成を行う。これらの数値については、特に限定されないが、このようにすれば、溝より外の部分はウエーハを重ね合わせたときに、ウエーハの研磨ダレ等により密着しない部分、すなわちその後の結合熱処理によっても結合しない部分となり、ウエーハ結合後に溝の外側を除去することが容易になるとともに、溝の内側領域は確実に強固に結合することができる。
このウォータージェットガイデッドレーザー装置80は、レーザー光81に対して透明な窓83を備え、高圧の水86で満たした水チャンバー84を備えている。ノズル85から射出された水ガイド87は一定の径を保ちつつ、加工物88に到達する。集光レンズ82によってノズル85付近に集光されたレーザー光81は水ガイド87中で全反射を繰り返すため水ガイド87の外には出ず、加工物88に到達し、加工物88を加工する。
このように、溝をウォータージェットガイデッドレーザーによって加工すれば、レーザー光によって加工するときに生じる盛り上がりを回避できる。また、所望の深さの溝を容易に形成することができる。従って、その後の貼り合わせも良好となる上に、確実に周辺未結合部を除去できる。また、加工部分が高温になりにくく、盛り上がりもできにくいため、溝を形成しても貼り合わせやすい。
また、溝24は、活性層用ウエーハ21を鏡面研磨した後に設けても良い。このように、鏡面研磨した後に溝を設けても活性層用ウエーハ外周部の未結合部を取り除くことができる。
また、溝24の形成は、上記のように酸化膜23を形成した後に行っても良いし、酸化膜形成前に溝を形成しても良い。溝深さは、例えば活性層と埋込酸化膜層の合計の厚さが20μmのSOIウエーハの場合、35〜40μmで十分である。
このとき、活性層用ウエーハと支持基板用ウエーハとの貼り合わせは、例えば、常温の清浄な雰囲気下で、溝24を形成した側の表面25と支持基板用ウエーハ28の一方の主面を接触させることにより、接着剤等を用いることなくウエーハ同士が接着する。その後の結合熱処理は、例えば、不活性ガス雰囲気下、あるいは酸化雰囲気下で、1000〜1200℃で30分から2時間の範囲で行うことができる。
これにより、結合力が強固となり、その後の研削に耐え得るものとなる。
例えば、最終的な活性層厚さ+10〜30μmになるように研削する。このようにすれば研削後に溝24が現れるが、活性層厚さが厚い貼り合わせ基板を作製する場合は、予め溝深さを深く形成しておけば良い。
このとき、溝24より外周側の外縁部31は、ウエーハ貼り合わせの際、研磨ダレ等によりウエーハが均一に貼り合わされていないため結合力が弱く、研削により溝の外側の領域である外縁部31は除去され、溝の内側の領域だけが残る。
例えば、活性層厚さが20μmになるまで研磨し、同時に鏡面仕上げをする。
図3(a)では、酸化膜43を形成した活性層用ウエーハ41を示している。酸化膜43は活性層用ウエーハに形成しても良いし、支持基板用ウエーハに形成しても良いし、両ウエーハに形成しても良く、直接接合する場合は形成しなくても良い。
このような溝は、例えば、前述の、図4に示すウォータージェットガイデッドレーザー装置80を用いて形成することができる。
例えば、ウエーハ外周部から内側に1〜2mmの領域に、外周に沿って溝幅100μm、溝深さ15〜20μmの溝を形成する。これらの数値も特に限定されない。
なお、このような溝の形成は、上記のように酸化膜を形成した後に行っても良いし、酸化膜形成前に溝を形成しても良い。また、溝の形成は、ウエーハの1次鏡面研磨前に行っても良いし、1次鏡面研磨後に行っても良いし、また、次に述べるイオン注入の後に行っても良い。1次鏡面研磨前、すなわち鏡面研磨の前あるいは、1次鏡面研磨後、すなわち仕上げ研磨前に溝を形成すれば、その後仕上げ研磨等の研磨工程があるので、溝の形成により例え盛り上がり等が発生しても、これを除去できる。また、鏡面研磨後に溝を形成する場合には、溝深さは2〜10μmで十分である。
この際、活性層用ウエーハの注入面にはチャネリングを防止するためにも酸化膜を形成しておくことが好ましいが、必ずしも形成しなくても良い。なお、このときのイオン注入層48の深さは、最終的に形成される活性層55の厚さに反映される。従って、注入エネルギー等を制御してイオン注入することにより、活性層の厚さを制御できる。すなわち、イオン注入層の深さは、所望とされる活性層の厚さ以上であって、溝44の深さよりも浅くされる。
このとき、活性層用ウエーハと支持基板用ウエーハとの貼り合わせは、例えば、常温の清浄な雰囲気下で、溝44を形成した側の表面45と支持基板用ウエーハ49の一方の主面を接触させることにより、接着剤等を用いることなくウエーハ同士が接着し、貼り合わせ基板50を得る。
この剥離熱処理は、例えば、貼り合わせ基板50に対して、不活性ガス雰囲気下300〜600℃の温度で熱処理を加えれば、結晶の再配列と気泡の凝集とによって、活性層用ウエーハ41をイオン注入層48で剥離することができる。
このときの結合熱処理は剥離熱処理よりも高い温度で行われる。例えば、不活性ガス雰囲気下、あるいは酸化雰囲気下で、1000〜1200℃で30分から2時間の範囲で行うことができる。なお、この結合熱処理は、上記剥離熱処理を兼ねるものとすることも可能である。
また、このときの研磨としては、例えば、取り代が100nm以下のタッチポリッシュによることができ、表面を鏡面仕上げする。剥離後に活性層の厚さを所望の厚さとする方法は、上記の研磨に限られず、例えば、酸化熱処理後に生成した酸化膜をエッチング除去する、いわゆる犠牲酸化を行っても良い。
(実施例1)
まず、図1に従い、活性層用ウエーハと支持基板用ウエーハとを貼り合わせた後の活性層用ウエーハの薄膜化を平面研削によって行う方法について説明する。
チョクラルスキー法で引き上げたp型、<100>、抵抗8〜12Ωcmの単結晶シリコンインゴットをスライスして直径150mm(6インチ)、厚さ625μmの薄円板状のウエーハを得た。ウエーハの割れや欠け、発塵を防止するため、外縁部に面取り加工を施した後、ウエーハを平面化するためラッピング加工を行った。次いで、ラッピング後のウエーハの表面に残留する加工歪を除去するため、エッチング加工を実施した。さらに、ウエーハの表裏両面に対し1次鏡面研磨加工を行い、面取り部にも研磨加工を行った。
こうして得られたSOIウエーハの活性層の外周エッジ部及びテラス部を顕微鏡観察したところ、良好な形状であり、SOI島は全く観察されなかった。しかも、溝を形成しただけであるので工程も簡単であった。テラス部の領域は外周より1.5mmであり、従来の薄膜化を研削による方法におけるテラス部の領域が外周より約3mmであることに比べて、活性層領域も拡大した。
次に、図3に従い、活性層用ウエーハと支持基板用ウエーハとを貼り合わせた後の活性層用ウエーハの薄膜化をイオン注入剥離法によって行う方法について説明する。
まず、実施例1と同様に、上記のようにシリコンウエーハを1次鏡面研磨まで行い、活性層用ウエーハとした。このウエーハにウォータージェットガイデッドレーザーを用いて、図2のようにウエーハ周辺の外周より1mmの領域に、外周に沿って溝幅100μm、溝深さ10μmの溝を形成した。このときのウォータージェットガイデッドレーザーの条件は波長1064nmの長周期パルスとした。溝形成後、鏡面仕上げを行った。
その後、Ar雰囲気下、1100℃にて2時間、結合熱処理を行った。
こうして得られたSOIウエーハの活性層の外周エッジ部及びテラス部を顕微鏡観察したところ、良好な形状であり、SOI島は全く観察されなかった。しかも、溝を形成しただけであるので工程も簡単であった。テラス部の領域は外周より1mmであり、従来の薄膜化をイオン注入剥離法で行う方法におけるテラス部の領域が外周より2〜2.5mmであることに比べて、活性層領域も拡大した。
また、ウォータージェットガイデッドレーザーを溝形成に使用する場合、材料がシリコン以外でもレーザーの波長を適正に選択すれば、シリコンと同様の加工が可能である。
Claims (8)
- 活性層用ウエーハと支持基板用ウエーハとを貼り合わせた貼り合わせ基板の製造方法において、
前記活性層用ウエーハの表面に外周部に沿って内側に全周にわたって溝を設ける第一の工程と、
前記溝を設けた面を貼り合わせ面として、前記活性層用ウエーハと前記支持基板用ウエーハとを貼り合わせる第二の工程と、
前記活性層用ウエーハを薄膜化するとともに、前記活性層用ウエーハの溝から外側の未結合部分も取り除く第三の工程とを備えることを特徴とする貼り合わせ基板の製造方法。 - 前記活性層用ウエーハの薄膜化を、前記活性層用ウエーハの裏面を前記表面からの溝部に達するまで研削することによって行うことを特徴とする請求項1に記載の貼り合わせ基板の製造方法。
- 前記活性層用ウエーハの薄膜化を、前記第一の工程または第二の工程の前に予め前記活性層用ウエーハの貼り合わせる面から前記溝部を超えない深さにイオン注入によりイオン注入層を設け、前記第三の工程において、剥離熱処理により前記イオン注入層で前記活性層用ウエーハを剥離することによって行うことを特徴とする請求項1に記載の貼り合わせ基板の製造方法。
- 前記活性層用ウエーハと前記支持基板用ウエーハの貼り合わせを、いずれか一方または両方の表面に形成した酸化膜を介して行うことを特徴とする請求項1ないし請求項3のいずれか一項に記載の貼り合わせ基板の製造方法。
- 前記活性層用ウエーハの表面において外周部に沿って内側に設ける溝は、ウォータージェットガイデッドレーザーにより加工されることを特徴とする請求項1ないし請求項4のいずれか一項に記載の貼り合わせ基板の製造方法。
- 前記活性層用ウエーハの表面において外周部に沿って内側に設ける溝は、外周部から1〜2mmの位置に設けられることを特徴とする請求項1ないし請求項5のいずれか一項に記載の貼り合わせ基板の製造方法。
- 前記活性層用ウエーハの表面において外周部に沿って内側に設ける溝は、前記活性層用ウエーハを鏡面研磨する前に設けられ、該溝を設けた後に前記活性層用ウエーハの鏡面研磨を行うことを特徴とする請求項1ないし請求項6のいずれか一項に記載の貼り合わせ基板の製造方法。
- 前記活性層用ウエーハの表面において外周部に沿って内側に設ける溝は、前記活性層用ウエーハを鏡面研磨した後に設けられることを特徴とする請求項1ないし請求項6のいずれか一項に記載の貼り合わせ基板の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005363317A JP4839818B2 (ja) | 2005-12-16 | 2005-12-16 | 貼り合わせ基板の製造方法 |
| PCT/JP2006/323543 WO2007069442A1 (ja) | 2005-12-16 | 2006-11-27 | 貼り合わせ基板の製造方法 |
| EP06833347.5A EP1962325B1 (en) | 2005-12-16 | 2006-11-27 | Method for manufacturing bonded substrate |
| US12/086,390 US20090203167A1 (en) | 2005-12-16 | 2006-11-27 | Method for Manufacturing Bonded Substrate |
| KR1020087014172A KR101307929B1 (ko) | 2005-12-16 | 2006-11-27 | 접합기판의 제조방법 |
| CN2006800472345A CN101331585B (zh) | 2005-12-16 | 2006-11-27 | 贴合基板的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005363317A JP4839818B2 (ja) | 2005-12-16 | 2005-12-16 | 貼り合わせ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007165769A true JP2007165769A (ja) | 2007-06-28 |
| JP4839818B2 JP4839818B2 (ja) | 2011-12-21 |
Family
ID=38162754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005363317A Expired - Lifetime JP4839818B2 (ja) | 2005-12-16 | 2005-12-16 | 貼り合わせ基板の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20090203167A1 (ja) |
| EP (1) | EP1962325B1 (ja) |
| JP (1) | JP4839818B2 (ja) |
| KR (1) | KR101307929B1 (ja) |
| CN (1) | CN101331585B (ja) |
| WO (1) | WO2007069442A1 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100036208A (ko) * | 2008-09-29 | 2010-04-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| JP2010087345A (ja) * | 2008-10-01 | 2010-04-15 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法 |
| JP2010287883A (ja) * | 2009-05-14 | 2010-12-24 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法およびsoi基板 |
| JP2011029609A (ja) * | 2009-06-26 | 2011-02-10 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法およびsoi基板 |
| JP2011077506A (ja) * | 2009-09-04 | 2011-04-14 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法およびsoi基板 |
| JP2011086922A (ja) * | 2009-09-18 | 2011-04-28 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法およびsoi基板 |
| JP2011135054A (ja) * | 2009-11-24 | 2011-07-07 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法およびsoi基板 |
| JP2013102080A (ja) * | 2011-11-09 | 2013-05-23 | Disco Abrasive Syst Ltd | ウエーハの支持基板およびウエーハの加工方法 |
| JP2014038991A (ja) * | 2012-08-20 | 2014-02-27 | Disco Abrasive Syst Ltd | ウエーハの洗浄装置 |
| JP2016522584A (ja) * | 2013-06-19 | 2016-07-28 | ソイテック | 回路の層を転写するための方法 |
| JP2018182144A (ja) * | 2017-04-17 | 2018-11-15 | 株式会社Sumco | 多層膜soiウェーハの製造方法および多層膜soiウェーハ |
| CN109786212A (zh) * | 2017-11-13 | 2019-05-21 | 台湾积体电路制造股份有限公司 | 晶片结构及其修整方法 |
| JP2021052178A (ja) * | 2019-08-22 | 2021-04-01 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | 親基板、ウェーハ複合体、及び結晶性基板並びに半導体デバイスを製造する方法 |
| US11626301B2 (en) | 2019-09-24 | 2023-04-11 | Nichia Corporation | Method for manufacturing semiconductor element |
| JP2025517772A (ja) * | 2022-05-18 | 2025-06-10 | コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ | 層をソース基板から目的基板に移す方法 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100038686A1 (en) * | 2008-08-14 | 2010-02-18 | Advanced Micro Devices, Inc. | Soi substrates and devices on soi substrates having a silicon nitride diffusion inhibition layer and methods for fabricating |
| DE102009036033B4 (de) | 2009-08-04 | 2012-11-15 | Austriamicrosystems Ag | Durchkontaktierung für Halbleiterwafer und Herstellungsverfahren |
| US8252665B2 (en) * | 2009-09-14 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protection layer for adhesive material at wafer edge |
| JP5521582B2 (ja) * | 2010-01-28 | 2014-06-18 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| FR2957189B1 (fr) * | 2010-03-02 | 2012-04-27 | Soitec Silicon On Insulator | Procede de realisation d'une structure multicouche avec detourage post meulage. |
| US8310031B2 (en) | 2010-07-30 | 2012-11-13 | Memc Electronic Materials, Inc. | Semiconductor and solar wafers |
| US20120028439A1 (en) | 2010-07-30 | 2012-02-02 | Memc Electronic Materials, Inc. | Semiconductor And Solar Wafers And Method For Processing Same |
| US20120028555A1 (en) | 2010-07-30 | 2012-02-02 | Memc Electronic Materials, Inc. | Grinding Tool For Trapezoid Grinding Of A Wafer |
| FR2969373B1 (fr) * | 2010-12-20 | 2013-07-19 | St Microelectronics Crolles 2 | Procede d'assemblage de deux plaques et dispositif correspondant |
| US8753460B2 (en) | 2011-01-28 | 2014-06-17 | International Business Machines Corporation | Reduction of edge chipping during wafer handling |
| JP5926527B2 (ja) * | 2011-10-17 | 2016-05-25 | 信越化学工業株式会社 | 透明soiウェーハの製造方法 |
| FR2995133A1 (fr) * | 2012-08-31 | 2014-03-07 | St Microelectronics Crolles 2 | Procede d'amincissement d'une tranche semiconductrice |
| KR102061695B1 (ko) | 2012-10-17 | 2020-01-02 | 삼성전자주식회사 | 웨이퍼 가공 방법 |
| JP6136786B2 (ja) * | 2013-09-05 | 2017-05-31 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| CN104716017B (zh) * | 2013-12-13 | 2017-10-24 | 上海华虹宏力半导体制造有限公司 | 改善晶圆边缘处理的方法 |
| CN103871870B (zh) * | 2014-02-28 | 2016-05-25 | 武汉新芯集成电路制造有限公司 | 一种去除晶圆键合边缘缺陷的方法 |
| TWI603393B (zh) * | 2015-05-26 | 2017-10-21 | 台虹科技股份有限公司 | 半導體裝置的製造方法 |
| DE102015116983B4 (de) * | 2015-10-06 | 2025-09-18 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil |
| CN109786234B (zh) * | 2017-11-13 | 2021-06-04 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN111480216B (zh) * | 2017-12-19 | 2023-09-29 | 东京毅力科创株式会社 | 基板处理系统、基板处理方法以及计算机存储介质 |
| JP7339056B2 (ja) * | 2019-07-31 | 2023-09-05 | グローバルウェーハズ・ジャパン株式会社 | 貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法 |
| US11710656B2 (en) * | 2019-09-30 | 2023-07-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming semiconductor-on-insulator (SOI) substrate |
| DE102020107236B4 (de) * | 2019-09-30 | 2023-05-04 | Taiwan Semiconductor Manufacturing Co. Ltd. | Verfahren zum herstellen eines halbleiter-auf-isolator(soi)-substrats |
| FR3109016B1 (fr) * | 2020-04-01 | 2023-12-01 | Soitec Silicon On Insulator | Structure demontable et procede de transfert d’une couche mettant en œuvre ladite structure demontable |
| TWI783366B (zh) * | 2021-02-03 | 2022-11-11 | 昇陽國際半導體股份有限公司 | 邊角不易碎裂的晶圓 |
| JP7549551B2 (ja) | 2021-03-08 | 2024-09-11 | キオクシア株式会社 | 半導体製造装置および半導体装置の製造方法 |
| CN114927414B (zh) * | 2022-05-31 | 2025-02-18 | 联合微电子中心有限责任公司 | 半导体工艺方法、芯片及其制造方法 |
| FR3144694A1 (fr) * | 2022-12-28 | 2024-07-05 | Commissariat A L' Energie Atomique Et Aux Energies Alternatives | Procédé de fabrication d’une structure multicouche comprenant une couche de silicium poreux |
| CN115881622B (zh) * | 2023-01-29 | 2023-05-12 | 合肥晶合集成电路股份有限公司 | 一种晶圆键合的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0485827A (ja) * | 1990-07-26 | 1992-03-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH1145862A (ja) * | 1997-07-24 | 1999-02-16 | Denso Corp | 半導体基板の製造方法 |
| WO2001027999A1 (fr) * | 1999-10-14 | 2001-04-19 | Shin-Etsu Handotai Co., Ltd. | Procede de production de tranches collees et tranche collee |
| JP2005123263A (ja) * | 2003-10-14 | 2005-05-12 | Shinko Electric Ind Co Ltd | 半導体ウェハの加工方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09252100A (ja) * | 1996-03-18 | 1997-09-22 | Shin Etsu Handotai Co Ltd | 結合ウェーハの製造方法及びこの方法により製造される結合ウェーハ |
| JPH10270298A (ja) * | 1997-03-27 | 1998-10-09 | Mitsubishi Materials Shilicon Corp | 張り合わせ基板の製造方法 |
| JP3635200B2 (ja) * | 1998-06-04 | 2005-04-06 | 信越半導体株式会社 | Soiウェーハの製造方法 |
| JP3385972B2 (ja) * | 1998-07-10 | 2003-03-10 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
| JP4304879B2 (ja) * | 2001-04-06 | 2009-07-29 | 信越半導体株式会社 | 水素イオンまたは希ガスイオンの注入量の決定方法 |
| CN100454552C (zh) * | 2001-07-17 | 2009-01-21 | 信越半导体株式会社 | 贴合晶片的制造方法及贴合晶片、以及贴合soi晶片 |
| JP2003151924A (ja) * | 2001-08-28 | 2003-05-23 | Tokyo Seimitsu Co Ltd | ダイシング方法およびダイシング装置 |
| DE10234979A1 (de) * | 2002-07-31 | 2004-02-12 | Epcos Ag | Drosselkern für nichtlineare Kerndrossel und Verfahren zur Herstellung |
| FR2860842B1 (fr) * | 2003-10-14 | 2007-11-02 | Tracit Technologies | Procede de preparation et d'assemblage de substrats |
| TWI270928B (en) * | 2005-07-22 | 2007-01-11 | Sino American Silicon Products | Method of manufacturing composite wafer sructure |
-
2005
- 2005-12-16 JP JP2005363317A patent/JP4839818B2/ja not_active Expired - Lifetime
-
2006
- 2006-11-27 EP EP06833347.5A patent/EP1962325B1/en active Active
- 2006-11-27 US US12/086,390 patent/US20090203167A1/en not_active Abandoned
- 2006-11-27 WO PCT/JP2006/323543 patent/WO2007069442A1/ja not_active Ceased
- 2006-11-27 CN CN2006800472345A patent/CN101331585B/zh active Active
- 2006-11-27 KR KR1020087014172A patent/KR101307929B1/ko active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0485827A (ja) * | 1990-07-26 | 1992-03-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH1145862A (ja) * | 1997-07-24 | 1999-02-16 | Denso Corp | 半導体基板の製造方法 |
| WO2001027999A1 (fr) * | 1999-10-14 | 2001-04-19 | Shin-Etsu Handotai Co., Ltd. | Procede de production de tranches collees et tranche collee |
| JP2005123263A (ja) * | 2003-10-14 | 2005-05-12 | Shinko Electric Ind Co Ltd | 半導体ウェハの加工方法 |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101630216B1 (ko) * | 2008-09-29 | 2016-06-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| JP2010103513A (ja) * | 2008-09-29 | 2010-05-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| KR20100036208A (ko) * | 2008-09-29 | 2010-04-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| JP2010087345A (ja) * | 2008-10-01 | 2010-04-15 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法 |
| JP2010287883A (ja) * | 2009-05-14 | 2010-12-24 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法およびsoi基板 |
| JP2011029609A (ja) * | 2009-06-26 | 2011-02-10 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法およびsoi基板 |
| JP2011077506A (ja) * | 2009-09-04 | 2011-04-14 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法およびsoi基板 |
| JP2011086922A (ja) * | 2009-09-18 | 2011-04-28 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法およびsoi基板 |
| JP2011135054A (ja) * | 2009-11-24 | 2011-07-07 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法およびsoi基板 |
| JP2013102080A (ja) * | 2011-11-09 | 2013-05-23 | Disco Abrasive Syst Ltd | ウエーハの支持基板およびウエーハの加工方法 |
| JP2014038991A (ja) * | 2012-08-20 | 2014-02-27 | Disco Abrasive Syst Ltd | ウエーハの洗浄装置 |
| JP2016522584A (ja) * | 2013-06-19 | 2016-07-28 | ソイテック | 回路の層を転写するための方法 |
| JP2018182144A (ja) * | 2017-04-17 | 2018-11-15 | 株式会社Sumco | 多層膜soiウェーハの製造方法および多層膜soiウェーハ |
| CN109786212A (zh) * | 2017-11-13 | 2019-05-21 | 台湾积体电路制造股份有限公司 | 晶片结构及其修整方法 |
| CN109786212B (zh) * | 2017-11-13 | 2022-12-13 | 台湾积体电路制造股份有限公司 | 晶片结构及其修整方法 |
| JP2021052178A (ja) * | 2019-08-22 | 2021-04-01 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | 親基板、ウェーハ複合体、及び結晶性基板並びに半導体デバイスを製造する方法 |
| JP7605600B2 (ja) | 2019-08-22 | 2024-12-24 | インフィネオン テクノロジーズ アーゲー | 親基板、ウェーハ複合体、及び結晶性基板並びに半導体デバイスを製造する方法 |
| US11626301B2 (en) | 2019-09-24 | 2023-04-11 | Nichia Corporation | Method for manufacturing semiconductor element |
| JP2025517772A (ja) * | 2022-05-18 | 2025-06-10 | コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ | 層をソース基板から目的基板に移す方法 |
| JP7703797B2 (ja) | 2022-05-18 | 2025-07-07 | コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ | 層をソース基板から目的基板に移す方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1962325A4 (en) | 2009-12-23 |
| EP1962325B1 (en) | 2017-04-19 |
| WO2007069442A1 (ja) | 2007-06-21 |
| CN101331585B (zh) | 2010-05-26 |
| CN101331585A (zh) | 2008-12-24 |
| US20090203167A1 (en) | 2009-08-13 |
| KR101307929B1 (ko) | 2013-09-12 |
| JP4839818B2 (ja) | 2011-12-21 |
| KR20080097390A (ko) | 2008-11-05 |
| EP1962325A1 (en) | 2008-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4839818B2 (ja) | 貼り合わせ基板の製造方法 | |
| JP4846915B2 (ja) | 貼り合わせウェーハの製造方法 | |
| KR100789205B1 (ko) | 실리콘 웨이퍼 및 에스오아이 웨이퍼의 제조방법, 그리고그 에스오아이 웨이퍼 | |
| US7855129B2 (en) | Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method | |
| JP2011181919A (ja) | 熱−機械的効果を使用したトリミングにより多層構造を製造するための方法 | |
| JP6168143B2 (ja) | ハイブリッド基板の製造方法 | |
| JP2013143407A (ja) | 貼り合わせsoiウェーハの製造方法 | |
| TW201334087A (zh) | 透明soi晶圓之製造方法 | |
| JP2007173354A (ja) | Soi基板およびsoi基板の製造方法 | |
| JP5336101B2 (ja) | Soi基板の製造方法 | |
| JP4398934B2 (ja) | Soiウエーハの製造方法 | |
| EP1868230B1 (en) | Manufacting method of soi wafer and soi wafer manufactured by this method | |
| JP2007317988A (ja) | 貼り合わせウエーハの製造方法 | |
| JP2009246323A (ja) | Soi基板の製造方法 | |
| CN118633150A (zh) | 用于制造双绝缘体上半导体结构的方法 | |
| JP3013932B2 (ja) | 半導体部材の製造方法および半導体部材 | |
| JP2006100406A (ja) | Soiウェーハの製造方法 | |
| JP2005079109A (ja) | 貼合せsoiウェーハの製造方法及び該方法により製造された貼合せsoiウェーハ | |
| JP5368000B2 (ja) | Soi基板の製造方法 | |
| JP4440810B2 (ja) | 貼り合わせウエーハの製造方法 | |
| JP2004200305A (ja) | 径6インチ以上のsoiウェーハの製造方法 | |
| JP2014212172A (ja) | 貼り合わせウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080305 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110919 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4839818 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |