JP2007033748A - 表示制御回路 - Google Patents

Abstract

【課題】安定して表示位置が定まる表示制御回路を提供することを目的とする。
【解決手段】 本発明の表示制御回路は、所定の周波数のクロック信号を発生する発振回路と、外部から入力される同期信号と前記発振回路からのクロック信号とに基づいて表示開始位置及び表示終了位置を指示する表示期間信号を出力するタイミング制御回路と、前記タイミング制御回路の出力する表示期間信号に従い、外部から入力される映像信号における前記表示開始位置から前記表示終了位置までの映像を表示装置の水平ラインに表示させる表示装置駆動回路と、から構成される表示制御回路であって、前記タイミング制御回路は、前記同期信号における水平周期の開始を定義するタイミングを起点とした前記クロック信号の発生数と、所定の表示開始値及び表示終了値とが一致した場合に表示期間信号により表示開始位置及び表示終了位置を指示する。
【選択図】図６

Description

本発明は、表示装置に高品質な映像を表示させる技術に関する。より詳細には、表示装置における画像の表示位置を安定させる技術に関する。

表示装置に画像を表示させるための制御する表示制御回路では、多くの場合、映像信号（コンポジット信号）から分離したコンポジット同期信号（Ｃ−ＳＹＮＣ信号）から、表示制御回路の動作の基準となるクロック信号を生成する。具体的には、Ｃ−ＳＹＮＣ信号をＰＬＬ（Phase Locked Loop）回路に入力して、Ｃ−ＳＹＮＣ信号と同期したクロック信号を発生させる（例えば特許文献１の段落番号０００２を参照）。そして、表示制御回路は、発生されたクロック信号を基準として、表示開始位置、表示終了位置、表示期間等を定める。

表示制御回路のクロック生成に用いられるＰＬＬ回路は、通常、インダクタと可変容量を用いたＶＣＯ（Voltage Control Oscillator）等を用いて構成されるアナログ回路である。このため、ＰＬＬ回路は周囲からのノイズの影響を受け易く、クロック信号の周波数が変動しやすい。例えば、液晶表示装置において、ＰＬＬ回路の周囲に冷陰極管やインバータトランス等が配置される場合、これらが発するノイズの影響でＰＬＬ回路の出力するクロック信号の周波数が変動する。

また、コンポジット同期信号における帰線期間中は、ＰＬＬ回路による位相の比較ができないため、クロック信号の発信周波数がずれてしまう。その後、帰線期間が終了しても、正しい発信周波数に復帰するまでに時間がかかる。

上記のような理由によりクロック信号の周波数が変動すると、当該クロック信号に基づいて定まる表示開始位置、表示終了位置、表示期間等も変動し、画像の表示品質が悪化する。具体的には、水平ライン毎に表示される画像の位置が水平方向にずれるといった弊害が生じる。
特開２０００−２４１７９２号公報

本発明は、上記実情に鑑みてなされたもので、表示位置を安定して定めることができる表示制御回路を提供することを目的とする。

本発明の表示制御回路は、所定の周波数のクロック信号を発生する発振回路と、外部から入力される同期信号と前記発振回路からの前記クロック信号とに基づいて表示開始位置及び表示終了位置を指示する表示期間信号を出力するタイミング制御回路と、前記タイミング制御回路の出力する前記表示期間信号に従い、外部から入力される映像信号における前記表示開始位置から前記表示終了位置までの映像を表示装置の水平ラインに表示させる表示装置駆動回路と、から構成される表示制御回路であって、前記タイミング制御回路は、前記同期信号における水平周期の開始を定義するタイミングを起点とした前記クロック信号の発生数と、所定の表示開始値及び表示終了値とが一致した場合に前記表示期間信号により表示開始位置及び表示終了位置を指示する、ことを特徴とする。

前記タイミング制御回路は、前記同期信号によりリセットされ前記クロック信号によりカウント値を更新するカウンタと、前記カウント値と前記表示開始値とが一致したときに表示開始位置を指示し、前記カウント値と前記表示終了値とが一致したときに表示終了位置を指示する演算回路と、から構成されてもよい。

前記タイミング制御回路は、帰線期間外においては、前記同期信号における水平周期の開始を定義するタイミングを起点とした前記クロック信号の発生数の最大値を各水平周期の終了時に記憶し、帰線期間中は、前記クロック信号の発生数の最大値と前記クロック信号の発生数とが一致したタイミングを新たな水平周期の開始を定義するタイミングとしてもよい。

前記表示開始値及び前記表示終了値は、書き換え可能であってもよい。

前記発振回路は、前記同期信号とは非同期のクロック信号を発生してもよい。

本発明の表示制御回路は、クロック信号の発生数に基づいて表示開始位置、表示終了位置、表示期間等を定めるので、表示装置における表示位置を安定させることが可能である。

本発明の表示制御回路を、液晶表示装置に適用した場合を例に説明する。
図１に示すように、本実施の形態の液晶表示装置１は、液晶パネル２と、表示制御回路３と、発振回路４と、コモンドライバ５と、セグメントドライバ６と、から構成される。

液晶パネル２は、対向する２枚のガラス板の対向する面に、互いに直交する透明電極のマトリクスを有する。すなわち、一方のガラス板は、コモンドライバ５から供給される走査信号を受け取るコモン電極（走査電極）を有し、他方のガラス板はセグメントドライバ６から供給される階調信号を受け取るセグメント電極（信号電極）を有する。２枚のガラス板の間には液晶が封入される。そして、コモン電極とセグメント電極とが交差する位置に画素が形成さる。画素の明暗は、コモン電極とセグメント電極との電位差に応じて変化する。したがって、マトリクス状に配置されたコモン電極とセグメント電極との電位差を適宜制御することにより、所望の画像を表示することができる。

表示制御回路３は、図示せぬ同期分離装置により映像信号から分離されるコンポジット同期信号（Ｃ−ＳＹＮＣ信号）及び画像を定義する信号（ＲＧＢ信号）と、発振回路４から供給されるクロック信号とに基づき、液晶表示装置１に所望の画像を表示させるための制御回路である。
表示制御回路３は、図２に示すように、タイミング信号発生回路３１と、ＡＤ（Analog to Digital）変換回路３２と、データ変換回路３３と、液晶駆動回路３４とから構成される。
表示制御回路３は、例えば、専用の論理回路で構成されてもよいし、マイクロコンピュータにより構成されてもよい。

タイミング信号発生回路３１は、図３に示すように、帰線期間判定回路３１１と、第１のリセット発生回路３１２と、水平期間カウンタ３１３と、演算回路３１４と、垂直期間カウンタ３１５と、レジスタ３１６と、第２のリセット回路３１７と、ドットクロック出力回路３１８と、メモリ３１９と、から構成される。タイミング信号発生回路３１は、Ｃ−ＳＹＮＣ信号と、発振回路４から供給されるクロック信号とに基づいて、表示制御回路３の各部が動作するタイミングを規定するタイミング信号を発生する。具体的には、例えば、ＡＤ変換回路３２に変換タイミングを示す信号を供給し、液晶駆動回路３４に表示スタート位置を示す信号及び表示期間の終了を示す信号等を供給する。

帰線期間判定回路３１１は、Ｃ−ＳＹＮＣ信号を受け取り、Ｃ−ＳＹＮＣ信号が帰線期間中であるか否かを判別する。帰線期間判定回路３１１は、帰線期間中である場合には論理値ハイを表す電圧を出力し、帰線期間中でない場合には論理値ローを表す電圧を出力する。帰線期間判定回路３１１の出力信号は、論理値ハイで第１のリセット信号のパルスの発生を禁止させるための信号として第１のリセット発生回路３１２に供給される。
また、帰線期間判定回路３１１の出力信号は、垂直期間カウンタ３１５のカウント値ＮＶをリセットするための信号として、垂直期間カウンタ３１５に供給される。以下では、帰線期間判定回路３１１の出力信号を帰線期間信号と呼ぶ。
帰線期間判定回路３１１は、例えば、コンポジット同期信号を水平同期信号と垂直同期信号に分離するための一般的な同期分離回路により実現できる。

第１のリセット発生回路３１２は、Ｃ−ＳＹＮＣ信号を受け取り、Ｃ−ＳＹＮＣ信号の立ち上がりエッジ毎に、水平期間カウンタ３１３のカウント値ＮＨを初期値に戻すための第１のリセット信号のパルスを発生する。ただし、帰線期間信号が論理値ハイである間は、第１のリセット信号のパルスを発生しない。

第１のリセット発生回路３１２は、例えば、オア回路により帰線期間信号とＣ−ＳＹＮＣ信号の論理和をとることにより実現可能である。帰線期間中は、帰線期間判定回路３１１の出力が常に論理値ハイであるため、第１のリセット回路３１２の出力も常に論理値ハイとなる。帰線期間でない場合は、Ｃ−ＳＹＮＣ信号の論理値がそのまま出力される。

水平期間カウンタ３１３は、アップカウンタにより構成される。水平期間カウンタ３１３は、第１のリセット発生回路３１２からの第１のリセット信号の立ち上がりエッジ及び第２のリセット発生回路３１７からの第２のリセット信号の立ち上がりエッジに応答して、カウント値ＮＨを０にリセットする。また、水平期間カウンタ３１３は、発振回路４からのクロック信号に応答して、カウント値ＮＨを１ずつ増加させる。水平期間カウンタ３１３は、カウント値ＮＨを演算回路３１４に供給する。

演算回路３１４は、メモリ３１９に予め格納されている所定の表示開始値Ａ及び表示終了値Ｂと、水平期間カウンタ３１３から供給されるカウント値ＮＨとを比較し、Ａ≦ＮＨ≦Ｂの期間だけ論理値ハイ表す電圧を出力し、その他の期間は論理値ローを表す電圧を出力する。演算回路３１４の出力は、液晶駆動回路３４と、ドットクロック出力回路３１８とに供給される。以下では演算回路３１４の出力信号を表示期間信号と呼ぶ。

垂直期間カウンタ３１５は、アップカウンタにより構成される。垂直期間カウンタ３１５は、帰線期間判定回路３１１の出力する帰線期間信号に応答して、カウント値ＮＶを０にリセットする。また、垂直期間カウンタ３１５は、表示期間信号に応答して、カウント値ＮＶを１ずつ増加させる。垂直期間カウンタ３１５のカウント値ＮＶは液晶駆動回路３４に供給される。

レジスタ３１６は、フリップフロップ等により構成され、クロック信号が供給されたタイミングにおける入力信号を保持する記憶素子である。レジスタ３１６は、クロック信号として第１のリセット発生回路３１２の出力する第１のリセット信号を受け取り、保持すべきデータとして水平期間カウンタ３１３のカウント値を受け取る。レジスタ３１６は、帰線期間外の各水平周期において、水平期間カウンタ３１３のカウント値ＮＨの最大値Ｘ（リセットされる直前の値）を保持する。

第２のリセット発生回路３１７は、帰線期間信号と、水平期間カウンタ３１３のカウント値ＮＨと、レジスタ３１６の保持する値Ｘとに基づき、帰線期間中におけるリセット信号（第２のリセット信号）を発生する。

第２のリセット発生回路３１７は、例えば、図４に示すように、比較回路とアンド回路とノット回路とにより実現される。比較回路には水平期間カウンタ３１３のカウント値ＮＨとレジスタ３１６の保持する値Ｘとが入力され、両者の値が一致したときだけ論理値ハイが出力される。アンド回路には、比較回路の出力信号と帰線期間判定回路３１１の出力する帰線期間信号とが入力され、両信号の論理積が出力される。既に述べたように、帰線期間信号は、帰線期間中のみ論理値ハイとなるので、アンド回路は、帰線期間中、且つ、水平期間カウンタ３１３のカウント値ＮＨとレジスタ３１６の保持する値Ｘとが一致したときだけ、論理値ハイとなるパルス信号を出力する。最後にノット回路がアンド回路の出力信号を論理的に反転させ、第２のリセット信号として出力する。

ドットクロック出力回路３１８は、水平期間カウンタ３１３のカウント値ＮＨと表示開始値Ａとが一致するタイミングでＡＤ変換回路３２に変換動作を開始させ、カウント値ＮＨが表示終了値Ｂと一致するまで変換動作させるための信号を、演算回路３１４の出力信号に基づいて出力する。また、ドットクロック出力回路３１８の出力信号は、液晶表示装置１の水平方向のドット数に合わせた所定の数のクロック信号（ドットクロック信号）として、液晶駆動回路３４にも供給される。
ドットクロック出力回路３１８は、例えば、オア回路により実現される。すなわち、演算回路３１４の出力する表示期間信号と発振回路４の出力するクロック信号の論理積をドットクロック信号として、ＡＤ変換回路３２及び液晶駆動回路３４に供給すればよい。

メモリ３１９は、例えば、不揮発性のメモリ等により構成される記憶装置である。メモリ３１９は、演算回路３１４で用いられる表示開始値Ａ及び表示終了値Ｂ等の各種の設定値を記憶する。メモリ３１９に記憶された各種の設定値は、利用者による書き換えが可能とされてもよい。

ＡＤ変換回路３２は、外部の同期分離装置により映像信号から分離されて供給される輝度、色差等を定義する信号（ＲＧＢ信号）を受け取り、タイミング信号発生回路３１からのクロック信号に基づいて、ＲＧＢ信号をデジタル信号に変換しデータ変換回路３３に供給する。
データ変換回路３３は、デジタル信号を液晶駆動回路３４が受け取ることができる形式の階調データ信号に変換して、液晶駆動回路３４に供給する。

液晶駆動回路３４は、コモンドライバ５及びセグメントドライバ６に
各種の信号（表示期間信号、ドットクロック信号、垂直期間カウンタ３１５のカウント値ＮＶ、階調データ信号等）を供給するための出力回路である。

コモンドライバ５は、液晶パネル２のコモン電極に走査信号を印加するための回路であり、シフトレジスタ等により構成される。
コモンドライバ５は、垂直期間カウンタ３１５のカウント値ＮＶが所定の値となった時に、第１画素行に対応するコモン電極に選択電圧を印加する。その後、表示期間信号の立ち上がりエッジに同期して、選択電圧をするコモン電極を第２画素行、第３画素行・・・と順にシフトさせる。

また、セグメントドライバ６は、液晶パネル２のセグメント電極に階調信号を印加するための回路であり、シフトレジスタ、ＤＡ（Digital to Analog）変換回路等により構成される。
セグメントドライバ６は、ドットクロック信号に同期して、階調データ信号をアナログの階調信号に変換し、各セグメント電極に階調信号を印加する。

発振回路４は、所定の周波数に固定されたクロック信号を発生し、表示制御回路３に供給する。発振回路４は、例えば、水晶発振器等により構成することができる。なお、クロック信号の周波数は同期信号（Ｃ−ＳＹＮＣ信号）と同期している必要はなく、ドットクロック信号として用いるのに適した周波数に設定される。

このように構成される液晶表示装置１は、表示制御回路３による制御に従って、液晶パネル２の表示部に所望の画像を表示させる。本発明に係る表示制御回路３は、以下に図面を参照して説明するようなタイミング信号発生回路３１の動作により、画像の表示位置を安定させることが可能である。

図５及び図６は、タイミング信号発生回路３１の動作を示すタイムチャートである。タイミング信号発生回路３１への入力信号は、Ｃ−ＳＹＮＣ信号（図５（ａ））と、発振回路４からのクロック信号（図示せず）である。
Ｃ−ＳＹＮＣ信号は、水平同期信号及び垂直同期信号の情報を併せ持った同期信号である。Ｃ−ＳＹＮＣ信号は、図５（ａ）のＴ０からＴ２等に示されるように、帰線期間でない場合、負論理のパルスで水平同期のタイミングを表す。また、Ｃ−ＳＹＮＣ信号は、図５（ａ）のＴ３からＴ７に示されるように、帰線期間に正論理のパルスを発することにより、垂直同期のタイミングを表す。

帰線期間判定回路３１１は、図５（ｂ）に示すように、Ｃ−ＳＹＮＣ信号に基づき、帰線期間を検出し、帰線期間中その出力信号（帰線期間信号）を論理値ハイとする。
第1のリセット発生回路３１２は、図５（ｃ）に示すように、Ｃ−ＳＹＮＣ信号と帰線期間判定回路３１１の出力する帰線期間信号との論理和を出力する。

水平期間カウンタ３１３は、図５（ｄ）及び図６（ａ）に示すように、発振回路４からのクロック信号に応答し、カウントアップする。そして、帰線期間外においては第１のリセット信号により、帰線期間内においては第２のリセット信号により、カウント値ＮＨを０にリセットされる。
帰線期間外においてリセットされる直前のカウント値（Ｘ_１、Ｘ_２等）は、図５（ｅ）に示すようにレジスタ３１６に格納される。
そして、図５（ｆ）に示すように、第２のリセット発生回路３１７は、帰線期間外の最後にレジスタ３１６に格納されたカウント値（図５（ｅ）におけるＸ_Ｙ）と水平期間カウンタ３１３のカウント値とに基づき第２のリセット信号を発生する。

図６に詳細に示されるように、演算回路３１４は、水平期間カウンタ３１３のカウント値ＮＨ（図６（ａ））とメモリ３１９に予め設定される表示開始値Ａ及び表示終了値Ｂとを比較して、カウント値がＡ≦ＮＨ≦Ｂである期間だけ、その出力（表示期間信号）を論理値ハイにする（図５（ｇ）及び図６（ｂ））。
図６（ｃ）に示すように、ドットクロック出力回路３１８は、演算回路の出力信号が論理値ハイである期間だけ、ドットクロック信号を出力する。
また、図示しないが、ドットクロック信号に同期して、階調データ信号がセグメントドライバ６に供給される。

図５（ｈ）に示すように、垂直期間カウンタ３１５は、帰線期間信号によりカウント値ＮＶを０にリセットされ（図５（ｈ）のＴ３）、帰線期間外は、演算回路３１４の出力する表示期間信号に応答してカウントアップする。

上記のようなタイミング信号発生回路３１の動作によって、表示期間信号、垂直期間カウンタ３１５のカウント値ＮＶ及びドットクロック信号がコモンドライバ５及びセグメントドライバ６に供給される。
コモンドライバ５は、垂直期間カウンタ３１５のカウント値ＮＶが所定の値となった時に、第１画素行に対応するコモン電極に選択電圧を印加する。その後、表示期間信号の立ち上がりエッジに同期して、選択電圧をするコモン電極を第２画素行、第３画素行・・・と順にシフトさせる。
セグメントドライバ６は、ドットクロック信号に同期して、階調データ信号をアナログの階調信号に変換し、左端（又は右端）のセグメント電極から順番に階調信号を印加する。

上記のようなタイミング信号発生回路３１の動作によって、液晶パネル２に表示されるのは、１水平期間の映像信号（図６（ｄ））のうち、図６（ｂ）に示された演算回路３１４の出力信号によって定義される表示開始位置から表示終了位置までの期間に対応する部分である。

本発明の表示制御回路３は、発振回路４が供給する安定したクロック信号を、Ｃ−ＳＹＮＣ信号の立ち上がりエッジを基準としてカウントし、そのカウント値に基づいて表示開始位置及び表示終了位置を定める。このため、表示開始位置を安定して定めることができ、液晶表示措置１の表示品質を向上させる。

なお、クロック信号の周期をＴとすると、Ｃ−ＳＹＮＣ信号の立ち上がりエッジを基準とした表示開始位置、表示終了位置及び表示期間は、次のように表される。
（表示開始位置）＝Ａ×Ｔ
（表示終了位置）＝Ｂ×Ｔ
（表示期間）＝（Ｂ−Ａ）×Ｔ

本発明の表示制御回路３は、メモリ３１９に格納された表示開始位置及び表示終了位置を定義する表示開始値Ａ及び表示終了値Ｂを書き換え可能である。このため、表示範囲を容易に伸縮することができる。
また、本発明の表示制御回路３は、発振回路４の発生するクロック信号の周波数を変更することによっても、表示範囲を伸縮することができる。

また、本発明の表示制御回路３は、レジスタ３１６に保持される帰線期間外におけるカウント値ＮＨの最大値に基づいて、帰線期間中も水平期間カウンタ３１３をリセットする。このため、帰線期間中も表示期間信号やドットクロック信号が出力される。
これにより、表示制御回路の動作を安定化させることが可能である。例えば、ＡＤ変換回路３２が停止状態から変換動作を開始するときに起こる不安定な動作を解消できる。

本実施の形態では、表示開始位置と表示終了位置を定義するために、表示開始値Ａ及び表示終了値Ｂとを用いたが、表示開始位置と表示終了位置を定義する手段はこれに限らない。例えば、表示開始位置と表示期間（表示を終了させるまでのドットクロックの数）とにより定義してもよい。

本実施の形態では、表示制御回路に対し、同期信号としてコンポジット同期信号が入力される場合を例に説明したが、表示制御回路には、水平同期信号と垂直同期信号とが独立に入力されてもよい。この場合、表示開始位置及び表示終了位置は、水平同期信号の中の特定の箇所（例えば立ち上がりエッジ）を起点としたクロック信号の数により定義することができる。

本実施の形態では、本発明に係る表示制御回路を液晶表示装置に適用した場合を例に説明したが、本発明に係る表示制御回路は、有機ＥＬ（エレクトロルミネセンス）ディスプレイ、プラズマディスプレイ等、種々の表示装置に適用することができる。

液晶表示装置の構成を示すブロック図である。 表示制御回路の構成を示すブロック図である。 タイミング信号発生回路の構成を示すブロック図である。 第２のリセット発生回路の構成を示すブロック図である。 タイミング信号発生回路の動作を示すタイムチャートである。 表示開始位置及び表示終了位置の決定方法を説明するためのタイムチャートである。

符号の説明

１・・・液晶表示装置、２・・・液晶パネル、３・・・表示制御回路、４・・・発振回路、５・・・コモンドライバ、６・・・セグメントドライバ。

Claims (5)

1. 所定の周波数のクロック信号を発生する発振回路と、
   外部から入力される同期信号と前記発振回路からの前記クロック信号とに基づいて表示開始位置及び表示終了位置を指示する表示期間信号を出力するタイミング制御回路と、
   前記タイミング制御回路の出力する前記表示期間信号に従い、外部から入力される映像信号における前記表示開始位置から前記表示終了位置までの映像を表示装置の水平ラインに表示させる表示装置駆動回路と、
   から構成される表示制御回路であって、
   前記タイミング制御回路は、前記同期信号における水平周期の開始を定義するタイミングを起点とした前記クロック信号の発生数と、所定の表示開始値及び表示終了値とが一致した場合に前記表示期間信号により表示開始位置及び表示終了位置を指示する、
   ことを特徴とする表示制御回路。
2. 前記タイミング制御回路は、
   前記同期信号によりリセットされ前記クロック信号によりカウント値を更新するカウンタと、
   前記カウント値と前記表示開始値とが一致したときに表示開始位置を指示し、前記カウント値と前記表示終了値とが一致したときに表示終了位置を指示する演算回路と、から構成される、
   ことを特徴とする請求項１に記載の表示制御回路。
3. 前記タイミング制御回路は、
   帰線期間外においては、前記同期信号における水平周期の開始を定義するタイミングを起点とした前記クロック信号の発生数の最大値を各水平周期の終了時に記憶し、
   帰線期間中は、前記クロック信号の発生数の最大値と前記クロック信号の発生数とが一致したタイミングを新たな水平周期の開始を定義するタイミングとする、
   ことを特徴とする請求項１に記載の表示制御回路。
4. 前記表示開始値及び前記表示終了値は、書き換え可能である、
   ことを特徴とする請求項１から３のいずれか１項に記載の表示制御回路。
5. 前記発振回路は、前記同期信号とは非同期のクロック信号を発生する、
   ことを特徴とする請求項１から３のいずれか１項に記載の表示制御回路。

Images