JP2006339290A

JP2006339290A - ヒューズ切断テスト回路及びヒューズ切断テスト方法並びに半導体回路

Info

Publication number: JP2006339290A
Application number: JP2005160184A
Authority: JP
Inventors: Takao Yanagida; 崇雄柳田
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2005-05-31
Filing date: 2005-05-31
Publication date: 2006-12-14
Also published as: US7573273B2; CN1873830A; US20060268485A1

Abstract

【課題】
不完全な切断状態の検出まで含めたヒューズの切断判定を高速且つ高精度に行うこと
【解決手段】
本発明に係るヒューズ切断テスト方法は、ヒューズの状態をテストするヒューズ切断テスト方法であって、当該ヒューズに流れる電流の値に基づいて、当該ヒューズの切断、非切断及びその中間の状態のいずれかを判断するヒューズ切断テスト方法。これにより、不完全な切断状態の検出まで含めたヒューズの切断判定を高速且つ高精度に行うことができる。
【選択図】図２

Description

本発明はヒューズ切断テスト回路及びヒューズ切断テスト方法並びに半導体回路に関し、特に冗長メモリセルを備えた半導体記憶装置におけるヒューズの切断状態を詳細に確認するテスト回路及びテスト方法に関する。

半導体記憶装置の製造工程において、不良が発生したメモリセルを冗長メモリセルに置換する技術が必須となってきている。置換する方法としては、ヒューズを切断することにより置換を行うのが一般的である。ヒューズには外部よりレーザービームを照射して配線を切断するレーザービーム溶断型ヒューズや、高電圧を印加して配線の切断もしくは絶縁膜の破壊を行う電圧印加型ヒューズがある。また、プロセスの微細化及び半導体記憶装置の大容量化に伴い、このような技術は重要性を増しており、半導体記憶装置に限らず様々な態様でヒューズを用いた回路状態の切換、調整が行われている。

上記の様な技術においては、切断対象であるヒューズを切断する際に、誤って他の切断対象でないヒューズをも切断してしまう場合や、切断対象であるヒューズが完全に切断されない場合などがある。従って、切断対象であるヒューズが切断処理によって適正に切断されているか否か、更には切断対象でないヒューズが適正に存在しているかのテストを行う技術も、上記の技術と同時に重要性を増している。従来のヒューズ回路およびそのテスト方法は例えば特許文献１に開示されている。

特許文献１に記載されているように、ヒューズの切断不良の検査において、例えば高速ＳＲＡＭ製品では、電源を緩やかに立ち上げないと検出できない不良（スローライズ不良）モードが存在する。この不良モードは、本来切断したはずのヒューズが、完全に切断されていないことにより起こる。具体的には、ヒューズが完全に切断されていない場合、当該ヒューズは回路としては高抵抗状態で接続されているように機能し、ヒューズの切断／非切断により論理を作成している回路において、当該ヒューズの次段の信号が不安定になる。

上記のスローライズ不良の態様を図７及び図８を用いて詳述する。図７、図８は従来のヒューズ回路の構成を示す回路図である。図７に示す回路は、電源ＶＣＣと接地点との間に、ヒューズ１と抵抗２とが直列に接続され、ヒューズ１と抵抗２との接続点の電位をインバータ３で反転させて出力している。ＮＭＯＳ４はフローティング防止用のトランジスタであり、容量５、６は電源立ち上げが急峻に行なわれた場合に、インバータ３出力の過渡的な動作によって誤った信号が出力されることを防止する容量であり、夫々の容量はＣｖ、Ｃｇである。

図８は図７におけるヒューズ１を切断した状態を示す回路図である。ヒューズ１が完全に切断されておらず、不完全に切断された場合のヒューズ１の切れ残り抵抗値をＲｆｃｕｔ、抵抗２における切れ残り補償抵抗値をＲｇとする。寄生容量をＣｖｉ、Ｃｇｏとする。

図７に示すような回路において、ヒューズ１が完全に切断されていない場合、ヒューズ１が高抵抗とみなされ、ヒューズ１と抵抗２とで生成される信号が"Ｈ"と"Ｌ"とのどちらの電位に選択されるかが不明である。例えば、図９に示すように電源を急峻に立ち上げた場合は、電源投入直後のプログラム・回路接点（ＯＵＴ）が、容量分割電位となりＮＭＯＳ４がＯＮすることで、信号が安定する。

更に詳述すると、ヒューズ１が完全に切断されていない場合、上記の通りヒューズ１は高抵抗状態となり、ヒューズ１を介してヒューズ１と抵抗２との間の電位が上昇する。しかしながら、電源を急峻に立ち上げた場合は、ヒューズ１と抵抗２との間の電位が"Ｈ"として認識される閾値を越える前に、即ち電位が"Ｌ"の状態においてインバータ３が動作するため、インバータ３の出力が"Ｈ"となり、ＮＭＯＳ４がＯＮする。すると図８に示す電位ＩＮは接地されるため、インバータ３の出力は"Ｈ"で安定し、ヒューズ１は切断されていることを示す信号が出力される。

他方、時間をかけて電源を立ち上げた場合は、図１０に示すようにプログラム・回路接点は、ほぼ抵抗分割電位となるＩＮが閾値を超えると安定する。この場合、出力はヒューズが切断されていることを示す期待値である"Ｈ"と逆の電位、即ちヒューズが切断されていないことを示す"Ｌ"が得られることとなる。

更に詳述すると、ヒューズ１が完全に切断されておらず、高抵抗状態となっている場合、ヒューズ１を介してヒューズ１と抵抗２との間の電位が上昇することは電源を急峻に立ち上げた場合と同様である。しかしながら、時間をかけて電源を立ち上げた場合は、インバータ３が動作するまでに時間がかかり、インバータ３が動作する前に図８に示す電位ＩＮが"Ｈ"として認識される閾値を超えてしまう場合がある。この場合、インバータ３の出力は"Ｌ"で安定することとなり、ヒューズ１は切断されていないことを示す信号が出力される。
特開平５−２４２６９１号公報

この様に、ヒューズ１の不完全な切断を検出するためには、時間をかけて電源を立ち上げる（スローライズ）テストパターンが必要となる。スローライズテストパターンを使用する場合、電源の立ち上げをミリオーダーの時間で実施する必要があり、テスト時間が長くなる。また、スローライズテストパターンを用いた場合においても、電位ＩＮが"Ｈ"として認識される閾値を越える前にインバータ３が動作してしまった場合は、電位ＩＮは接地されるためヒューズ１が切断されたことを示す信号が出力され、安定した試験結果が得られない。

本発明に係るヒューズ切断テスト方法は、ヒューズの状態をテストするヒューズ切断テスト方法であって、当該ヒューズに流れる電流の値に基づいて、当該ヒューズの切断、非切断及びその中間の状態のいずれかを判断するヒューズ切断テスト方法。これにより、不完全な切断状態の検出まで含めたヒューズの切断判定を高速且つ高精度に行うことができる。

本発明に係るヒューズ切断テスト回路は、ヒューズの状態をテストするヒューズ切断テスト回路であって、前記ヒューズを含むヒューズ回路と、前記ヒューズに流れる電流値において当該ヒューズが未切換状態であることを示す第１の電流値を供給可能である電流源と、前記ヒューズに流れる電流値と前記第１の電流値とを比較する電流比較回路と、前記電流比較回路の比較結果に基づいて前記ヒューズの状態を示す信号を出力する電流比較結果演算回路とを有し、前記電流比較結果演算回路は、前記ヒューズに電流が流れていない場合は当該ヒューズが切換状態であることを示す信号を出力し、前記ヒューズに流れる電流値が前記第１の電流値以上である場合は当該ヒューズが未切換状態であることを示す信号を出力し、前記ヒューズに流れる電流値が上記のいずれでもない場合は、前記ヒューズが不完全な状態であることを示す信号を出力する。これにより、不完全な切断まで含めたヒューズの切断判定を高速且つ高精度に行うことができる。

本発明に係る他のヒューズ切断テスト回路は、ヒューズの状態をテストするヒューズ切断テスト回路であって、前記ヒューズを含むヒューズ回路と、前記ヒューズに流れる電流値において当該ヒューズが未切換状態であることを示す第１の電流値及び前記ヒューズに流れる電流値において当該ヒューズが切換状態であることを示す第２の電流値を供給可能である電流源と、前記ヒューズに流れる電流値と前記第１の電流値及び前記第２の電流値とを比較する電流比較回路と、前記電流比較回路の比較結果に基づいて前記ヒューズの状態を示す信号を出力する電流比較結果演算回路とを有し、前記電流比較結果演算回路は、前記ヒューズに流れる電流値が前記第１の電流値以上である場合は当該ヒューズが未切換状態であることを示す信号を出力し、前記ヒューズに流れる電流値が前記第２の電流値以下である場合は当該ヒューズが切換状態であることを示す信号を出力し、前記ヒューズに流れる電流値が上記のいずれでもない場合は、前記ヒューズが不完全な状態であることを示す信号を出力する。これにより、不完全な切断まで含めたヒューズの切断判定を高速且つ高精度に行うことができる。

本発明に係る半導体回路は、ヒューズを切断することによって回路の状態を調整する半導体回路であって、前記ヒューズが通常接続される第１のパスと、前記ヒューズの状態をテストするための第２のパスとを有する。これにより、半導体回路中のヒューズ以外の素子の影響を受けることなくヒューズの状態をテストすることができる。

本発明により、不完全な切断状態の検出まで含めたヒューズの切断判定を高速且つ高精度に行うことができる。

実施の形態１．
以下に、本発明を適用可能な実施の形態が説明される。以下の説明は、本発明の実施形態を説明するものであり、本発明が以下の実施形態に限定されるものではない。説明の明確化のため、以下の記載は、適宜、省略及び簡略化がなされている。又、当業者であれば、以下の実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能である。

本発明は、回路状態の切換のためのヒューズ切断において、所望のヒューズが適正に切断され、回路状態が適正に切り換えられているか否かを検査するものであり、当該ヒューズに流れる電流の値を検査することによって、切換／未切換のみならず、その中間の不完全な状態をも検出可能とするものである。その１態様として半導体記憶装置の不良メモリセルを冗長メモリセルに置換するためのヒューズ切断について説明する。以下、ヒューズが適正に切断され、対応するメモリセルが切り換えられた状態を切換状態、ヒューズが未切断であり対応するメモリセルが切り換えられていない状態を未切換状態、ヒューズが不完全に切断された状態を不完全状態とする。

図１は、本実施形態に係るヒューズ回路１００を示す回路図である。従来と同様に、電源ＶＣＣと接地点ＧＮＤとの間に、ヒューズ１０１と抵抗１０２とが直列に接続され、ヒューズ１０１と抵抗１０２との接続点の電位をインバータ１０３で反転させてOutput端子に出力している。ＮＭＯＳ１０４はフローティング防止用のトランジスタである。また、ヒューズ１０１の電源ＶＣＣ側にはＰＭＯＳ１０５が、ヒューズ１０１の接地点ＧＮＤ側にはＮＭＯＳ１０６が夫々接続されており、ＰＭＯＳ１０５のゲートにはTest signal信号が、ＮＭＯＳ１０６のゲートにはインバータ１０７によって反転されたTest signal信号が入力される。

他方、ヒューズ１０１は検査用電源ＶＣＣ＿ＦＵＳＥと検査用接地点ＧＮＤ＿ＦＵＳＥとの間（パスＡ）にも位置している。即ち、ヒューズ１０１に対して、電源ＶＣＣと検査用電源ＶＣＣ＿ＦＵＳＥとは並列に接続され、接地点ＧＮＤと検査用接地点ＧＮＤ＿ＦＵＳＥとは並列に接続されている。そして、ヒューズ１０１の検査用電源ＶＣＣ＿ＦＵＳＥ側にはＰＭＯＳ１０９が、ヒューズ１０１の検査用接地点ＧＮＤ＿ＦＵＳＥ側にはＮＭＯＳ１１０が夫々接続されており、ＰＭＯＳ１０９のゲートにはインバータ１０８によって反転されたTest signal信号が、ＮＭＯＳ１１０のゲートにはインバータ１０８によって反転され、インバータ１１１によって再反転されたTest signal信号が入力される。

Test Signal信号は図１に示す回路が通常状態の場合には"Ｌ"が入力され、ヒューズ切断テスト状態の場合には"Ｈ"が入力される。即ち、図１に示す回路は通常状態においては、電源ＶＣＣ、接地点ＧＮＤ間で動作し、ヒューズの切断、非切断に応じてOutput端子に"Ｈ"、"Ｌ"いずれかの信号が出力される。他方、回路がヒューズ切断テスト状態においては、検査用電源ＶＣＣ＿ＦＵＳＥ、検査用接地点ＧＮＤ＿ＦＵＳＥ間（図１に示すパスＡ）で動作する。

ヒューズ切断テスト状態においては、パスＡに流れる電流を測定することにより、ヒューズ１０１の切断状態を判定することができる。即ち、ヒューズ１０１が切断されていない状態において、パスＡに流れる電流は最大となり、ヒューズ１０１が完全に切断された状態においては、パスＡには電流は流れない若しくは最小となる。通常はこれらのどちらかであるが、ヒューズ１０１が不完全に切断された状態においては、ヒューズ１０１は高抵抗として機能するため、パスＡに上記の最小電流よりも高い値であり、最大電流よりも低い値の電流が流れる。

従って、予めヒューズ１０１の未切換状態及びヒューズ１０１の切換状態におけるパスＡの電流を測定して記憶しておき、ヒューズ切断テスト時におけるパスＡの電流値と比較することにより、ヒューズ１０１が切換状態として適正に切断されているか、ヒューズ１０１が未切換状態として適正に残っているか若しくは完全に切断されているかだけではなく、ヒューズ１０１が不完全に切断された状態をも検出することができる。この様に、ヒューズ１０１が回路上で通常用いられるパスと、ヒューズ１０１の状態をテストするためのパスとを別々に設けることにより、他の素子の影響を受けることなく若しくは他の素子から受ける影響を最小限としてヒューズ１０１の状態をテストすることが可能となる。以下、図２、３を用いてヒューズ切断テストについて詳述する。

図２は、本実施形態に係るヒューズ切断テスト回路を示す図である。図２に示されるように、本実施形態に係るヒューズ切断テスト回路は、図１に示すヒューズ回路１００、電流比較回路２０１、微弱電流源２０２、最大電流源２０３及び電流比較結果演算回路２０４を有する。電流比較回路２０１は、図１に示す検査用電源ＶＣＣ＿ＦＵＳＥの端子と接続されており、電流比較回路２０１に接続された端子からヒューズ回路１００に対して検査用電源ＶＣＣ＿ＦＵＳＥが供給される。

電流比較回路２０１は、微弱電流源２０２、最大電流源２０３と選択的に接続されており、微弱電流源２０２若しくは最大電流源２０３の電流値とヒューズ回路１００のパスＡに流れる電流値とを比較し、比較結果を電流比較結果演算回路２０４に出力する。ここで、必ずしも電流源は２つある必要はなく、一つの電流源が電流値を可変的に出力可能であれば本実施形態と同様の効果を得ることができる。電流比較結果演算回路２０４は、電流比較回路２０１の出力信号に応じて比較結果を演算し、ヒューズ１０１の状態を示す信号を出力する。

微弱電流源２０２の電流値は極めて微弱な電流値であり、ヒューズ１０１に対応するメモリセルが切換状態であるか否かを判断する電流値である。電流比較回路２０１及び電流比較結果演算回路２０４は、パスＡに流れる電流値が微弱電流源２０２の電流値以下であることを以てヒューズ１０１が切断状態であることを判断する。即ち、パスＡに流れる電流値が微弱電流源２０２の電流値よりも高い場合、ヒューズ１０１は少なくとも完全には切断されておらず、残存状態若しくは不完全状態のどちらかであると判断することができる。

ここで、通常ヒューズ１０１に対応するメモリセルを切換状態とする場合にはヒューズ１０１を切断するため、ヒューズ１０１には電流は流れないため、微弱電流源２０２は０とすることができる。しかしながら、必ずしもヒューズ１０１を完全に切断する必要はなく、少なくとも図１０に示すスローライズテストにおいて、図１に示すインバータ１０３の入力側電位がインバータ１０３の動作開始よりも先に"Ｈ"として認識される閾値を超えなければ、ヒューズ１０１が不完全に切断されていることによる不具合は発生しない。

従って、微弱電流源２０２の電流値は、図１の回路におけるヒューズ１０１に流れる電流値であって、当該回路の電源をゆるやかに立ち上げた場合においても、インバータ１０３が動作開始する前にインバータ１０３の入力側電位が"Ｈ"として認識される閾値を超えない程度の電流値とすることもできる。

最大電流源２０３が示す電流値は、ヒューズ１０１が切断されておらず、ヒューズ１０１に対応するメモリセルが未切換状態であることを示す電流値である。詳細には、ＶＣＣ＿ＦＵＳＥからＧＮＤ＿ＦＵＳＥの電位差においてパスＡに流れる最大の電流値若しくは当該電流値よりもわずかに低い値である。電流比較回路２０１及び電流比較結果演算回路２０４は、パスＡを流れる電流値が最大電流源２０３の電流値以上であることを以てヒューズ１０１が切断されず、残存状態であることを判断する。即ち、パスＡに流れる電流値が最大電流源２０３の電流値よりも低い場合、ヒューズ１０１は完全には残っておらず、完全に切断状態若しくは不完全状態のどちらかであると判断することができる。

ここで、ヒューズ１０１に対応するメモリセルを未切換状態とする場合にはヒューズ１０１を切断しないため、最大電流源２０３は上記に説明したような電流値である。しかしながら、少なくとも図９に示すような電源を急峻に立ち上げた場合においても、図１に示すインバータ１０３の入力側電位がインバータ１０３の動作開始よりも先に"Ｈ"として認識される閾値を超えれば、ヒューズ１０１に対応するメモリセルは未切換状態として認識される。

従って、最大電流源２０３の電流値は、図１の回路におけるヒューズ１０１に流れる電流値であって、当該回路の電源を急峻に立ち上げた場合においても、インバータ１０３が動作開始する前にインバータ１０３の入力側電位が"Ｈ"として認識される閾値を超える程度の電流値とすることもできる。

次に、図３を用いてヒューズ切断テストの動作について説明する。図３はヒューズ切断テストの動作を示すフローチャートである。まず、電流比較回路２０１がヒューズ回路１００のパスＡの電流値を測定する（Ｓ３０１）。そして、微弱電流源２０２を選択し、微弱電流源２０２の電流値とパスＡの電流値とを比較する（Ｓ３０２）。パスＡの電流値が微弱電流源２０２の電流値よりも低かった場合、電流比較回路２０１はその旨の信号を電流比較結果演算回路２０４に出力し、電流比較結果演算回路２０４はヒューズ１０１が切換状態であると判断する（Ｓ３０３）。

パスＡの電流値が微弱電流源２０２の電流値よりも高かった場合、電流比較回路２０１は最大電流源２０３を選択し、最大電流源２０３の電流値とパスＡの電流値とを比較する（Ｓ３０４）。パスＡの電流値が最大電流源２０３の電流値よりも低い場合、電流比較回路２０１はその旨の信号を電流比較結果演算回路に出力し、電流比較結果演算回路２０４はヒューズ１０１が不完全状態であると判断する（Ｓ３０５）。

他方、パスＡの電流値が微弱電流源２０２、最大電流源２０３いずれの電流値よりも高い場合、電流比較回路２０１はその旨の信号を電流比較結果演算回路に出力し、電流比較結果演算回路２０４はヒューズ１０１が未切換状態であると判断する（Ｓ３０６）。

上記の説明においては、Ｓ３０１において電流比較回路２０１がパスＡの電流値を測定した後に各電流源との電流値の比較を行っているが、パスＡの電流源を測定することなく、直接各電流源との電流値の比較を行なっても良い。

この様に、ヒューズ１０１に流れる電流を測定し、予め定められた電流値と比較することにより、ヒューズ１０１の切断／残存又はヒューズ１０１に対応するメモリセルの切換／未切換のいずれかの状態のみならず、ヒューズ１０１の不完全な状態をも検出することができる。従って、従来技術におけるスローライズテストパターンを用いたテストのように、テスト時間が長くなるようなことがない。

また、スローライズテストパターンを用いる場合、印加する電圧や温度条件により試験結果は不安定であるが、上記説明したようにヒューズ１０１に流れる電流値を測定することによって、より高精度にヒューズ１０１の状態を検出し、ヒューズの不完全状態による不良を排除することが可能となる。

更に、図２に示すテスト回路を図４に示すような内部判定回路とすることもできる。図４は、ヒューズ回路１００を複数有する半導体回路において、図２に示すヒューズ切断テスト回路をその内部に組み込んだ状態の一例を示している。図４に示すように、複数のヒューズ回路１００がセレクタ２０７を介して電流比較回路２０１に接続されている。微弱電流源２０２と最大電流源２０３とはセレクタ２０６を介して電流比較回路２０１に接続されている。そして、電流比較回路２０１の出力は電流比較結果演算回路２０４に代えて電流比較結果格納回路（レジスタ）２０５に出力される。

電流比較結果格納回路２０５、セレクタ２０６及びセレクタ２０７は、シーケンスコントローラ２０８と接続されており、シーケンスコントローラ２０８が制御信号を出力する。即ち、セレクタ２０６、セレクタ２０７の切換及び電流比較結果格納回路２０５による電流比較結果の記憶はシーケンスコントローラ２０８によって制御される。また、シーケンスコントローラ２０８には自動テストエントリーを示すテストモード信号が入力される。

テストモード信号には、複数のヒューズ回路１００の夫々において、通常パスにおけるヒューズ１０１の情報を用いているか否かの情報、即ち、ヒューズ１０１の接続を通常パスからパスＡに切換可能であるか否かの情報が含まれる。シーケンスコントローラ２０８はテストモード信号に含まれる情報を元にセレクタ２０７を切り換えて、テストするヒューズ回路１００を決定する。また、シーケンスコントローラ２０８は電流比較結果格納回路２０５を制御し、例えばテストしているヒューズ回路１００に応じて電流比較結果格納回路２０５内で電流比較結果を記憶する領域を変更する。

この様な内部判定回路を構成することにより、図３で説明したような判定動作をヒューズ１０１の情報が必要でない動作のバックグランド処理として行なうことが可能となる。これにより、ヒューズ１０１の切れ残り検査の時間を外見上は見えなくすることができ、実質的なテスト時間の短縮を図ることができる。また、テスト結果を電流比較結果格納回路２０５に記憶することにより、バックグラウンドで行った処理の結果をいつでも確認することができる。

以上説明したように、本発明により、ヒューズに流れる電流を測定することによってヒューズの状態を判断し、ヒューズの切断判定を高速且つ高精度に行うことができる。本実施形態においては、本発明を半導体記憶装置のメモリセルの置換に適用した場合について説明したが、本実施形態において説明した半導体記憶装置のメモリセルの置換以外にも、回路の基準電圧のトリミング等、ヒューズの切断によって回路状態を切換、調整する技術であれば適用可能である。

尚、本実施形態においては、微弱電流源２０２及び最大電流源２０３を用い、ヒューズ１０１の３つの状態、即ち、切換状態、未切換状態及び不完全状態を検出可能としたが、ヒューズ１０１を切断する前提であれば、最大電流源２０３は必ずしも必要ではない。例えば、パスＡに流れる電流値が微弱電流源２０２の電流値以上であれば、ヒューズ１０１が適正に切断されていないと判断し、再度ヒューズ１０１を切断する動作を行なえば良い。

また、ヒューズ１０１の切換状態において、パスＡには電流が流れないことが明らかであれば、必ずしも微弱電流源２０２は必要ない。例えば、パスＡに電流が流れているか否かをまず判断し、流れていなければヒューズ１０１が切換状態であると判断することができる。他方、ヒューズ１０１に電流が流れている場合には、その電流値と最大電流源２０３の電流値とを比較し、どちらの電流値が高いかを判断することによって、ヒューズ１０１が未切換状態か不完全状態かを判断することができる。

更に、図１において説明したように、本発明においてはヒューズ１０１が回路上で通常用いられるパスと、ヒューズ１０１に流れる電流を測定するためのパス、即ちヒューズ１０１の状態をテストするためのパスとを別々に設けている。これは、本実施の形態で説明したような、ヒューズ１０１に流れる電流値を測定することによってヒューズの状態をテストする態様のみならず、図７、８で説明したような従来技術においても適用することができる。更には、ヒューズを切断することによって回路の状態を調整する半導体回路であれば適用可能である。これにより、例えば図７であれば、ヒューズ１以外の素子の影響を受けることなく、ヒューズ１の状態をテストすることができる。

その他の実施形態．
図５は図１に示すヒューズ回路１００の他の態様を示す回路図である。図１に示すヒューズ回路１００においては、Test signal信号をパスＡをアクティブとするための信号及び通常パスを一時的に切断するための信号として用いていた。しかしながら、図５に示すように、Test signal信号をパスＡをアクティブにするための信号として用い、通常パスを一時的に切断するための信号としてTest signal信号とは異なる信号であるtentative cut信号を用いても良い。これにより、ヒューズ１０１の切断判定とは無関係に、ヒューズ１０１を擬似的にカットすることができる。

また、図５に示すように、ＮＭＯＳ１０５ｂ、ＰＭＯＳ１０６ｂ及びインバータ１０７ｂを用いて、図１に示すヒューズ回路１００においては、ＰＭＯＳ１０５又はＮＭＯＳ１０６のみであった切換スイッチを二重化することもできる。これにより、より安定してスイッチのオンオフを制御することができる。尚、この様な二重化スイッチは、ＰＭＯＳ１０５及びＮＭＯＳ１０６のみではなく、ＰＭＯＳ１０９及びＮＭＯＳ１１０にも適用することが可能である。

図１及び図５に示す回路では、検査用電源ＶＣＣ＿ＦＵＳＥ及び検査用接地点ＧＮＤ＿ＦＵＳＥのような、パスＡの電流値を測定するための専用電源が必要となる。しかしながら、図６に示すように、検査用電源ＶＣＣ＿ＦＵＳＥ及び検査用接地点ＧＮＤ＿ＦＵＳＥ間において、パスＡと並列にパスＢを設けることにより、パスＡを使用しない場合はパスＢを用いて検査用電源ＶＣＣ＿ＦＵＳＥ及び検査用接地点ＧＮＤ＿ＦＵＳＥを有効に利用することができる。

詳細には、パスＢにはＰＭＯＳ１１３及びＮＭＯＳ１１４が直列に接続されており、ＰＭＯＳ１１３とＮＭＯＳ１１４との間に、電源を使用する構成が接続される。ＰＭＯＳ１１３のゲートにはTest signal信号が、ＮＭＯＳ１１４のゲートにはインバータ１１２を介して反転されたTest signal信号が入力され、パスＡとパスＢとが切換可能となっている。

本発明に係るヒューズ回路を示す回路図である。本発明に係るヒューズ切断テスト回路を示す回路図である。本発明に係るヒューズ切断テスト方法を示すフローチャートである。本発明に係るヒューズ切断テスト回路を有する半導体回路を示す回路図である。本発明に係るヒューズ擬似切断回路を示す回路図である。本発明に係るパス切換回路を示す回路図である。従来技術におけるヒューズ回路を示す回路図である。従来技術におけるヒューズ回路のヒューズ切断状態を示す回路図である。従来技術におけるヒューズ回路の電源を急峻に立ち上げた場合の各点の電位の遷移を示す図である。従来技術におけるヒューズ回路の電源をゆるやかに立ち上げた場合の各点の電位の遷移を示す図である。

符号の説明

１ヒューズ、２抵抗、３インバータ、４ＮＭＯＳ、５、６容量、
１００ヒューズ回路、１０１ヒューズ、１０２抵抗、１０３インバータ、
１０４ＮＭＯＳ、１０５ＰＭＯＳ、１０５ｂＮＭＯＳ、１０６ＮＭＯＳ、
１０６ｂＰＭＯＳ、１０７、１０７ｂ、１０８インバータ、１０９ＰＭＯＳ、
１１０ＮＭＯＳ、１１１、１１２インバータ、１１３ＰＭＯＳ、
１１４ＮＭＯＳ、２０１電流比較回路、２０２微弱電流源、２０３最大電流源、
２０４電流比較結果演算回路、Ａ、Ｂパス、ＧＮＤ接地点、
ＧＮＤ＿ＦＵＳＥ検査用接地点、ＶＣＣ電源、ＶＣＣ＿ＦＵＳＥ検査用電源

Claims

ヒューズの状態をテストするヒューズ切断テスト方法であって、
当該ヒューズに流れる電流の値に基づいて、当該ヒューズの切断、非切断及びその中間の状態のいずれかを判断するヒューズ切断テスト方法。
前記ヒューズに電流が流れない場合は、前記ヒューズが切換状態であると判断し、
前記ヒューズに流れる電流値が、当該ヒューズが未切換状態であることを示す第１の電流値以上である場合は、当該ヒューズが未切換状態であると判断し、
前記ヒューズに流れる電流値が上記のいずれでもない場合は、前記ヒューズが不完全な状態であると判断する請求項１に記載のヒューズ切断テスト方法。
前記ヒューズに流れる電流値が、当該ヒューズが未切換状態であることを示す第１の電流値以上である場合は、前記ヒューズが未切換状態であると判断し、
前記ヒューズに流れる電流値が、当該ヒューズが切換状態であることを示す第２の電流値以下である場合は、当該ヒューズが切換状態であると判断し、
前記ヒューズに流れる電流値が上記のいずれでもない場合は、前記ヒューズが不完全な状態であると判断する請求項１に記載のヒューズ切断テスト方法。
前記第１の電流値は、前記ヒューズが未切換状態において、前記ヒューズの両端に前記所定電圧をかけたときに前記ヒューズに流れる電流値と略等しいことを特徴とする請求項２又は３に記載のヒューズ切断テスト方法。
前記第２の電流値は、前記ヒューズが切換状態において、前記ヒューズの両端に前記所定電圧をかけたときに前記ヒューズに流れる電流値と略等しいことを特徴とする請求項３に記載のヒューズ切断テスト方法。
ヒューズの状態をテストするヒューズ切断テスト回路であって、
前記ヒューズに流れる電流値において当該ヒューズが未切換状態であることを示す第１の電流値を供給可能である電流源と、
前記ヒューズに流れる電流値と前記第１の電流値とを比較する電流比較回路と、
前記電流比較回路の比較結果に基づいて前記ヒューズの状態を示す信号を出力する電流比較結果演算回路とを有し、
前記電流比較結果演算回路は、
前記ヒューズに電流が流れていない場合は当該ヒューズが切換状態であることを示す信号を出力し、
前記ヒューズに流れる電流値が前記第１の電流値以上である場合は当該ヒューズが未切換状態であることを示す信号を出力し、
前記ヒューズに流れる電流値が上記のいずれでもない場合は、前記ヒューズが不完全な状態であることを示す信号を出力するヒューズ切断テスト回路。
ヒューズの状態をテストするヒューズ切断テスト回路であって、
前記ヒューズに流れる電流値において当該ヒューズが未切換状態であることを示す第１の電流値及び前記ヒューズに流れる電流値において当該ヒューズが切換状態であることを示す第２の電流値を供給可能である電流源と、
前記ヒューズに流れる電流値と前記第１の電流値及び前記第２の電流値とを比較する電流比較回路と、
前記電流比較回路の比較結果に基づいて前記ヒューズの状態を示す信号を出力する電流比較結果演算回路とを有し、
前記電流比較結果演算回路は、
前記ヒューズに流れる電流値が前記第１の電流値以上である場合は当該ヒューズが未切換状態であることを示す信号を出力し、
前記ヒューズに流れる電流値が前記第２の電流値以下である場合は当該ヒューズが切換状態であることを示す信号を出力し、
前記ヒューズに流れる電流値が上記のいずれでもない場合は、前記ヒューズが不完全な状態であることを示す信号を出力するヒューズ切断テスト回路。
ヒューズを切断することによって回路の状態を調整する半導体回路であって、
前記ヒューズが通常接続される第１のパスと、
前記ヒューズの状態をテストするための第２のパスとを有するヒューズ回路。
前記ヒューズは、前記第１のパス若しくは前記第２のパスのいずれか一方に選択的に接続され、前記第１のパスと前記第２のパスとは、当該ヒューズが試験中であることを示す信号によって切り換えられることを特徴とする請求項８に記載の半導体回路。