[go: up one dir, main page]

JP2006108354A - Field effect transistor and manufacturing method thereof - Google Patents

Field effect transistor and manufacturing method thereof Download PDF

Info

Publication number
JP2006108354A
JP2006108354A JP2004292388A JP2004292388A JP2006108354A JP 2006108354 A JP2006108354 A JP 2006108354A JP 2004292388 A JP2004292388 A JP 2004292388A JP 2004292388 A JP2004292388 A JP 2004292388A JP 2006108354 A JP2006108354 A JP 2006108354A
Authority
JP
Japan
Prior art keywords
fine particles
forming region
channel
source
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004292388A
Other languages
Japanese (ja)
Other versions
JP4696520B2 (en
JP2006108354A5 (en
Inventor
Hiroteru Ishioka
裕輝 石岡
Shinichiro Kondo
眞一郎 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004292388A priority Critical patent/JP4696520B2/en
Publication of JP2006108354A publication Critical patent/JP2006108354A/en
Publication of JP2006108354A5 publication Critical patent/JP2006108354A5/ja
Application granted granted Critical
Publication of JP4696520B2 publication Critical patent/JP4696520B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】略規則性をもって配列されたチャネル形成領域構成微粒子と有機半導体分子との結合を有するチャネル形成領域を備えた電界効果型トランジスタを提供する。
【解決手段】電界効果型トランジスタは、ソース/ドレイン電極14、チャネル形成領域15、ゲート絶縁層13及びゲート電極12を備え、少なくとも、ソース/ドレイン電極14間に位置する支持体11の部分とチャネル形成領域15との間には、下地層30が形成され、下地層30は電気的絶縁材料から成る下地層構成微粒子31が略規則性をもって配列されて成り、チャネル形成領域15は、導体又は半導体から成るチャネル形成領域構成微粒子21と、該チャネル形成領域構成微粒子21と結合した有機半導体分子22とによって構成された導電路20を有し、下地層30の微粒子配列状態に基づき、チャネル形成領域構成微粒子21が略規則性をもって配列されている。
【選択図】 図1
Disclosed is a field effect transistor including a channel forming region having bonds between channel-forming region-constituting fine particles and organic semiconductor molecules arranged with substantially regularity.
A field effect transistor includes a source / drain electrode, a channel formation region, a gate insulating layer, and a gate electrode, and at least a portion of a support located between the source / drain electrodes and a channel. A base layer 30 is formed between the base layer 30 and the formation region 15. The base layer 30 is composed of base layer-constituting particles 31 made of an electrically insulating material and arranged with a regularity. The channel formation region 15 is a conductor or a semiconductor. Channel forming region constituting fine particles 21 and organic semiconductor molecules 22 bonded to the channel forming region constituting fine particles 21, and the channel forming region constitution based on the fine particle arrangement state of the underlayer 30. The fine particles 21 are arranged with substantially regularity.
[Selection] Figure 1

Description

本発明は、電界効果型トランジスタ及びその製造方法に関する。   The present invention relates to a field effect transistor and a manufacturing method thereof.

現在、多くの電子機器に用いられている薄膜トランジスタ(Thin Film Transistor,TFT)を含む電界効果型トランジスタ(FET)は、例えば、シリコン半導体基板あるいはシリコン半導体層に形成されたチャネル形成領域及びソース/ドレイン領域、シリコン半導体基板表面あるいはシリコン半導体層表面に形成されたSiO2から成るゲート絶縁層、並びに、ゲート絶縁層を介してチャネル形成領域に対向して設けられたゲート電極から構成されている。あるいは又、支持体上に形成されたゲート電極、ゲート電極及び支持体上に形成されたゲート絶縁層、並びに、ゲート絶縁層上に形成されたチャネル形成領域及びソース/ドレイン電極から構成されている。そして、これらの構造を有する電界効果型トランジスタの作製には、非常に高価な半導体製造装置が使用されており、製造コストの低減が強く要望されている。 Field effect transistors (FETs) including thin film transistors (TFTs) currently used in many electronic devices are, for example, channel formation regions and source / drains formed in a silicon semiconductor substrate or silicon semiconductor layer. A gate insulating layer made of SiO 2 formed on the region, the surface of the silicon semiconductor substrate or the surface of the silicon semiconductor layer, and a gate electrode provided facing the channel formation region via the gate insulating layer. Alternatively, it includes a gate electrode formed on the support, a gate electrode and a gate insulating layer formed on the support, and a channel formation region and source / drain electrodes formed on the gate insulating layer. . For manufacturing field effect transistors having these structures, very expensive semiconductor manufacturing apparatuses are used, and reduction of manufacturing costs is strongly demanded.

そこで、近年、スピンコート法、印刷法、スプレー法に例示される真空技術を用いない方法に基づき製造が可能な有機半導体材料を用いたFETの研究、開発に注目が集まっている。   Therefore, in recent years, attention has been focused on the research and development of FETs using organic semiconductor materials that can be manufactured based on methods that do not use vacuum techniques exemplified by spin coating, printing, and spraying.

ところで、ディスプレイ装置をはじめとして、多くの電子機器に組み込まれることが要求されるが故に、FETには高速動作が要求される。例えば、映像信号を随時必要なデータに変換し、更に、オン/オフのスイッチング動作を高速で行うことができるFETが必要とされる。   By the way, since it is required to be incorporated into many electronic devices including a display device, the FET is required to operate at high speed. For example, there is a need for an FET that can convert a video signal into necessary data at any time and can perform an on / off switching operation at high speed.

然るに、有機半導体材料を用いた場合、例えばTFTの特性指標である移動度は、典型的な値として10-3〜1cm2/Vsが得られているに過ぎない(例えば、C. D. Dimitrakopoulos, et al., Adv. Mater. (2002), 14, 99 参照)。この値は、アモルファスシリコンの移動度である数cm2/Vsやポリシリコンの移動度であるおおよそ100cm2/Vsに比べて低く、ディスプレイ装置用TFTで要求される移動度1〜3cm2/Vsに達していない。従って、有機半導体材料を用いたFETにおいては、移動度の改善が大きな課題となっている。 However, when an organic semiconductor material is used, for example, the mobility, which is a characteristic index of a TFT, is only 10 −3 to 1 cm 2 / Vs as a typical value (for example, CD Dimitrakopoulos, et al ., Adv. Mater. (2002), 14, 99). This value is lower than several cm 2 / Vs, which is the mobility of amorphous silicon, and approximately 100 cm 2 / Vs, which is the mobility of polysilicon, and is 1 to 3 cm 2 / Vs required for TFTs for display devices. Not reached. Therefore, in the FET using an organic semiconductor material, improvement of mobility is a big problem.

有機半導体材料を用いたFETにおける移動度は、分子内の電荷移動及び分子間の電荷移動によって決定される。分子内の電荷移動は、単結合を挟んで隣接する多重結合の間で原子軌道が重なり合い、電子が非局在化して共役系を形成することによって可能となる。分子間の電荷の移動は、分子間の結合、ファン・デル・ワールス力による分子軌道の重なりによる伝導、あるいは又、分子間のトラップ準位を介してのホッピング伝導によって行われる。   Mobility in an FET using an organic semiconductor material is determined by charge transfer within a molecule and charge transfer between molecules. Intramolecular charge transfer is made possible by overlapping atomic bonds in adjacent multiple bonds across a single bond and delocalizing electrons to form a conjugated system. The movement of charge between molecules is performed by intermolecular bonding, conduction due to overlapping of molecular orbitals by van der Waals forces, or hopping conduction through trap levels between molecules.

この場合、分子内での移動度をμintra、分子間の結合による移動度をμinter、分子間のホッピング伝導による移動度をμhopとすると、以下の関係にある。有機半導体材料では、遅い分子間の電荷移動が全体としての移動度を制限しているため、電荷の移動度が小さい。 In this case, if the intramolecular mobility is μ intra , the intermolecular mobility is μ inter , and the intermolecular hopping mobility is μ hop , the following relationship is established. In an organic semiconductor material, the charge mobility is low because slow intermolecular charge transfer limits the overall mobility.

μintra≫μinter>μhop μ intra ≫μ inter > μ hop

国際公開WO2004/006337A1International Publication WO2004 / 006337A1 C. D. Dimitrakopoulos, et al., Adv. Mater. (2002), 14, 99C. D. Dimitrakopoulos, et al., Adv. Mater. (2002), 14, 99

そこで、有機半導体材料を用いたFETにおける移動度を改善するために、種々の検討がなされている。   Therefore, various studies have been made to improve the mobility in FETs using organic semiconductor materials.

例えば、国際公開WO2004/006337A1に開示された半導体装置においては、導体又は半導体から成る微粒子と、この微粒子と結合した有機半導体分子とによって導電路が形成され、この導電路の導電性が電界によって制御される。そして、このような構造を採用することで、導電路内の電荷移動が、有機半導体分子の主鎖に沿った分子の軸方向で支配的に起こり、分子の軸方向の移動度、例えば非局在化したp電子による高い分子内移動度を最大限に利用することが可能となる。その結果、単分子層トランジスタに匹敵する、今までにない高い移動度を実現することができる。   For example, in the semiconductor device disclosed in International Publication WO2004 / 006337A1, a conductive path is formed by fine particles made of a conductor or a semiconductor and organic semiconductor molecules bonded to the fine particles, and the conductivity of the conductive path is controlled by an electric field. Is done. By adopting such a structure, charge movement in the conductive path occurs predominantly in the axial direction of the molecule along the main chain of the organic semiconductor molecule, and the mobility in the axial direction of the molecule, for example, non-locality It is possible to make maximum use of the high intramolecular mobility due to the activated p electrons. As a result, an unprecedented high mobility comparable to that of a monolayer transistor can be realized.

ところで、この国際公開WO2004/006337A1に開示された半導体装置にあっては、チャネル形成領域を構成する導電路は、溶液を用いた簡便・低コストなプロセスで形成することが可能であるのに対して、ソース/ドレイン電極、ゲート電極、ゲート絶縁層の形成には高温プロセスあるいは高真空プロセスを必要とする。従って、半導体装置全体としての製造プロセスの簡素化、低コスト化を達成することが困難である。   By the way, in the semiconductor device disclosed in this international publication WO2004 / 006337A1, the conductive path constituting the channel formation region can be formed by a simple and low-cost process using a solution. In order to form the source / drain electrode, the gate electrode, and the gate insulating layer, a high temperature process or a high vacuum process is required. Therefore, it is difficult to achieve simplification and cost reduction of the manufacturing process of the entire semiconductor device.

また、導電路を構成する微粒子の配列に特段の規則性を付与していないため、微粒子間の距離にバラツキが生じ、微粒子と微粒子とが有機半導体分子によって結合されていない微粒子が存在し、導電路の数が十分に確保されない虞がある。   In addition, since no particular regularity is given to the arrangement of the fine particles constituting the conductive path, the distance between the fine particles varies, and there are fine particles in which the fine particles and the fine particles are not bonded by the organic semiconductor molecules. There is a risk that the number of roads may not be sufficiently secured.

従って、本発明の第1の目的は、チャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有するチャネル形成領域において、チャネル形成領域構成微粒子が略規則性をもって配列され得る電界効果型トランジスタ及びその製造方法を提供することにある。また、本発明の第2の目的は、ソース/ドレイン電極、ゲート電極、ゲート絶縁層のいずれか、若しくは、全ての形成において、高温プロセスあるいは高真空プロセスを必要としない電界効果型トランジスタ及びその製造方法を提供することにある。   Therefore, a first object of the present invention is to provide a channel forming region constituting fine particle in a channel forming region having a conductive path constituted by channel forming region constituting fine particles and organic semiconductor molecules bonded to the channel forming region constituting fine particles. It is an object of the present invention to provide a field effect transistor that can be arranged with substantially regularity and a manufacturing method thereof. A second object of the present invention is to provide a field effect transistor that does not require a high-temperature process or a high-vacuum process in the formation of any or all of the source / drain electrode, the gate electrode, and the gate insulating layer, and its manufacture. It is to provide a method.

上記の第1の目的を達成するための本発明の第1の態様に係る電界効果型トランジスタは、
(A)支持体の上に形成されたソース/ドレイン電極、
(B)ソース/ドレイン電極とソース/ドレイン電極との間に位置する支持体の部分の上に形成されたチャネル形成領域、
(C)全面に形成されたゲート絶縁層、並びに、
(D)ゲート絶縁層の上に、チャネル形成領域と対向して形成されたゲート電極、
から成る電界効果型トランジスタであって、
少なくとも、ソース/ドレイン電極とソース/ドレイン電極との間に位置する支持体の部分とチャネル形成領域との間には、下地層が形成されており、
下地層は、電気的絶縁材料から成る下地層構成微粒子が略規則性をもって配列されて成り、
チャネル形成領域は、導体又は半導体から成るチャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有し、
下地層の微粒子配列状態に基づき、チャネル形成領域構成微粒子が略規則性をもって配列されていることを特徴とする。
The field effect transistor according to the first aspect of the present invention for achieving the first object is as follows.
(A) source / drain electrodes formed on a support;
(B) a channel formation region formed on a portion of the support located between the source / drain electrodes and the source / drain electrodes;
(C) a gate insulating layer formed on the entire surface, and
(D) a gate electrode formed on the gate insulating layer so as to face the channel formation region;
A field effect transistor comprising:
An underlayer is formed at least between the portion of the support located between the source / drain electrode and the source / drain electrode and the channel formation region,
The underlayer is composed of underlayer-constituting particles made of an electrically insulating material arranged with substantially regularity.
The channel forming region has a channel formed by a conductor or a semiconductor, and has a conductive path formed by organic semiconductor molecules bonded to the channel forming region forming particle.
The channel forming region constituting fine particles are arranged with substantially regularity based on the fine particle arrangement state of the underlayer.

上記の第1及び第2の目的を達成するための本発明の第2の態様に係る電界効果型トランジスタは、
(A)支持体の上に形成されたゲート電極、
(B)ゲート電極の上及び支持体の上に形成されたゲート絶縁層、
(C)ゲート絶縁層の上に形成されたソース/ドレイン電極、並びに、
(D)ソース/ドレイン電極とソース/ドレイン電極との間に位置するゲート絶縁層の部分の上に、ゲート電極と対向して形成されたチャネル形成領域、
から成る電界効果型トランジスタであって、
ゲート絶縁層は、電気的絶縁材料から成るゲート絶縁層構成微粒子が略規則性をもって配列された微粒子層を備え、
チャネル形成領域は、導体又は半導体から成るチャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有し、
微粒子層の微粒子配列状態に基づき、チャネル形成領域構成微粒子が略規則性をもって配列されていることを特徴とする。
The field effect transistor according to the second aspect of the present invention for achieving the first and second objects is as follows:
(A) a gate electrode formed on a support;
(B) a gate insulating layer formed on the gate electrode and on the support;
(C) a source / drain electrode formed on the gate insulating layer, and
(D) a channel formation region formed on the portion of the gate insulating layer located between the source / drain electrode and the source / drain electrode, facing the gate electrode;
A field effect transistor comprising:
The gate insulating layer includes a fine particle layer in which the fine particles constituting the gate insulating layer made of an electrically insulating material are arranged with substantially regularity,
The channel forming region has a channel formed by a conductor or a semiconductor, and has a conductive path formed by organic semiconductor molecules bonded to the channel forming region forming particle.
Based on the fine particle arrangement state of the fine particle layer, the channel forming region constituting fine particles are arranged with substantially regularity.

上記の第2の目的を達成するための本発明の第3の態様に係る電界効果型トランジスタは、
(A)支持体の上に形成されたソース/ドレイン電極、
(B)ソース/ドレイン電極とソース/ドレイン電極との間に位置する支持体の部分の上に形成されたチャネル形成領域、
(C)ソース/ドレイン電極の上及びチャネル形成領域の上に形成されたゲート絶縁層、並びに、
(D)ゲート絶縁層の上に、チャネル形成領域と対向して形成されたゲート電極、
から成る電界効果型トランジスタであって、
チャネル形成領域は、導体から成るチャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有し、
ソース/ドレイン電極は、チャネル形成領域構成微粒子が溶融した層から構成されていることを特徴とする。
The field effect transistor according to the third aspect of the present invention for achieving the second object described above,
(A) source / drain electrodes formed on a support;
(B) a channel formation region formed on a portion of the support located between the source / drain electrodes and the source / drain electrodes;
(C) a gate insulating layer formed on the source / drain electrode and the channel formation region; and
(D) a gate electrode formed on the gate insulating layer so as to face the channel formation region;
A field effect transistor comprising:
The channel forming region has a conductive path constituted by channel forming region constituting fine particles made of a conductor and organic semiconductor molecules bonded to the channel forming region constituting fine particles,
The source / drain electrodes are characterized by being composed of a layer in which channel forming region constituting fine particles are melted.

上記の第2の目的を達成するための本発明の第4の態様に係る電界効果型トランジスタは、
(A)支持体の上に形成されたゲート電極、
(B)ゲート電極の上及び支持体の上に形成されたゲート絶縁層、
(C)ゲート絶縁層の上に形成されたソース/ドレイン電極、並びに、
(D)ソース/ドレイン電極とソース/ドレイン電極との間に位置するゲート絶縁層の部分の上に、ゲート電極と対向して形成されたチャネル形成領域、
から成る電界効果型トランジスタであって、
チャネル形成領域は、導体から成るチャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有し、
ソース/ドレイン電極は、チャネル形成領域構成微粒子が溶融した層から構成されていることを特徴とする。
The field effect transistor according to the fourth aspect of the present invention for achieving the second object described above,
(A) a gate electrode formed on a support;
(B) a gate insulating layer formed on the gate electrode and on the support;
(C) a source / drain electrode formed on the gate insulating layer, and
(D) a channel formation region formed on the portion of the gate insulating layer located between the source / drain electrode and the source / drain electrode, facing the gate electrode;
A field effect transistor comprising:
The channel forming region has a conductive path constituted by channel forming region constituting fine particles made of a conductor and organic semiconductor molecules bonded to the channel forming region constituting fine particles,
The source / drain electrodes are characterized by being composed of a layer in which channel forming region constituting fine particles are melted.

上記の第2の目的を達成するための本発明の第5の態様に係る電界効果型トランジスタは、
ゲート電極と、ゲート絶縁層と、ソース/ドレイン電極と、チャネル形成領域とを備えた電界効果型トランジスタであって、
チャネル形成領域は、導体又は半導体から成るチャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有し、
ソース/ドレイン電極、ゲート電極、ゲート絶縁層のいずれか、若しくは、全てが、微粒子から成ることを特徴とする。
The field effect transistor according to the fifth aspect of the present invention for achieving the second object described above,
A field effect transistor comprising a gate electrode, a gate insulating layer, a source / drain electrode, and a channel formation region,
The channel forming region has a channel formed by a conductor or a semiconductor, and has a conductive path formed by organic semiconductor molecules bonded to the channel forming region forming particle.
Any or all of the source / drain electrode, the gate electrode, and the gate insulating layer are made of fine particles.

上記の第1の目的を達成するための本発明の第1の態様に係る電界効果型トランジスタの製造方法は、
(A)支持体の上に形成されたソース/ドレイン電極、
(B)ソース/ドレイン電極とソース/ドレイン電極との間に位置する支持体の部分の上に形成されたチャネル形成領域、
(C)全面に形成されたゲート絶縁層、並びに、
(D)ゲート絶縁層の上に、チャネル形成領域と対向して形成されたゲート電極、
から成る電界効果型トランジスタの製造方法であって、
少なくとも、ソース/ドレイン電極とソース/ドレイン電極との間に位置する支持体の部分の上に、電気的絶縁材料から成る下地層構成微粒子が略規則性をもって配列された下地層を形成する工程と、
下地層の上に、導体又は半導体から成るチャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有するチャネル形成領域を形成する工程、
を含み、
下地層の微粒子配列状態に基づき、チャネル形成領域構成微粒子を略規則性をもって配列させることを特徴とする。
A method for manufacturing a field effect transistor according to the first aspect of the present invention for achieving the first object is as follows.
(A) source / drain electrodes formed on a support;
(B) a channel formation region formed on a portion of the support located between the source / drain electrodes and the source / drain electrodes;
(C) a gate insulating layer formed on the entire surface, and
(D) a gate electrode formed on the gate insulating layer so as to face the channel formation region;
A method of manufacturing a field effect transistor comprising:
Forming a base layer in which base layer-constituting particles made of an electrically insulating material are arranged with substantially regularity on at least a portion of the support located between the source / drain electrode and the source / drain electrode; ,
Forming a channel forming region having a conductive path constituted by channel-forming region-constituting particles made of a conductor or semiconductor and organic semiconductor molecules bonded to the channel-forming region-constituting fine particles on the underlayer;
Including
The channel forming region constituting fine particles are arranged with substantially regularity based on the fine particle arrangement state of the underlayer.

上記の第1及び第2の目的を達成するための本発明の第2の態様に係る電界効果型トランジスタの製造方法は、
(A)支持体の上に形成されたゲート電極、
(B)ゲート電極の上及び支持体の上に形成されたゲート絶縁層、
(C)ゲート絶縁層の上に形成されたソース/ドレイン電極、並びに、
(D)ソース/ドレイン電極とソース/ドレイン電極との間に位置するゲート絶縁層の部分の上に、ゲート電極と対向して形成されたチャネル形成領域、
から成る電界効果型トランジスタの製造方法であって、
電気的絶縁材料から成るゲート絶縁層構成微粒子が略規則性をもって配列された微粒子層を備えたゲート絶縁層を、ゲート電極の上及び支持体の上に形成する工程と、
微粒子層の上に、導体又は半導体から成るチャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有するチャネル形成領域を形成する工程、
を含み、
微粒子層の微粒子配列状態に基づき、チャネル形成領域構成微粒子を略規則性をもって配列させることを特徴とする。
A method for manufacturing a field effect transistor according to the second aspect of the present invention for achieving the first and second objects described above,
(A) a gate electrode formed on a support;
(B) a gate insulating layer formed on the gate electrode and on the support;
(C) a source / drain electrode formed on the gate insulating layer, and
(D) a channel formation region formed on the portion of the gate insulating layer located between the source / drain electrode and the source / drain electrode, facing the gate electrode;
A method of manufacturing a field effect transistor comprising:
Forming a gate insulating layer comprising a fine particle layer in which fine particles constituting a gate insulating layer made of an electrically insulating material are arranged with substantially regularity on a gate electrode and a support;
Forming a channel forming region having a conductive path constituted by channel forming region constituting fine particles made of a conductor or a semiconductor and organic semiconductor molecules combined with the channel forming region constituting fine particles on the fine particle layer;
Including
The channel-forming region constituting fine particles are arranged with substantially regularity based on the fine particle arrangement state of the fine particle layer.

上記の第2の目的を達成するための本発明の第3の態様に係る電界効果型トランジスタの製造方法は、
(A)支持体の上に形成されたソース/ドレイン電極、
(B)ソース/ドレイン電極とソース/ドレイン電極との間に位置する支持体の部分の上に形成されたチャネル形成領域、
(C)ソース/ドレイン電極の上及びチャネル形成領域の上に形成されたゲート絶縁層、並びに、
(D)ゲート絶縁層の上に、チャネル形成領域と対向して形成されたゲート電極、
から成る電界効果型トランジスタの製造方法であって、
支持体の上に導体から成るチャネル形成領域構成微粒子から構成された層を形成した後、
ソース/ドレイン電極を形成すべき領域におけるチャネル形成領域構成微粒子から構成された層を溶融することで、ソース/ドレイン電極を形成し、併せて、チャネル形成領域構成微粒子から構成された層に有機半導体分子を接触させることで、チャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有するチャネル形成領域を形成する、
工程を含むことを特徴とする。
A method for manufacturing a field effect transistor according to the third aspect of the present invention to achieve the second object described above,
(A) source / drain electrodes formed on a support;
(B) a channel formation region formed on a portion of the support located between the source / drain electrodes and the source / drain electrodes;
(C) a gate insulating layer formed on the source / drain electrode and the channel formation region; and
(D) a gate electrode formed on the gate insulating layer so as to face the channel formation region;
A method of manufacturing a field effect transistor comprising:
After forming a layer made up of channel-forming region-constituting particles made of a conductor on a support,
The source / drain electrode is formed by melting the layer composed of the channel forming region constituting fine particles in the region where the source / drain electrode is to be formed, and the organic semiconductor is formed in the layer constituted of the channel forming region constituting fine particles. Forming a channel forming region having a conductive path constituted by channel forming region constituting fine particles and organic semiconductor molecules bonded to the channel forming region constituting fine particles by contacting molecules.
Including a process.

上記の第2の目的を達成するための本発明の第4の態様に係る電界効果型トランジスタの製造方法は、
(A)支持体の上に形成されたゲート電極、
(B)ゲート電極の上及び支持体の上に形成されたゲート絶縁層、
(C)ゲート絶縁層の上に形成されたソース/ドレイン電極、並びに、
(D)ソース/ドレイン電極とソース/ドレイン電極との間に位置するゲート絶縁層の部分の上に、ゲート電極と対向して形成されたチャネル形成領域、
から成る電界効果型トランジスタの製造方法であって、
ゲート絶縁層の上に導体から成るチャネル形成領域構成微粒子から構成された層を形成した後、
ソース/ドレイン電極を形成すべき領域におけるチャネル形成領域構成微粒子から構成された層を溶融することで、ソース/ドレイン電極を形成し、併せて、チャネル形成領域構成微粒子から構成された層に有機半導体分子を接触させることで、チャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有するチャネル形成領域を形成する、
工程を含むことを特徴とする。
A method for manufacturing a field effect transistor according to the fourth aspect of the present invention for achieving the second object described above,
(A) a gate electrode formed on a support;
(B) a gate insulating layer formed on the gate electrode and on the support;
(C) a source / drain electrode formed on the gate insulating layer, and
(D) a channel formation region formed on the portion of the gate insulating layer located between the source / drain electrode and the source / drain electrode, facing the gate electrode;
A method of manufacturing a field effect transistor comprising:
After forming a layer composed of channel forming region constituting fine particles made of a conductor on the gate insulating layer,
The source / drain electrode is formed by melting the layer composed of the channel forming region constituting fine particles in the region where the source / drain electrode is to be formed, and the organic semiconductor is formed in the layer constituted of the channel forming region constituting fine particles. Forming a channel forming region having a conductive path constituted by channel forming region constituting fine particles and organic semiconductor molecules bonded to the channel forming region constituting fine particles by contacting molecules.
Including a process.

上記の第2の目的を達成するための本発明の第5の態様に係る電界効果型トランジスタの製造方法は、
ゲート電極と、ゲート絶縁層と、ソース/ドレイン電極と、チャネル形成領域とを備え、チャネル形成領域は、導体又は半導体から成るチャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有する電界効果型トランジスタの製造方法であって、
ソース/ドレイン電極、ゲート電極、ゲート絶縁層のいずれか、若しくは、全てを、微粒子から形成することを特徴とする。
A method for manufacturing a field effect transistor according to the fifth aspect of the present invention for achieving the second object described above,
An organic semiconductor comprising a gate electrode, a gate insulating layer, a source / drain electrode, and a channel formation region, wherein the channel formation region is composed of channel formation region constituting fine particles made of a conductor or a semiconductor, and the channel formation region constituting fine particles. A method of manufacturing a field effect transistor having a conductive path composed of molecules,
Any or all of the source / drain electrode, the gate electrode, and the gate insulating layer are formed from fine particles.

尚、本発明の第3の態様若しくは第4の態様に係る電界効果型トランジスタの製造方法にあっては、ソース/ドレイン電極を形成すべき領域におけるチャネル形成領域構成微粒子から構成された層を溶融することで、ソース/ドレイン電極を形成し、併せて、チャネル形成領域構成微粒子から構成された層に有機半導体分子を接触させることで、チャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有するチャネル形成領域を形成するが、
(1)ソース/ドレイン電極を形成すべき領域におけるチャネル形成領域構成微粒子から構成された層を溶融することで、ソース/ドレイン電極を形成し、その後、チャネル形成領域構成微粒子から構成された層に有機半導体分子を接触させることで、チャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有するチャネル形成領域を形成してもよいし、
(2)チャネル形成領域構成微粒子から構成された層に有機半導体分子を接触させることで、チャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有するチャネル形成領域及びチャネル形成領域延在部を形成し、その後、ソース/ドレイン電極を形成すべき領域におけるチャネル形成領域構成微粒子から構成された層(チャネル形成領域延在部)を溶融することで、ソース/ドレイン電極を形成してもよく、この手順(2)の方が手順(1)よりも好ましい。
In the method of manufacturing the field effect transistor according to the third aspect or the fourth aspect of the present invention, the layer formed of the channel forming region constituting fine particles in the region where the source / drain electrode is to be formed is melted. Thus, the source / drain electrodes are formed, and the organic semiconductor molecules are brought into contact with the layer composed of the channel-forming region-constituting fine particles, thereby combining the channel-forming region-constituting fine particles and the channel-forming region-constituting fine particles. Forming a channel formation region having a conductive path composed of organic semiconductor molecules,
(1) A source / drain electrode is formed by melting a layer composed of channel-forming region-constituting particles in a region where a source / drain electrode is to be formed. By bringing the organic semiconductor molecules into contact with each other, a channel forming region having a channel formed by the channel forming region constituting fine particles and an organic semiconductor molecule bonded to the channel forming region constituting fine particles may be formed.
(2) By bringing an organic semiconductor molecule into contact with a layer composed of channel-forming region-constituting fine particles, a conductive path composed of the channel-forming region-constituting fine particles and organic semiconductor molecules combined with the channel-forming region-constituting fine particles Forming a channel forming region and a channel forming region extending portion, and then melting a layer (channel forming region extending portion) composed of channel forming region constituting fine particles in a region where a source / drain electrode is to be formed. Source / drain electrodes may be formed, and this procedure (2) is preferred to procedure (1).

本発明の第1の態様〜第5の態様に係る電界効果型トランジスタ(以下、これらを総称して、単に、本発明の電界効果型トランジスタと呼ぶ場合がある)にあっては、有機半導体分子が末端に有する官能基が、チャネル形成領域構成微粒子と化学的に結合していることが好ましい。そして、この場合、有機半導体分子が両端に有する官能基によって有機半導体分子とチャネル形成領域構成微粒子とが化学的に(交互に)結合することで、ネットワーク状の導電路が構築されていることが好ましく、更には、チャネル形成領域構成微粒子と有機半導体分子との結合体の単一層によって導電路が構成されていることが好ましい。あるいは又、この場合、有機半導体分子が両端に有する官能基によって有機半導体分子とチャネル形成領域構成微粒子とが3次元的に化学的に(交互に)結合することで、ネットワーク状の導電路が構築されていることが好ましく、更には、チャネル形成領域構成微粒子と有機半導体分子との結合体の積層構造によって導電路が構成されていることが好ましい。   In the field effect transistors according to the first to fifth aspects of the present invention (hereinafter, these may be collectively referred to simply as the field effect transistors of the present invention), organic semiconductor molecules It is preferable that the functional group possessed at the end is chemically bonded to the channel-forming region constituting fine particles. In this case, the organic semiconductor molecule and the channel-forming region-constituting fine particles are chemically (alternatively) bonded to each other by the functional groups of the organic semiconductor molecule at both ends, so that a network-like conductive path is constructed. More preferably, the conductive path is preferably constituted by a single layer of a combination of channel-forming region-constituting fine particles and organic semiconductor molecules. Alternatively, in this case, the organic semiconductor molecule and the channel-forming region-constituting fine particles are three-dimensionally chemically (alternately) bonded by the functional groups of the organic semiconductor molecule at both ends, thereby constructing a network-like conductive path. Furthermore, it is preferable that the conductive path is constituted by a laminated structure of a combined body of channel-forming region constituting fine particles and organic semiconductor molecules.

一方、本発明の第1の態様〜第5の態様に係る電界効果型トランジスタの製造方法(以下、これらを総称して、単に、本発明の電界効果型トランジスタの製造方法と呼ぶ場合がある)にあっては、有機半導体分子を、その末端の官能基によってチャネル形成領域構成微粒子と化学的に結合させることが好ましい。そして、この場合、有機半導体分子が両端に有する官能基によって有機半導体分子とチャネル形成領域構成微粒子とを化学的に(交互に)結合させることで、ネットワーク状の導電路を構築することが好ましく、更には、チャネル形成領域構成微粒子と有機半導体分子との結合体の単一層によって導電路を構成することが好ましい。あるいは又、この場合、有機半導体分子が両端に有する官能基によって有機半導体分子とチャネル形成領域構成微粒子とを3次元的に化学的に(交互に)結合させることで、ネットワーク状の導電路を構築することが好ましく、更には、チャネル形成領域構成微粒子と有機半導体分子との結合体の積層構造によって導電路が構成されていることが好ましい。   On the other hand, the method for producing field effect transistors according to the first to fifth aspects of the present invention (hereinafter, these may be collectively referred to simply as the method for producing the field effect transistor of the present invention). In this case, it is preferable that the organic semiconductor molecule is chemically bonded to the channel-forming region-constituting fine particles by the functional group at the end. And in this case, it is preferable to construct a network-like conductive path by chemically (alternatively) bonding the organic semiconductor molecule and the channel-forming region constituting fine particles by the functional group that the organic semiconductor molecule has at both ends, Furthermore, it is preferable that the conductive path is constituted by a single layer of a combination of fine particles forming the channel forming region and organic semiconductor molecules. Alternatively, in this case, a network-like conductive path is constructed by three-dimensionally (alternatively) bonding organic semiconductor molecules and channel-forming region-constituting particles by functional groups possessed by the organic semiconductor molecules at both ends. Further, it is preferable that the conductive path is constituted by a laminated structure of a combined body of channel forming region constituting fine particles and organic semiconductor molecules.

本発明の第1の態様〜第5の態様に係る電界効果型トランジスタあるいは本発明の第1の態様〜第5の態様に係る電界効果型トランジスタの製造方法(以下、これらを総称して、単に本発明と呼ぶ場合がある)にあっては、このような一種のネットワーク状の導電路を構築することで、導電路内の電荷移動が、有機半導体分子の主鎖に沿った分子の軸方向で支配的に起こる構造となる結果、分子の軸方向の移動度、例えば非局在化したπ電子による高い移動度を最大限に利用することができるので、単分子層トランジスタに匹敵する、今までにない高い移動度を実現することが可能となる。   The field effect transistor according to the first aspect to the fifth aspect of the present invention or the method for producing the field effect transistor according to the first aspect to the fifth aspect of the present invention (hereinafter collectively referred to simply as In some cases, the present invention may be referred to as the present invention, and by constructing such a kind of network-like conductive path, the charge transfer in the conductive path causes the molecular axial direction along the main chain of the organic semiconductor molecule. As a result, the molecular mobility in the axial direction, for example, high mobility due to delocalized π-electrons can be utilized to the maximum, which is comparable to a monolayer transistor. Unprecedented high mobility can be realized.

本発明において、チャネル形成領域構成微粒子は、導体としての金(Au)、銀(Ag)、白金(Pt)、銅(Cu)、アルミニウム(Al)、パラジウム(Pd)、クロム(Cr)、ニッケル(Ni)、鉄(Fe)といった金属から成り、あるいは、これらの金属から構成された合金から成り、あるいは又、半導体としての硫化カドミウム(CdS)、セレン化カドミウム(CdSe)、テルル化カドミウム(CdTe)、ガリウム砒素(GaAs)、酸化チタン(TiO2)、又は、シリコン(Si)から成る構成とすることができる。尚、導体としてのチャネル形成領域構成微粒子とは、体積抵抗率が10-4Ω・m(10-6Ω・cm)のオーダー以下である材料から成るチャネル形成領域構成微粒子を指す。また、半導体としてのチャネル形成領域構成微粒子とは、体積抵抗率が10-4Ω・m(10-6Ω・cm)乃至乃至1012Ω・m(1010Ω・cm)のオーダーを有する材料から成るチャネル形成領域構成微粒子を指す。 In the present invention, the fine particles forming the channel forming region are gold (Au), silver (Ag), platinum (Pt), copper (Cu), aluminum (Al), palladium (Pd), chromium (Cr), nickel as conductors. (Ni), iron (Fe), or an alloy composed of these metals, or cadmium sulfide (CdS), cadmium selenide (CdSe), or cadmium telluride (CdTe) as a semiconductor. ), Gallium arsenide (GaAs), titanium oxide (TiO 2 ), or silicon (Si). The channel forming region constituting fine particles as a conductor refers to channel forming region constituting fine particles made of a material having a volume resistivity of the order of 10 −4 Ω · m (10 −6 Ω · cm) or less. Further, the channel forming region constituting fine particles as a semiconductor is a material having a volume resistivity of the order of 10 −4 Ω · m (10 −6 Ω · cm) to 10 12 Ω · m (10 10 Ω · cm). The channel-forming region constituting fine particles consisting of

ここで、チャネル形成領域構成微粒子の平均粒径をrAVE、チャネル形成領域構成微粒子の粒径の標準偏差をσとしたとき、σ/rAVE≦0.5を満足することが好ましい。尚、rAVEの範囲として、限定するものではないが、5.0×10-10m≦rAVE≦1.0×10-6m、好ましくは5.0×10-10m≦rAVE≦1.0×10-8mであることが望ましい。チャネル形成領域構成微粒子の形状として球形を挙げることができるが、本発明はこれに限るものではなく、例えば球形の他に、三角形、四面体、立方体、直方体、円錐、円柱等を挙げることができる。尚、チャネル形成領域構成微粒子の形状が球形以外の場合のチャネル形成領域構成微粒子の平均粒径は、球形以外のチャネル形成領域構成微粒子の測定された体積と同じ体積を有する球を想定し、係る球の直径の平均値をチャネル形成領域構成微粒子の平均粒径とすればよい。 Here, it is preferable that σ / r AVE ≦ 0.5 is satisfied, where r AVE is the average particle diameter of the fine particles forming the channel forming region and σ is the standard deviation of the particle diameter of the fine particles forming the channel forming region. The r AVE range is not limited, but 5.0 × 10 −10 m ≦ r AVE ≦ 1.0 × 10 −6 m, preferably 5.0 × 10 −10 m ≦ r AVE ≦ It is desirable that it is 1.0 × 10 −8 m. The shape of the channel-forming region-constituting fine particles can include a sphere, but the present invention is not limited to this, and for example, in addition to a sphere, a triangle, a tetrahedron, a cube, a cuboid, a cone, a cylinder, and the like can be given. . Note that the average particle diameter of the channel forming region constituting fine particles when the shape of the channel forming region constituting fine particles is other than spherical is assumed to be a sphere having the same volume as the measured volume of the non-spherical channel forming region constituting fine particles. The average value of the diameters of the spheres may be the average particle diameter of the channel forming region constituting fine particles.

有機半導体分子と結合する前のチャネル形成領域構成微粒子の表面は、鎖状の絶縁性有機分子から成る保護膜によって被覆されていることが、チャネル形成領域構成微粒子同士の凝集を防止するといった観点から好ましい。保護膜を構成する分子はチャネル形成領域構成微粒子に対して結合しているが、その結合力の大小が、保護膜によって被覆されているチャネル形成領域構成微粒子(実際には、保護膜によって被覆されているチャネル形成領域構成微粒子の集合体あるいはクラスター)を製造する際の集合体(クラスター)の最終的な径分布に大きく影響する。保護膜を構成する絶縁性有機分子の一端には、チャネル形成領域構成微粒子と化学的に反応(結合)する官能基を有することが好ましい。例えば、官能基としてチオール基(−SH)を挙げることができ、このチオール基を末端に持つ分子の1つとしてアルカンチオール[例えば、ドデカンチオール(C1225SH)]を挙げることができる。ドデカンチオールのチオール基が金等のチャネル形成領域構成微粒子と結合すると、水素原子が離脱してC1225S−Auとなると考えられている。あるいは又、保護膜を構成する絶縁性有機分子として、アルキルアミン分子[例えば、ドデシルアミン(C1225NH2)]を挙げることもできる。 From the viewpoint of preventing aggregation of the channel-forming region-constituting fine particles, the surface of the channel-forming region-constituting fine particles before being bonded to the organic semiconductor molecules is covered with a protective film made of chain-like insulating organic molecules. preferable. The molecules constituting the protective film are bonded to the channel-forming region-constituting fine particles, but the binding strength of the molecules forming the channel-forming region is covered by the protective film (actually, it is covered by the protective film. It has a great influence on the final diameter distribution of the aggregates (clusters) when producing the aggregates or clusters of the channel-forming region constituting particles. It is preferable that one end of the insulating organic molecule constituting the protective film has a functional group that chemically reacts (bonds) with the fine particles forming the channel formation region. For example, a thiol group (—SH) can be given as a functional group, and an alkanethiol [eg, dodecanethiol (C 12 H 25 SH)] can be given as one of molecules having this thiol group at the terminal. It is considered that when a thiol group of dodecanethiol is bonded to fine particles forming a channel forming region such as gold, a hydrogen atom is detached and becomes C 12 H 25 S—Au. Alternatively, as an insulating organic molecule constituting the protective film, an alkylamine molecule [for example, dodecylamine (C 12 H 25 NH 2 )] can be exemplified.

ここで、チャネル形成領域構成微粒子と有機半導体分子とを接触させると、有機半導体分子が保護膜を構成する有機分子と置換する結果、チャネル形成領域を構成するチャネル形成領域構成微粒子と有機半導体分子との化学的な結合体が形成される。   Here, when the channel forming region constituting fine particles and the organic semiconductor molecule are brought into contact with each other, the organic semiconductor molecules are replaced with the organic molecules constituting the protective film. As a result, the channel forming region constituting fine particles and the organic semiconductor molecules constituting the channel forming region are replaced. The chemical conjugate is formed.

本発明の電界効果型トランジスタの製造方法において、チャネル形成領域構成微粒子と有機半導体分子とを結合させるために、チャネル形成領域構成微粒子と有機半導体分子とを接触させる工程は、少なくとも1回行えばよい。また、チャネル形成領域構成微粒子と有機半導体分子との接触は、具体的には、例えば有機半導体分子の溶液にチャネル形成領域構成微粒子を浸漬させることによって達成することができる。   In the method for producing a field effect transistor of the present invention, the step of bringing the channel forming region constituting fine particles and the organic semiconductor molecule into contact with each other may be performed at least once in order to bond the channel forming region constituting fine particles and the organic semiconductor molecules. . Further, the contact between the channel forming region constituting fine particles and the organic semiconductor molecule can be specifically achieved by, for example, immersing the channel forming region constituting fine particles in a solution of the organic semiconductor molecule.

本発明において、有機半導体分子は、共役結合を有する有機半導体分子であって、分子の両端に、チオール基(−SH)、アミノ基(−NH2)、イソシアノ基(−NC)、シアノ基(−CN)、チオアセトキシル基(−SCOCH3)、又は、カルボキシル基(−COOH)を有することが好ましい。尚、チオール基、アミノ基、イソシアノ基、シアノ基、チオアセトキシル基は、Au等の導体としてのチャネル形成領域構成微粒子に結合する官能基であり、カルボキシル基は半導体としてのチャネル形成領域構成微粒子に結合する官能基である。分子の両端に位置する官能基は異なっていてもよく、両端の官能基のチャネル形成領域構成微粒子に対する結合性は近い方がより好ましい。 In the present invention, the organic semiconductor molecule is an organic semiconductor molecule having a conjugated bond, and at both ends of the molecule, a thiol group (—SH), an amino group (—NH 2 ), an isocyano group (—NC), a cyano group ( -CN), Chioasetokishiru group (-SCOCH 3), or preferably has a carboxyl group (-COOH). A thiol group, an amino group, an isocyano group, a cyano group, and a thioacetoxyl group are functional groups that bind to a channel forming region constituent fine particle as a conductor such as Au, and a carboxyl group is a channel forming region constituent fine particle as a semiconductor. Is a functional group that binds to The functional groups located at both ends of the molecule may be different, and it is more preferable that the functional groups at both ends are close to the channel forming region constituting fine particles.

具体的には、有機半導体分子として、例えば、構造式(1)の4,4’−ビフェニルジチオール(BPDT)、構造式(2)の4,4’−ジイソシアノビフェニル、構造式(3)の4,4’−ジイソシアノ−p−テルフェニル、及び構造式(4)の2,5−ビス(5’−チオアセトキシル−2’−チオフェニル)チオフェン、構造式(5)の4,4’−ジイソシアノフェニル、構造式(6)のベンジジン(ビフェニル−4,4'−ジアミン)、構造式(7)のTCNQ(テトラシアノキノジメタン)、構造式(8)のビフェニル−4,4'−ジカルボン酸、構造式(9)の1,4−ジ(4−チオフェニルアセチリニル)−2−エチルベンゼン、構造式(10)の1,4−ジ(4−イソシアノフェニルアセチリニル)−2−エチルベンゼン、あるいは、Bovine Serum Albumin、Horse Radish Peroxidase、Antibody-antigen を例示することができる。これらは、いずれも、π共役系分子であって、少なくとも2箇所でチャネル形成領域構成微粒子と化学的に結合する官能基を有していることが好ましい。   Specifically, as the organic semiconductor molecule, for example, 4,4′-biphenyldithiol (BPDT) of the structural formula (1), 4,4′-diisocyanobiphenyl of the structural formula (2), structural formula (3) 4,4′-diisocyano-p-terphenyl and 2,5-bis (5′-thioacetoxyl-2′-thiophenyl) thiophene of the structural formula (4), 4,4 ′ of the structural formula (5) -Diisocyanophenyl, benzidine (biphenyl-4,4'-diamine) of structural formula (6), TCNQ (tetracyanoquinodimethane) of structural formula (7), biphenyl-4,4 of structural formula (8) '-Dicarboxylic acid, 1,4-di (4-thiophenylacetylinyl) -2-ethylbenzene of structural formula (9), 1,4-di (4-isocyanophenylacetylinyl of structural formula (10) ) -2-Ethylbenzene It can be exemplified Bovine Serum Albumin, Horse Radish Peroxidase, the Antibody-Antigen. These are all π-conjugated molecules, and preferably have functional groups that chemically bond with the channel-forming region-constituting fine particles in at least two places.

構造式(1):4,4’−ビフェニルジチオール

Figure 2006108354
Structural formula (1): 4,4′-biphenyldithiol
Figure 2006108354

構造式(2):4,4’−ジイソシアノビフェニル

Figure 2006108354
Structural formula (2): 4,4′-diisocyanobiphenyl
Figure 2006108354

構造式(3):4,4’−ジイソシアノ−p−テルフェニル

Figure 2006108354
Structural formula (3): 4,4′-diisocyano-p-terphenyl
Figure 2006108354

構造式(4):2,5−ビス(5’−チオアセトキシル−2’−チオフェニル)チオフェン

Figure 2006108354
Structural formula (4): 2,5-bis (5′-thioacetoxyl-2′-thiophenyl) thiophene
Figure 2006108354

構造式(5):4,4’−ジイソシアノフェニル

Figure 2006108354
Structural formula (5): 4,4′-diisocyanophenyl
Figure 2006108354

構造式(6):ベンジジン(ビフェニル−4,4'−ジアミン)

Figure 2006108354
Structural formula (6): benzidine (biphenyl-4,4′-diamine)
Figure 2006108354

構造式(7):TCNQ(テトラシアノキノジメタン)

Figure 2006108354
Structural formula (7): TCNQ (tetracyanoquinodimethane)
Figure 2006108354

構造式(8):ビフェニル−4,4'−ジカルボン酸

Figure 2006108354
Structural formula (8): Biphenyl-4,4′-dicarboxylic acid
Figure 2006108354

構造式(9):1,4−ジ(4−チオフェニルアセチリニル)−2−エチルベンゼン

Figure 2006108354
Structural formula (9): 1,4-di (4-thiophenylacetylinyl) -2-ethylbenzene
Figure 2006108354

構造式(10):1,4−ジ(4−イソシアノフェニルアセチリニル)−2−エチルベンゼン

Figure 2006108354
Structural formula (10): 1,4-di (4-isocyanophenylacetylinyl) -2-ethylbenzene
Figure 2006108354

また、有機半導体分子として、構造式(11)で表されるデンドリマーも用いることができる。   A dendrimer represented by the structural formula (11) can also be used as the organic semiconductor molecule.

構造式(11):デンドリマー

Figure 2006108354
Structural formula (11): Dendrimer
Figure 2006108354

本発明の第5の態様に係る電界効果型トランジスタあるいは本発明の第5の態様に係る電界効果型トランジスタの製造方法にあっては、
(1)ソース/ドレイン電極が微粒子から成る形態
(2)ゲート電極が微粒子から成る形態
(3)ゲート絶縁層が微粒子から成る形態
(4)ソース/ドレイン電極が微粒子から成り、ゲート電極が、ソース/ドレイン電極を構成する微粒子と同種あるいは別種の微粒子から成る形態
(5)ソース/ドレイン電極が微粒子から成り、ゲート絶縁層が、ソース/ドレイン電極を構成する微粒子と別種の微粒子から成る形態
(6)ゲート電極が微粒子から成り、ゲート絶縁層が、ゲート電極を構成する微粒子と別種の微粒子から成る形態
(7)ソース/ドレイン電極が微粒子から成り、ゲート電極が、ソース/ドレイン電極を構成する微粒子と同種あるいは別種の微粒子から成り、ゲート絶縁層が、ソース/ドレイン電極及びゲート電極を構成する微粒子と別種の微粒子から成る形態
の7つの形態を挙げることができる。
In the method of manufacturing the field effect transistor according to the fifth aspect of the present invention or the field effect transistor according to the fifth aspect of the present invention,
(1) Form in which source / drain electrode is made of fine particles (2) Form in which gate electrode is made of fine particles (3) Form in which gate insulating layer is made of fine particles (4) Source / drain electrode is made of fine particles, and gate electrode is a source (5) The source / drain electrode is composed of fine particles, and the gate insulating layer is composed of fine particles constituting the source / drain electrodes and different types of fine particles (6) ) Form in which the gate electrode is composed of fine particles, and the gate insulating layer is composed of fine particles constituting the gate electrode and other kinds of fine particles. (7) The source / drain electrodes are composed of fine particles, and the gate electrode is composed of fine particles constituting the source / drain electrode. And the gate insulating layer constitutes the source / drain electrode and the gate electrode. It can be mentioned seven forms of embodiment consisting of particles with another type of particles.

ここで、ソース/ドレイン電極、ゲート電極、ゲート絶縁層のいずれか、若しくは、全てが、「微粒子から成る」とは、ソース/ドレイン電極、ゲート電極、ゲート絶縁層のいずれか、若しくは、全てが、微粒子の集合体から構成されている場合だけでなく、微粒子を原料として構成されている場合(例えば、微粒子とバインダから構成されている場合)も含まれる。また、ソース/ドレイン電極、ゲート電極、ゲート絶縁層のいずれか、若しくは、全てを、「微粒子から形成する」とは、ソース/ドレイン電極、ゲート電極、ゲート絶縁層のいずれか、若しくは、全てを、微粒子を原料とした適切な材料から形成する(例えば、微粒子とバインダから成る材料や、微粒子と分散媒から成る材料等に基づき形成する)ことを意味する。   Here, any or all of the source / drain electrode, the gate electrode, and the gate insulating layer are “consisting of fine particles” means that any or all of the source / drain electrode, the gate electrode, and the gate insulating layer are included. In addition to the case of being composed of an aggregate of fine particles, the case of being composed of fine particles as a raw material (for example, comprising fine particles and a binder) is also included. In addition, any or all of the source / drain electrode, the gate electrode, and the gate insulating layer are “formed from fine particles”, which means that any or all of the source / drain electrode, the gate electrode, and the gate insulating layer are formed. It means that it is formed from an appropriate material using fine particles as a raw material (for example, formed based on a material composed of fine particles and a binder, a material composed of fine particles and a dispersion medium, etc.).

本発明の第1の態様に係る電界効果型トランジスタあるいはその製造方法にあっては、ソース/ドレイン電極、ゲート電極、ゲート絶縁層のいずれか、若しくは、全てが、微粒子から成り、これらのいずれか、若しくは、全てを、微粒子から形成することもできる。   In the field effect transistor according to the first aspect of the present invention or the method of manufacturing the same, any or all of the source / drain electrode, the gate electrode, and the gate insulating layer are made of fine particles. Alternatively, all can be formed from fine particles.

また、本発明の第2の態様に係る電界効果型トランジスタあるいはその製造方法にあっては、ソース/ドレイン電極、ゲート電極のいずれか、若しくは、全てが、微粒子から成り、これらのいずれか、若しくは、全てを、微粒子から形成することもできる。   In the field effect transistor or the method for manufacturing the same according to the second aspect of the present invention, either or all of the source / drain electrode and the gate electrode are formed of fine particles, All can also be formed from fine particles.

更には、本発明の第2の態様に係る電界効果型トランジスタあるいはその製造方法においては、ゲート絶縁層を、微粒子層の単層構成とすることもできるし、微粒子層と膜状の層の2層構成とすることもできる。   Furthermore, in the field effect transistor according to the second aspect of the present invention or the method for manufacturing the same, the gate insulating layer can have a single-layer structure of a fine particle layer, or two layers of a fine particle layer and a film-like layer. A layer structure can also be used.

また、本発明の第3の態様若しくは第4の態様に係る電界効果型トランジスタあるいはその製造方法にあっては、ゲート電極、ゲート絶縁層のいずれか、若しくは、全てが、微粒子から成り、これらのいずれか、若しくは、全てを、微粒子から形成することもできる。更には、本発明の第3の態様に係る電界効果型トランジスタあるいはその製造方法にあっては、本発明の第1の態様に係る電界効果型トランジスタあるいはその製造方法と同様に、下地層を形成してもよい。また、本発明の第4の態様に係る電界効果型トランジスタあるいはその製造方法にあっては、本発明の第2の態様に係る電界効果型トランジスタあるいはその製造方法と同様に、微粒子層を備えたゲート絶縁層とすることもできる。   In the field effect transistor according to the third aspect or the fourth aspect of the present invention or the manufacturing method thereof, either or all of the gate electrode and the gate insulating layer are formed of fine particles. Any or all of them can be formed from fine particles. Furthermore, in the field effect transistor according to the third aspect of the present invention or the method for manufacturing the same, the underlayer is formed in the same manner as the field effect transistor according to the first aspect of the present invention or the method for manufacturing the same. May be. Further, in the field effect transistor according to the fourth aspect of the present invention or the method for manufacturing the same, the fine particle layer is provided as in the field effect transistor according to the second aspect of the present invention or the method for manufacturing the same. It can also be a gate insulating layer.

本発明の第1の態様〜第4の態様に係る電界効果型トランジスタあるいはその製造方法において、下地層や微粒子層を形成する方法として、電着法、スピンコート法、キャスティング法、移流集積法(A. S. Dimitrov et al., Langmuir, 10, 432(1994)参照)、LB(Langmuir-Blodgett)法に類似した方法[親水性溶媒(例えば水)上に疎水性表面を有する下地層構成微粒子やゲート絶縁層構成微粒子を単層で2次元規則配列を有するように浮かべ、あるいは、これとは逆に、疎水性溶媒上に親水性表面を有する下地層構成微粒子やゲート絶縁層構成微粒子を単層で2次元規則配列を有するように浮かべ、それをLB法のように転写する方法(V. Santhanam, et al., Langmuir, 2003, 19, 7881 参照)]を挙げることができる。   In the field effect transistor or the manufacturing method thereof according to the first to fourth aspects of the present invention, electrodeposition, spin coating, casting, advection integration ( AS Dimitrov et al., Langmuir, 10, 432 (1994)), a method similar to the LB (Langmuir-Blodgett) method [underlying layer comprising fine particles and gate insulation having a hydrophobic surface on a hydrophilic solvent (eg water) The layer-constituting fine particles are floated in a single layer so as to have a two-dimensional regular arrangement, or conversely, the base layer constituting fine particles having a hydrophilic surface on the hydrophobic solvent or the gate insulating layer constituting fine particles are divided into two A method of floating like a dimensionally ordered array and transferring it like the LB method (see V. Santhanam, et al., Langmuir, 2003, 19, 7881)].

ここで、下地層構成微粒子が略規則性をもって配列され、あるいは又、ゲート絶縁層構成微粒子が略規則性をもって配列されているとは、下地層構成微粒子やゲート絶縁層構成微粒子が、正三角形の頂点に位置するように密に配列され、あるいは又、正方形の頂点に位置するように密に配列されていることを意味する。下地層構成微粒子やゲート絶縁層構成微粒子の全てが規則性をもって配列されるとは限られないので、即ち、多少の空乏、格子の欠陥等があってもよいことは云うまでもないので、「略」規則性をもって配列されると表現している。   Here, the base layer constituting fine particles are arranged with substantially regularity, or the gate insulating layer constituting fine particles are arranged with substantially regularity. This means that the base layer constituting fine particles and the gate insulating layer constituting fine particles are equilateral triangles. It means that they are densely arranged so as to be located at the vertices, or densely arranged so as to be located at the vertices of the square. Since not all of the underlying layer constituent fine particles and the gate insulating layer constituent fine particles are arranged with regularity, it is needless to say that there may be some depletion, lattice defects, etc. It is expressed as "almost" ordered.

本発明の第1の態様〜第4の態様に係る電界効果型トランジスタあるいはその製造方法において、チャネル形成領域構成微粒子を、下地層上あるいはゲート絶縁層上に配列させるためには、チャネル形成領域構成微粒子を含む溶液から成る薄膜を下地層上あるいはゲート絶縁層上に形成した後、溶液に含まれる溶媒を蒸発させればよい。チャネル形成領域構成微粒子を含む溶液から成る薄膜を形成する方法として、浸漬法、キャスティング法、スピンコート法を例示することができる。また、これによって、本発明の第3の態様あるいは第4の態様に係る電界効果型トランジスタあるいはその製造方法における、導体から成るチャネル形成領域構成微粒子から構成された層を得ることができる。   In the field effect transistor according to the first to fourth aspects of the present invention or the method of manufacturing the same, in order to arrange the channel-forming region-constituting particles on the underlayer or the gate insulating layer, the channel-forming region configuration After a thin film made of a solution containing fine particles is formed on the base layer or the gate insulating layer, the solvent contained in the solution may be evaporated. Examples of the method for forming a thin film made of a solution containing channel forming region constituting fine particles include an immersion method, a casting method, and a spin coating method. This also makes it possible to obtain a layer composed of channel-forming region-constituting particles made of a conductor in the field-effect transistor according to the third aspect or the fourth aspect of the present invention or the manufacturing method thereof.

チャネル形成領域構成微粒子が略規則性をもって配列されているとは、下地層構成微粒子やゲート絶縁層構成微粒子が正三角形の頂点に位置するように密に配列されている場合、この正三角形の中心を通る法線上にチャネル形成領域構成微粒子が位置することを意味する。そして、この場合には、チャネル形成領域構成微粒子は、チャネル形成領域構成微粒子によって形成される正三角形の頂点に位置し、あるいは又、チャネル形成領域構成微粒子によって形成される正六角形の頂点に位置する。一方、下地層構成微粒子やゲート絶縁層構成微粒子が正方形の頂点に位置するように密に配列されている場合、この正方形の中心を通る法線上にチャネル形成領域構成微粒子が位置することを意味する。そして、この場合には、チャネル形成領域構成微粒子は、チャネル形成領域構成微粒子によって形成される正方形の頂点に位置する。チャネル形成領域構成微粒子の全てが規則性をもって配列されるとは限られないので、即ち、多少の空乏、格子の欠陥等があってもよいことは云うまでもないので、「略」規則性をもって配列されると表現している。   The channel forming region constituent particles are arranged with substantially regularity. When the base layer constituent particles and the gate insulating layer constituent particles are densely arranged so as to be located at the vertices of the equilateral triangle, the center of the equilateral triangle is arranged. It means that the channel forming region constituting fine particles are located on the normal line passing through. In this case, the channel forming region constituting fine particles are located at the apex of the regular triangle formed by the channel forming region constituting fine particles, or are located at the vertex of the regular hexagon formed by the channel forming region constituting fine particles. . On the other hand, when the base layer constituent fine particles and the gate insulating layer constituent fine particles are densely arranged so as to be located at the apex of the square, it means that the channel forming region constituent fine particles are located on the normal passing through the center of the square. . In this case, the channel forming region constituent fine particles are located at the apexes of the square formed by the channel forming region constituent fine particles. Since not all of the channel-forming region-constituting particles are regularly arranged, that is, there may be some depletion, lattice defects, etc. It is expressed that it is arranged.

そして、これらの場合、チャネル形成領域構成微粒子とチャネル形成領域構成微粒子との間の距離は、有機半導体分子によってチャネル形成領域構成微粒子とチャネル形成領域構成微粒子とが適切に結ばれるような距離であることが望ましい。即ち、チャネル形成領域構成微粒子の粒径、下地層構成微粒子やゲート絶縁層構成微粒子の粒径、有機半導体分子を適切に選択することによって、このような状態を達成することができる。云い換えれば、隣り合うチャネル形成領域構成微粒子の表面間の距離が、用いる有機半導体分子の長軸方向の長さとほぼ同じであることが最も好ましい。チャネル形成領域構成微粒子間には有機半導体分子が必ず存在するため、チャネル形成領域構成微粒子同士は接触していない。チャネル形成領域構成微粒子が2次元的に規則配列された層は、単層であっても、多層であってもよい。   In these cases, the distance between the channel forming region constituent fine particles and the channel forming region constituent fine particles is such that the channel forming region constituent fine particles and the channel forming region constituent fine particles are appropriately connected by the organic semiconductor molecules. It is desirable. That is, such a state can be achieved by appropriately selecting the particle diameters of the channel-forming region constituting fine particles, the underlayer constituting fine particles and the gate insulating layer constituting fine particles, and the organic semiconductor molecules. In other words, it is most preferable that the distance between the surfaces of the adjacent channel forming region constituting fine particles is substantially the same as the length in the major axis direction of the organic semiconductor molecule to be used. Since organic semiconductor molecules always exist between the channel forming region constituent fine particles, the channel forming region constituent fine particles are not in contact with each other. The layer in which the channel forming region constituting fine particles are regularly arranged two-dimensionally may be a single layer or a multilayer.

本発明において、ゲート絶縁層を構成する微粒子として、あるいは又、本発明の第1の態様に係る電界効果型トランジスタあるいはその製造方法における下地層を構成する下地層構成微粒子として、あるいは又、本発明の第2の態様に係る電界効果型トランジスタあるいはその製造方法におけるゲート絶縁層を構成する微粒子層のゲート絶縁層構成微粒子として、酸化ケイ素(SiOX)、窒化ケイ素(SiNY)、酸化アルミニウム(Al23)等の高絶縁性金属酸化物あるいは高絶縁性金属窒化物といった無機系絶縁材料の微粒子だけでなく、ポリメチルメタクリレート(PMMA)やポリビニルフェノール(PVP)、ポリビニルアルコール(PVA)、ポリイミド、ポリカーボネート(PC)、ポリエチレンテレフタレート(PET)、ポリスチレンにて例示される有機系絶縁材料(有機ポリマー)の微粒子を挙げることができるし、これらの組み合わせを用いることもできる。これらの微粒子の形状は、球形であることが好ましい。 In the present invention, as the fine particles constituting the gate insulating layer, or as the ground layer constituting fine particles constituting the ground layer in the field effect transistor according to the first aspect of the present invention or the manufacturing method thereof, or the present invention. As the fine particles constituting the gate insulating layer of the fine particle layer constituting the gate insulating layer in the field effect transistor according to the second aspect of the present invention or the manufacturing method thereof, silicon oxide (SiO x ), silicon nitride (SiN Y ), aluminum oxide (Al 2 O 3 ) and other inorganic insulating materials such as highly insulating metal oxides or highly insulating metal nitrides, as well as polymethyl methacrylate (PMMA), polyvinyl phenol (PVP), polyvinyl alcohol (PVA), polyimide , Polycarbonate (PC), polyethylene terephthalate (PE ), Can be exemplified fine particles of organic insulating materials exemplified by polystyrene (organic polymers) may also be used a combination thereof. The shape of these fine particles is preferably spherical.

あるいは又、本発明において、膜状の形態を有するゲート絶縁層を構成する材料として、酸化ケイ素(SiOX)、窒化ケイ素(SiNY)、酸化アルミニウム(Al23)等の高絶縁性金属酸化物あるいは高絶縁性金属窒化物といった無機系絶縁材料だけでなく、ポリメチルメタクリレート(PMMA)やポリビニルフェノール(PVP)、ポリビニルアルコール(PVA)、ポリイミド、ポリカーボネート(PC)、ポリエチレンテレフタレート(PET)、N−2(アミノエチル)3−アミノプロピルトリメトキシシラン(AEAPTMS)、3−メルカプトプロピルトリメトキシシラン(MPTMS)、オクタデシルトリクロロシラン(OTS)等のシラノール誘導体(シランカップリング剤)、オクタデカンチオール、ドデシルイソシアネイト等の一端にゲート電極等と結合可能な官能基を有する直鎖炭化水素類にて例示される有機系絶縁材料(有機ポリマー)を挙げることができるし、これらの組み合わせを用いることもできる。更には、BPSG、PSG、BSG、AsSG、PbSG、酸化窒化シリコン(SiON)、SOG(スピンオングラス)、低誘電率SiO2系材料(例えば、ポリアリールエーテル、シクロパーフルオロカーボンポリマー及びベンゾシクロブテン、環状フッ素樹脂、ポリテトラフルオロエチレン、フッ化アリールエーテル、フッ化ポリイミド、アモルファスカーボン、有機SOG)といった酸化ケイ素系材料を例示することもできる。 Alternatively, in the present invention, a highly insulating metal such as silicon oxide (SiO x ), silicon nitride (SiN y ) or aluminum oxide (Al 2 O 3 ) is used as a material constituting the gate insulating layer having a film-like form. Not only inorganic insulating materials such as oxides or highly insulating metal nitrides, but also polymethyl methacrylate (PMMA), polyvinyl phenol (PVP), polyvinyl alcohol (PVA), polyimide, polycarbonate (PC), polyethylene terephthalate (PET), Silanol derivatives (silane coupling agents) such as N-2 (aminoethyl) 3-aminopropyltrimethoxysilane (AEAPTMS), 3-mercaptopropyltrimethoxysilane (MPTMS), octadecyltrichlorosilane (OTS), octadecanethiol, dodecyl It can be exemplified organic insulating material exemplified by straight-chain hydrocarbons (organic polymer) having a functional group capable of bonding to the gate electrode or the like to one end of such Soshianeito, can also be used a combination thereof. Furthermore, BPSG, PSG, BSG, AsSG, PbSG, silicon oxynitride (SiON), SOG (spin-on-glass), low dielectric constant SiO 2 materials (eg, polyaryl ethers, cycloperfluorocarbon polymers and benzocyclobutene, cyclic Examples thereof include silicon oxide materials such as fluororesin, polytetrafluoroethylene, fluorinated aryl ether, fluorinated polyimide, amorphous carbon, and organic SOG).

本発明において、ゲート電極やソース/ドレイン電極を微粒子から構成する場合、ゲート電極やソース/ドレイン電極を構成する材料として、白金(Pt)、金(Au)、パラジウム(Pd)、クロム(Cr)、ニッケル(Ni)、アルミニウム(Al)、銀(Ag)、タンタル(Ta)、タングステン(W)、銅(Cu)、チタン(Ti)、インジウム(In)、錫(Sn)、鉄(Fe)、コバルト(Co)、モリブデン(Mo)等の金属から成る導電性粒子、これらの金属を含む合金の導電性粒子を挙げることができる。   In the present invention, when the gate electrode and the source / drain electrode are composed of fine particles, platinum (Pt), gold (Au), palladium (Pd), and chromium (Cr) are used as materials constituting the gate electrode and the source / drain electrode. Nickel (Ni), Aluminum (Al), Silver (Ag), Tantalum (Ta), Tungsten (W), Copper (Cu), Titanium (Ti), Indium (In), Tin (Sn), Iron (Fe) , Conductive particles made of a metal such as cobalt (Co) and molybdenum (Mo), and conductive particles of an alloy containing these metals.

一方、ゲート電極やソース/ドレイン電極を微粒子から構成しない場合(即ち、膜状の形態をとる場合)、ゲート電極やソース/ドレイン電極を構成する材料として、白金(Pt)、金(Au)、パラジウム(Pd)、クロム(Cr)、ニッケル(Ni)、アルミニウム(Al)、銀(Ag)、タンタル(Ta)、タングステン(W)、銅(Cu)、チタン(Ti)、インジウム(In)、錫(Sn)、鉄(Fe)、コバルト(Co)、モリブデン(Mo)等の金属、あるいは、これらの金属元素を含む合金、不純物を含有したポリシリコン等の導電性物質を挙げることができるし、これらの元素を含む層の積層構造とすることもできる。更には、ゲート電極やソース/ドレイン電極、各種の配線を構成する材料として、ポリ(3,4−エチレンジオキシチオフェン)/ポリスチレンスルホン酸[PEDOT/PSS]といった有機材料(導電性高分子)を挙げることもできる。   On the other hand, when the gate electrode and the source / drain electrode are not composed of fine particles (that is, in the case of taking a film form), platinum (Pt), gold (Au), Palladium (Pd), chromium (Cr), nickel (Ni), aluminum (Al), silver (Ag), tantalum (Ta), tungsten (W), copper (Cu), titanium (Ti), indium (In), Examples thereof include metals such as tin (Sn), iron (Fe), cobalt (Co), and molybdenum (Mo), alloys containing these metal elements, and conductive materials such as polysilicon containing impurities. A layered structure of layers containing these elements can also be used. Furthermore, an organic material (conductive polymer) such as poly (3,4-ethylenedioxythiophene) / polystyrene sulfonic acid [PEDOT / PSS] is used as a material constituting the gate electrode, the source / drain electrode, and various wirings. It can also be mentioned.

本発明におけるゲート電極の形成方法、本発明の第1の態様、第2の態様、第5の態様に係る電界効果型トランジスタあるいはその製造方法におけるソース/ドレイン電極の形成方法として、これらを構成する材料にも依るが、物理的気相成長法(PVD法);MOCVD法を含む各種の化学的気相成長法(CVD法);スピンコート法;スクリーン印刷法やインクジェット印刷法、オフセット印刷法、グラビア印刷法といった各種印刷法;エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法、浸漬法といった各種コーティング法;スタンプ法;リフトオフ法;ゾル−ゲル法;電着法;シャドウマスク法;電解メッキ法や無電解メッキ法あるいはこれらの組合せといったメッキ法;及び、スプレー法の内のいずれかと、必要に応じてパターニング技術との組合せを挙げることができる。尚、物理的気相成長法(PVD法)として、(a)電子ビーム加熱法、抵抗加熱法、フラッシュ蒸着等の各種真空蒸着法、(b)プラズマ蒸着法、(c)2極スパッタリング法、直流スパッタリング法、直流マグネトロンスパッタリング法、高周波スパッタリング法、マグネトロンスパッタリング法、イオンビームスパッタリング法、バイアススパッタリング法等の各種スパッタリング法、(d)DC(direct current)法、RF法、多陰極法、活性化反応法、電界蒸着法、高周波イオンプレーティング法、反応性イオンプレーティング法等の各種イオンプレーティング法を挙げることができる。   These are configured as the method for forming the gate electrode in the present invention, the field effect transistor according to the first aspect, the second aspect, and the fifth aspect of the present invention or the method for forming the source / drain electrode in the manufacturing method thereof. Depending on the material, physical vapor deposition (PVD); various chemical vapor deposition (CVD) including MOCVD; spin coating; screen printing, inkjet printing, offset printing, Various printing methods such as gravure printing method; air doctor coater method, blade coater method, rod coater method, knife coater method, squeeze coater method, reverse roll coater method, transfer roll coater method, gravure coater method, kiss coater method, cast coater method, Spray coater method, slit orifice coater method, calendar Various coating methods such as coater method and dipping method; stamp method; lift-off method; sol-gel method; electrodeposition method; shadow mask method; plating method such as electrolytic plating method, electroless plating method or a combination thereof; A combination of any of these and, if necessary, a patterning technique can be given. In addition, as physical vapor phase growth method (PVD method), (a) various vacuum deposition methods such as electron beam heating method, resistance heating method, flash deposition, (b) plasma deposition method, (c) bipolar sputtering method, DC sputtering method, DC magnetron sputtering method, high frequency sputtering method, magnetron sputtering method, ion beam sputtering method, bias sputtering method and other various sputtering methods, (d) DC (direct current) method, RF method, multi-cathode method, activation Various ion plating methods such as a reaction method, a field evaporation method, a high frequency ion plating method, and a reactive ion plating method can be given.

本発明の第3の態様あるいは第4の態様に係る電界効果型トランジスタあるいはその製造方法において、ソース/ドレイン電極を形成するためのチャネル形成領域構成微粒子の溶融は、例えば、レーザを用いて行うことができ、あるいは又、支持体をホットプレートやオーブン等で加熱する方法を挙げることもできる。   In the field effect transistor according to the third aspect or the fourth aspect of the present invention or the method of manufacturing the same, the melting of the channel forming region forming fine particles for forming the source / drain electrodes is performed using, for example, a laser. Alternatively, a method of heating the support with a hot plate, an oven or the like can also be mentioned.

ゲート絶縁層の形成方法として、ゲート絶縁層を構成する材料にも依るが、上述の各種PVD法;各種CVD法;スピンコート法;上述した各種印刷法;上述した各種コーティング法;浸漬法;キャスティング法;ゾル−ゲル法;電着法;シャドウマスク法;及び、スプレー法の内のいずれか、あるいは、ゲート電極の形成方法にて説明した各種の形成方法を挙げることができる。   The method for forming the gate insulating layer depends on the material constituting the gate insulating layer, but the various PVD methods described above; various CVD methods; spin coating methods; the various printing methods described above; the various coating methods described above; the dipping method; Examples thereof include any one of a method; a sol-gel method; an electrodeposition method; a shadow mask method; and a spray method, or various formation methods described in the method for forming a gate electrode.

あるいは又、ゲート絶縁層は、ゲート電極の表面を酸化あるいは窒化することによって形成することができるし、ゲート電極の表面に酸化膜や窒化膜を成膜することで得ることもできる。ゲート電極の表面を酸化する方法として、ゲート電極を構成する材料にも依るが、O2プラズマを用いた酸化法、陽極酸化法を例示することができる。また、ゲート電極の表面を窒化する方法として、ゲート電極を構成する材料にも依るが、N2プラズマを用いた窒化法を例示することができる。あるいは又、例えば、Au電極に対しては、一端をメルカプト基で修飾された直鎖状炭化水素のように、ゲート電極と化学的に結合を形成し得る官能基を有する絶縁性分子によって、浸漬法等の方法で自己組織的にゲート電極表面を被覆することで、ゲート電極の表面に絶縁膜を形成することもできる。あるいは又、ゲート電極の表面をシラノール誘導体(シランカップリング剤)により修飾することで、ゲート絶縁層を形成することもできる。 Alternatively, the gate insulating layer can be formed by oxidizing or nitriding the surface of the gate electrode, or can be obtained by forming an oxide film or a nitride film on the surface of the gate electrode. As a method for oxidizing the surface of the gate electrode, although depending on the material constituting the gate electrode, an oxidation method using O 2 plasma and an anodic oxidation method can be exemplified. Further, as a method of nitriding the surface of the gate electrode, although it depends on the material constituting the gate electrode, a nitriding method using N 2 plasma can be exemplified. Alternatively, for example, for an Au electrode, it is immersed by an insulating molecule having a functional group that can form a chemical bond with the gate electrode, such as a linear hydrocarbon modified at one end with a mercapto group. An insulating film can be formed on the surface of the gate electrode by covering the surface of the gate electrode in a self-organized manner by a method such as a method. Alternatively, the gate insulating layer can be formed by modifying the surface of the gate electrode with a silanol derivative (silane coupling agent).

本発明において、支持体として、各種ガラス基板や、表面に絶縁膜が形成された各種ガラス基板、石英基板、表面に絶縁膜が形成された石英基板、表面に絶縁膜が形成されたシリコン基板を挙げることができる。あるいは又、支持体として、ポリエーテルスルホン(PES)やポリイミド、ポリカーボネート(PC)、ポリエチレンテレフタレート(PET)、ポリメチルメタクリレート(ポリメタクリル酸メチル,PMMA)、ポリビニルアルコール(PVA)、ポリビニルフェノール(PVP)に例示される高分子材料から構成されたプラスチック・フィルムやプラスチック・シート、プラスチック基板を挙げることができ、あるいは又、雲母を挙げることができる。このような可撓性を有する高分子材料から構成された支持体を使用すれば、例えば曲面形状を有するディスプレイ装置や電子機器への電界効果型トランジスタの組込みあるいは一体化が可能となる。支持体として、その他、導電性基板(金やアルミニウム等の金属から成る基板、高配向性グラファイトから成る基板)を挙げることができる。また、電界効果型トランジスタの構成、構造によっては、電界効果型トランジスタが支持部材上に設けられているが、この支持部材も上述した材料から構成することができる。   In the present invention, various glass substrates, various glass substrates having an insulating film formed on the surface, quartz substrates, quartz substrates having an insulating film formed on the surface, and silicon substrates having an insulating film formed on the surface are used as the support. Can be mentioned. Alternatively, as a support, polyethersulfone (PES), polyimide, polycarbonate (PC), polyethylene terephthalate (PET), polymethyl methacrylate (polymethyl methacrylate, PMMA), polyvinyl alcohol (PVA), polyvinyl phenol (PVP) And a plastic film, a plastic sheet and a plastic substrate made of a polymer material exemplified in (1), or mica. By using a support made of such a flexible polymer material, for example, a field effect transistor can be incorporated or integrated into a display device or electronic device having a curved shape. Other examples of the support include a conductive substrate (a substrate made of metal such as gold or aluminum, a substrate made of highly oriented graphite). Further, depending on the configuration and structure of the field effect transistor, the field effect transistor is provided on the support member, but this support member can also be formed of the above-described materials.

本発明の電界効果型トランジスタを、ディスプレイ装置や各種の電子機器に適用、使用する場合、支持体に多数の電界効果型トランジスタを集積したモノリシック集積回路としてもよいし、各電界効果型トランジスタを切断して個別化し、ディスクリート部品として使用してもよい。電界効果型トランジスタを樹脂にて封止してもよい。また、本発明の電界効果型トランジスタにあっては、共役系を有する有機半導体分子として可視部付近の光に対して光吸収性のある色素の使用により、光センサ等としても動作させることも可能である。   When the field effect transistor of the present invention is applied to and used in a display device or various electronic devices, it may be a monolithic integrated circuit in which a number of field effect transistors are integrated on a support, or each field effect transistor may be cut. It may be individualized and used as a discrete part. The field effect transistor may be sealed with resin. In addition, the field effect transistor of the present invention can be operated as an optical sensor or the like by using a dye that absorbs light near the visible region as an organic semiconductor molecule having a conjugated system. It is.

本発明の第1の態様若しくは第2の態様に係る電界効果型トランジスタ及びその製造方法にあっては、電気的絶縁材料から成る下地層構成微粒子が略規則性をもって配列されて成る下地層、あるいは、電気的絶縁材料から成るゲート絶縁層構成微粒子が略規則性をもって配列された微粒子層を備えたゲート絶縁層を、所謂テンプレートとして用いることで、チャネル形成領域構成微粒子の2次元規則配列化を達成させることができる。従って、チャネル形成領域構成微粒子間の距離にバラツキが生じ難い。その結果、チャネル形成領域構成微粒子とチャネル形成領域構成微粒子とが有機半導体分子によって結合されていないチャネル形成領域構成微粒子が存在し、導電路の数が十分に確保されないといった問題の発生を回避することができ、電界効果型トランジスタの特性向上、生産の安定性を図ることができる。   In the field effect transistor and the method for manufacturing the same according to the first aspect or the second aspect of the present invention, the underlayer in which the underlayer-constituting particles made of an electrically insulating material are arranged with substantially regularity, or By using as a template a gate insulating layer having a fine particle layer in which gate insulating layer constituent particles made of an electrically insulating material are arranged with substantially regularity, a two-dimensional regular arrangement of channel forming region constituent particles is achieved. Can be made. Therefore, it is difficult for the distance between the channel forming region constituent particles to vary. As a result, there is a channel forming region constituent fine particle in which the channel forming region constituent fine particle and the channel forming region constituent fine particle are not bonded by the organic semiconductor molecule, and the occurrence of the problem that the number of conductive paths is not sufficiently secured is avoided. Therefore, the characteristics of the field effect transistor can be improved and the production stability can be improved.

また、本発明の第3の態様若しくは第4の態様に係る電界効果型トランジスタ及びその製造方法にあっては、チャネル形成領域構成微粒子が溶融した層からソース/ドレイン電極を構成するので、ソース/ドレイン電極の形成プロセスの簡素化、低コスト化を実現することが可能となる。   In the field effect transistor and the manufacturing method thereof according to the third aspect or the fourth aspect of the present invention, the source / drain electrodes are formed from the layer in which the channel forming region constituting fine particles are melted. Simplification of the formation process of the drain electrode and cost reduction can be realized.

更には、本発明の第5の態様に係る電界効果型トランジスタ及びその製造方法にあっては、ソース/ドレイン電極、ゲート電極、ゲート絶縁層のいずれか、若しくは、全てが、微粒子から成り、また、これらのいずれか、若しくは、全てを、微粒子から形成するので、電界効果型トランジスタ全体としての製造プロセスの簡素化、低コスト化を実現することが可能となる。   Furthermore, in the field effect transistor and the method for manufacturing the same according to the fifth aspect of the present invention, any or all of the source / drain electrode, the gate electrode, and the gate insulating layer are made of fine particles, and Since any or all of these are formed from fine particles, the manufacturing process of the entire field effect transistor can be simplified and the cost can be reduced.

しかも、本発明にあっては、チャネル形成領域構成微粒子が有機半導体分子と結びついて導電路が形成されているので、チャネル形成領域構成微粒子内の導電路と有機半導体分子内の分子骨格に沿った導電路とが連結した一種のネットワーク状の導電路を形成することができる。従って、導電路内の電荷移動が有機半導体分子の主鎖に沿った分子の軸方向で支配的に起こる構造となる。導電路には分子間の電子移動が含まれないため、従来の有機半導体材料を用いた電界効果型トランジスタにおける低い移動度の原因であった分子間の電子移動によって移動度が制限されることがない。そのため、有機半導体分子内の軸方向の電荷移動を最大限に利用することができる。例えば、主鎖に沿って形成された共役系を有する分子を有機半導体分子として用いる場合、非局在化したπ電子による高い移動度を利用できる。   In addition, in the present invention, since the channel forming region constituting fine particles are combined with the organic semiconductor molecule to form a conductive path, the conductive path in the channel forming region constituting fine particle is aligned with the molecular skeleton in the organic semiconductor molecule. A kind of network-like conductive path connected to the conductive path can be formed. Therefore, a structure in which charge transfer in the conductive path occurs predominantly in the axial direction of the molecule along the main chain of the organic semiconductor molecule. Since the conduction path does not include intermolecular electron transfer, the mobility may be limited by intermolecular electron transfer, which was the cause of low mobility in field effect transistors using conventional organic semiconductor materials. Absent. Therefore, the charge transfer in the axial direction in the organic semiconductor molecule can be utilized to the maximum extent. For example, when a molecule having a conjugated system formed along the main chain is used as an organic semiconductor molecule, high mobility due to delocalized π electrons can be used.

また、導電路は、常圧下で200゜C以下の低温プロセスで一層毎に形成することが可能であるが故に、所望の厚さを有する導電路を容易に形成でき、低コストで電界効果型トランジスタを作製することができる。   In addition, since the conductive path can be formed one layer at a time in a low temperature process of 200 ° C. or less under normal pressure, a conductive path having a desired thickness can be easily formed, and the field effect type can be formed at low cost. A transistor can be manufactured.

以下、図面を参照して、実施例に基づき本発明を説明する。   Hereinafter, the present invention will be described based on examples with reference to the drawings.

実施例1は、本発明の第1の態様及び第5の態様に係る電界効果型トランジスタ、並びに、その製造方法に関する。実施例1の電界効果型トランジスタの模式的な一部断面図を図1の(C)に示し、導電路20の概念図を図1の(D)に示す。   Example 1 relates to a field effect transistor according to the first and fifth aspects of the present invention, and a method of manufacturing the same. A schematic partial cross-sectional view of the field-effect transistor of Example 1 is shown in FIG. 1C, and a conceptual diagram of the conductive path 20 is shown in FIG.

実施例1の電界効果型トランジスタは、具体的には、トップゲート/トップコンタクト型のTFTであり、図1の(C)に模式的な一部断面図を示すように、
(A)支持体11の上に形成されたソース/ドレイン電極14、
(B)ソース/ドレイン電極14とソース/ドレイン電極14との間に位置する支持体11の部分の上に形成されたチャネル形成領域15、
(C)全面に(より具体的には、ソース/ドレイン電極14の上及びチャネル形成領域15の上に)形成されたゲート絶縁層13、並びに、
(D)ゲート絶縁層13の上に、チャネル形成領域15と対向して形成されたゲート電極12、
から成る。
The field effect transistor of Example 1 is specifically a top gate / top contact type TFT, and as shown in a schematic partial cross-sectional view in FIG.
(A) source / drain electrodes 14 formed on the support 11;
(B) a channel forming region 15 formed on a portion of the support 11 located between the source / drain electrode 14 and the source / drain electrode 14;
(C) a gate insulating layer 13 formed on the entire surface (more specifically, on the source / drain electrode 14 and the channel formation region 15), and
(D) a gate electrode 12 formed on the gate insulating layer 13 so as to face the channel formation region 15;
Consists of.

そして、少なくとも、ソース/ドレイン電極14とソース/ドレイン電極14との間に位置する支持体11の部分とチャネル形成領域15との間に(実施例1においては、より具体的には全面に)下地層30が形成されており、下地層30は、電気的絶縁材料(具体的には、SiOX微粒子,シリカ微粒子)から成る下地層構成微粒子31が略規則性をもって配列されて成る。実施例1にあっては、ソース/ドレイン電極14と支持体11との間にも、下地層構成微粒子31から成る下地層30、及び、チャネル形成領域15の延在部15Aが形成されている。尚、図面においては、下地層構成微粒子31から成る層の1層によって下地層30が構成されているように図示しているが、下地層30は下地層構成微粒子31から成る層が積層された構造を有していてもよい。後述する実施例2、実施例5においても同様である。 At least between the portion of the support 11 located between the source / drain electrode 14 and the source / drain electrode 14 and the channel forming region 15 (more specifically, in the first embodiment, over the entire surface). An underlayer 30 is formed, and the underlayer 30 is formed by arranging underlayer-constituting fine particles 31 made of an electrically insulating material (specifically, SiO x fine particles, silica fine particles) with substantially regularity. In Example 1, the base layer 30 composed of the base layer constituting fine particles 31 and the extending portion 15A of the channel forming region 15 are also formed between the source / drain electrodes 14 and the support 11. . In the drawings, the underlayer 30 is illustrated as being composed of one layer composed of the underlayer constituting fine particles 31, but the underlayer 30 is formed by laminating layers composed of the underlayer constituting fine particles 31. You may have a structure. The same applies to Example 2 and Example 5 described later.

また、チャネル形成領域15は、図1の(D)に概念図を示すように、導体から成るチャネル形成領域構成微粒子21と、このチャネル形成領域構成微粒子21と結合した有機半導体分子22とによって構成された導電路20を有し、下地層30の微粒子配列状態に基づき、チャネル形成領域構成微粒子21が略規則性をもって配列されている。尚、図面においては、チャネル形成領域構成微粒子21から成る層の1層によってチャネル形成領域15が構成されているように図示しているが、チャネル形成領域15はチャネル形成領域構成微粒子21から成る層が積層された構造を有していてもよい。後述する実施例2〜実施例6においても同様である。   Further, as shown in the conceptual diagram of FIG. 1D, the channel forming region 15 is composed of channel forming region constituting fine particles 21 made of a conductor and organic semiconductor molecules 22 bonded to the channel forming region constituting fine particles 21. The channel forming region constituting fine particles 21 are arranged with substantially regularity based on the fine particle arrangement state of the underlayer 30. In the drawing, the channel forming region 15 is illustrated as being composed of one layer composed of channel forming region constituting particles 21, but the channel forming region 15 is a layer composed of channel forming region constituting particles 21. May have a laminated structure. The same applies to Examples 2 to 6 described later.

実施例1においては、導体から成るチャネル形成領域構成微粒子21として金微粒子(金ナノ粒子)を使用し、有機半導体分子22として、共役結合を有する有機半導体分子であって、分子の両端にチオール基(−SH)を有する4,4’−ビフェニルジチオール(BPDT)を用いる。また、ゲート絶縁層13はSiO2から成り、ゲート電極12及びソース/ドレイン電極14は銅微粒子から成り、支持体11は、表面に絶縁膜(図示せず)が形成されたガラス基板から成る。 In Example 1, gold fine particles (gold nanoparticles) are used as the channel forming region constituting fine particles 21 made of a conductor, and the organic semiconductor molecules 22 are organic semiconductor molecules having a conjugated bond, and thiol groups at both ends of the molecule. 4,4′-biphenyldithiol (BPDT) with (—SH) is used. The gate insulating layer 13 is made of SiO 2 , the gate electrode 12 and the source / drain electrode 14 are made of copper fine particles, and the support 11 is made of a glass substrate having an insulating film (not shown) formed on the surface.

実施例1における、下地層構成微粒子31が略規則性をもって配列された状態を、模式的に図7の(A)に示すが、下地層構成微粒子31は、正三角形の頂点に位置するように密に、接触状態にて配列されている。また、チャネル形成領域構成微粒子21が略規則性をもって配列された状態を、模式的に図8の(A)及び(B)、若しくは、模式的に図9の(A)及び(B)に示す。   FIG. 7A schematically shows a state in which the base layer constituting fine particles 31 are arranged with substantially regularity in Example 1, but the base layer constituting fine particles 31 are positioned at the vertices of an equilateral triangle. Closely arranged in contact. Further, a state in which the channel forming region constituting fine particles 21 are arranged with substantially regularity is schematically shown in FIGS. 8A and 8B or schematically in FIGS. 9A and 9B. .

尚、下地層構成微粒子31を、図7の(A)及び(B)においては実線の円形で示し、図8の(A)及び(B)、図9の(A)及び(B)、図10の(A)及び(B)においては点線の円形で示す。また、チャネル形成領域構成微粒子21を図8の(A)及び(B)、図9の(A)及び(B)、図10の(A)及び(B)においては実線の円形で示し、有機半導体分子22を図8の(B)、図9の(B)、図10の(B)においては実線の線分で示す。   The underlayer constituting fine particles 31 are indicated by solid circles in FIGS. 7A and 7B, and FIGS. 8A and 8B, FIGS. 9A and 9B, and FIG. 10 (A) and (B) are indicated by dotted circles. Further, the channel-forming region constituting fine particles 21 are indicated by solid circles in FIGS. 8A and 8B, FIGS. 9A and 9B, and FIGS. 10A and 10B. The semiconductor molecules 22 are indicated by solid line segments in FIG. 8B, FIG. 9B, and FIG.

ここで、下地層構成微粒子31が正三角形の頂点に位置するように密に配列されているので、この正三角形の中心を通る法線上にチャネル形成領域構成微粒子21が位置している。そして、チャネル形成領域構成微粒子21は、チャネル形成領域構成微粒子21によって形成される正三角形の頂点に位置し(図8の(B)参照)、あるいは又、チャネル形成領域構成微粒子21によって形成される正六角形の頂点に位置する(図9の(B)参照)。尚、後述する実施例2、実施例5においても同様である。図8の(B)に示す状態、及び、図9の(B)に示す状態をそれぞれ得るための、下地層構成微粒子31の平均粒径、チャネル形成領域構成微粒子21の平均粒径、有機半導体分子22の長軸方向の長さを、それぞれ、以下の表1及び表2に例示する。   Here, since the underlying layer constituting fine particles 31 are densely arranged so as to be located at the apexes of the equilateral triangle, the channel forming region constituting fine particles 21 are located on the normal passing through the center of the equilateral triangle. The channel forming region constituting fine particles 21 are located at the apexes of an equilateral triangle formed by the channel forming region constituting fine particles 21 (see FIG. 8B) or are formed by the channel forming region constituting fine particles 21. It is located at the apex of a regular hexagon (see FIG. 9B). The same applies to Example 2 and Example 5 described later. In order to obtain the state shown in FIG. 8B and the state shown in FIG. 9B, the average particle diameter of the base layer constituting fine particles 31, the average particle diameter of the channel forming region constituting fine particles 21, and the organic semiconductor The lengths of the molecules 22 in the major axis direction are illustrated in Tables 1 and 2 below, respectively.

[表1]
下地層構成微粒子31の平均粒径 :7nm
チャネル形成領域構成微粒子21の平均粒径:5nm
有機半導体分子22の長軸方向の長さ :2nm
[Table 1]
Average particle diameter of the underlying layer constituting fine particles 31: 7 nm
Average particle diameter of channel forming region constituting fine particles 21: 5 nm
The length of the organic semiconductor molecule 22 in the major axis direction: 2 nm

[表2]
下地層構成微粒子31の平均粒径 :14nm
チャネル形成領域構成微粒子21の平均粒径: 5nm
有機半導体分子22の長軸方向の長さ : 2nm
[Table 2]
Average particle diameter of the underlying layer constituting fine particles 31: 14 nm
Average particle diameter of channel forming region constituting fine particles 21: 5 nm
Length of major axis direction of organic semiconductor molecule 22: 2 nm

実施例1、あるいは、後述する実施例2〜実施例6においては、有機半導体分子22が末端に有する官能基がチャネル形成領域構成微粒子21と化学的に結合している。あるいは又、有機半導体分子22を、その末端の官能基によって、チャネル形成領域構成微粒子21と化学的に結合させる。より具体的には、有機半導体分子22が両端に有する官能基(実施例1においては、共役結合を有する有機半導体分子であって、4,4’−ビフェニルジチオール(BPDT)の両端に有するチオール基[−SH])によって有機半導体分子22とチャネル形成領域構成微粒子21とが化学的に(交互に)結合することで、あるいは、3次元的に化学的に(交互に)結合することで、ネットワーク状の導電路20が構築されている。そして、チャネル形成領域構成微粒子21と有機半導体分子22との結合体の単一層によって導電路20が構成され、あるいは又、チャネル形成領域構成微粒子21と有機半導体分子22との結合体の積層構造によって導電路20が構成されている。   In Example 1 or Examples 2 to 6 to be described later, the functional group possessed by the organic semiconductor molecule 22 at the terminal is chemically bonded to the channel-forming region constituting fine particles 21. Alternatively, the organic semiconductor molecule 22 is chemically bonded to the channel forming region constituting fine particles 21 by the functional group at the end. More specifically, the functional group which the organic semiconductor molecule 22 has at both ends (in Example 1, it is an organic semiconductor molecule having a conjugated bond, which is a thiol group having both ends of 4,4′-biphenyldithiol (BPDT). The organic semiconductor molecules 22 and the channel-forming region-constituting fine particles 21 are chemically (alternately) bonded by [-SH]), or are three-dimensionally chemically (alternately) bonded to form a network. A conductive path 20 is constructed. The conductive path 20 is constituted by a single layer of a conjugate of the channel forming region constituting fine particles 21 and the organic semiconductor molecules 22, or alternatively, by a laminated structure of the conjugate of the channel forming region constituting fine particles 21 and the organic semiconductor molecules 22. A conductive path 20 is configured.

チャネル形成領域構成微粒子21を下地層30(あるいは、後述する微粒子層50)の上に、下地層30(あるいは、後述する微粒子層50)の表面と略平行な面内において2次元的に規則的に配列させた後、有機半導体分子22を接触させる工程を1回行うことによって、チャネル形成領域構成微粒子21と有機半導体分子22との結合体の単一層を形成することができ、2回以上行うことによって、チャネル形成領域構成微粒子21と有機半導体分子22との結合体から成る層が積層され、結合体の積層構造を得ることができる。あるいは又、この工程を複数回、繰り返すことによって、チャネル形成領域構成微粒子21を、3次元的に規則的に配列させた後、有機半導体分子22を接触させる工程を少なくとも1回行うことによって、チャネル形成領域構成微粒子21と有機半導体分子22との結合体から成る層が積層された結合体の積層構造を得ることができる。   The channel forming region constituting fine particles 21 are regularly arranged two-dimensionally on a base layer 30 (or a fine particle layer 50 described later) within a plane substantially parallel to the surface of the base layer 30 (or fine particle layer 50 described later). After the alignment, the single step of bringing the organic semiconductor molecules 22 into contact is performed once, whereby a single layer of a combined body of the channel forming region constituting fine particles 21 and the organic semiconductor molecules 22 can be formed. Thus, a layer composed of a combination of the channel forming region constituting fine particles 21 and the organic semiconductor molecules 22 is laminated, and a laminated structure of the combination can be obtained. Alternatively, the channel forming region constituting fine particles 21 are regularly arranged three-dimensionally by repeating this step a plurality of times, and then the step of contacting the organic semiconductor molecules 22 is performed at least once. It is possible to obtain a laminated structure of a bonded body in which layers formed of a bonded body of the formation region constituting fine particles 21 and the organic semiconductor molecules 22 are stacked.

即ち、チャネル形成領域15の形成工程においては、チャネル形成領域構成微粒子21の層を1層形成した後に、チャネル形成領域構成微粒子21に有機半導体分子22を接触させ、チャネル形成領域構成微粒子21と有機半導体分子22との結合体を形成させることにより、結合体の層が1層分形成される。このように、結合体の1層ずつの形成によってチャネル形成領域15を形成することができるので、この工程を何回繰り返すかで、所望の厚さを有するチャネル形成領域15を形成することができる。そして、こうして得られたチャネル形成領域15は、チャネル形成領域構成微粒子21と有機半導体分子22とがネットワーク状に結合された結合体から構成され、ゲート電極12に印加されるゲート電圧によってキャリア移動が制御される。具体的には、例えば、ゲート電極12に印加するゲート電圧を0ボルトとした場合、ソース/ドレイン電極14の間にソース/ドレイン電流が流れる。更には、ゲート電極12に印加するゲート電圧の向き(プラス又はマイナス)及び値を制御することで、ソース/ドレイン電極14の間に流れるソース/ドレイン電流を制御することができる。   That is, in the formation process of the channel formation region 15, after forming one layer of the channel formation region constituting fine particles 21, the organic semiconductor molecules 22 are brought into contact with the channel formation region constituting fine particles 21, thereby By forming a conjugate with the semiconductor molecule 22, one layer of the conjugate is formed. Thus, since the channel formation region 15 can be formed by forming each layer of the combined body, the channel formation region 15 having a desired thickness can be formed by repeating this process. . The channel forming region 15 thus obtained is composed of a combined body in which the channel forming region constituting fine particles 21 and the organic semiconductor molecules 22 are combined in a network shape, and carrier movement is caused by the gate voltage applied to the gate electrode 12. Be controlled. Specifically, for example, when the gate voltage applied to the gate electrode 12 is 0 volt, a source / drain current flows between the source / drain electrodes 14. Furthermore, the source / drain current flowing between the source / drain electrodes 14 can be controlled by controlling the direction (plus or minus) and the value of the gate voltage applied to the gate electrode 12.

ここで、チャネル形成領域15においては、チャネル形成領域構成微粒子21が有機半導体分子22によって2次元的あるいは3次元的に結びつけられ、チャネル形成領域構成微粒子21内の導電路と有機半導体分子22内の分子骨格に沿った導電路とが連結したネットワーク状の導電路20が形成されている。そして、図1の(D)の概念図に示すように、この導電路20には、従来の有機半導体から成るチャネル形成領域における低い移動度の原因であった分子間の電子移動が含まれず、しかも、分子内の電子移動は分子骨格に沿って形成された共役系を通じて行われるので、高い移動度が期待される。チャネル形成領域15における電子伝導は、ネットワーク状の導電路20を通って行われ、チャネル形成領域15の導電性はゲート電極12に印加されるゲート電圧によって制御される。   Here, in the channel formation region 15, the channel formation region constituting fine particles 21 are two-dimensionally or three-dimensionally linked by the organic semiconductor molecules 22, and the conductive path in the channel formation region constituting fine particles 21 and the organic semiconductor molecules 22 A network-like conductive path 20 connected to the conductive paths along the molecular skeleton is formed. And, as shown in the conceptual diagram of FIG. 1D, this conductive path 20 does not include the intermolecular electron transfer that was the cause of the low mobility in the channel formation region made of a conventional organic semiconductor, In addition, since the electron movement in the molecule is performed through a conjugated system formed along the molecular skeleton, high mobility is expected. Electron conduction in the channel forming region 15 is performed through the network-like conductive path 20, and the conductivity of the channel forming region 15 is controlled by a gate voltage applied to the gate electrode 12.

チャネル形成領域15は、結合体の単一層としてもよいし、2層以上、10層程度の結合体の積層構造としてもよい。1層の厚さは、チャネル形成領域構成微粒子の粒径(数nm)と概ね同じである。チャネル形成領域構成微粒子21を平均粒径約10nmの金(Au)から構成し、10層の結合体の積層構造とする場合、チャネル形成領域15の厚さはおおよそ100nmとなる。尚、結合体の1層ずつを独立して形成することによってチャネル形成領域15を得ることができるので、各結合体毎、又は、結合体の積層構造毎に、チャネル形成領域構成微粒子21を構成する材料やチャネル形成領域構成微粒子21の平均粒径、有機半導体分子22を変えて、チャネル形成領域15の特性を制御してもよい。   The channel formation region 15 may be a single layer of a combined body, or a stacked structure of a combined body of two or more layers and about ten layers. The thickness of one layer is substantially the same as the particle diameter (several nm) of the channel forming region constituting fine particles. When the channel forming region constituting fine particles 21 are made of gold (Au) having an average particle diameter of about 10 nm and have a laminated structure of 10 layers, the thickness of the channel forming region 15 is approximately 100 nm. In addition, since the channel forming region 15 can be obtained by forming each layer of the bonded body independently, the channel forming region constituting fine particles 21 are formed for each bonded body or for each stacked structure of the bonded body. The characteristics of the channel forming region 15 may be controlled by changing the material to be formed, the average particle size of the channel forming region constituting fine particles 21 and the organic semiconductor molecules 22.

以上に説明した事項は、基本的に、後述する実施例2〜実施例6にも当てはまる。   The matters described above basically apply to Examples 2 to 6 described later.

以下、支持体等の模式的な一部端面図である図1の(A)〜(C)を参照して、実施例1の電界効果型トランジスタの製造方法を説明する。   Hereinafter, a method for manufacturing the field-effect transistor of Example 1 will be described with reference to FIGS. 1A to 1C which are schematic partial end views of a support and the like.

[工程−100]
先ず、少なくとも、ソース/ドレイン電極14とソース/ドレイン電極14との間に位置する支持体11の部分の上に(実施例1においては、支持体11の全面に)、電気的絶縁材料であるSiOXから成る下地層構成微粒子31が略規則性をもって配列された下地層30を形成する。具体的には、シリカ(SiO2)ナノ粒子のコロイド溶液(溶媒:シクロヘキサン)を支持体11の全面を覆うように滴下し、スピンコーターによって過剰の溶液及びナノ粒子を除去するといったスピンコート法に基づき、下地層30を形成することができる。尚、こうして得られた下地層構成微粒子31が略規則性をもって配列された状態を、模式的に図7の(A)に示す。
[Step-100]
First, at least on the portion of the support 11 located between the source / drain electrode 14 and the source / drain electrode 14 (in the first embodiment, on the entire surface of the support 11), an electrically insulating material is used. An underlayer 30 in which the underlayer-constituting fine particles 31 made of SiO x are arranged with substantially regularity is formed. Specifically, a spin coating method in which a colloidal solution (solvent: cyclohexane) of silica (SiO 2 ) nanoparticles is dropped so as to cover the entire surface of the support 11 and an excess solution and nanoparticles are removed by a spin coater. Based on this, the underlayer 30 can be formed. FIG. 7A schematically shows a state in which the base layer constituting fine particles 31 thus obtained are arranged with substantially regularity.

[工程−110]
次いで、下地層30の上に、導体から成るチャネル形成領域構成微粒子21と、該チャネル形成領域構成微粒子21と結合した有機半導体分子22とによって構成された導電路20を有するチャネル形成領域15、及び、チャネル形成領域15の延在部15Aを形成する。
[Step-110]
Next, a channel forming region 15 having a conductive path 20 constituted by channel forming region constituting fine particles 21 made of a conductor and organic semiconductor molecules 22 bonded to the channel forming region constituting fine particles 21 on the base layer 30; Then, the extending portion 15A of the channel forming region 15 is formed.

実施例1にあっては、予め作製しておいた金ナノ粒子を改良することで得た均一な粒径を有する金ナノ粒子を用いている。即ち、実施例1においては、Leff らが提案した方法(ドデシルアミン(C1225NH2)を保護膜とする金ナノ粒子の作製法。D. V. Leff, et al., Langmuir, 1996, 12, 4723 参照)を採用する。そして、作製した金ナノ粒子コロイド溶液に対して、Lin らの提案している方法(X. M. Lin, et al., J. Nanoparticle Res., 2000, 2, 157 参照)を改良した方法を適用することにより金ナノ粒子の粒径の均一化を行う。 In Example 1, gold nanoparticles having a uniform particle size obtained by improving gold nanoparticles prepared in advance are used. That is, in Example 1, a method proposed by Leff et al. (A method for producing gold nanoparticles using dodecylamine (C 12 H 25 NH 2 ) as a protective film. DV Leff, et al., Langmuir, 1996, 12, 4723). Applying a modified method of Lin et al. (See XM Lin, et al., J. Nanoparticle Res., 2000, 2, 157) to the colloidal solution of gold nanoparticles. To make the particle size of the gold nanoparticles uniform.

具体的には、以下の調製方法にて金ナノ粒子を得る。即ち、四塩化金酸(HAuCl4・3H2O)をイオン交換水に溶解する。次いで、この溶液を激しく攪拌しながら、トルエンに溶解したの臭化テトラオクチルアンモニウム(N(C8174Br)をこの溶液中に添加する。次いで、トルエンに溶解したドデシルアミン(C1225NH2)をこの混合物中に加える。その後、激しく攪拌しているこの混合物中に、水素化ホウ素ナトリウム(NaBH4)をイオン交換水に溶解した溶液を滴下する。そして、12時間攪拌を続けた後、静置後、水層を分液漏斗で除去する。次いで、この溶液にトルエンとドデシルアミンを加えて、130゜Cで1時間、加熱還流する。その後、室温まで静置した後、エバポレーターで液量を減量し、次いで、エタノールを加えて、冷凍庫内で12時間静置する。そして、沈澱した金ナノ粒子を濾過により分離し、エタノールで洗浄後、トルエンに溶解する。尚、ドデシルアミンから成る保護膜によって表面が被覆された金ナノ粒子を0.05重量%分散させた金ナノ粒子コロイド溶液(溶媒:トルエン)とする。 Specifically, gold nanoparticles are obtained by the following preparation method. That is, tetrachloroauric acid (HAuCl 4 .3H 2 O) is dissolved in ion exchange water. The solution is then stirred vigorously and tetraoctyl ammonium bromide (N (C 8 H 17 ) 4 Br) dissolved in toluene is added to the solution. Then dodecylamine (C 12 H 25 NH 2 ) dissolved in toluene is added to the mixture. Thereafter, a solution obtained by dissolving sodium borohydride (NaBH 4 ) in ion-exchanged water is dropped into the vigorously stirred mixture. And after continuing stirring for 12 hours, after leaving still, an aqueous layer is removed with a separatory funnel. Next, toluene and dodecylamine are added to this solution, and the mixture is heated to reflux at 130 ° C. for 1 hour. Then, after leaving still to room temperature, liquid volume is reduced with an evaporator, Then ethanol is added and it leaves still for 12 hours in a freezer. The precipitated gold nanoparticles are separated by filtration, washed with ethanol, and dissolved in toluene. A gold nanoparticle colloidal solution (solvent: toluene) in which 0.05% by weight of gold nanoparticles whose surface is coated with a protective film made of dodecylamine is dispersed.

そして、こうして得られたチャネル形成領域構成微粒子21を含む溶液から成る薄膜を、下地層30の上にキャスティング法にて形成した後、溶液に含まれる溶媒を蒸発させる。これによって、下地層30の微粒子配列状態に基づき、チャネル形成領域構成微粒子21を略規則性をもって配列させることができる(図8の(A)あるいは図9の(A)参照)。   And after forming the thin film which consists of the solution containing the channel formation area | region structure fine particle 21 obtained in this way on the base layer 30 by the casting method, the solvent contained in a solution is evaporated. Accordingly, the channel-forming region constituting fine particles 21 can be arranged with substantially regularity based on the fine particle arrangement state of the underlayer 30 (see FIG. 8A or FIG. 9A).

次いで、チャネル形成領域構成微粒子21に有機半導体分子22を結合させることによって導電路20を形成する。具体的には、4,4’−ビフェニルジチオールから成る有機半導体分子22をモル濃度数mMにてトルエンに溶解した溶液に全体を浸漬した後、トルエンで洗浄して溶液を置換し、その後、溶媒を蒸発させる。このとき、保護膜を構成するドデシルアミンが4,4’−ビフェニルジチオールから成る有機半導体分子22によって置換され、有機半導体分子22が、その末端にあるチオール基(−SH)によって金ナノ粒子から成るチャネル形成領域構成微粒子21の表面に化学的に結合する。1個のチャネル形成領域構成微粒子21の表面には、多数の有機半導体分子22がチャネル形成領域構成微粒子21を包み込むように結合する。そして、それらの内の一部が、もう一方の分子末端にあるチオール基によって他のチャネル形成領域構成微粒子21とも結合するため、有機半導体分子22によってチャネル形成領域構成微粒子21が2次元ネットワーク状に連結された状態を得ることができる(図8の(B)あるいは図9の(B)参照)。   Next, the conductive path 20 is formed by bonding the organic semiconductor molecules 22 to the channel forming region constituting fine particles 21. Specifically, after immersing the whole in a solution in which organic semiconductor molecule 22 composed of 4,4′-biphenyldithiol is dissolved in toluene at a molar concentration of several mM, the solution is replaced by washing with toluene. Evaporate. At this time, the dodecylamine constituting the protective film is replaced by the organic semiconductor molecule 22 composed of 4,4′-biphenyldithiol, and the organic semiconductor molecule 22 is composed of gold nanoparticles by the thiol group (—SH) at the terminal. It is chemically bonded to the surface of the channel forming region constituting fine particles 21. A large number of organic semiconductor molecules 22 are bonded to the surface of one channel forming region constituting particle 21 so as to enclose the channel forming region constituting particle 21. Some of them are also bonded to other channel-forming region constituting particles 21 by a thiol group at the other molecule end, so that the organic semiconductor molecules 22 make the channel-forming region constituting particles 21 in a two-dimensional network form. A connected state can be obtained (see FIG. 8B or FIG. 9B).

こうして、有機半導体分子22が両端に有する官能基によって有機半導体分子22とチャネル形成領域構成微粒子21とが化学的に(交互に)結合することで、ネットワーク状の導電路20が構築される。図1の(A)に示す状態にあっては、チャネル形成領域構成微粒子21と有機半導体分子22との結合体の単一層によって導電路20が構築されている。   In this way, the organic semiconductor molecules 22 and the channel forming region constituting fine particles 21 are chemically (alternatively) bonded to each other by the functional groups of the organic semiconductor molecules 22 at both ends, whereby the network-like conductive path 20 is constructed. In the state shown in FIG. 1A, the conductive path 20 is constructed by a single layer of a combination of the channel forming region constituting fine particles 21 and the organic semiconductor molecules 22.

[工程−120]
次に、必要に応じて、[工程−110]を所望の回数だけ繰り返す。こうして、有機半導体分子22が両端に有する官能基によって有機半導体分子22とチャネル形成領域構成微粒子21とが3次元的に化学的に(交互に)結合することで、ネットワーク状の導電路20が構築され、チャネル形成領域構成微粒子21と有機半導体分子22との結合体の積層構造によって導電路20が構成されている構造を得ることができる。
[Step-120]
Next, if necessary, [Step-110] is repeated a desired number of times. In this way, the organic semiconductor molecule 22 and the channel-forming region-constituting fine particles 21 are three-dimensionally chemically (alternately) bonded by the functional groups of the organic semiconductor molecule 22 at both ends, thereby constructing the network-like conductive path 20. As a result, it is possible to obtain a structure in which the conductive path 20 is constituted by a laminated structure of a combined body of the channel forming region constituting fine particles 21 and the organic semiconductor molecules 22.

[工程−130]
その後、銅微粒子が含まれた銅ペーストをスクリーン印刷法にてチャネル形成領域15の延在部15Aの上に印刷し、焼成することで、ソース/ドレイン電極14を形成することができる(図1の(B)参照)。
[Step-130]
Thereafter, a copper paste containing copper fine particles is printed on the extending portion 15A of the channel forming region 15 by screen printing and baked, whereby the source / drain electrodes 14 can be formed (FIG. 1). (See (B)).

[工程−140]
その後、全面に(より具体的には、ソース/ドレイン電極14の上、及び、チャネル形成領域15の上)にゲート絶縁層13を形成する。具体的には、SiO2から成るゲート絶縁層13を、スパッタリング法に基づき全面に形成する。
[Step-140]
Thereafter, the gate insulating layer 13 is formed on the entire surface (more specifically, on the source / drain electrode 14 and the channel formation region 15). Specifically, the gate insulating layer 13 made of SiO 2 is formed on the entire surface based on the sputtering method.

[工程−150]
次いで、銅微粒子が含まれた銅ペーストをスクリーン印刷法にてゲート絶縁層13の上に印刷し、焼成することで、ゲート電極12を形成することができる(図1の(C)参照)。
[Step-150]
Next, a copper paste containing copper fine particles is printed on the gate insulating layer 13 by a screen printing method and baked, whereby the gate electrode 12 can be formed (see FIG. 1C).

[工程−160]
最後に、全面にパッシベーション膜である絶縁層(図示せず)を形成し、ソース/ドレイン電極14の上方の絶縁層に開口部を形成し、開口部内を含む全面に配線材料層を形成した後、配線材料層をパターニングすることによって、ソース/ドレイン電極14に接続された配線(図示せず)が絶縁層上に形成された実施例1の電界効果型トランジスタを完成させることができる。
[Step-160]
Finally, an insulating layer (not shown) as a passivation film is formed on the entire surface, an opening is formed in the insulating layer above the source / drain electrode 14, and a wiring material layer is formed on the entire surface including the inside of the opening. By patterning the wiring material layer, the field effect transistor of Example 1 in which wiring (not shown) connected to the source / drain electrode 14 is formed on the insulating layer can be completed.

実施例2は、実施例1の変形である。実施例2の電界効果型トランジスタが、実施例1の電界効果型トランジスタと異なる点は、実施例1の電界効果型トランジスタがトップゲート/トップコンタクト型のTFTであったのに対して、実施例2の電界効果型トランジスタがトップゲート/ボトムコンタクト型のTFTである点にある。その他の点は、実施例1にて説明した電界効果型トランジスタと同じである。   The second embodiment is a modification of the first embodiment. The field effect transistor of Example 2 is different from the field effect transistor of Example 1 in that the field effect transistor of Example 1 is a top gate / top contact type TFT. The second field effect transistor is a top gate / bottom contact type TFT. Other points are the same as those of the field effect transistor described in the first embodiment.

即ち、実施例2の電界効果型トランジスタは、具体的には、トップゲート/ボトムコンタクト型のTFTであり、図2の(C)に模式的な一部断面図を示すように、
(A)支持体11の上に形成されたソース/ドレイン電極14、
(B)ソース/ドレイン電極14とソース/ドレイン電極14との間に位置する支持体11の部分の上に形成されたチャネル形成領域15、
(C)全面に(より具体的には、ソース/ドレイン電極14の上及びチャネル形成領域15の上に)形成されたゲート絶縁層13、並びに、
(D)ゲート絶縁層13の上に、チャネル形成領域15と対向して形成されたゲート電極12、
から成る。
That is, the field effect transistor of Example 2 is specifically a top gate / bottom contact type TFT, and as shown in a schematic partial sectional view in FIG.
(A) source / drain electrodes 14 formed on the support 11;
(B) a channel forming region 15 formed on a portion of the support 11 located between the source / drain electrode 14 and the source / drain electrode 14;
(C) a gate insulating layer 13 formed on the entire surface (more specifically, on the source / drain electrode 14 and the channel formation region 15), and
(D) a gate electrode 12 formed on the gate insulating layer 13 so as to face the channel formation region 15;
Consists of.

そして、少なくとも、ソース/ドレイン電極14とソース/ドレイン電極14との間に位置する支持体11の部分とチャネル形成領域15との間には(実施例2においては、より具体的には、ソース/ドレイン電極14とソース/ドレイン電極14との間に位置する支持体11の部分とチャネル形成領域15との間には)下地層30が形成されており、下地層30は、電気的絶縁材料から成る下地層構成微粒子31が略規則性をもって配列されて成る。   At least between the portion of the support 11 located between the source / drain electrode 14 and the source / drain electrode 14 and the channel formation region 15 (more specifically, in the second embodiment, the source A base layer 30 is formed between the channel forming region 15 and the portion of the support 11 located between the / drain electrode 14 and the source / drain electrode 14, and the base layer 30 is made of an electrically insulating material. The underlying layer constituting fine particles 31 are arranged with substantially regularity.

実施例2におけるチャネル形成領域15は、実施例1にて説明したチャネル形成領域15と同様の構成、構造を有する。更には、実施例1と同様に、下地層30の微粒子配列状態に基づき、チャネル形成領域構成微粒子21が略規則性をもって配列されている。また、実施例2の電界効果型トランジスタを構成する材料は、実施例1の電界効果型トランジスタを構成する材料と同じとすることができるので、詳細な説明は省略する。   The channel formation region 15 in the second embodiment has the same configuration and structure as the channel formation region 15 described in the first embodiment. Further, similarly to the first embodiment, the channel forming region constituting fine particles 21 are arranged with substantially regularity based on the fine particle arrangement state of the underlayer 30. Moreover, since the material which comprises the field effect transistor of Example 2 can be made the same as the material which comprises the field effect transistor of Example 1, detailed description is abbreviate | omitted.

以下、支持体等の模式的な一部端面図である図2の(A)〜(C)を参照して、実施例2の電界効果型トランジスタの製造方法を説明する。   Hereinafter, a method for manufacturing the field effect transistor of Example 2 will be described with reference to FIGS. 2A to 2C which are schematic partial end views of the support and the like.

[工程−200]
先ず、実施例1の[工程−130]と同様にして、銅微粒子が含まれた銅ペーストをスクリーン印刷法にて支持体11の上に印刷し、焼成することで、ソース/ドレイン電極14を形成することができる(図2の(A)参照)。
[Step-200]
First, in the same manner as in [Step-130] in Example 1, a copper paste containing copper fine particles is printed on the support 11 by screen printing and baked, whereby the source / drain electrodes 14 are formed. It can be formed (see FIG. 2A).

[工程−210]
その後、実施例1の[工程−100]と同様にして、ソース/ドレイン電極14とソース/ドレイン電極14との間に位置する支持体11の部分の上に、下地層30を形成する。
[Step-210]
Thereafter, in the same manner as in [Step-100] of Example 1, the base layer 30 is formed on the portion of the support 11 located between the source / drain electrode 14 and the source / drain electrode 14.

[工程−220]
次に、実施例1の[工程−110]〜[工程−120]と同様にして、下地層30の上に、導体から成るチャネル形成領域構成微粒子21と、該チャネル形成領域構成微粒子21と結合した有機半導体分子22とによって構成された導電路20を有するチャネル形成領域15を形成する(図2の(B)参照)。
[Step-220]
Next, in the same manner as in [Step-110] to [Step-120] of Example 1, the channel forming region constituting fine particles 21 made of a conductor and the channel forming region constituting fine particles 21 are combined on the underlayer 30. A channel forming region 15 having a conductive path 20 constituted by the organic semiconductor molecules 22 is formed (see FIG. 2B).

[工程−230]
その後、実施例1の[工程−140]、[工程−150]と同様にして、ゲート絶縁層13の形成、ゲート電極12の形成を行い(図2の(C)参照)、更には、実施例1の[工程−160]と同様にして、実施例2の電界効果型トランジスタを完成させる。
[Step-230]
Thereafter, the gate insulating layer 13 and the gate electrode 12 are formed in the same manner as in [Step-140] and [Step-150] in Example 1 (see FIG. 2C). The field effect transistor of Example 2 is completed in the same manner as [Step-160] of Example 1.

尚、場合によっては、[工程−210]におけるソース/ドレイン電極14上の下地層30の除去、[工程−220]におけるソース/ドレイン電極14上の導電路20の除去は不要であり、ソース/ドレイン電極14上に、下地層30、及び、チャネル形成領域15の延在部を残しておいてもよい。   In some cases, the removal of the underlying layer 30 on the source / drain electrode 14 in [Step-210] and the removal of the conductive path 20 on the source / drain electrode 14 in [Step-220] are unnecessary. On the drain electrode 14, the base layer 30 and the extended portion of the channel formation region 15 may be left.

実施例3は、本発明の第2の態様及び第5の態様に係る電界効果型トランジスタ、並びに、その製造方法に関する。実施例3の電界効果型トランジスタの模式的な一部断面図を図3の(B)に示す。   Example 3 relates to a field-effect transistor according to the second and fifth aspects of the present invention and a method for manufacturing the same. A schematic partial sectional view of the field effect transistor of Example 3 is shown in FIG.

実施例3の電界効果型トランジスタは、具体的には、ボトムゲート/トップコンタクト型のTFTであり、図3の(B)に模式的な一部断面図を示すように、
(A)支持体11の上に形成されたゲート電極12、
(B)ゲート電極12の上及び支持体11の上に形成されたゲート絶縁層43、
(C)ゲート絶縁層43の上に形成されたソース/ドレイン電極14、並びに、
(D)ソース/ドレイン電極14とソース/ドレイン電極14との間に位置するゲート絶縁層43の部分の上に、ゲート電極12と対向して形成されたチャネル形成領域15、
から成る。
The field effect transistor of Example 3 is specifically a bottom gate / top contact type TFT, and as shown in a schematic partial cross-sectional view in FIG.
(A) a gate electrode 12 formed on the support 11;
(B) a gate insulating layer 43 formed on the gate electrode 12 and the support 11;
(C) the source / drain electrode 14 formed on the gate insulating layer 43, and
(D) a channel formation region 15 formed on the portion of the gate insulating layer 43 located between the source / drain electrode 14 and the source / drain electrode 14 so as to face the gate electrode 12;
Consists of.

そして、ゲート絶縁層43は、電気的絶縁材料(具体的には、SiOX微粒子,シリカ微粒子)から成るゲート絶縁層構成微粒子51が略規則性をもって配列された微粒子層50を備えている。尚、ゲート絶縁層43は、微粒子層50と膜状の層(SiO2から成る下層ゲート絶縁膜43A)の2層構成である。実施例3にあっては、ソース/ドレイン電極14とゲート絶縁層43との間にも、チャネル形成領域15の延在部15Aが形成されている。尚、図面においては、ゲート絶縁層構成微粒子51から成る層の1層によって微粒子層50が構成されているように図示しているが、微粒子層50はゲート絶縁層構成微粒子51から成る層が積層された構造を有していてもよく、寧ろ、微粒子層50はゲート絶縁層構成微粒子51から成る層が積層された構造を有することが好ましい。後述する実施例4、実施例6においても同様である。 The gate insulating layer 43 includes a fine particle layer 50 in which gate insulating layer constituting fine particles 51 made of an electrically insulating material (specifically, SiO x fine particles, silica fine particles) are arranged with substantially regularity. The gate insulating layer 43 has a two-layer structure including a fine particle layer 50 and a film-like layer (lower gate insulating film 43A made of SiO 2 ). In the third embodiment, the extending portion 15 </ b> A of the channel forming region 15 is also formed between the source / drain electrode 14 and the gate insulating layer 43. In the drawing, the fine particle layer 50 is illustrated as being composed of one layer composed of the gate insulating layer constituting fine particles 51. However, the fine particle layer 50 is formed by laminating layers composed of the gate insulating layer constituting fine particles 51. Rather, the fine particle layer 50 preferably has a structure in which layers of the gate insulating layer constituting fine particles 51 are laminated. The same applies to Example 4 and Example 6 described later.

また、チャネル形成領域15は、図1の(D)に概念図を示したと同様に、導体から成るチャネル形成領域構成微粒子21と、このチャネル形成領域構成微粒子21と結合した有機半導体分子22とによって構成された導電路20を有し、微粒子層50の微粒子配列状態に基づき、チャネル形成領域構成微粒子21が略規則性をもって配列されている。   Similarly to the conceptual diagram shown in FIG. 1D, the channel forming region 15 is composed of channel forming region constituting fine particles 21 made of a conductor and organic semiconductor molecules 22 bonded to the channel forming region constituting fine particles 21. Based on the fine particle arrangement state of the fine particle layer 50, the channel forming region constituting fine particles 21 are arranged with substantially regularity.

実施例3の電界効果型トランジスタを構成する材料は、実施例1の電界効果型トランジスタを構成する材料と同じとすることができるので、詳細な説明は省略する。   Since the material constituting the field effect transistor of Example 3 can be the same as the material constituting the field effect transistor of Example 1, detailed description thereof is omitted.

実施例3における、ゲート絶縁層構成微粒子51が略規則性をもって配列された状態を、模式的に図7の(A)に示すが、ゲート絶縁層構成微粒子51は、正三角形の頂点に位置するように密に、接触状態にて配列されている。また、チャネル形成領域構成微粒子21が略規則性をもって配列された状態を、模式的に図8の(A)及び(B)、若しくは、模式的に図9の(A)及び(B)に示す。尚、ゲート絶縁層構成微粒子51を、図7の(A)及び(B)においては実線の円形で示し、図8の(A)及び(B)、図9の(A)及び(B)、図10の(A)及び(B)においては点線の円形で示す。   FIG. 7A schematically shows a state in which the gate insulating layer constituting fine particles 51 are arranged with substantially regularity in Example 3, and the gate insulating layer constituting fine particles 51 are located at the vertices of an equilateral triangle. Are arranged in close contact with each other. Further, a state in which the channel forming region constituting fine particles 21 are arranged with substantially regularity is schematically shown in FIGS. 8A and 8B or schematically in FIGS. 9A and 9B. . The fine particles 51 constituting the gate insulating layer are shown by solid circles in FIGS. 7A and 7B, and FIGS. 8A and 8B, FIGS. 9A and 9B, In FIGS. 10A and 10B, a dotted circle is shown.

ここで、ゲート絶縁層構成微粒子51が正三角形の頂点に位置するように密に配列されているので、この正三角形の中心を通る法線上にチャネル形成領域構成微粒子21が位置している。そして、チャネル形成領域構成微粒子21は、チャネル形成領域構成微粒子21によって形成される正三角形の頂点に位置し(図8の(B)参照)、あるいは又、チャネル形成領域構成微粒子21によって形成される正六角形の頂点に位置する(図9の(B)参照)。尚、後述する実施例4、実施例6においても同様である。図8の(B)に示す状態、及び、図9の(B)に示す状態をそれぞれ得るための、ゲート絶縁層構成微粒子51の平均粒径、チャネル形成領域構成微粒子21の平均粒径、有機半導体分子22の長軸方向の長さは、それぞれ、表1及び表2に例示したと同様とすればよい。尚、表1及び表2における「下地層構成微粒子31の平均粒径」を「ゲート絶縁層構成微粒子51の平均粒径」と読み替えればよい。   Here, since the fine particles 51 constituting the gate insulating layer are densely arranged so as to be located at the vertices of the equilateral triangle, the fine particles 21 constituting the channel forming region are located on the normal passing through the center of the equilateral triangle. The channel forming region constituting fine particles 21 are located at the apexes of an equilateral triangle formed by the channel forming region constituting fine particles 21 (see FIG. 8B) or are formed by the channel forming region constituting fine particles 21. It is located at the apex of a regular hexagon (see FIG. 9B). The same applies to Example 4 and Example 6 described later. In order to obtain the state shown in FIG. 8B and the state shown in FIG. 9B, the average particle diameter of the fine particles 51 constituting the gate insulating layer, the average particle diameter of the fine particles 21 constituting the channel formation region, and the organic The lengths of the semiconductor molecules 22 in the major axis direction may be the same as those exemplified in Table 1 and Table 2, respectively. In Tables 1 and 2, “the average particle diameter of the base layer constituting fine particles 31” may be read as “the average particle diameter of the gate insulating layer constituting fine particles 51”.

以下、支持体等の模式的な一部端面図である図3の(A)及び(B)を参照して、実施例3の電界効果型トランジスタの製造方法を説明する。   Hereinafter, with reference to FIGS. 3A and 3B which are schematic partial end views of the support and the like, a method for manufacturing the field effect transistor of Example 3 will be described.

[工程−300]
先ず、支持体11上に、実施例1の[工程−150]と同様にしてゲート電極12を形成した後、実施例1の[工程−140]と同様にして、ゲート電極12の上及び支持体11の上に、SiO2から成る下層ゲート絶縁膜43Aを形成する。
[Step-300]
First, after forming the gate electrode 12 on the support 11 in the same manner as in [Step-150] in Example 1, the gate electrode 12 is supported and supported in the same manner as in [Step-140] in Example 1. A lower gate insulating film 43A made of SiO 2 is formed on the body 11.

[工程−310]
その後、実施例1の[工程−100]と同様にして、下層ゲート絶縁膜43Aの上に、SiOXから成るゲート絶縁層構成微粒子51が略規則性をもって配列された微粒子層50を形成する。
[Step-310]
Thereafter, in the same manner as in [Step-100] in Example 1, the fine particle layer 50 in which the gate insulating layer constituting fine particles 51 made of SiO x are arranged with substantially regularity is formed on the lower gate insulating film 43A.

[工程−320]
次に、実施例1の[工程−110]〜[工程−120]と同様にして、微粒子層50の上に、導体から成るチャネル形成領域構成微粒子21と、該チャネル形成領域構成微粒子21と結合した有機半導体分子22とによって構成された導電路20を有するチャネル形成領域15、及び、チャネル形成領域15の延在部15Aを形成する(図3の(A)参照)。
[Step-320]
Next, in the same manner as in [Step-110] to [Step-120] of Example 1, on the fine particle layer 50, the channel forming region constituting fine particles 21 made of a conductor and the channel forming region constituting fine particles 21 are bonded. The channel forming region 15 having the conductive path 20 constituted by the organic semiconductor molecules 22 and the extending portion 15A of the channel forming region 15 are formed (see FIG. 3A).

[工程−330]
その後、実施例1の[工程−130]と同様にして、チャネル形成領域15の延在部15Aの上にソース/ドレイン電極14を形成する(図3の(B)参照)。
[Step-330]
Thereafter, in the same manner as in [Step-130] in Example 1, the source / drain electrodes 14 are formed on the extending portions 15A of the channel forming region 15 (see FIG. 3B).

[工程−340]
最後に、全面にパッシベーション膜である絶縁層(図示せず)を形成し、ソース/ドレイン電極14の上方の絶縁層に開口部を形成し、開口部内を含む全面に配線材料層を形成した後、配線材料層をパターニングすることによって、ソース/ドレイン電極14に接続された配線(図示せず)が絶縁層上に形成された実施例3の電界効果型トランジスタを完成させることができる。
[Step-340]
Finally, an insulating layer (not shown) as a passivation film is formed on the entire surface, an opening is formed in the insulating layer above the source / drain electrode 14, and a wiring material layer is formed on the entire surface including the inside of the opening. By patterning the wiring material layer, the field effect transistor of Example 3 in which the wiring (not shown) connected to the source / drain electrode 14 is formed on the insulating layer can be completed.

実施例4は、実施例3の変形である。実施例4の電界効果型トランジスタが、実施例3の電界効果型トランジスタと異なる点は、実施例3の電界効果型トランジスタがボトムゲート/トップコンタクト型のTFTであったのに対して、実施例4の電界効果型トランジスタがボトムゲート/ボトムコンタクト型のTFTである点にある。その他の点は、実施例3にて説明した電界効果型トランジスタと同じである。   The fourth embodiment is a modification of the third embodiment. The field effect transistor of Example 4 is different from the field effect transistor of Example 3 in that the field effect transistor of Example 3 is a bottom gate / top contact type TFT. The field effect transistor No. 4 is a bottom gate / bottom contact type TFT. Other points are the same as those of the field effect transistor described in the third embodiment.

即ち、実施例4の電界効果型トランジスタは、具体的には、ボトムゲート/ボトムコンタクト型のTFTであり、図4の(C)に模式的な一部断面図を示すように、
(A)支持体11の上に形成されたゲート電極12、
(B)ゲート電極12の上及び支持体11の上に形成されたゲート絶縁層43、
(C)ゲート絶縁層43の上に形成されたソース/ドレイン電極14、並びに、
(D)ソース/ドレイン電極14とソース/ドレイン電極14との間に位置するゲート絶縁層43の部分の上に、ゲート電極12と対向して形成されたチャネル形成領域15、
から成る。
That is, the field effect transistor of Example 4 is specifically a bottom-gate / bottom-contact TFT, and a schematic partial cross-sectional view is shown in FIG.
(A) a gate electrode 12 formed on the support 11;
(B) a gate insulating layer 43 formed on the gate electrode 12 and the support 11;
(C) the source / drain electrode 14 formed on the gate insulating layer 43, and
(D) a channel formation region 15 formed on the portion of the gate insulating layer 43 located between the source / drain electrode 14 and the source / drain electrode 14 so as to face the gate electrode 12;
Consists of.

そして、実施例3と同様に、ゲート絶縁層43は、電気的絶縁材料(具体的には、SiOX微粒子,シリカ微粒子)から成るゲート絶縁層構成微粒子51が略規則性をもって配列された微粒子層50を備えている。尚、ゲート絶縁層43は、微粒子層50と膜状の層(SiO2から成る下層ゲート絶縁膜43A)の2層構成である。実施例4にあっては、ソース/ドレイン電極14はゲート絶縁層43の上に、直接、形成されている。 As in the third embodiment, the gate insulating layer 43 includes a fine particle layer in which the fine particles 51 constituting the gate insulating layer made of an electrically insulating material (specifically, SiO x fine particles, silica fine particles) are arranged with substantially regularity. 50. The gate insulating layer 43 has a two-layer structure including a fine particle layer 50 and a film-like layer (lower gate insulating film 43A made of SiO 2 ). In the fourth embodiment, the source / drain electrode 14 is formed directly on the gate insulating layer 43.

実施例4におけるチャネル形成領域15は、実施例1にて説明したチャネル形成領域15と同様の構成、構造を有する。更には、実施例3と同様に、微粒子層50の微粒子配列状態に基づき、チャネル形成領域構成微粒子21が略規則性をもって配列されている。また、実施例4の電界効果型トランジスタを構成する材料は、実施例3の電界効果型トランジスタを構成する材料と同じとすることができるので、詳細な説明は省略する。   The channel formation region 15 in the fourth embodiment has the same configuration and structure as the channel formation region 15 described in the first embodiment. Further, similarly to the third embodiment, the channel forming region constituting fine particles 21 are arranged with substantially regularity based on the fine particle arrangement state of the fine particle layer 50. Moreover, since the material which comprises the field effect transistor of Example 4 can be made the same as the material which comprises the field effect transistor of Example 3, detailed description is abbreviate | omitted.

以下、支持体等の模式的な一部端面図である図4の(A)〜(C)を参照して、実施例4の電界効果型トランジスタの製造方法を説明する。   Hereinafter, with reference to FIGS. 4A to 4C which are schematic partial end views of the support and the like, a method for manufacturing the field-effect transistor of Example 4 will be described.

[工程−400]
先ず、支持体11上に、実施例1の[工程−150]と同様にしてゲート電極12を形成した後、実施例1の[工程−140]と同様にして、ゲート電極12の上及び支持体11の上に、SiO2から成る下層ゲート絶縁膜43Aを形成する。
[Step-400]
First, after forming the gate electrode 12 on the support 11 in the same manner as in [Step-150] in Example 1, the gate electrode 12 is supported and supported in the same manner as in [Step-140] in Example 1. A lower gate insulating film 43A made of SiO 2 is formed on the body 11.

[工程−410]
その後、実施例1の[工程−100]と同様にして、下層ゲート絶縁膜43Aの上に、SiOXから成るゲート絶縁層構成微粒子51が略規則性をもって配列された微粒子層50を形成する(図4の(A)参照)。
[Step-410]
Thereafter, in the same manner as in [Step-100] of Example 1, the fine particle layer 50 in which the gate insulating layer constituting fine particles 51 made of SiO x are arranged with substantially regularity is formed on the lower gate insulating film 43A (see FIG. (See (A) of FIG. 4).

[工程−420]
その後、実施例1の[工程−130]と同様にして、ゲート絶縁層43の上(より具体的には、微粒子層50の上)にソース/ドレイン電極14を形成する(図4の(B)参照)。
[Step-420]
Thereafter, in the same manner as in [Step-130] of Example 1, the source / drain electrodes 14 are formed on the gate insulating layer 43 (more specifically, on the fine particle layer 50) ((B in FIG. 4). )reference).

[工程−430]
次に、実施例2の[工程−220]と同様にして、微粒子層50の上に、導体から成るチャネル形成領域構成微粒子21と、該チャネル形成領域構成微粒子21と結合した有機半導体分子22とによって構成された導電路20を有するチャネル形成領域15を形成する(図4の(C)参照)。
[Step-430]
Next, in the same manner as in [Step-220] in Example 2, on the fine particle layer 50, the channel forming region constituting fine particles 21 made of a conductor, and the organic semiconductor molecules 22 bonded to the channel forming region constituting fine particles 21 are provided. A channel formation region 15 having a conductive path 20 constituted by the above is formed (see FIG. 4C).

[工程−440]
最後に、全面にパッシベーション膜である絶縁層(図示せず)を形成し、ソース/ドレイン電極14の上方の絶縁層に開口部を形成し、開口部内を含む全面に配線材料層を形成した後、配線材料層をパターニングすることによって、ソース/ドレイン電極14に接続された配線(図示せず)が絶縁層上に形成された実施例4の電界効果型トランジスタを完成させることができる。
[Step-440]
Finally, an insulating layer (not shown) as a passivation film is formed on the entire surface, an opening is formed in the insulating layer above the source / drain electrode 14, and a wiring material layer is formed on the entire surface including the inside of the opening. By patterning the wiring material layer, the field effect transistor of Example 4 in which wiring (not shown) connected to the source / drain electrode 14 is formed on the insulating layer can be completed.

実施例5は、本発明の第3の態様、第1の態様及び第5の態様に係る電界効果型トランジスタ、並びに、その製造方法に関する。実施例5の電界効果型トランジスタの模式的な一部断面図を図5の(C)に示す。   Example 5 relates to the field effect transistor according to the third aspect, the first aspect, and the fifth aspect of the present invention, and the manufacturing method thereof. A schematic partial sectional view of the field-effect transistor of Example 5 is shown in FIG.

実施例5の電界効果型トランジスタは、具体的には、トップゲート型のTFTであり、図5の(C)に模式的な一部断面図を示すように、
(A)支持体11の上に形成されたソース/ドレイン電極64、
(B)ソース/ドレイン電極64とソース/ドレイン電極64との間に位置する支持体11の部分の上に形成されたチャネル形成領域15、
(C)ソース/ドレイン電極64の上及びチャネル形成領域15の上に形成されたゲート絶縁層13、並びに、
(D)ゲート絶縁層13の上に、チャネル形成領域15と対向して形成されたゲート電極12、
から成る。
The field effect transistor of Example 5 is specifically a top-gate TFT, and a schematic partial cross-sectional view is shown in FIG.
(A) a source / drain electrode 64 formed on the support 11;
(B) a channel forming region 15 formed on the portion of the support 11 located between the source / drain electrode 64 and the source / drain electrode 64;
(C) the gate insulating layer 13 formed on the source / drain electrode 64 and the channel forming region 15, and
(D) a gate electrode 12 formed on the gate insulating layer 13 so as to face the channel formation region 15;
Consists of.

そして、チャネル形成領域15は、図1の(D)に示したと同様に、導体から成るチャネル形成領域構成微粒子21と、該チャネル形成領域構成微粒子21と結合した有機半導体分子22とによって構成された導電路20を有する。   The channel forming region 15 is composed of a channel forming region constituting fine particle 21 made of a conductor and an organic semiconductor molecule 22 bonded to the channel forming region constituting fine particle 21 as shown in FIG. A conductive path 20 is provided.

実施例5にあっては、ソース/ドレイン電極64は、チャネル形成領域構成微粒子21が溶融した層から構成されている。   In the fifth embodiment, the source / drain electrode 64 is composed of a layer in which the channel forming region constituting fine particles 21 are melted.

尚、実施例5にあっても、必須ではないが、少なくとも、ソース/ドレイン電極64とソース/ドレイン電極64との間に位置する支持体11の部分とチャネル形成領域15との間に(実施例5においては、より具体的には全面に)下地層30が形成されており、下地層30は、電気的絶縁材料(具体的には、SiOX微粒子,シリカ微粒子)から成る下地層構成微粒子31が略規則性をもって配列されて成ることが好ましい。このような構成にすることで、実施例1と同様に、下地層30の微粒子配列状態に基づき、チャネル形成領域構成微粒子21を略規則性をもって配列することができる。尚、実施例5にあっては、ソース/ドレイン電極64と支持体11との間にも、実施例1と同様に、下地層構成微粒子31から成る下地層30が形成されている。 Even in the fifth embodiment, although not indispensable, at least between the portion of the support 11 located between the source / drain electrode 64 and the source / drain electrode 64 and the channel forming region 15 (implementation). In Example 5, more specifically, the underlayer 30 is formed over the entire surface, and the underlayer 30 is an underlayer-constituting fine particle made of an electrically insulating material (specifically, SiO x fine particles, silica fine particles). It is preferable that 31 is arranged with substantially regularity. By adopting such a configuration, the channel forming region constituting fine particles 21 can be arranged with substantially regularity based on the fine particle arrangement state of the underlayer 30 as in the first embodiment. In the fifth embodiment, an underlayer 30 composed of the underlayer constituting fine particles 31 is also formed between the source / drain electrode 64 and the support 11 as in the first embodiment.

実施例5におけるチャネル形成領域15は、実施例1にて説明したチャネル形成領域15と同様の構成、構造を有する。また、実施例5の電界効果型トランジスタを構成する材料は、実施例1の電界効果型トランジスタを構成する材料と同じとすることができるので、詳細な説明は省略する。   The channel formation region 15 in the fifth embodiment has the same configuration and structure as the channel formation region 15 described in the first embodiment. Moreover, since the material which comprises the field effect transistor of Example 5 can be made the same as the material which comprises the field effect transistor of Example 1, detailed description is abbreviate | omitted.

以下、支持体等の模式的な一部端面図である図5の(A)〜(C)を参照して、実施例5の電界効果型トランジスタの製造方法を説明する。   Hereinafter, with reference to FIGS. 5A to 5C which are schematic partial end views of the support and the like, a method for manufacturing the field-effect transistor of Example 5 will be described.

[工程−500]
先ず、実施例1の[工程−100]と同様にして、支持体11の上に下地層30を形成する。
[Step-500]
First, the underlayer 30 is formed on the support 11 in the same manner as in [Step-100] of Example 1.

[工程−510]
次いで、実施例1の[工程−110]〜[工程−120]と同様にして、下地層30の上に、導体から成るチャネル形成領域構成微粒子21と、該チャネル形成領域構成微粒子21と結合した有機半導体分子22とによって構成された導電路20を有するチャネル形成領域15を形成する(図5の(A)参照)。
[Step-510]
Next, in the same manner as in [Step-110] to [Step-120] of Example 1, the channel forming region constituting fine particles 21 made of a conductor and the channel forming region constituting fine particles 21 were combined on the underlayer 30. A channel forming region 15 having a conductive path 20 constituted by organic semiconductor molecules 22 is formed (see FIG. 5A).

[工程−520]
その後、ソース/ドレイン電極64を形成すべき領域におけるチャネル形成領域構成微粒子21から構成された層(チャネル形成領域延在部15A)にレーザを照射することで係る層(チャネル形成領域延在部15A)を溶融させ(より具体的には、チャネル形成領域構成微粒子21を溶融させ、有機半導体分子22を蒸発させることで)、ソース/ドレイン電極64を形成する(図5の(B)参照)。
[Step-520]
Thereafter, the layer (channel formation region extension portion 15A) is formed by irradiating the layer (channel formation region extension portion 15A) composed of the channel formation region constituting fine particles 21 in the region where the source / drain electrode 64 is to be formed. ) (More specifically, the channel forming region constituting fine particles 21 are melted and the organic semiconductor molecules 22 are evaporated) to form the source / drain electrodes 64 (see FIG. 5B).

[工程−530]
次に、実施例1の[工程−140]、[工程−150]と同様にして、全面に(より具体的には、ソース/ドレイン電極64の上、及び、チャネル形成領域15の上)にゲート絶縁層13を形成した後、銅微粒子が含まれた銅ペーストをスクリーン印刷法にてゲート絶縁層13の上に印刷し、焼成することで、ゲート電極12を形成する(図5の(C)参照)。
[Step-530]
Next, in the same manner as in [Step-140] and [Step-150] of Example 1, over the entire surface (more specifically, on the source / drain electrode 64 and on the channel formation region 15). After the gate insulating layer 13 is formed, a copper paste containing copper fine particles is printed on the gate insulating layer 13 by a screen printing method and fired to form the gate electrode 12 ((C in FIG. 5). )reference).

[工程−540]
最後に、全面にパッシベーション膜である絶縁層(図示せず)を形成し、ソース/ドレイン電極64の上方の絶縁層に開口部を形成し、開口部内を含む全面に配線材料層を形成した後、配線材料層をパターニングすることによって、ソース/ドレイン電極64に接続された配線(図示せず)が絶縁層上に形成された実施例5の電界効果型トランジスタを完成させることができる。
[Step-540]
Finally, an insulating layer (not shown) as a passivation film is formed on the entire surface, an opening is formed in the insulating layer above the source / drain electrode 64, and a wiring material layer is formed on the entire surface including the inside of the opening. By patterning the wiring material layer, the field effect transistor of Example 5 in which the wiring (not shown) connected to the source / drain electrode 64 is formed on the insulating layer can be completed.

尚、[工程−500]、[工程−520]、[工程−510]、[工程−530]、[工程−540]の順に変更してもよい。   [Step-500], [Step-520], [Step-510], [Step-530], and [Step-540] may be changed in this order.

実施例6は、本発明の第4の態様、第2の態様及び第5の態様に係る電界効果型トランジスタ、並びに、その製造方法に関する。実施例6の電界効果型トランジスタの模式的な一部断面図を図6の(B)に示す。   Example 6 relates to a field effect transistor according to the fourth, second, and fifth aspects of the present invention, and a method of manufacturing the same. A schematic partial cross-sectional view of the field effect transistor of Example 6 is shown in FIG.

実施例6の電界効果型トランジスタは、具体的には、ボトムゲート型のTFTであり、図6の(B)に模式的な一部断面図を示すように、
(A)支持体11の上に形成されたゲート電極12、
(B)ゲート電極12の上及び支持体11の上に形成されたゲート絶縁層13、
(C)ゲート絶縁層13の上に形成されたソース/ドレイン電極64、並びに、
(D)ソース/ドレイン電極64とソース/ドレイン電極64との間に位置するゲート絶縁層13の部分の上に、ゲート電極12と対向して形成されたチャネル形成領域15、
から成る。
The field effect transistor of Example 6 is specifically a bottom gate type TFT, and a schematic partial cross-sectional view is shown in FIG.
(A) a gate electrode 12 formed on the support 11;
(B) a gate insulating layer 13 formed on the gate electrode 12 and the support 11;
(C) a source / drain electrode 64 formed on the gate insulating layer 13, and
(D) a channel forming region 15 formed on the portion of the gate insulating layer 13 positioned between the source / drain electrode 64 and the source / drain electrode 64 so as to face the gate electrode 12;
Consists of.

そして、チャネル形成領域15は、図1の(D)に示したと同様に、導体から成るチャネル形成領域構成微粒子21と、該チャネル形成領域構成微粒子21と結合した有機半導体分子22とによって構成された導電路20を有する。   The channel forming region 15 is composed of a channel forming region constituting fine particle 21 made of a conductor and an organic semiconductor molecule 22 bonded to the channel forming region constituting fine particle 21 as shown in FIG. A conductive path 20 is provided.

実施例6にあっても、ソース/ドレイン電極64は、実施例5と同様に、チャネル形成領域構成微粒子21が溶融した層から構成されている。   Also in the sixth embodiment, the source / drain electrode 64 is formed of a layer in which the channel forming region constituting fine particles 21 are melted, as in the fifth embodiment.

尚、実施例6にあっても、必須ではないが、ゲート絶縁層43は、電気的絶縁材料(具体的には、SiOX微粒子,シリカ微粒子)から成るゲート絶縁層構成微粒子51が略規則性をもって配列された微粒子層50を備えていることが好ましい。このような構造とすることで、実施例3と同様に、微粒子層50の微粒子配列状態に基づき、チャネル形成領域構成微粒子21を略規則性をもって配列することができる。尚、ゲート絶縁層43は、微粒子層50と膜状の層(SiO2から成る下層ゲート絶縁膜43A)の2層構成である。 Even in the sixth embodiment, although not essential, the gate insulating layer 43 is composed of the gate insulating layer constituting fine particles 51 made of an electrically insulating material (specifically, SiO x fine particles, silica fine particles). It is preferable to have a fine particle layer 50 arranged in the same manner. By adopting such a structure, the channel forming region constituting fine particles 21 can be arranged with substantially regularity based on the fine particle arrangement state of the fine particle layer 50 as in the third embodiment. The gate insulating layer 43 has a two-layer structure including a fine particle layer 50 and a film-like layer (lower gate insulating film 43A made of SiO 2 ).

実施例6におけるチャネル形成領域15は、実施例1にて説明したチャネル形成領域15と同様の構成、構造を有する。また、実施例6の電界効果型トランジスタを構成する材料は、実施例3の電界効果型トランジスタを構成する材料と同じとすることができるので、詳細な説明は省略する。   The channel formation region 15 in Example 6 has the same configuration and structure as the channel formation region 15 described in Example 1. Moreover, since the material which comprises the field effect transistor of Example 6 can be made the same as the material which comprises the field effect transistor of Example 3, detailed description is abbreviate | omitted.

以下、支持体等の模式的な一部端面図である図6の(A)及び(B)を参照して、実施例6の電界効果型トランジスタの製造方法を説明する。   Hereinafter, with reference to FIGS. 6A and 6B which are schematic partial end views of the support and the like, a method for manufacturing the field-effect transistor of Example 6 will be described.

[工程−600]
先ず、支持体11上に、実施例1の[工程−150]と同様にしてゲート電極12を形成した後、実施例1の[工程−140]と同様にして、ゲート電極12の上及び支持体11の上に、SiO2から成る下層ゲート絶縁膜43Aを形成する。
[Step-600]
First, after forming the gate electrode 12 on the support 11 in the same manner as in [Step-150] in Example 1, the gate electrode 12 is supported and supported in the same manner as in [Step-140] in Example 1. A lower gate insulating film 43A made of SiO 2 is formed on the body 11.

[工程−610]
その後、実施例1の[工程−100]と同様にして、下層ゲート絶縁膜43Aの上に、SiOXから成るゲート絶縁層構成微粒子51が略規則性をもって配列された微粒子層50を形成する。
[Step-610]
Thereafter, in the same manner as in [Step-100] in Example 1, the fine particle layer 50 in which the gate insulating layer constituting fine particles 51 made of SiO x are arranged with substantially regularity is formed on the lower gate insulating film 43A.

[工程−620]
次に、実施例1の[工程−110]〜[工程−120]と同様にして、微粒子層50の上に、導体から成るチャネル形成領域構成微粒子21と、該チャネル形成領域構成微粒子21と結合した有機半導体分子22とによって構成された導電路20を有するチャネル形成領域15を形成する(図6の(A)参照)。
[Step-620]
Next, in the same manner as in [Step-110] to [Step-120] of Example 1, on the fine particle layer 50, the channel forming region constituting fine particles 21 made of a conductor and the channel forming region constituting fine particles 21 are bonded. A channel forming region 15 having a conductive path 20 constituted by the organic semiconductor molecules 22 is formed (see FIG. 6A).

[工程−630]
その後、ソース/ドレイン電極64を形成すべき領域におけるチャネル形成領域構成微粒子21から構成された層(チャネル形成領域延在部15A)にレーザを照射することで係る層(チャネル形成領域延在部15A)を溶融させ(より具体的には、チャネル形成領域構成微粒子21を溶融させ、有機半導体分子22を蒸発させることで)、ソース/ドレイン電極64を形成する(図6の(B)参照)。
[Step-630]
Thereafter, the layer (channel formation region extension portion 15A) is formed by irradiating the layer (channel formation region extension portion 15A) composed of the channel formation region constituting fine particles 21 in the region where the source / drain electrode 64 is to be formed. ) Is melted (more specifically, the channel-forming region constituting fine particles 21 are melted and the organic semiconductor molecules 22 are evaporated) to form the source / drain electrodes 64 (see FIG. 6B).

[工程−640]
最後に、全面にパッシベーション膜である絶縁層(図示せず)を形成し、ソース/ドレイン電極64の上方の絶縁層に開口部を形成し、開口部内を含む全面に配線材料層を形成した後、配線材料層をパターニングすることによって、ソース/ドレイン電極64に接続された配線(図示せず)が絶縁層上に形成された実施例6の電界効果型トランジスタを完成させることができる。
[Step-640]
Finally, an insulating layer (not shown) as a passivation film is formed on the entire surface, an opening is formed in the insulating layer above the source / drain electrode 64, and a wiring material layer is formed on the entire surface including the inside of the opening. By patterning the wiring material layer, the field effect transistor of Example 6 in which the wiring (not shown) connected to the source / drain electrode 64 is formed on the insulating layer can be completed.

尚、[工程−600]、[工程−610]、[工程−630]、[工程−620]、[工程−640]の順に変更してもよい。   [Step-600], [Step-610], [Step-630], [Step-620], [Step-640] may be changed in this order.

以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。電界効果型トランジスタの構造や構成、製造条件、具体的な製造方法は例示であり、適宜変更することができる。本発明によって得られた電界効果型トランジスタ(TFT)を、ディスプレイ装置や各種の電子機器に適用、使用する場合、支持体や支持部材に多数のTFTを集積したモノリシック集積回路としてもよいし、各TFTを切断して個別化し、ディスクリート部品として使用してもよい。チャネル形成領域構成微粒子は、金(Au)に限定するものではなく、他の金属(例えば、銀や白金)、あるいは、半導体としての硫化カドミウム、セレン化カドミウム、又は、シリコンから構成することもできる。また、有機半導体分子も4,4’−ビフェニルジチオール(BPDT)に限定するものではない。   As mentioned above, although this invention was demonstrated based on the preferable Example, this invention is not limited to these Examples. The structure and configuration of the field-effect transistor, the manufacturing conditions, and the specific manufacturing method are examples, and can be changed as appropriate. When the field effect transistor (TFT) obtained by the present invention is applied to and used in a display device or various electronic devices, a monolithic integrated circuit in which a large number of TFTs are integrated on a support or a support member may be used. The TFT may be cut and individualized and used as a discrete component. The channel forming region constituting fine particles are not limited to gold (Au), but may be composed of other metals (for example, silver or platinum), or cadmium sulfide, cadmium selenide, or silicon as a semiconductor. . Further, the organic semiconductor molecule is not limited to 4,4'-biphenyldithiol (BPDT).

下地層構成微粒子やゲート絶縁層構成微粒子の表面の性状に依存して、下地層構成微粒子やゲート絶縁層構成微粒子を、図7の(B)に示すように、正方形の頂点に位置するように密に、接触状態にて配列させることもできる。そして、この場合には、図10の(A)及び(B)に示すように、この正方形の中心を通る法線上にチャネル形成領域構成微粒子が位置し、チャネル形成領域構成微粒子は、チャネル形成領域構成微粒子によって形成される正方形の頂点に位置する。   Depending on the surface properties of the underlying layer constituting particles and the gate insulating layer constituting particles, the underlying layer constituting particles and the gate insulating layer constituting particles are positioned at the vertices of the square as shown in FIG. It can also be arranged in close contact. In this case, as shown in FIGS. 10A and 10B, the channel forming region constituting fine particles are located on the normal line passing through the center of the square, and the channel forming region constituting fine particles are formed in the channel forming region. Located at the apex of a square formed by constituent particles.

実施例3、実施例4、実施例6においては、ゲート絶縁層43を微粒子層50と下層ゲート絶縁膜43Aの2層構成としたが、このような構成は必須ではなく、ゲート絶縁層43を微粒子層50のみから構成することもできる。   In Example 3, Example 4, and Example 6, the gate insulating layer 43 has a two-layer configuration of the fine particle layer 50 and the lower gate insulating film 43A. However, such a configuration is not essential, and the gate insulating layer 43 is not provided. It can also be configured only from the fine particle layer 50.

図1の(A)、(B)及び(C)は、実施例1の電界効果型トランジスタの製造方法を説明するための支持体等の模式的な一部端面図であり、図1の(D)は、チャネル形成領域構成微粒子と有機半導体分子とによって構成されている導電路の概念図である。1A, 1B, and 1C are schematic partial end views of a support and the like for explaining the method of manufacturing the field-effect transistor of Example 1, and FIG. D) is a conceptual diagram of a conductive path constituted by channel-forming region-constituting fine particles and organic semiconductor molecules. 図2の(A)、(B)及び(C)は、実施例2の電界効果型トランジスタの製造方法を説明するための支持体等の模式的な一部端面図である。2A, 2 </ b> B, and 2 </ b> C are schematic partial end views of a support and the like for explaining the method for manufacturing the field-effect transistor of Example 2. FIG. 図3の(A)及び(B)は、実施例3の電界効果型トランジスタの製造方法を説明するための支持体等の模式的な一部端面図である。3A and 3B are schematic partial end views of a support and the like for explaining the method for producing the field-effect transistor of Example 3. FIG. 図4の(A)、(B)及び(C)は、実施例4の電界効果型トランジスタの製造方法を説明するための支持体等の模式的な一部端面図である。4A, 4 </ b> B, and 4 </ b> C are schematic partial end views of a support and the like for describing the method for manufacturing the field-effect transistor of Example 4. FIG. 図5の(A)、(B)及び(C)は、実施例5の電界効果型トランジスタの製造方法を説明するための支持体等の模式的な一部端面図である。FIGS. 5A, 5 </ b> B, and 5 </ b> C are schematic partial end views of a support and the like for describing the method for manufacturing the field-effect transistor of Example 5. FIGS. 図6の(A)及び(B)は、実施例6の電界効果型トランジスタの製造方法を説明するための支持体等の模式的な一部端面図である。6A and 6B are schematic partial end views of a support and the like for explaining the method for producing the field-effect transistor of Example 6. FIG. 図7の(A)及び(B)は、下地層構成微粒子が略規則性をもって配列された状態を模式的に示す図である。FIGS. 7A and 7B are diagrams schematically showing a state in which the base layer constituting fine particles are arranged with substantially regularity. 図8の(A)及び(B)は、チャネル形成領域構成微粒子が略規則性をもって配列された状態を模式的に示す図である。FIGS. 8A and 8B are diagrams schematically showing a state in which channel-forming region-constituting fine particles are arranged with substantially regularity. 図9の(A)及び(B)は、チャネル形成領域構成微粒子が略規則性をもって配列された状態を模式的に示す図である。FIGS. 9A and 9B are diagrams schematically showing a state in which channel-forming region-constituting particles are arranged with substantially regularity. 図10の(A)及び(B)は、チャネル形成領域構成微粒子が略規則性をもって配列された状態を模式的に示す図である。(A) and (B) of FIG. 10 are diagrams schematically showing a state in which the channel forming region constituting fine particles are arranged with substantially regularity.

符号の説明Explanation of symbols

11・・・支持体、12・・・ゲート電極、13,43・・・ゲート絶縁層、14,64・・・ソース/ドレイン電極、15・・・チャネル形成領域、15A・・・チャネル形成領域の延在部、20・・・導電路、21・・・チャネル形成領域構成微粒子、22・・・有機半導体分子、30・・・下地層、31・・・下地層構成微粒子、43A・・・下層ゲート絶縁膜、50・・・微粒子層、51・・・ゲート絶縁層構成微粒子
DESCRIPTION OF SYMBOLS 11 ... Support body, 12 ... Gate electrode, 13, 43 ... Gate insulating layer, 14, 64 ... Source / drain electrode, 15 ... Channel formation region, 15A ... Channel formation region 20 ... conductive path, 21 ... channel forming region constituting fine particles, 22 ... organic semiconductor molecules, 30 ... underlying layer, 31 ... underlying layer constituting fine particles, 43A ... Lower gate insulating film, 50 ... fine particle layer, 51 ... gate insulating layer constituting fine particles

Claims (18)

(A)支持体の上に形成されたソース/ドレイン電極、
(B)ソース/ドレイン電極とソース/ドレイン電極との間に位置する支持体の部分の上に形成されたチャネル形成領域、
(C)全面に形成されたゲート絶縁層、並びに、
(D)ゲート絶縁層の上に、チャネル形成領域と対向して形成されたゲート電極、
から成る電界効果型トランジスタであって、
少なくとも、ソース/ドレイン電極とソース/ドレイン電極との間に位置する支持体の部分とチャネル形成領域との間には、下地層が形成されており、
下地層は、電気的絶縁材料から成る下地層構成微粒子が略規則性をもって配列されて成り、
チャネル形成領域は、導体又は半導体から成るチャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有し、
下地層の微粒子配列状態に基づき、チャネル形成領域構成微粒子が略規則性をもって配列されていることを特徴とする電界効果型トランジスタ。
(A) source / drain electrodes formed on a support;
(B) a channel formation region formed on a portion of the support located between the source / drain electrodes and the source / drain electrodes;
(C) a gate insulating layer formed on the entire surface, and
(D) a gate electrode formed on the gate insulating layer so as to face the channel formation region;
A field effect transistor comprising:
An underlayer is formed at least between the portion of the support located between the source / drain electrode and the source / drain electrode and the channel formation region,
The underlayer is composed of underlayer-constituting particles made of an electrically insulating material arranged with substantially regularity.
The channel forming region has a channel formed by a conductor or a semiconductor, and has a conductive path formed by organic semiconductor molecules bonded to the channel forming region forming particle.
A field effect transistor characterized in that channel-forming region-constituting fine particles are arranged with substantially regularity based on the fine particle arrangement state of the underlayer.
(A)支持体の上に形成されたゲート電極、
(B)ゲート電極の上及び支持体の上に形成されたゲート絶縁層、
(C)ゲート絶縁層の上に形成されたソース/ドレイン電極、並びに、
(D)ソース/ドレイン電極とソース/ドレイン電極との間に位置するゲート絶縁層の部分の上に、ゲート電極と対向して形成されたチャネル形成領域、
から成る電界効果型トランジスタであって、
ゲート絶縁層は、電気的絶縁材料から成るゲート絶縁層構成微粒子が略規則性をもって配列された微粒子層を備え、
チャネル形成領域は、導体又は半導体から成るチャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有し、
微粒子層の微粒子配列状態に基づき、チャネル形成領域構成微粒子が略規則性をもって配列されていることを特徴とする電界効果型トランジスタ。
(A) a gate electrode formed on a support;
(B) a gate insulating layer formed on the gate electrode and on the support;
(C) a source / drain electrode formed on the gate insulating layer, and
(D) a channel formation region formed on the portion of the gate insulating layer located between the source / drain electrode and the source / drain electrode, facing the gate electrode;
A field effect transistor comprising:
The gate insulating layer includes a fine particle layer in which the fine particles constituting the gate insulating layer made of an electrically insulating material are arranged with substantially regularity,
The channel forming region has a channel formed by a conductor or a semiconductor, and has a conductive path formed by organic semiconductor molecules bonded to the channel forming region forming particle.
A field-effect transistor characterized in that channel-forming region-constituting fine particles are arranged with substantially regularity based on the fine particle arrangement state of the fine particle layer.
(A)支持体の上に形成されたソース/ドレイン電極、
(B)ソース/ドレイン電極とソース/ドレイン電極との間に位置する支持体の部分の上に形成されたチャネル形成領域、
(C)ソース/ドレイン電極の上及びチャネル形成領域の上に形成されたゲート絶縁層、並びに、
(D)ゲート絶縁層の上に、チャネル形成領域と対向して形成されたゲート電極、
から成る電界効果型トランジスタであって、
チャネル形成領域は、導体から成るチャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有し、
ソース/ドレイン電極は、チャネル形成領域構成微粒子が溶融した層から構成されていることを特徴とする電界効果型トランジスタ。
(A) source / drain electrodes formed on a support;
(B) a channel formation region formed on a portion of the support located between the source / drain electrodes and the source / drain electrodes;
(C) a gate insulating layer formed on the source / drain electrode and the channel formation region; and
(D) a gate electrode formed on the gate insulating layer so as to face the channel formation region;
A field effect transistor comprising:
The channel forming region has a conductive path constituted by channel forming region constituting fine particles made of a conductor and organic semiconductor molecules bonded to the channel forming region constituting fine particles,
The field effect transistor according to claim 1, wherein the source / drain electrodes are formed of a layer in which fine particles forming the channel forming region are melted.
(A)支持体の上に形成されたゲート電極、
(B)ゲート電極の上及び支持体の上に形成されたゲート絶縁層、
(C)ゲート絶縁層の上に形成されたソース/ドレイン電極、並びに、
(D)ソース/ドレイン電極とソース/ドレイン電極との間に位置するゲート絶縁層の部分の上に、ゲート電極と対向して形成されたチャネル形成領域、
から成る電界効果型トランジスタであって、
チャネル形成領域は、導体から成るチャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有し、
ソース/ドレイン電極は、チャネル形成領域構成微粒子が溶融した層から構成されていることを特徴とする電界効果型トランジスタ。
(A) a gate electrode formed on a support;
(B) a gate insulating layer formed on the gate electrode and on the support;
(C) a source / drain electrode formed on the gate insulating layer, and
(D) a channel formation region formed on the portion of the gate insulating layer located between the source / drain electrode and the source / drain electrode, facing the gate electrode;
A field effect transistor comprising:
The channel forming region has a conductive path constituted by channel forming region constituting fine particles made of a conductor and organic semiconductor molecules bonded to the channel forming region constituting fine particles,
The field effect transistor according to claim 1, wherein the source / drain electrodes are formed of a layer in which fine particles forming the channel forming region are melted.
ゲート電極と、ゲート絶縁層と、ソース/ドレイン電極と、チャネル形成領域とを備えた電界効果型トランジスタであって、
チャネル形成領域は、導体又は半導体から成るチャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有し、
ソース/ドレイン電極、ゲート電極、ゲート絶縁層のいずれか、若しくは、全てが、微粒子から成ることを特徴とする電界効果型トランジスタ。
A field effect transistor comprising a gate electrode, a gate insulating layer, a source / drain electrode, and a channel formation region,
The channel forming region has a channel formed by a conductor or a semiconductor, and has a conductive path formed by organic semiconductor molecules bonded to the channel forming region forming particle.
1. A field effect transistor, wherein any or all of a source / drain electrode, a gate electrode, and a gate insulating layer are made of fine particles.
有機半導体分子が末端に有する官能基が、チャネル形成領域構成微粒子と化学的に結合していることを特徴とする請求項1乃至請求項5のいずれか1項に記載の電界効果型トランジスタ。   6. The field effect transistor according to any one of claims 1 to 5, wherein the functional group at the terminal of the organic semiconductor molecule is chemically bonded to the channel forming region constituting fine particles. チャネル形成領域構成微粒子は、導体としての金、銀、白金、銅、アルミニウム、パラジウム、クロム、ニッケル、又は、鉄から成り、あるいは、これらの金属から構成された合金から成ることを特徴とする請求項1乃至請求項5のいずれか1項に記載の電界効果型トランジスタ。   The channel-forming region constituting fine particles are made of gold, silver, platinum, copper, aluminum, palladium, chromium, nickel, or iron as a conductor, or an alloy made of these metals. The field effect transistor according to any one of claims 1 to 5. チャネル形成領域構成微粒子は、半導体としての硫化カドミウム、セレン化カドミウム、テルル化カドミウム、ガリウム砒素、酸化チタン、又は、シリコンから成ることを特徴とする請求項1乃至請求項5のいずれか1項に記載の電界効果型トランジスタ。   The channel forming region constituting fine particles are made of cadmium sulfide, cadmium selenide, cadmium telluride, gallium arsenide, titanium oxide, or silicon as a semiconductor, according to any one of claims 1 to 5. The field effect transistor described. 有機半導体分子は、共役結合を有する有機半導体分子であって、分子の両端に、チオール基(−SH)、アミノ基(−NH2)、イソシアノ基(−NC)、シアノ基(−CN)、チオアセトキシル基(−SCOCH3)、又は、カルボキシル基(−COOH)を有することを特徴とする請求項1乃至請求項5のいずれか1項に記載の電界効果型トランジスタ。 The organic semiconductor molecule is an organic semiconductor molecule having a conjugated bond, and at both ends of the molecule, a thiol group (—SH), an amino group (—NH 2 ), an isocyano group (—NC), a cyano group (—CN), The field effect transistor according to claim 1, which has a thioacetoxyl group (—SCOCH 3 ) or a carboxyl group (—COOH). (A)支持体の上に形成されたソース/ドレイン電極、
(B)ソース/ドレイン電極とソース/ドレイン電極との間に位置する支持体の部分の上に形成されたチャネル形成領域、
(C)全面に形成されたゲート絶縁層、並びに、
(D)ゲート絶縁層の上に、チャネル形成領域と対向して形成されたゲート電極、
から成る電界効果型トランジスタの製造方法であって、
少なくとも、ソース/ドレイン電極とソース/ドレイン電極との間に位置する支持体の部分の上に、電気的絶縁材料から成る下地層構成微粒子が略規則性をもって配列された下地層を形成する工程と、
下地層の上に、導体又は半導体から成るチャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有するチャネル形成領域を形成する工程、
を含み、
下地層の微粒子配列状態に基づき、チャネル形成領域構成微粒子を略規則性をもって配列させることを特徴とする電界効果型トランジスタの製造方法。
(A) source / drain electrodes formed on a support;
(B) a channel formation region formed on a portion of the support located between the source / drain electrodes and the source / drain electrodes;
(C) a gate insulating layer formed on the entire surface, and
(D) a gate electrode formed on the gate insulating layer so as to face the channel formation region;
A method of manufacturing a field effect transistor comprising:
Forming a base layer in which base layer-constituting particles made of an electrically insulating material are arranged with substantially regularity on at least a portion of the support located between the source / drain electrode and the source / drain electrode; ,
Forming a channel forming region having a conductive path constituted by channel-forming region-constituting particles made of a conductor or semiconductor and organic semiconductor molecules bonded to the channel-forming region-constituting fine particles on the underlayer;
Including
A method for producing a field-effect transistor, characterized in that channel-forming region-constituting fine particles are arranged with substantially regularity based on a fine particle arrangement state of an underlayer.
(A)支持体の上に形成されたゲート電極、
(B)ゲート電極の上及び支持体の上に形成されたゲート絶縁層、
(C)ゲート絶縁層の上に形成されたソース/ドレイン電極、並びに、
(D)ソース/ドレイン電極とソース/ドレイン電極との間に位置するゲート絶縁層の部分の上に、ゲート電極と対向して形成されたチャネル形成領域、
から成る電界効果型トランジスタの製造方法であって、
電気的絶縁材料から成るゲート絶縁層構成微粒子が略規則性をもって配列された微粒子層を備えたゲート絶縁層を、ゲート電極の上及び支持体の上に形成する工程と、
微粒子層の上に、導体又は半導体から成るチャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有するチャネル形成領域を形成する工程、
を含み、
微粒子層の微粒子配列状態に基づき、チャネル形成領域構成微粒子を略規則性をもって配列させることを特徴とする電界効果型トランジスタの製造方法。
(A) a gate electrode formed on a support;
(B) a gate insulating layer formed on the gate electrode and on the support;
(C) a source / drain electrode formed on the gate insulating layer, and
(D) a channel formation region formed on the portion of the gate insulating layer located between the source / drain electrode and the source / drain electrode, facing the gate electrode;
A method of manufacturing a field effect transistor comprising:
Forming a gate insulating layer comprising a fine particle layer in which fine particles constituting a gate insulating layer made of an electrically insulating material are arranged with substantially regularity on a gate electrode and a support;
Forming a channel forming region having a conductive path constituted by channel forming region constituting fine particles made of a conductor or a semiconductor and organic semiconductor molecules combined with the channel forming region constituting fine particles on the fine particle layer;
Including
A method for producing a field-effect transistor, characterized in that channel-forming region-constituting particles are arranged with substantially regularity based on the particle arrangement state of the particle layer.
(A)支持体の上に形成されたソース/ドレイン電極、
(B)ソース/ドレイン電極とソース/ドレイン電極との間に位置する支持体の部分の上に形成されたチャネル形成領域、
(C)ソース/ドレイン電極の上及びチャネル形成領域の上に形成されたゲート絶縁層、並びに、
(D)ゲート絶縁層の上に、チャネル形成領域と対向して形成されたゲート電極、
から成る電界効果型トランジスタの製造方法であって、
支持体の上に導体から成るチャネル形成領域構成微粒子から構成された層を形成した後、
ソース/ドレイン電極を形成すべき領域におけるチャネル形成領域構成微粒子から構成された層を溶融することで、ソース/ドレイン電極を形成し、併せて、チャネル形成領域構成微粒子から構成された層に有機半導体分子を接触させることで、チャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有するチャネル形成領域を形成する、
工程を含むことを特徴とする電界効果型トランジスタの製造方法。
(A) source / drain electrodes formed on a support;
(B) a channel formation region formed on a portion of the support located between the source / drain electrodes and the source / drain electrodes;
(C) a gate insulating layer formed on the source / drain electrode and the channel formation region; and
(D) a gate electrode formed on the gate insulating layer so as to face the channel formation region;
A method of manufacturing a field effect transistor comprising:
After forming a layer composed of channel-forming region-constituting particles made of a conductor on a support,
The source / drain electrode is formed by melting the layer composed of the channel forming region constituting fine particles in the region where the source / drain electrode is to be formed, and the organic semiconductor is formed in the layer constituted of the channel forming region constituting fine particles. Forming a channel forming region having a conductive path constituted by channel forming region constituting fine particles and organic semiconductor molecules bonded to the channel forming region constituting fine particles by contacting molecules.
The manufacturing method of the field effect transistor characterized by including a process.
(A)支持体の上に形成されたゲート電極、
(B)ゲート電極の上及び支持体の上に形成されたゲート絶縁層、
(C)ゲート絶縁層の上に形成されたソース/ドレイン電極、並びに、
(D)ソース/ドレイン電極とソース/ドレイン電極との間に位置するゲート絶縁層の部分の上に、ゲート電極と対向して形成されたチャネル形成領域、
から成る電界効果型トランジスタの製造方法であって、
ゲート絶縁層の上に導体から成るチャネル形成領域構成微粒子から構成された層を形成した後、
ソース/ドレイン電極を形成すべき領域におけるチャネル形成領域構成微粒子から構成された層を溶融することで、ソース/ドレイン電極を形成し、併せて、チャネル形成領域構成微粒子から構成された層に有機半導体分子を接触させることで、チャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有するチャネル形成領域を形成する、
工程を含むことを特徴とする電界効果型トランジスタの製造方法。
(A) a gate electrode formed on a support;
(B) a gate insulating layer formed on the gate electrode and on the support;
(C) a source / drain electrode formed on the gate insulating layer, and
(D) a channel formation region formed on the portion of the gate insulating layer located between the source / drain electrode and the source / drain electrode, facing the gate electrode;
A method of manufacturing a field effect transistor comprising:
After forming a layer composed of channel forming region constituting fine particles made of a conductor on the gate insulating layer,
The source / drain electrode is formed by melting the layer composed of the channel forming region constituting fine particles in the region where the source / drain electrode is to be formed, and the organic semiconductor is formed in the layer constituted of the channel forming region constituting fine particles. Forming a channel forming region having a conductive path constituted by channel forming region constituting fine particles and organic semiconductor molecules bonded to the channel forming region constituting fine particles by contacting molecules.
The manufacturing method of the field effect transistor characterized by including a process.
ゲート電極と、ゲート絶縁層と、ソース/ドレイン電極と、チャネル形成領域とを備え、チャネル形成領域は、導体又は半導体から成るチャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有する電界効果型トランジスタの製造方法であって、
ソース/ドレイン電極、ゲート電極、ゲート絶縁層のいずれか、若しくは、全てを、微粒子から形成することを特徴とする電界効果型トランジスタの製造方法。
An organic semiconductor comprising a gate electrode, a gate insulating layer, a source / drain electrode, and a channel formation region, wherein the channel formation region is composed of channel formation region constituting fine particles made of a conductor or a semiconductor, and the channel formation region constituting fine particles. A method of manufacturing a field effect transistor having a conductive path composed of molecules,
A method for manufacturing a field effect transistor, wherein any or all of a source / drain electrode, a gate electrode, and a gate insulating layer are formed from fine particles.
有機半導体分子を、その末端の官能基によって、チャネル形成領域構成微粒子と化学的に結合させることを特徴とする請求項10乃至請求項14のいずれか1項に記載の電界効果型トランジスタの製造方法。   15. The method of manufacturing a field effect transistor according to claim 10, wherein the organic semiconductor molecule is chemically bonded to the channel-forming region constituting fine particles by a functional group at a terminal thereof. . チャネル形成領域構成微粒子は、導体としての金、銀、白金、銅、アルミニウム、パラジウム、クロム、ニッケル、又は、鉄から成り、あるいは、これらの金属から構成された合金から成ることを特徴とする請求項10乃至請求項14のいずれか1項に記載の電界効果型トランジスタの製造方法。   The channel-forming region constituting fine particles are made of gold, silver, platinum, copper, aluminum, palladium, chromium, nickel, or iron as a conductor, or an alloy made of these metals. The method for producing a field effect transistor according to any one of claims 10 to 14. チャネル形成領域構成微粒子は、半導体としての硫化カドミウム、セレン化カドミウム、テルル化カドミウム、ガリウム砒素、酸化チタン、又は、シリコンから成ることを特徴とする請求項10乃至請求項12のいずれか1項に記載の電界効果型トランジスタの製造方法。   The channel forming region constituting fine particles are made of cadmium sulfide, cadmium selenide, cadmium telluride, gallium arsenide, titanium oxide, or silicon as a semiconductor, according to any one of claims 10 to 12. The manufacturing method of the field effect transistor of description. 有機半導体分子は、共役結合を有する有機半導体分子であって、分子の両端に、チオール基(−SH)、アミノ基(−NH2)、イソシアノ基(−NC)、シアノ基(−CN)、チオアセトキシル基(−SCOCH3)、又は、カルボキシル基(−COOH)を有することを特徴とする請求項10乃至請求項14のいずれか1項に記載の電界効果型トランジスタの製造方法。
The organic semiconductor molecule is an organic semiconductor molecule having a conjugated bond, and at both ends of the molecule, a thiol group (—SH), an amino group (—NH 2 ), an isocyano group (—NC), a cyano group (—CN), The method for producing a field effect transistor according to claim 10, which has a thioacetoxyl group (—SCOCH 3 ) or a carboxyl group (—COOH).
JP2004292388A 2004-10-05 2004-10-05 Field effect transistor and manufacturing method thereof Expired - Fee Related JP4696520B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004292388A JP4696520B2 (en) 2004-10-05 2004-10-05 Field effect transistor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004292388A JP4696520B2 (en) 2004-10-05 2004-10-05 Field effect transistor and manufacturing method thereof

Publications (3)

Publication Number Publication Date
JP2006108354A true JP2006108354A (en) 2006-04-20
JP2006108354A5 JP2006108354A5 (en) 2007-09-27
JP4696520B2 JP4696520B2 (en) 2011-06-08

Family

ID=36377724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004292388A Expired - Fee Related JP4696520B2 (en) 2004-10-05 2004-10-05 Field effect transistor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4696520B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103828A (en) * 2005-10-07 2007-04-19 Sony Corp Nonvolatile semiconductor memory and manufacturing method thereof
JP2008034578A (en) * 2006-07-28 2008-02-14 Sony Corp Semiconductor device and manufacturing method thereof
JP2009187681A (en) * 2008-02-01 2009-08-20 Tokyo Electron Ltd Method for forming organic thin film and organic device
CN113659005A (en) * 2021-08-10 2021-11-16 南京大学 Flexible field-effect transistor based on nanoparticle lattice and preparation method and application

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003089515A1 (en) * 2002-04-22 2003-10-30 Konica Minolta Holdings, Inc. Organic semiconductor composition, organic semiconductor element, and process for producing the same
JP2004031933A (en) * 2002-05-09 2004-01-29 Konica Minolta Holdings Inc Method of manufacturing organic thin film transistor, and organic thin film transistor and organic thin film transistor sheet manufactured thereby
JP2004088090A (en) * 2002-07-02 2004-03-18 Sony Corp Semiconductor device and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003089515A1 (en) * 2002-04-22 2003-10-30 Konica Minolta Holdings, Inc. Organic semiconductor composition, organic semiconductor element, and process for producing the same
JP2004031933A (en) * 2002-05-09 2004-01-29 Konica Minolta Holdings Inc Method of manufacturing organic thin film transistor, and organic thin film transistor and organic thin film transistor sheet manufactured thereby
JP2004088090A (en) * 2002-07-02 2004-03-18 Sony Corp Semiconductor device and manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103828A (en) * 2005-10-07 2007-04-19 Sony Corp Nonvolatile semiconductor memory and manufacturing method thereof
JP2008034578A (en) * 2006-07-28 2008-02-14 Sony Corp Semiconductor device and manufacturing method thereof
JP2009187681A (en) * 2008-02-01 2009-08-20 Tokyo Electron Ltd Method for forming organic thin film and organic device
CN113659005A (en) * 2021-08-10 2021-11-16 南京大学 Flexible field-effect transistor based on nanoparticle lattice and preparation method and application

Also Published As

Publication number Publication date
JP4696520B2 (en) 2011-06-08

Similar Documents

Publication Publication Date Title
JP4586334B2 (en) Field effect transistor and manufacturing method thereof
JP5544796B2 (en) Three-terminal electronic device and two-terminal electronic device
EP1519418B1 (en) Semiconductor device and method for manufacturing same
JP5589271B2 (en) Method for forming semiconductor thin film and method for manufacturing electronic device
JP4379450B2 (en) Electronic device and manufacturing method thereof
JP4289385B2 (en) Organic electronic device and manufacturing method thereof
JP2008515654A (en) Fully integrated organic layer process for manufacturing plastic electronic components based on conducting polymers and semiconductor nanowires
JP4547864B2 (en) Field effect transistor and manufacturing method thereof
JP4876520B2 (en) Nonvolatile semiconductor memory and manufacturing method thereof
JP4834992B2 (en) Manufacturing method of semiconductor device
JP4696520B2 (en) Field effect transistor and manufacturing method thereof
JP4940618B2 (en) Semiconductor device
JP4639703B2 (en) Electronic device manufacturing method and semiconductor device manufacturing method
JP5369516B2 (en) Electronic device and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP5082423B2 (en) Semiconductor device and manufacturing method thereof
JP4957735B2 (en) ORGANIC ELECTRONIC DEVICE, ITS MANUFACTURING METHOD, AND ORGANIC SEMICONDUCTOR MOLECULE
JP2006108400A (en) Semiconductor device
JP4967503B2 (en) Organic thin film transistor and method for forming organic thin film transistor
JP2007214542A (en) Semiconductor device and manufacturing method of semiconductor device
JP2007335827A (en) Fine particle layer structure and method for forming the same, semiconductor device, and separation region

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070809

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110214

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees