[go: up one dir, main page]

JP2006165023A - 電子デバイスの製造方法 - Google Patents

電子デバイスの製造方法 Download PDF

Info

Publication number
JP2006165023A
JP2006165023A JP2004349678A JP2004349678A JP2006165023A JP 2006165023 A JP2006165023 A JP 2006165023A JP 2004349678 A JP2004349678 A JP 2004349678A JP 2004349678 A JP2004349678 A JP 2004349678A JP 2006165023 A JP2006165023 A JP 2006165023A
Authority
JP
Japan
Prior art keywords
substrate
foreign matter
treatment
chemical solution
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004349678A
Other languages
English (en)
Inventor
Masayuki Watanabe
雅之 渡辺
Yukihisa Wada
幸久 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004349678A priority Critical patent/JP2006165023A/ja
Priority to US11/222,749 priority patent/US7267127B2/en
Publication of JP2006165023A publication Critical patent/JP2006165023A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 電子デバイスの製造工程において、ＴｉＮ膜１０３等のチタンを含む金属膜に対してフッ素系ガスによってエッチング等の加工をした際に発生する、金属フッ化物からなる析出異物１０６を除去する。
【解決手段】 電子デバイスの製造方法は、半導体基板１００上に形成されたＴｉＮ膜１０３等のＴｉを含む金属膜に対し、フッ素を含むガスを用いてドライエッチングを行なう工程を含む。これと共に、ドライエッチングを行なう工程よりも後に、半導体基板１００に対し、フッ素イオンを含む薬液による処理と、フッ素を含むガスを用いたプラズマ処理及び洗浄処理と、不活性ガスによって希釈された気相ＨＦによる処理及び洗浄処理とのうち、いずれか一つを行なう工程を含む。
【選択図】 図４

Description

本発明は、半導体装置等の電子デバイスの製造方法に関し、特に、フッ化チタンを含む析出異物を除去することにより、電子デバイス製造の歩留りを向上する方法に関する。
近年、ＤＲＡＭ（Dynamic Random Access Memory）を混載した半導体集積回路等において、半導体装置の特性を向上するため、キャパシタ絶縁膜としてＴａ2 Ｏ5 、上部電極としてＴｉＮが用いられている。以下に、図面を参照しながら、半導体装置における従来のキャパシタの製造方法を説明する。
図１０（ａ）〜（ｄ）及び図１１（ａ）〜（ｃ）は、従来のキャパシタの製造工程を示すフロー図である。
まず、図１０（ａ）に示すように、例えばシリコンからなる半導体基板１０上に、第１の層間絶縁膜１１としてシリコン酸化膜を形成する。次に、第１の層間絶縁膜１１上に、ＣＶＤ（Chemical Vapor Deposition ）法を用いて、キャパシタ絶縁膜としてＴａ2 Ｏ5 膜１２を形成する。更に、Ｔａ2 Ｏ5 膜１２上に、ＣＶＤ法又はＰＶＤ（Physical Vapor Deposition）法により、上部電極となるＴｉＮ膜１３を形成する。
続いて、図１０（ｂ）に示すように、ＴｉＮ膜１３上に、公知のリソグラフィ技術を用いて開口部１４ａを有するレジストパターン１４を形成する。
続いて、図１０（ｃ）に示すように、公知のドライエッチング技術により、ＴｉＮ膜１３およびＴａ2 Ｏ5 膜１２に対してレジストパターン１４をマスクとするエッチングを行なう。例えば、ＲＩＥ（Reactive Ion Etching）法により、流量２０ｍｌ／ｍｉｎ（標準状態）のＣＦ4 をエッチングガスとして圧力１．５Ｐａ、高周波電力６００Ｗの条件においてエッチングを行なう。この後、例えばＯ2 ガスを用いた２００℃のアッシングにより、マスクとして使用したレジストパターン１４を除去する。
これにより、ＴｉＮ膜１３及びＴａ2 Ｏ5 膜１２に対し、第１の層間絶縁膜１１を露出させる開口部２０が形成される。この際、開口部２０には、有機物残渣１５が残されている。また、詳しくは後に述べるが、析出異物１６が開口部２０内部等に析出することがある。
続いて、図１０（ｄ）に示すように、残存しているレジストパターン１４の残渣（図示せず）及び開口部２０内部に存在する有機物残渣１５を、洗浄によって除去する。これには、例えば、アミンを含むポリマー洗浄液を用いて、温度７０℃における５分間の洗浄を行なう。
ここで、アミンを含むポリマー洗浄液とは、金属膜を含む半導体基板の洗浄に用いられ、主にアミン、キレート剤及びｐＨ調整剤等を含むポリマー洗浄液のことである。半導体基板の洗浄に用いる洗浄液としては、ＡＰＭ（Ammonium Hydrogen Peroxide Mixture、組成：ＮＨ4 ＯＨ／Ｈ2 Ｏ2 ）が良く知られているが、ここで言うアミンを含むポリマー洗浄液にＡＰＭは含まれない。また、ＳＰＭ（Sulfuric Acid-Hydrogen Peroxide Mixture、組成：Ｈ2 ＳＯ4 ／Ｈ2 Ｏ2 ）は、薬液に含まれるＨ2 Ｏ2 が金属膜を酸化させ溶解させてしまうので、この工程で用いることは出来ない。
尚、この過程においては、析出異物１６は除去されない。
続いて、図１１（ａ）に示すように、ＴｉＮ膜１３上に、ＣＶＤ法により第２の層間絶縁膜１７としてシリコン酸化膜を形成する。第２の層間絶縁膜１７は、開口部２０を充填する。また、析出異物１６は、第２の層間絶縁膜１７に埋め込まれることになる。
続いて、図１１（ｂ）に示すように、開口部２０を充填した第２の層間絶縁膜１７に対し、ドライエッチング法等により、半導体基板１０に達するコンタクト孔１７ａを形成する。
この際、コンタクト孔１７ａは、ＴｉＮ膜１３及びＴａ2 Ｏ5 膜１２に接するのを避けて形成される。しかし、析出異物１６が存在すると、析出異物１６はコンタクト孔１７ａに対して露出する場合がある。
続いて、図１１（ｃ）に示すように、ＣＶＤ法によってタングステンを堆積する等により、コンタクト孔１７ａを充填するコンタクトプラグ１８を形成する。析出異物１６がコンタクト孔１７ａ内部に露出していた場合、析出異物１６はコンタクトプラグ１８と接触することになる。
以上のようにして、従来のキャパシタが形成される。
ここで、図１０（ｃ）に示すＴｉＮ膜１３及びＴａ2 Ｏ5 膜１２等のような高融点金属含有膜のドライエッチングには、ハロゲン系ガスを使用する。この際、特にフッ素系のガスを使用し、処理後に放置した場合、残留するフッ素と金属とが反応し、金属フッ化物からなる析出異物１６が発生することが知られている。
ここで、アルカリ金属又はアルカリ土類金属のフッ化物については、半導体基板表面に対し、酸素プラズマ処理を行なう又は酸化剤溶液による酸化処理を行なうことによって除去する方法が提案されている（例えば、特許文献１を参照）。そのため、アルカリ金属又はアルカリ土類金属のフッ化物からなる析出異物が発生している場合には、図１１（ｃ）とは異なり、析出異物１６の残存していないキャパシタを形成することができる。
特開平６−１５１３８３号公報
しかしながら、ＤＲＡＭを混載した半導体集積回路等において装置の特性向上のため手段の一つとして、前述のように、キャパシタ絶縁膜としてはＴａ2 Ｏ5 膜、上部電極としてはＴｉＮ膜が用いられている。この場合、図１０（ｃ）に示すようにフッ素系ガスを用いたドライエッチングによってＴｉＮ膜１３及びＴａ2 Ｏ5 膜１２に開口部２０を形成すると、フッ化チタン系の析出異物１６が発生する。析出異物１６は、ＴｉＮ膜１３中のチタンと、半導体基板上に残留したフッ素が反応して生成し、ＴｉＦX （Ｘは１以上で且つ３以下であり、本明細書中におけるＴｉＦX との表記について、特に記さなくても同じであるものとする）の組成を有する。
このような、チタン系の析出異物１６は、アルカリ金属又はアルカリ土類金属のフッ化物からなる析出異物とは異なり、従来技術のように半導体基板表面に対する酸素プラズマ処理又は酸化剤溶液による処理によっては除去することが出来ない。更に、図１０（ｄ）に示す、通常のポリマー洗浄液を用いた半導体基板の洗浄においても、この析出異物１６を除去することはできない。
従って、図１１（ｃ）に示すように、形成されたキャパシタ中に析出異物１６が残存する。この結果、第２の層間絶縁膜１７に形成したコンタクト孔１７ａにタングステンを埋め込んでコンタクトプラグ１８を形成したときに、上部電極であるＴｉＮ膜１３と、コンタクトプラグ１８とがフッ化チタン系の析出異物１６を介してショートするという課題が発生する。
以上の課題に鑑み、本発明の目的は、電子デバイス、例えば半導体装置製造のキャパシタ製造工程等において発生する金属フッ化物を成分とする析出異物を除去することにより、電気素子の不良低減が実現可能な電子デバイスの製造方法を提供することである。
前記の目的を達成するため、本発明にかかる第１の電子デバイスの製造方法は、基板上に形成され且つＴｉを含む金属膜に対し、フッ素を含むガスを用いてドライエッチングを行なう工程と、ドライエッチングを行なう工程よりも後に、基板に対してフッ素イオンを含む薬液による処理を行なう工程とを備える。
Ｔｉを含む金属膜に対し、パターン形成等のためにフッ素を含むガスを用いたドライエッチングを行なうと析出異物が析出するが、第１の電子デバイスの製造方法によると、該析出異物を除去することができる。析出異物はＴｉＦX （Ｘは１〜３）からなっており、フッ素イオンを含む薬液による基板の処理によって薬液に溶解され、基板上から除去される。析出異物は、その表面等にはＴｉＯである部分も有しているが、これについても同様に溶解し除去することができる。
尚、薬液は、０．１質量％以上のフッ酸を含む水溶液であることが好ましい。
このようにすると、析出異物は薬液によって確実に溶解され、基板上から除去される。
また、薬液による処理を行なう工程は、基板の表面における電子密度を低下させる処理を含むことが好ましい。
このようにすると、基板処理の電子密度が低下されていることから、薬液中のフッ素イオンが析出異物に対して吸着しやすい。つまり、フッ素イオンはＦ- と表されるように負電荷を有しているから、基板の表面において負電荷である電子の密度が低下していると、基板の表面に対するフッ素イオンの吸着が起こりやすい。この結果、析出異物が薬液に溶解する反応の速度が大きくなり、析出異物は基板上から短時間で除去される。
また、薬液の水素イオン濃度がｐＨ１以下であることによって、薬液による処理を行なう工程において基板の表面における電子密度を低下させることが好ましい。
このようにすると、薬液の水素イオン濃度がｐＨ１以下であることから、該薬液を用いて基板の処理を行なう際には基板の表面の電子密度を確実に低下させることができる。このため、薬液が含んでいるフッ素イオンは析出異物の表面に容易に吸着され、析出異物は薬液中に容易に溶解される。
また、薬液が塩酸を含むことによって、薬液による処理を行なう工程において基板の表面における電子密度を低下させることが好ましい。
このようにすると、薬液に含まれる塩酸が水素イオンを供給するため、基板の表面の電子密度を確実に低下させることができる。この結果、析出異物の薬液に対する溶解速度が高くなる。
また、薬液は、塩酸を含むことによって水素イオン濃度がｐＨ１以下となっていることが好ましい。
このようにすると、薬液を、確実にｐＨ１以下の水素イオン濃度を有し且つフッ素イオンを含む薬液とすることができる。このため、析出異物の溶解速度を高めることが確実にできる。
また、ドライエッチングを行なう工程の後で且つ薬液による処理を行なう工程の前に、基板の表面における電子密度を低下させる処理を行なう工程を更に備えることが好ましい。
このようすると、負電荷を有する電子の密度が基板表面において低下していることから、薬液による処理を行なう際に、負電荷を有するフッ素イオンの基板表面に対する吸着が起こりやすくなる。このため、析出異物は短時間で溶解され、基板上から除去される。
フッ素イオンを含む薬液は、析出異物を溶解するだけではなく基板等に対してもダメージを与える等の影響を及ぼす場合があるため、フッ素イオンを含む薬液による処理は短時間で終了する方が良い。
基板表面における電子密度を低下させる処理を行なうと、薬液による処理に必要な時間を短縮することができる。
また、基板の表面に対して塩酸による処理を行なうことによって、基板の表面における電子密度を低下させることが好ましい。
このようにすると、まず、塩酸による処理によって析出異物の表面に水素イオンが吸着される。この状態において、続いてフッ素イオンを含む薬液による処理を行なうと、水素イオンが吸着していることによってフッ素イオンが速やかに析出異物の表面に吸着される。
また、基板の表面における電子密度を低下させる処理として、基板に電圧を印加することが好ましい。
このようにすると、電圧の印加によって基板の表面における電子密度を低下させることができる。このため、薬液による処理を行なう際にフッ素イオンは速やかに析出異物の表面に吸着され、析出異物が短時間で溶解されて基板上から除去される。
前記の目的を達成するため、本発明に係る第２の電子デバイスの製造方法は、基板上に形成されたＴｉを含む金属膜に対し、フッ素を含む第１のガスを用いてドライエッチングを行なう工程と、ドライエッチングを行なう工程よりも後に、基板に対してフッ素を含む第２のガスを用いたプラズマ処理を行なう工程と、プラズマ処理を行なう工程よりも後に、基板の表面に対して水又は水溶液による処理を行なう工程とを備える。
第２の電子デバイスの製造方法によると、Ｔｉを含む金属膜に対してフッ素を含む第１のガスを用いたドライエッチングを行なう際に析出するＴｉＦX からなる析出異物は、フッ素を含む第２のガスを用いたプラズマ処理により、ＴｉＦ5 又はＴｉＦ6 となる。ＴｉＦX が水等に対して不溶であるのに対し、ＴｉＦ5 及びＴｉＦ6 は水溶性であるから、第２のガスを用いたプラズマ処理の後に、基板表面に対して水又は水溶液による処理を行なうことにより、析出異物を除去することができる。
尚、フッ素を含む第２のガスは、ＮＦ3 を含むガスであることが好ましい。
このようにすると、析出異物を構成するＴｉＦX を確実にＴｉＦ5 又はＴｉＦ6 にすることができるため、その後に水又は水溶液による処理を行なうことによって確実に析出異物を除去することができる。
前記の目的を達成するため、本発明に係る第３の電子デバイスの製造方法は、基板上に形成されたＴｉを含む金属膜に対し、フッ素を含むガスを用いてドライエッチングを行なう工程と、ドライエッチングを行なう工程よりも後に、基板に対し、不活性ガスによって希釈された気相ＨＦによる処理を行なう工程と、気相ＨＦによる処理を行なう工程よりも後に、基板の表面に対して水又は水溶液による処理を行なう工程とを備える。
第３の電子デバイスの製造方法によると、Ｔｉを含む金属膜に対してフッ素を含む第１のガスを用いたドライエッチングを行なう際に析出するＴｉＦX からなる析出異物は、不活性ガスによって希釈された気相ＨＦによる処理を行なうことにより、ＴｉＦ5 又はＴｉＦ6 となる。ＴｉＦX が水等に対して不溶であるのに対し、ＴｉＦ5 及びＴｉＦ6 は水溶性であるから、水又は水溶液による基板表面の処理によって除去することができる。
尚、不活性ガスによって希釈された気相ＨＦは、０．１質量％以上で且つ４．０質量％以下のＨＦ濃度を有することが好ましい。
このようにすると、基板上にＴｉＮ膜が形成されている場合の該膜に対するダメージ等を抑制すると共に、析出異物の除去を確実に行なうことができる。
本発明に係る電子デバイスの製造方法によると、フッ素イオンを含む薬液による処理、フッ素を含むガスによるプラズマ処理又は不活性ガスにより希釈された気相ＨＦによる処理等を含む工程により、基板上に析出していたＴｉＦX を含む析出異物を除去することができる。このため、電子デバイスの製造工程において、Ｔｉを含む金属膜を形成し且つフッ素系ガスを用いたドライエッチングによるパターン形成等を行なう場合にも、析出異物によるショート等の欠陥が発生するのを防ぎ、半導体素子等の電子素子の不良を低減することができる。
（第１の実施形態）
以下、本発明の第１の実施形態について、図面を参照しながら説明する。
図１（ａ）〜（ｄ）及び図２（ａ）〜（ｄ）は、本発明の第１の実施形態に係る電子デバイスの製造方法を説明するための工程図である。ここでは、半導体装置を製造する。
まず、図１（ａ）に示すように、例えばシリコンからなる半導体基板１００上に、第１の層間絶縁膜１０１としてシリコン酸化膜を形成する。次に、第１の層間絶縁膜１０１上に、例えばＣＶＤ法等を用いて、キャパシタ絶縁膜としてＴａ2 Ｏ5 膜１０２を形成する。更に、Ｔａ2 Ｏ5 膜１０２上に、ＣＶＤ法又はＰＶＤ法等により、上部電極となるＴｉＮ膜１０３を形成する。
続いて、図１（ｂ）に示すように、ＴｉＮ膜１０３上に、公知のリソグラフィ技術等を用いて、開口部１０４ａを有するレジストパターン１０４を形成する。
続いて、図１（ｃ）に示すように、公知のドライエッチング技術等により、ＴｉＮ膜１０３およびＴａ2 Ｏ5 膜１０２に対してレジストパターン１０４をマスクとするエッチングを行なう。具体的には、例えば、ＲＩＥ法により、流量２０ｍｌ／ｍｉｎ（標準状態）のＣＦ4 をエッチングガスとして圧力１．５Ｐａ、高周波電力６００Ｗの条件においてエッチングを行なう。この後、例えばＯ2 ガスを用いた２００℃のアッシングにより、マスクとして使用したレジストパターン１０４を除去する。
これにより、ＴｉＮ膜１０３及びＴａ2 Ｏ5 膜１０２に対し、第１の層間絶縁膜１０１を露出させる開口部１２０が形成される。この際、開口部１２０には、有機物残渣１０５が残されている。
また、ＣＦ4 のようにフッ素（Ｆ）を含むエッチングガスを用いたエッチングを行なった場合、エッチングガスに含まれるＦが残留してＴｉＮ膜１０３に含まれるＴｉと反応し、ＴｉＦX （Ｘは１以上で且つ３以下）を含む析出異物１０６となって析出する。このような析出異物１０６は、前記のようなアッシングによっても除去されない。
続いて、図１（ｄ）に示すように、残存しているレジストパターン１０４の残渣（図示せず）及び開口部１２０内部に存在する有機物残渣１０５を、洗浄によって除去する。これには、例えば、バッチ式スプレイ洗浄により、アミンを含むポリマー洗浄液を用いて、温度７０℃、洗浄液流量１０ｌ／ｍｉｎにおける５分間の洗浄を行なう。又は、これに代えて、枚葉式洗浄装置により、例えばアミンを含むポリマー洗浄液を温度７０℃、回転数１０００ｒｐｍ、薬液流量１ｌ／ｍｉｎにおける３０秒間の洗浄を行ってもよい。その他、洗浄の方法については特に限定するものではない。
尚、析出異物１０６は、この過程においても除去されずに残留する。
続いて、図２（ａ）に示すように、析出異物１０６を除去する。本実施形態においては、例えばＨＦを０．１質量％以上含む薬液を用いる処理によって行なう。これについては、後に詳しく説明する。
続いて、図２（ｂ）に示すように、ＴｉＮ膜１０３上に、ＣＶＤ法により第２の層間絶縁膜１０７としてシリコン酸化膜を形成する。第２の層間絶縁膜１０７は、開口部１２０を充填するように形成される。
続いて、図２（ｃ）に示すように、開口部１２０を充填した第２の層間絶縁膜１０７に対し、ドライエッチング法等により、半導体基板１００に達するコンタクト孔１０７ａを形成する。この際、コンタクト孔１０７ａは、ＴｉＮ膜１０３及びＴａ2 Ｏ5 膜１０２に接するのを避けて形成される。
続いて、図２（ｄ）に示すように、ＣＶＤ法によってタングステンを堆積する等により、コンタクト孔１０７ａを充填するコンタクトプラグ１０８を形成する。
以上のようにして、半導体装置が製造される。析出異物１０６は除去されているから、析出異物１０６によって上部電極としてのＴｉＮ膜１０３とコンタクトプラグ１０８とがショートするという課題は解消されている。
次に、図２（ａ）に示した析出異物１０６を除去する工程について説明する。
図３（ａ）〜（ｃ）は、析出異物１０６を除去する工程を説明する図であり、バッチ式ワンバス洗浄装置を用いる場合を示している。
図３（ａ）〜（ｃ）に示すように、洗浄装置は、洗浄槽２０１に薬液２０２が入れられ、また、半導体基板２０３を洗浄槽２０１内に設けられた基板支持具２０４により載置できるようになっている。また、洗浄槽２０１の下部に、少なくとも１つずつ（図の装置においては２つずつ）の薬液供給ノズル２０５及び純水供給ノズル２０６を備えている。
尚、半導体基板２０３は、例えば図１（ｄ）の工程までを終え、析出異物１０６が析出している半導体基板である。
以上のような洗浄装置による析出異物１０６を除去する処理として、まず、図３（ａ）に示すように、半導体基板２０３を載置した洗浄槽２０１に薬液供給ノズル２０５からＨＦを０．１質量％以上含む薬液２０２を供給する。更に具体的には、薬液２０２として、ＨＦ：Ｈ2 Ｏ＝１：５００のＤＨＦ（希フッ酸）を供給する。この際、ＤＨＦは矢印に示したような流れとなる。
続いて、図３（ｂ）に示すように、半導体基板２０３を例えば３０秒間、ＤＨＦ中に浸漬する。これによって、析出異物１０６はＤＨＦに溶解し、除去される。
続いて、図３（ｃ）に示すように、洗浄槽２０１の下部に設けられた純水供給ノズル２０６により純水２０２ａを供給する。この際、洗浄槽２０１の容積以上の純水を供給することにより、洗浄槽２０１中に入っていたＤＨＦを洗浄槽２０１上方から排出する。
以上によって、半導体基板上に析出していた析出異物１０６は除去される。以下には、これが可能である理由、つまり、フッ素イオンを含む薬液を用いる処理によって析出異物１０６が除去できる理由について説明する。
図４（ａ）〜（ｃ）は、半導体基板１００上に析出している析出異物１０６と、該析出異物１０６を除去する際の過程を模式的に示す図である。
図４（ａ）に示すように、析出異物１０６は、第１の層間絶縁膜１０１、Ｔａ2 Ｏ5 膜１０２の側面及びＴｉＮ層１０３に跨って析出し、ＴｉＯ表層１０６ａによってＴｉＦX 部分１０６ｂが覆われた構成となっている。
このため、まず図４（ｂ）に示すようにＴｉＯ表層１０６ａを溶解して除去した後に、図４（ｃ）に示すようにＴｉＦX 部分１０６ｂを除去しなければならない。
ここで、チタンとフッ素イオンの溶液中における反応は、次の式に示す通りである。
Figure 2006165023
このため、水には溶けにくい固体であるＴｉＦX （Ｘは１〜３）は、更にＦ- を供給してＴｉＦ6 2- とすることによって溶解し、除去することができると考えられる。また、この反応における酸化還元電位は−１．１９１Ｖであり、フッ酸の酸化還元電位は約０．７〜１．０Ｖ程度である。このため、フッ酸で洗浄すると反応は酸化側に進行し、ＴｉＦ6 2-となって溶解される。
また、ＴｉＯについても、同様にＦ- を供給することによってＴｉＦ6 2- として溶解し、除去することができる。
前記の式及び酸化還元電位から、ＴｉＦX 及びＴｉＯはＨＦが存在することにより、ＴｉＦ6 2- となって溶解し除去できることが分かる。しかし、溶液のＨＦ濃度と析出異物のエッチングレートとの関係は、図５に示すようになっている。つまり、ＨＦ濃度が０．１質量％よりも低い場合には析出異物１０６のエッチングレートは非常に低く、ＨＦ濃度が０．１質量％以上となる付近でエッチングレートが急激に上昇する。
このことは、ＴｉＯ表層１０６ａの溶解が析出異物１０６のエッチングレートを律速していることを示すと考えられる。つまり、ＴｉＦX 部分１０６ｂに比べて溶解され難いＴｉＯ表層１０６ａが先に溶解して除去されなければならず、ＴｉＯ表層１０６ａが除去された後には、ＴｉＦX 部分１０６ｂは速やかに除去されるものと考えられる。また、析出異物１０６の除去には、ＨＦ濃度が０．１質量％以上である薬液を用いて処理を行なうのが良いことが分かる。
尚、析出異物１０６の除去に用いる薬液について、ＨＦ濃度の上限に関しては、次のように考える。
析出異物１０６を除去するために半導体基板をＤＨＦによって処理すると、析出異物１０６だけではなく、第１の層間絶縁膜１０１も溶解される。ここで、製造する半導体素子の構造及び特性等により、第１の層間絶縁膜１０１が許容できるエッチング量（析出異物１０６を除去する工程においてエッチングされても半導体装置の性能等に重大な影響を及ぼさない量）は異なる。このため、半導体素子の加工精度に余裕がある場合にはＨＦ濃度を上げることは可能であるし、余裕が無い場合にはＨＦ濃度を下げなければならず、ＨＦ濃度０．１質量％又はそれに近い低い濃度の薬液を用いて処理しなければならない。このように、ＨＦ濃度の上限は、条件に応じて個々に決定しなければならない。
以上のようにして、本実施形態の電子デバイスの製造方法によると、ＤＨＦ等のフッ素を含む薬液による処理を行なうため、析出異物１０６を除去することができる。このため、析出異物によるショート等の欠陥が発生するのを防ぎ、半導体素子の不良を低減することができる。
また、ＴｉＮ膜１０３と析出異物１０６とのエッチングの選択比は、例えばＨＦ濃度が０．１質量％の際には約４０００となっている。このため、析出異物１０６を除去するための処理は、ＴｉＮ膜１０３に対するエッチングをほぼ回避しながら行なうことができる。
また、本実施形態においては、析出異物１０６の除去にはバッチ式ワンバス洗浄装置を用いているが、枚葉式の洗浄装置等、他の種類の洗浄装置を用いることも可能である。
（第２の実施形態）
次に、本発明の第２の実施形態について、図面を参照しながら説明する。
図１（ａ）〜（ｄ）及び図２（ａ）〜（ｄ）は、本発明の第２の実施形態に係る電子デバイスの製造方法を説明するための工程図でもある。ここで、本実施形態と第１の実施形態の相違は、図２（ａ）に相当する析出異物１０６を除去する工程である。このため、該工程について詳しく説明し、第１の実施形態と同様であるその他の工程については説明を省略することにする。
本実施形態においても、析出異物１０６を除去する工程には、図３（ａ）〜（ｃ）に示したバッチ式ワンバス洗浄装置及び処理方法を用いることができ、第１の実施形態とは、使用する薬液が異なる。つまり、第１の実施形態の場合の薬液と同様に０．１質量％以上のＨＦを含むことに加え、水素イオン濃度の高い薬液、特にｐＨが１以下である薬液を用いる。具体例としては、ＨＦが０．１質量％、塩酸が０．９質量％含まれる薬液が使用できる。以下に、本実施形態における析出異物１０６の除去工程を説明する。
まず、図３（ａ）に示すように、洗浄槽２０１中の基板支持具２０４に半導体基板２０３を載置する。更に、前記具体例のＨＦが０．１質量％、塩酸が０．９質量％含まれる薬液２０２を薬液供給ノズル２０５を用いて洗浄槽２０１中に供給する。
続いて、図３（ｂ）に示すように、半導体基板２０３を薬液２０２に３０秒間浸漬する。
続いて、図３（ｃ）に示すように、洗浄槽２０１の下部に設けられた純水供給ノズル２０６により純水２０２ａを供給する。この際、洗浄槽２０１の容積以上の純水を供給することにより、洗浄槽２０１中に入っていたＤＨＦを洗浄槽２０１上方から排出する。
以上によって、半導体基板上に析出していた析出異物１０６は除去される。以下には、ｐＨが１以下である薬液を用いることの効果を説明する。
第１の実施形態において説明したように、析出異物１０６であるＴｉＦX は、薬液中のフッ素イオンＦ- と反応することによって溶解される。ここで、ＨＦを含む薬液に酸を混合すると、薬液中の水素イオン濃度が増加する。このため、析出異物の表面にＨ+ が吸着することにより、析出異物の表面における電子密度が低下する。この結果、電子密度の低下によって電気的反発力が低下すること及び析出異物の表面のＨ+ が吸着されていることにより、Ｆ- は、析出異物の表面に引き付けられて吸着しやすくなる。
以上のようにして、水素イオン濃度の高い薬液を用いると反応性が向上し、析出異物を除去する効果が高くなる。特に、ｐＨが１以下である薬液を用いると、顕著な効果が得られる。
図６には、ＨＦ濃度０．１質量％の場合におけるｐＨと析出異物のエッチングレートとの関係を示している。このように、ＨＦ濃度が同じであれば、ｐＨが低いほどエッチングレートは大きくなっている。例えば、ＨＦ濃度０．１質量％の薬液に塩酸を０．９質量％となるように加えると、ｐＨがＨＦ単独の場合の２．２から０．４まで下がり、析出異物のエッチングレートは１５０ｎｍ／ｍｉｎから４００ｎｍ／ｍｉｎまで向上する。
以上のように、本実施形態によると、薬液の水素イオン濃度を高めることにより、ＨＦ濃度を上げることなく析出異物の除去に必要な処理時間を短縮することができる。更に、処理時間の短縮などから第１の層間絶縁膜１０１等に対するエッチング量を抑えることができる。このため、微細加工の精度を向上させること等が可能となる。
尚、本実施形態においても、バッチ式ワンバス洗浄装置に限らず他の種類の装置を用いて析出異物１０６の除去を行なうことは可能である。
また、薬液の水素イオン濃度を高くするために、塩酸以外の酸を使用することは可能である。しかし、例えば硫酸は粘度が高いため、高温で使用する等のことが必要になる。また、硝酸については、フッ酸と混合して使用するとシリコンをエッチングするため不適切である。このようなことから、一般的な酸の中では塩酸を使用することが好ましい。
（第３の実施形態）
次に、本発明の第３の実施形態について、図面を参照しながら説明する。
図１（ａ）〜（ｄ）及び図２（ａ）〜（ｄ）は、本発明の第３の実施形態に係る電子デバイスの製造方法を説明するための工程図でもある。ここで、本実施形態と第１の実施形態の相違は、図２（ａ）に相当する析出異物１０６を除去する工程である。このため、該工程について詳しく説明し、第１の実施形態と同様であるその他の工程については説明を省略することにする。
本実施形態においても、析出異物１０６を除去する工程には、図３（ａ）〜（ｃ）に示したバッチ式ワンバス洗浄装置を用いることができる。ただし、第１の実施形態とは使用する薬液及び方法が異なる。以下に、本実施形態における析出異物１０６の除去工程を説明する。
まず、図３（ａ）に示すように、洗浄槽２０１中に基板支持具２０４を用いて半導体基板２０３を載置する。半導体基板２０３は、図１（ｄ）に示す工程までを終えて、第１の層間絶縁膜１０１、Ｔａ2 Ｏ5 膜１０２及びＴｉＮ膜１０３等が形成され、析出異物１０６が析出している半導体基板であるものとする。
次に、薬液供給ノズル２０５から塩酸を供給し、洗浄槽２０１を満たす。この後、薬液供給ノズル２０５から、ＨＦ：Ｈ2 Ｏ＝１：５００のＤＨＦ（希フッ酸）を洗浄槽２０１の容積以上に供給する。この結果、洗浄槽２０１に先に入れられていた塩酸は全てアップフローによって洗浄槽２０１の上部から排出され、洗浄槽２０１は供給されたＤＨＦによって満たされることになる。この後、図３（ｂ）に示すように、ＤＨＦを供給するために必要となる時間を含めて３０秒間、半導体基板２０３を薬液に浸漬する。
続いて、図３（ｃ）に示すように、純水供給ノズル２０６から洗浄槽２０１中に純水２０２ａを供給し、半導体基板２０３を水洗する。
以上のようにして、半導体基板上に析出していた析出異物１０６は除去される。以下には、まず塩酸に半導体基板を浸漬した後にＤＨＦを供給することの効果を説明する。
はじめに洗浄槽２０１中に塩酸を供給すると、洗浄槽２０１内のｐＨを均一に低下させることができる。このため、洗浄槽２０１中に載置されている半導体基板２０３の表面において、電子密度が均一に低下する。
第２の実施形態において説明したように、基板の表面の電子密度が低下していると、ＤＨＦを供給した際にＦ- イオンが析出異物１０６の表面に吸着されやすくなり、析出異物１０６を効率よく除去することができる。これに加えて、本実施形態においては半導体基板２０３の表面における電子密度は均一に低下している。このため、基板２０３の表面における析出異物１０６の除去の均一性が向上する。
尚、本実施形態においては、析出異物１０６の除去に用いる薬液の一例として、ＨＦ：Ｈ2 Ｏ＝１：５００のＤＨＦを用いたが。このことは必須ではない。第１の実施形態の場合と同様に、０．１質量％以上であり且つ製造する半導体素子の加工精度を低下させないＨＦ濃度を有している薬液であれば、本実施形態の効果は確実に得られる。
更に、基板２０３を塩酸に浸漬した後に供給する薬液として、第２の実施形態と同様に、塩酸等が混合されていることによって水素イオン濃度が高くなっている薬液を用いることもできる。例えば、０．７質量％の塩酸と０．１質量％のＨＦとを含む薬液が使用できる。この場合、ｐＨが１以下であると共に、０．１質量％以上であり且つ製造する半導体素子の加工精度を低下させないＨＦ濃度を有している薬液であれば、本実施形態の効果が確実に得られる。
また、本実施形態においても、バッチ式ワンバス洗浄装置に限らず他の種類の装置を用いて析出異物１０６の除去を行なうことは可能である。
（第４の実施形態）
次に、本発明の第４の実施形態について、図面を参照しながら説明する。
図１（ａ）〜（ｄ）及び図２（ａ）〜（ｄ）は、本発明の第４の実施形態に係る半導体装置の製造方法を説明するための工程図でもある。ここで、本実施形態と第１の実施形態の相違は、図２（ａ）に相当する析出異物１０６を除去する工程である。このため、該工程について詳しく説明し、その他の工程については説明を省略することにする。
本実施形態において、析出異物１０６の除去は、ＮＦ3 ガスを用いるプラズマ処理と、それに続く洗浄処理によって行なう。
図７は、本実施形態において用いるプラズマ装置の一例を模式的に示す図である。
プラズマ装置は、チャンバー３０１内に試料台３０２を備え、試料台３０２上に半導体基板３０３が載置されるようになっている。また、チャンバー３０１に設けられた導入口３０４ａからチャンバー３０１内にガスを導入し、また、該ガスを排出口３０４ｂからチャンバー３０１外に排出することができる。
また、チャンバー３０１の上には上部電極３０５が設けられ、上部電極３０５に接続された第１の高周波電源３０６を用いて第１の高周波電力を印加することができる。
また、試料台３０２には第２の高周波電源３０７が接続され、これによって、第２の高周波電力を印加することができる。
以上のようなプラズマ装置を用いて、例えば図１（ｄ）の工程までを終えて析出異物１０６が析出している半導体基板３０３に対し、プラズマ処理を行なう。
具体的には、まず、半導体基板３０３を試料台３０２上に載置する。
次に、例えば、導入口３０４ａからＮＦ3 ガスを流量が１００ｍｌ／ｍｉｎ（標準状態）であり且つ圧力が圧力１３３Ｐａの条件で導入する。また、第１の高周波電源３０６により６００Ｗの高周波電圧を印加すると共に、第２の高周波電源３０７により１００Ｗの高周波電力を印加する。このようにして、例えば３０秒間のプラズマ処理を行なう。但し、これらは良好な結果を得ることのできる条件の例であり、特に限定するわけではない。
このような処理により、析出異物１０６の成分であるＴｉＦX （Ｘは１〜３）及びＮＦ3 ガスのプラズマから供給されるフッ素により、水溶性であるＴｉＦ5 又はＴｉＦ6 が形成される。また、析出異物１０６のＴｉＯ表層１０６ａ（図４（ａ）を参照）についても、同様にフッ素と反応してＴｉＦ5 又はＴｉＦ6 となる。
以上のプラズマ処理の後、半導体基板３０３に対する洗浄を行なう。例えば、半導体基板３０３を基板洗浄装置（図示省略）に移動し、純水による十分間の洗浄を行なう。プラズマ処理によって析出異物１０６は水溶性の物質（ＴｉＦ5 又はＴｉＦ6 ）になっているから、このような洗浄を行なうことによって基板上から除去することができる。
以上のようにして、本実施形態の電子デバイスの製造方法によると、プラズマ処理及びそれに続く洗浄処理を行なうことにより、析出異物１０６を除去することができる。このため、本実施形態の電子デバイスの製造方法によると、析出異物によるショート等の欠陥が発生するのを防ぎ、半導体素子の不良を低減することができる。
尚、本実施形態においてはＮＦ3 ガスを用いたプラズマ処理を行なったが、ガスの種類はこれに限らず、元素としてフッ素を含むガスであればよい。例えば、ＣＦ4 、ＣＨＦ3 等のガスが使用可能である。更に、複数種類のガスからなる混合ガスであっても良い。
また、プラズマ処理の後に行なう半導体基板３０３の洗浄には、純水を用いた。しかし、純水による洗浄に限るものではなく、ＴｉＮ膜１０３を溶解しない薬液であれば洗浄に用いることができる。例えば、ＨＦ又はＨＣｌの水溶液等を用いることもできる。
（第５の実施形態）
次に、本発明の第５の実施形態について、図面を参照しながら説明する。
図１（ａ）〜（ｄ）及び図２（ａ）〜（ｄ）は、本発明の第５の実施形態に係る電子デバイスの製造方法を説明するための工程図でもある。ここで、本実施形態と第１の実施形態の相違は、図２（ａ）に相当する析出異物１０６を除去する工程である。このため、該工程について詳しく説明し、第１の実施形態と同様であるその他の工程については説明を省略することにする。
本実施形態において、析出異物１０６の除去は、気相ＨＦを用いる処理と、それに続く洗浄処理によって行なう。気相ＨＦとは、ここでは不活性ガスとしてのＮ2 と、ＨＦとの混合気体のことを言う。
図８（ａ）及び（ｂ）は、本実施形態における析出異物１０６の除去に用いる処理装置を模式的に示す図であり、図８（ａ）は気相ＨＦによる処理に用いる気相処理装置、図８（ｂ）は洗浄処理に用いる洗浄装置を示している。以下に、これらの装置の構成を説明する。
図８（ａ）の気相処理装置は、第１のチャンバー４０１内に第１の試料台４０２を備え、第１の試料台４０２上に、半導体基板４０３が載置されるようになっている。また、第１のチャンバー４０１に設けられたガス供給ノズル４０４から第１のチャンバー４０１内にガスを供給し、また、該ガスを排出口４０５から第１のチャンバー４０１外に排出することができる。
図８（ｂ）の洗浄装置は、第２のチャンバー４５１内に第２の試料台４５２を備え、第２の試料台４５２上に、半導体基板４５３が載置されるようになっている。
ここで、第２の試料台４５２は、第２のチャンバー４５１の下部に設けられた駆動部（図示省略）にシャフト４５２ａを介して接続されており、シャフト４５２ａを中心に回転することができる。
また、例えば第２のチャンバー４５１の上部に純水供給ノズル４５４が設けられ、半導体基板４５３上に純水を供給することができる。
次に、以上の装置を用いる本実施形態における析出異物１０６の除去方法について説明する。
まず、図８（ａ）に示した気相処理装置を用いて、例えば図１（ｄ）の工程までを終えて析出異物１０６が析出している半導体基板４０３に対し、気相ＨＦによる処理を行なう。
具体的には、まず、半導体基板４０３を第１の試料台４０２上に載置する。
次に、無水フッ化水素を濃度０．５質量％となるようにＮ2 ガスに混合した気体である気相ＨＦを、ガス供給ノズル４０４から第１のチャンバー４０１に供給する。このようにして、半導体基板４０３に対して、例えば３０秒間の気相ＨＦ処理を行なう。
これにより、析出異物１０６の成分であるＴｉＦX （Ｘは１〜３）及び気相ＨＦから供給されるフッ素により、水溶性であるＴｉＦ5 又はＴｉＦ6 が形成される。また、析出異物１０６のＴｉＯ表層１０６ａ（図４（ａ）を参照）についても、同様にフッ素と反応してＴｉＦ5 又はＴｉＦ6 となる。
続いて、図８（ｂ）に示した洗浄装置を用いて、気相ＨＦ処理を終えた半導体基板の洗浄を行なう。
このためには、まず、気相ＨＦ処理装置から気相ＨＦ処理を施した半導体基板４０３を取り出し、洗浄装置の第２の試料台４５２上に半導体基板４５３として載置する。
次に、第２の試料台４５２を回転させながら、純水供給ノズル４５２から半導体基板４５３上に純水を供給する。このようにして、半導体基板４５３に対して例えば１０分間の純水洗浄を行なう。
以上のようにすると、気相ＨＦによる処理によって析出異物１０６は水溶性の物質に変化しているため、純水洗浄よって除去することができる。このため、本実施形態の電子デバイスの製造方法によると、析出異物によるショート等の欠陥が発生するのを防ぎ、半導体素子の不良を低減することができる。
尚、本実施形態においては、無水フッ化水素の濃度が０．５質量％である気相ＨＦを用いた。しかし、これに限るものではない。特に、例えば０．１質量％以上で且つ４．０質量％以下の濃度の気相ＨＦを用いると、本実施形態の効果が確実に実現できる。つまり、０．１質量％以上の濃度であれば析出異物１０６の除去を確実に行なうことができると共に、４．０％以下の濃度であれば、ＴｉＮ膜１０３に対するダメージ等を抑制しながら析出異物１０６の除去を行なうことができる。
また、気相ＨＦによる処理の後、本実施形態においては純水を用いて半導体基板４５３の洗浄を行なった。しかし、純水による洗浄に限るものではなく、ＴｉＮ膜１０３を溶解しない薬液であれば洗浄に用いることができる。例えば、ＨＦ又はＨＣｌの水溶液等を用いることもできる。
（第６の実施形態）
次に、本発明の第６の実施形態について、図面を参照しながら説明する。
図１（ａ）〜（ｄ）及び図２（ａ）〜（ｄ）は、本発明の第６の実施形態に係る電子デバイスの製造方法を説明するための工程図でもある。ここで、本実施形態と第１の実施形態の相違は、図２（ａ）に相当する析出異物１０６を除去する工程である。このため、該工程について詳しく説明し、第１の実施形態と同様であるその他の工程については説明を省略することにする。
本実施形態において、析出異物１０６の除去は、半導体基板に電圧を印加しながらフッ素イオンを含む薬液によって処理することによって行なう。より具体的には、０．１Ｖ以上の電圧を半導体基板にかけながら、０．１質量％以上の濃度のＨＦを含む薬液によって処理する。
図９は、本実施形態において用いる処理装置の一例を模式的に示す図である。
処理装置は、チャンバー５０１内に、水平に回転することのできる試料台５０２を備え、試料台５０２上に半導体基板５０３が載置されるようになっている。また、例えばチャンバー５０１の上部に薬液供給ノズル５０４が設けられ、半導体基板５０３上に薬液を供給することができる。更に、例えばチャンバー５０１の側面に純水供給ノズル５０５が設けられ、半導体基板５０３上に純水を供給することができる。但しこのような構成に限るものではない。
また、試料台５０２には直流電源５０６が電気的に接続されており、試料台５０２上に載置された半導体基板５０３に電圧を印加することができる。
以上のような装置を用いて、例えば図１（ｄ）の工程までを終えて析出異物１０６が析出している半導体基板５０３に対して、以下に説明する処理を行なう。
まず、半導体基板５０３を試料台５０２上に載置する。
次に、直流電源５０６を用いて半導体基板５０３に１．０Ｖの電圧を印加すると共に、薬液供給ノズル５０４を用いて半導体基板５０３上に０．１質量％以上の濃度のＨＦを含む薬液を供給する。この際、試料台５０２を回転させることにより、半導体基板５０３を回転させる。このようにして、例えば３０秒間の処理を行なう。
次に、純水供給ノズル５０５から半導体基板５０３上に純水を供給し、例えば１０分間の洗浄を行なう。
以上の方法によると、半導体基板５０３に電圧を印加することにより、半導体基板５０３上の析出異物１０６の表面における電子密度を低下させることができる。このため、Ｆ- は析出異物１０６の表面に吸着しやすくなり、第２の実施形態において説明したのと同様に、析出異物１０６を溶解して除去する反応が促進される。
このため、ＨＦ濃度を上げることなく析出異物の除去に必要な処理時間を短縮することができる。更に、処理時間の短縮などから第１の層間絶縁膜１０１等に対するエッチング量を抑えることができる。このため、微細加工の精度を向上させること等が可能となる。
尚、本実施形態においては、半導体基板５０３に印加する電圧は０．１Ｖとした。しかし、０．１Ｖには限られず、０．１Ｖ以上の電圧であれば効果が得られる。
また、第１〜第６の実施形態において、いずれも基板として半導体基板を用いているが、絶縁性基板等の他の種類の基板であっても良い。
また、第１〜第６の実施形態において、いずれも電子デバイスとして半導体装置を製造する場合の製造方法について説明しているが、半導体装置に限られるものではない。
また、第１〜第６の実施形態において、いずれもＴｉを含む金属膜としてＴｉＮ膜を用いているが、これに限るものではない。例えば、ＴｉＡｌＮ又はＴｉＳｉＮ（バリアメタル等として使用される）からなる膜を使用することもできる。更に、ＢＳＴ（Ｂａ0.5 Ｓｒ0.5 ＴｉＯ3 、高誘電率膜として使用される）膜等であってもよいし、Ｔｉ膜であってもよい。
また、フッ化チタンを含む異物は、発生理由に関係なく、本発明に説明した方法により除去することができる。つまり、Ｔｉを含む膜に対してフッ素を含むガスによるエッチングを行なうことによって生じた場合には限らない。例えば、フッ素を含むガスによるアッシング等の処理に際して発生するフッ化チタンを含む化合物等についても、本発明の方法によって除去できる。
以上説明したように、本発明に係る電子デバイスの製造方法によると、フッ化チタンを含む析出異物を除去することができる。このため、チタンを含む金属膜等によりパターンを形成する電子デバイスの製造において、析出異物に起因するショート等を抑制できることから歩留りの向上等に有用である。
（ａ）〜（ｄ）は、本発明の第１〜第６の実施形態係る電子デバイスの製造方法を説明する工程図である。 （ａ）〜（ｄ）は、本発明の第１〜第６の実施形態係る電子デバイスの製造方法を説明する工程図である。 （ａ）〜（ｃ）は、本発明の第１〜第３の実施形態において用いるバッチ式ワンバス洗浄装置と、該装置を用いて析出異物を除去する方法について説明するための図である。 （ａ）〜（ｃ）は、析出異物とその除去工程を説明する図である。 析出異物の除去に用いる薬液のＨＦ濃度と、析出異物のエッチングレートとの関係を示す図である。 析出異物の除去に用いる薬液の水素イオン濃度と、析出異物のエッチングレートとの関係を示す図である。 本発明の第４の実施形態に係る電子デバイスの製造方法において、析出異物の除去に用いるプラズマ装置の構成を示す図である。 （ａ）及び（ｂ）は、第５実施形態に係る電子デバイスの製造方法において、析出異物の除去に用いる処理装置を模式的に示す図であり、（ａ）は気相ＨＦによる処理に用いる気相処理装置、（ｂ）は洗浄処理に用いる洗浄装置を示している。 本発明の第６の実施形態に係る電子デバイスの製造方法において、析出異物の除去に用いる処理装置の構成を示す図である。 （ａ）〜（ｄ）は、従来の半導体装置の製造方法を説明する工程図である。 （ａ）〜（ｃ）は、従来の半導体装置の製造方法を説明する工程図である。
符号の説明
１００ 半導体基板
１０１ 第１の層間絶縁膜
１０２ Ｔａ2 Ｏ5 膜
１０３ ＴｉＮ膜
１０４ レジストパターン
１０４ａ 開口部
１０５ 有機物残渣
１０６ 析出異物
１０６ａ ＴｉＯ表層
１０６ｂ ＴｉＦX 部分
１０７ 第２の層間絶縁膜
１０７ａ コンタクト孔
１０８ コンタクトプラグ
１２０ 開口部
２０１ 洗浄槽
２０２ 薬液
２０２ａ 純水
２０３ 半導体基板
２０４ 基板支持具
２０５ 薬液供給ノズル
２０６ 純水供給ノズル
３０１ チャンバー
３０２ 試料台
３０３ 半導体基板
３０４ａ 導入口
３０４ｂ 排出口
３０５ 上部電極
３０６ 第１の高周波電源
３０７ 第２の高周波電源
４０１ 第１のチャンバー
４０２ 第１の試料台
４０３ 半導体基板
４０４ ガス供給ノズル
４０５ 排出口
４５１ 第２のチャンバー
４５２ 第２の試料台
４５２ａ シャフト
４５３ 半導体基板
４５４ 純水供給ノズル
５０１ チャンバー
５０２ 試料台
５０３ 半導体基板
５０４ 薬液供給ノズル
５０５ 純水供給ノズル

Claims (12)

  1. 基板上に形成され且つＴｉを含む金属膜に対し、フッ素を含むガスを用いてドライエッチングを行なう工程と、
    前記ドライエッチングを行なう工程よりも後に、前記基板に対してフッ素イオンを含む薬液による処理を行なう工程とを備えることを特徴とする電子デバイスの製造方法。
  2. 前記薬液は、０．１質量％以上のフッ酸を含む水溶液であることを特徴とする請求項１に記載の電子デバイスの製造方法。
  3. 前記薬液による処理を行なう工程は、前記基板の表面における電子密度を低下させる処理を含むことを特徴とする請求項１又は２に記載の電子デバイスの製造方法。
  4. 前記薬液の水素イオン濃度がｐＨ１以下であることによって、前記薬液による処理を行なう工程において前記基板の表面における電子密度を低下させることを特徴とする請求項３に記載の電子デバイスの製造方法。
  5. 前記薬液が塩酸を含むことによって、前記薬液による処理を行なう工程において前記基板の表面における電子密度を低下させることを特徴とする請求項３又は４に記載の電子デバイスの製造方法。
  6. 前記ドライエッチングを行なう工程の後で且つ前記薬液による処理を行なう工程の前に、前記基板の表面における電子密度を低下させる処理を行なう工程を更に備えることを特徴とする請求項１又は２に記載の電子デバイスの製造方法。
  7. 前記基板の表面に対して塩酸による処理を行なうことによって、前記基板の表面における電子密度を低下させることを特徴とする請求項６に記載の電子デバイスの製造方法。
  8. 前記基板の表面における電子密度を低下させる処理として、前記基板に電圧を印加することを特徴とする請求項３〜７のいずれか一つに記載の電子デバイスの製造方法。
  9. 基板上に形成され且つＴｉを含む金属膜に対し、フッ素を含む第１のガスを用いてドライエッチングを行なう工程と、
    前記ドライエッチングを行なう工程よりも後に、前記基板に対してフッ素を含む第２のガスを用いたプラズマ処理を行なう工程と、
    前記プラズマ処理を行なう工程よりも後に、前記基板の表面に対して水又は水溶液による処理を行なう工程とを備えることを特徴とする電子デバイスの製造方法。
  10. 前記フッ素を含む第２のガスは、ＮＦ3 を含むガスであることを特徴とする請求項９に記載の電子デバイスの製造方法。
  11. 基板上に形成され且つＴｉを含む金属膜に対し、フッ素を含むガスを用いてドライエッチングを行なう工程と、
    前記ドライエッチングを行なう工程よりも後に、前記基板に対し、不活性ガスによって希釈された気相ＨＦによる処理を行なう工程と、
    前記気相ＨＦによる処理を行なう工程よりも後に、前記基板の表面に対して水又は水溶液による処理を行なう工程とを備えることを特徴とする電子デバイスの製造方法。
  12. 前記不活性ガスによって希釈された気相ＨＦは、０．１質量％以上で且つ４．０質量％以下のＨＦ濃度を有することを特徴とする請求項１１に記載の電子デバイスの製造方法。
JP2004349678A 2004-12-02 2004-12-02 電子デバイスの製造方法 Withdrawn JP2006165023A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004349678A JP2006165023A (ja) 2004-12-02 2004-12-02 電子デバイスの製造方法
US11/222,749 US7267127B2 (en) 2004-12-02 2005-09-12 Method for manufacturing electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004349678A JP2006165023A (ja) 2004-12-02 2004-12-02 電子デバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2006165023A true JP2006165023A (ja) 2006-06-22

Family

ID=36573036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004349678A Withdrawn JP2006165023A (ja) 2004-12-02 2004-12-02 電子デバイスの製造方法

Country Status (2)

Country Link
US (1) US7267127B2 (ja)
JP (1) JP2006165023A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015005661A (ja) * 2013-06-21 2015-01-08 東京エレクトロン株式会社 酸化チタン膜の除去方法および除去装置
JPWO2020084415A1 (ja) * 2018-10-26 2021-10-28 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100955834B1 (ko) * 2007-12-24 2010-05-06 주식회사 동부하이텍 Mim 구조 커패시터 제조방법
US8388851B2 (en) 2008-01-08 2013-03-05 Micron Technology, Inc. Capacitor forming methods
US8652926B1 (en) * 2012-07-26 2014-02-18 Micron Technology, Inc. Methods of forming capacitors
US20170345665A1 (en) * 2016-05-26 2017-11-30 Tokyo Electron Limited Atomic layer etching systems and methods

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3179212B2 (ja) * 1992-10-27 2001-06-25 日本電気株式会社 半導体装置の製造方法
JP3115715B2 (ja) 1992-11-12 2000-12-11 三菱電機株式会社 高誘電率を有する多元系酸化物膜のエッチング方法、高融点金属含有膜のエッチング方法および薄膜キャパシタ素子の製造方法
US5730834A (en) * 1996-03-29 1998-03-24 Vlsi Technology, Inc. Fluorine residue removal after tungsten etchback
JP3150095B2 (ja) * 1996-12-12 2001-03-26 日本電気株式会社 多層配線構造の製造方法
JP3333120B2 (ja) 1997-10-01 2002-10-07 住友大阪セメント株式会社 プラズマエッチングされた複合酸化物基板の表面清浄化方法
JPH11274127A (ja) * 1998-03-25 1999-10-08 Rohm Co Ltd 半導体装置の製造方法
JP4123620B2 (ja) * 1999-02-12 2008-07-23 ヤマハ株式会社 配線形成法
US7320942B2 (en) * 2002-05-21 2008-01-22 Applied Materials, Inc. Method for removal of metallic residue after plasma etching of a metal layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015005661A (ja) * 2013-06-21 2015-01-08 東京エレクトロン株式会社 酸化チタン膜の除去方法および除去装置
JPWO2020084415A1 (ja) * 2018-10-26 2021-10-28 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US12453187B2 (en) 2018-10-26 2025-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US20060118516A1 (en) 2006-06-08
US7267127B2 (en) 2007-09-11

Similar Documents

Publication Publication Date Title
US7183203B2 (en) Method of plating a metal or metal compound on a semiconductor substrate that includes using the same main component in both plating and etching solutions
JP5412517B2 (ja) バリア層除去方法及び装置
US7562662B2 (en) Cleaning solution and cleaning method of a semiconductor device
US6639317B2 (en) Semiconductor device in trench
US20020119245A1 (en) Method for etching electronic components containing tantalum
CN100578729C (zh) 去除离子注入光敏抗蚀剂的方法
US20030056806A1 (en) Method for cleaning damaged layers and polymer residue from semiconductor device
CN100511641C (zh) 制造半导体装置的方法
JP2006165023A (ja) 電子デバイスの製造方法
US20060063388A1 (en) Method for using a water vapor treatment to reduce surface charge after metal etching
CN100392825C (zh) 一种去除晶片表面上蚀刻残留物的方法
JP3185732B2 (ja) 基板表面金属汚染除去方法
JP4864949B2 (ja) 半導体装置の製造方法及び半導体製造装置
CN103985670A (zh) 阻挡层的去除方法和装置
CN116896981A (zh) 金属氧化物的去除方法及光刻胶的去除方法
JP2006080263A (ja) 電子デバイスの洗浄方法
KR20080088246A (ko) 반도체 기판 세정 방법
JP2003188139A (ja) 半導体装置の製造方法
JP4620714B2 (ja) 洗浄乾燥装置
JP3647692B2 (ja) エッチング方法及び半導体装置の製造方法
CN120895459A (zh) 用于晶圆的清洗方法以及晶圆
JP2006080559A (ja) 半導体装置の製造方法、半導体製造装置及び半導体装置
JP3251195B6 (ja) 半導体装置の製造方法
KR101045375B1 (ko) 반도체 소자의 세정방법
JP2001110786A (ja) ビアエッチングによるレジデューの除去方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080930