[go: up one dir, main page]

JP2006065020A - アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器 - Google Patents

アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器 Download PDF

Info

Publication number
JP2006065020A
JP2006065020A JP2004247919A JP2004247919A JP2006065020A JP 2006065020 A JP2006065020 A JP 2006065020A JP 2004247919 A JP2004247919 A JP 2004247919A JP 2004247919 A JP2004247919 A JP 2004247919A JP 2006065020 A JP2006065020 A JP 2006065020A
Authority
JP
Japan
Prior art keywords
active matrix
wiring
substrate
matrix substrate
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004247919A
Other languages
English (en)
Inventor
Yoichi Noda
洋一 野田
Mari Sakai
真理 酒井
Atsushi Fuda
敦 傅田
Toshimitsu Hirai
利充 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004247919A priority Critical patent/JP2006065020A/ja
Priority to KR1020050067657A priority patent/KR100716217B1/ko
Priority to TW094126066A priority patent/TWI283789B/zh
Priority to CNB2005100926330A priority patent/CN100399566C/zh
Priority to EP05018371.4A priority patent/EP1630869A3/en
Priority to US11/212,401 priority patent/US7477336B2/en
Publication of JP2006065020A publication Critical patent/JP2006065020A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • H10D86/021Manufacture or treatment of multiple TFTs
    • H10D86/0241Manufacture or treatment of multiple TFTs using liquid deposition, e.g. printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441Interconnections, e.g. scanning lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 半導体膜と画素電極の間に導電性材料を吐出して導電膜を形成する際に、導電性材料が半導体膜上から流出することを防止して、導電膜の十分な膜厚を確保することができるアクティブマトリクス基板の製造方法等を提供する。
【解決手段】 基板P上に、格子パターンの配線40,42と、配線40,42に囲まれた領域に配置された画素電極45と、画素電極45及び配線42に導電膜44を介して電気的に接続するスイッチング素子30と、を有するアクティブマトリックス基板20にであって、画素電極45と導電膜44とを電気的に接続する補助導通部50を備える。また、補助導電部50上の一部にバンク61を備える。
【選択図】 図13

Description

本発明は、アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器に関するものである。
ノートパソコン、携帯電話などの携帯機器の普及に伴い、薄くて軽量な液晶表示装置等が幅広く用いられている。この種の液晶表示装置等は、上基板及び下基板間に液晶層を挟持したものとなっている。
前記下基板(アクティブマトリックス基板)の一例を、図17に示す。同図に示すように、下基板1は、ガラス基板2と、このガラス基板2上に互いに交差するように配線されたゲート走査電極3及びソース電極4と、同じくガラス基板2上に配線されたドレイン電極5と、このドレイン電極5に接続された画素電極(ITO)6と、ゲート走査電極3とソース電極4との間に介在された絶縁層7と、薄膜半導体からなるTFT(Thin Film Transistor)8とを備えて構成されている。
上記下基板1における各金属配線の形成においては、例えば、特許第3261699号公報に示されるように、ドライプロセスとフォトリソエッチングを組み合わせた処理を複数回繰り返す手法が用いられている。
特許第3261699号公報
上述したアクティブマトリックス基板では、ドレイン電極5等の形成に液滴吐出法が用いられている。すなわち、TFT30と画素電極6との間に、液滴吐出装置により導電性材料を塗布し、固化することにより、ドレイン電極5が形成される。
ところが、TFT30を形成する半導体膜上は、撥水処理が施され、更に、半導体膜と画素電極6との間に高低差(半導体膜が画素電極6よりも高い位置にある)が存在する。このため、TFT30と画素電極6との間に導電性材料を塗布すると、半導体膜上に塗布した導電性材料が画素電極6側に流出してしまい、半導体膜上に形成されるドレイン電極5の膜厚が薄くなってしまい、導電性が悪化してしまうという問題がある。
本発明は、以上のような点を考慮してなされたもので、半導体膜と画素電極の間に導電性材料を吐出して導電膜を形成する際に、導電性材料が半導体膜上から流出することを防止して、導電膜の十分な膜厚を確保することができるアクティブマトリクス基板の製造方法等を提供することを目的とする。
本発明に係るアクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器では、上記課題を解決するために以下の手段を採用した。
第1の発明は、基板上に、格子パターンの配線と、前記配線に囲まれた領域に配置された画素電極と、前記画素電極及び前記配線に導電膜を介して電気的に接続するスイッチング素子と、を有するアクティブマトリックス基板であって、前記画素電極と前記導電膜とを電気的に接続する補助導通部を備えるようにした。
この発明によれば、導電膜を直接、画素電極に成膜させる必要がなくなるので、導電膜が画素電極側に流出してしまうことを防止することが可能となる。
また、前記補助導電部は、前記配線と同一の層に形成されるものでは、製造工程を増やさずに補助導電部を形成することができる。
また、前記補助導電部上の一部にバンクを備えるものでは、導電膜を所定位置に留めることができるので、十分な膜厚を有する導電膜を形成することができる。
第2の発明は、基板上に、格子パターンの配線と、前記配線に囲まれた領域に配置された画素電極と、前記画素電極及び前記配線に導電膜を介して電気的に接続するスイッチング素子と、を有するアクティブマトリックス基板の製造方法であって、前記配線を形成すると同時に、前記画素電極と前記導電膜とを電気的に接続する補助導通部を形成するようにした。
この発明によれば、導電膜を直接、画素電極に成膜させる必要がなくなるので、導電膜が画素電極側に流出してしまうことを防止することが可能となる。
また、前記導電膜を液滴吐出法により形成するに先立って、前記補助導電部上の一部にバンクを形成するものでは、導電膜を所定位置に留めることができるので、十分な膜厚を有する導電膜を形成することができる。
第3の発明は、電気光学装置が、第1の発明のアクティブマトリックス基板、又は第2の発明の製造方法により得られるアクティブマトリックス基板を備えるようにした。この発明によれば、電気光学装置の性能向上が図られる。
第4の発明は、電子機器が第3の発明の電気光学装置を備えるようにした。この発明によれば、電気光学装置の性能向上が図られる。
以下、本発明のアクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器の実施形態について図を参照して説明する。
<アクティブマトリクス基板>
図1は、本発明に係るアクティブマトリックス基板の一部を拡大した図である。
アクティブマトリックス基板20上は、格子状に配線されたゲート配線40とソース配線42とを備える。すなわち、複数のゲート配線40がX方向に延びるように形成され、ソース配線42がY方向に延びるように形成されている。
また、ゲート配線40には、ゲート電極41が接続され、ゲート電極41上に絶縁層を介してTFT30が配置される。一方、ソース配線42には、ソース電極43が接続され、ソース電極43の一端は、TFT(スイッチング素子)30に接続する。
そして、ゲート配線40とソース配線42に囲まれた領域には、画素電極45が配置され、補助導電部50及びドレイン電極44を介してTFT30に接続する。
また、アクティブマトリックス基板20上には、ゲート配線40と略平行するように、容量線46が配線される。容量線46は、画素電極45及びソース配線42の下層に絶縁層を介して配置される。
なお、ゲート配線40、ゲート電極41、ソース配線42、容量線46、補助導電部50は、同一の面上に形成される。
図2は、アクティブマトリックス基板20の等価回路図であって、液晶表示装置に用いた場合である。
アクティブマトリックス基板20を液晶表示装置100に用いた場合には、画像表示領域には複数の画素100aがマトリクス状に構成される。これらの画素100aの各々には、画素スイッチング用のTFT30が形成されており、画素信号S1、S2、…、Snを供給するソース配線42がソース電極43を介してTFT30のソースに電気的に接続されている。ソース配線42に供給する画素信号S1、S2、…、Snは、この順に線順次で供給してもよく、相隣接する複数のソース配線42同士に対して、グループ毎に供給するようにしてもよい。
また、TFT30のゲートには、ゲート配線40がゲート電極41を介して電気的に接続されている。そして、所定のタイミングで、ゲート配線40にパルス的に走査信号G1、G2、…、Gmをこの順に線順次で印加するように構成されている。
画素電極45は、TFT30のドレインにドレイン電極44を介して電気的に接続されている。そして、スイッチング素子であるTFT30を一定期間だけオン状態とすることにより、ソース配線42から供給される画素信号S1、S2、…、Snを各画素に所定のタイミングで書き込む。このようにして画素電極45を介して液晶に書き込まれた所定レベルの画素信号S1、S2、…、Snは、図15に示す対向基板120の対向電極121との間で一定期間保持される。
なお、保持された画素信号S1、S2、…、Snがリークするのを防ぐために、容量線46によって、画素電極45と対向電極121との間に形成される液晶容量と並列に蓄積容量48が付加されている。例えば、画素電極45の電圧は、ソース電圧が印加された時間よりも3桁も長い時間だけ蓄積容量48により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い液晶表示装置100を実現することができる。
<アクティブマトリクス基板の製造方法>
次に、アクティブマトリックス基板20の製造方法について図を参照して説明する。
アクティブマトリックス基板20は、基板P上に格子パターンの配線を形成する第1工程と、積層部35を形成する第2工程と、画素電極45等を形成する第3工程により製造される。
以下、各工程毎に詳細に説明する。
(第1工程:配線形成)
図3、図4は、第1工程である配線形成工程を説明する図である。なお、図3(b),図4(b)は、それぞれ図3(a),図4(a)におけるA−A’線に沿う断面図である。
ゲート配線40やソース配線42等の格子パターンの配線が形成される基板Pとしては、ガラス、石英ガラス、Siウエハ、プラスチックフィルム、金属板など各種の材料を用いることができる。また、これら各種の素材基板の表面に半導体膜、金属膜、誘電体膜、有機膜などが下地層として形成されたものも含む。
そして、まず、図3に示すように、基板P上に、絶縁性の有機樹脂からなるバンク51が形成される。バンクは、後述する配線用インクを基板Pの所定位置に配置するためのものである。
具体的には、図3(a)に示すように、洗浄した基板Pの上面に、格子パターンの配線の形成位置に対応した複数の開口部52,53,54,55,57を有するバンク51をフォトリソグラフィ法に基づいて形成する。
バンク51の材料としては、例えば、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料が用いられる。なお、バンク51には、開口部52,53,54,55,57内に配線パターン用インクを良好に配置させるために、撥液性処理を施される。撥液性処理として、CFプラズマ処理等(フッ素成分を有するガスを用いたプラズマ処理)を施す。なお、CFプラズマ処理等に代えて、バンク51の素材自体に予め撥液成分(フッ素基等)を充填しておいても良い。
バンク51により形成される開口部52,53,54,55は、ゲート配線40やソース配線42等の格子パターンの配線に対応している。すなわち、バンク51の開口部52,53,54,55に配線用インクを配置することにより、ゲート配線40やソース配線42等の格子パターンの配線が形成される。
具体的には、X方向に延びるように形成された開口部52,53は、ゲート配線40、容量線46の形成位置に対応する。そして、ゲート配線40の形成位置に対応する開口部52には、ゲート電極41の形成位置に対応する開口部54が接続している。また、Y方向に延びるように形成された開口部55は、ソース配線42の形成位置に対応する。なお、Y方向に延びる開口部55は、X方向に延びる開口部52,53と交差しないように、交差部56において分断されるように形成される。
また、バンク51により形成される開口部57は、後述するドレイン電極44と画素電極45とを電気的に接続する補助導電部50の形成位置に対応する。
次いで、後述する液滴吐出装置IJによって、導電性微粒子を含む配線用インクを開口部52,53,54,55,57内に吐出・配置して、基板上にゲート配線40やソース配線42等からなる格子パターンの配線及び補助導電部50を形成する。
配線用インクは、導電性微粒子を分散媒に分散させた分散液や有機銀化合物や酸化銀ナノ粒子を溶媒(分散媒)に分散した溶液からなるものである。導電性微粒子としては、例えば、金、銀、銅、錫、鉛等の金属微粒子の他、これらの酸化物、並びに導電性ポリマーや超電導体の微粒子などが用いられる。これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。
導電性微粒子の粒径は1nm以上0.1μm以下であることが好ましい。0.1μmより大きいと、後述する液滴吐出ヘッドのノズルに目詰まりが生じるおそれがある。また、1nmより小さいと、導電性微粒子に対するコーティング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。
分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、n−ヘプタン、n−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、1,2−ジメトキシエタン、ビス(2−メトキシエチル)エーテル、p−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、N−メチル−2−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法(インクジェット法)への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。
導電性微粒子の分散液の表面張力は、例えば0.02N/m以上0.07N/m以下の範囲内であることが好ましい。インクジェット法にて液体を吐出する際、表面張力が0.02N/m未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じやすくなり、0.07N/mを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量や、吐出タイミングの制御が困難になる。表面張力を調整するため、上記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。
分散液の粘度は、例えば1mPa・s以上50mPa・s以下であることが好ましい。インクジェット法を用いて液体材料を液滴として吐出する際、粘度が1mPa・sより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が50mPa・sより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となる。
基板Pに配線用インクを吐出した後には、分散媒の除去のため、必要に応じて乾燥処理、焼成処理を行う。
乾燥処理は、例えば基板Pを加熱する通常のホットプレート、電気炉などによる加熱処理によって行うことができる。例えば180℃加熱を60分間程度行う。
焼成処理及の処理温度は、分散媒の沸点(蒸気圧)、微粒子の分散性や酸化性等の熱的挙動、コーティング剤の有無や量、基材の耐熱温度などを考慮して適宜決定される。例えば、有機物からなるコーティング剤を除去するために、約250℃で焼成することが必要である。
このような乾燥・焼成処理により、導電性微粒子間の電気的接触が確保され、導電性膜に変換される。
なお、ゲート配線40やソース配線42等の配線及び補助導電部50上には、金属保護膜47を成膜させてもよい。金属保護膜47は、銀や銅等からなる導電性膜の(エレクトロ)マイグレーション現象等を抑制するための薄膜である。金属保護膜47を形成する材料としては、ニッケルが好ましい。なお、ニッケルからなる金属保護膜47も液滴吐出法によって基板P上に配置されて形成される。
以上の工程により、基板P上には、図4に示すように、バンク51、格子パターンの配線及び補助導電部50上からなる層が形成される。
ところで、液滴吐出法の吐出技術としては、帯電制御方式、加圧振動方式、電気機械変換式、電気熱変換方式、静電吸引方式などが挙げられる。帯電制御方式は、材料に帯電電極で電荷を付与し、偏向電極で材料の飛翔方向を制御してノズルから吐出させるものである。また、加圧振動方式は、材料に例えば30kg/cm程度の超高圧を印加してノズル先端側に材料を吐出させるものであり、制御電圧をかけない場合には材料が直進してノズルから吐出され、制御電圧をかけると材料間に静電的な反発が起こり、材料が飛散してノズルから吐出されない。また、電気機械変換方式は、ピエゾ素子(圧電素子)がパルス的な電気信号を受けて変形する性質を利用したもので、ピエゾ素子が変形することによって材料を貯留した空間に可撓物質を介して圧力を与え、この空間から材料を押し出してノズルから吐出させるものである。
また、電気熱変換方式は、材料を貯留した空間内に設けたヒータにより、材料を急激に気化させてバブル(泡)を発生させ、バブルの圧力によって空間内の材料を吐出させるものである。静電吸引方式は、材料を貯留した空間内に微小圧力を加え、ノズルに材料のメニスカスを形成し、この状態で静電引力を加えてから材料を引き出すものである。また、この他に、電場による流体の粘性変化を利用する方式や、放電火花で飛ばす方式などの技術も適用可能である。液滴吐出法は、材料の使用に無駄が少なく、しかも所望の位置に所望の量の材料を的確に配置できるという利点を有する。なお、液滴吐出法により吐出される液状材料(流動体)の一滴の量は、例えば1〜300ナノグラムである。
格子パターンの配線を形成する際に用いられる液滴吐出装置IJとしては、例えば、図5に示す液滴吐出装置IJが用いられる。
液滴吐出装置(インクジェット装置)IJは、液滴吐出ヘッドから基板Pに対して液滴を吐出(滴下)するものであって、液滴吐出ヘッド301と、X方向駆動軸304と、Y方向ガイド軸305と、制御装置CONTと、ステージ307と、クリーニング機構308と、基台309と、ヒータ315とを備えている。ステージ307は、この液滴吐出装置IJによりインク(液体材料)を設けられる基板Pを支持するものであって、基板Pを基準位置に固定する不図示の固定機構を備えている。
液滴吐出ヘッド301は、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とY軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド301の下面にY軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド301の吐出ノズルからは、ステージ307に支持されている基板Pに対して、上述した導電性微粒子を含むインクが吐出される。
X方向駆動軸304には、X方向駆動モータ302が接続されている。X方向駆動モータ302はステッピングモータ等であり、制御装置CONTからX方向の駆動信号が供給されると、X方向駆動軸304を回転させる。X方向駆動軸304が回転すると、液滴吐出ヘッド301はX軸方向に移動する。
Y方向ガイド軸305は、基台309に対して動かないように固定されている。ステージ307は、Y方向駆動モータ303を備えている。Y方向駆動モータ303はステッピングモータ等であり、制御装置CONTからY方向の駆動信号が供給されると、ステージ307をY方向に移動する。
制御装置CONTは、液滴吐出ヘッド301に液滴の吐出制御用の電圧を供給する。また、X方向駆動モータ302に液滴吐出ヘッド301のX方向の移動を制御する駆動パルス信号を、Y方向駆動モータ303にステージ307のY方向の移動を制御する駆動パルス信号を供給する。
クリーニング機構308は、液滴吐出ヘッド301をクリーニングするものである。クリーニング機構308には、図示しないY方向の駆動モータが備えられている。このY方向の駆動モータの駆動により、クリーニング機構は、Y方向ガイド軸305に沿って移動する。クリーニング機構308の移動も制御装置CONTにより制御される。
ヒータ315は、ここではランプアニールにより基板Pを熱処理する手段であり、基板P上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ315の電源の投入及び遮断も制御装置CONTにより制御される。
液滴吐出装置IJは、液滴吐出ヘッド301と基板Pを支持するステージ307とを相対的に走査しつつ基板Pに対して液滴を吐出する。ここで、以下の説明において、X方向を走査方向、X方向と直交するY方向を非走査方向とする。
したがって、液滴吐出ヘッド301の吐出ノズルは、非走査方向であるY方向に一定間隔で並んで設けられている。なお、図3では、液滴吐出ヘッド301は、基板Pの進行方向に対し直角に配置されているが、液滴吐出ヘッド301の角度を調整し、基板Pの進行方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド301の角度を調整することで、ノズル間のピッチを調節することが出来る。また、基板Pとノズル面との距離を任意に調節することが出来るようにしてもよい。
図6は、液滴吐出ヘッド301の断面図である。
液滴吐出ヘッド301には、液体材料(配線用インク等)を収容する液体室321に隣接してピエゾ素子322が設置されている。液体室321には、液体材料を収容する材料タンクを含む液体材料供給系323を介して液体材料が供給される。
ピエゾ素子322は駆動回路324に接続されており、この駆動回路324を介してピエゾ素子322に電圧を印加し、ピエゾ素子322を変形させることにより、液体室321が変形し、ノズル325から液体材料が吐出される。
この場合、印加電圧の値を変化させることにより、ピエゾ素子322の歪み量が制御される。また、印加電圧の周波数を変化させることにより、ピエゾ素子322の歪み速度が制御される。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。
(第2工程:積層部形成)
図7〜図10は、第2工程である積層部形成工程を説明する図である。なお、図7(b)〜図10(b)は、それぞれ図7(a)〜図10(a)におけるA−A’線に沿う断面図であり、図8(c)〜図10(c)は、それぞれ図7(a)〜図10(a)におけるB−B’線に沿う断面図であり、
第2工程では、バンク51、格子パターンの配線及び補助導電部50からなる層上の所定位置に絶縁膜31と半導体膜(コンタクト層33,活性層32)からなる積層部35を形成する。
まず、プラズマCVD法により、基板P上の全面に対して、絶縁膜31、活性層32、コンタクト層33の連続成膜を行う。具体的には、図7に示すように、絶縁膜31として窒化シリコン膜、活性層32としてアモルファスシリコン膜、コンタクト層33としてn型シリコン膜を原料ガスやプラズマ条件を変化させることにより連続して形成する。
次いで、図8に示すように、フォトリソグラフィ法を用いて、所定位置にレジスト58(58a〜58c)を配置する。所定位置とは、図8(a)に示すように、ゲート配線40とソース配線42の交差部56上、ゲート電極41上、及び容量線46上である。
なお、交差部56上に配置するレジスト58aと容量線46上に配置するレジスト58bとは、接触しなように形成される。また、ゲート電極41上に配置するレジスト58cには、ハーフ露光を行うことにより、図8(b)に示すように、溝59を形成する。
次いで、基板Pの全面に対してエッチング処理を施して、コンタクト層33及び活性層32を除去する。更に、エッチング処理を施して、絶縁膜31を除去する。
これにより、図9に示すように、レジスト58(58a〜58c)を配置した所定位置以外の領域から、コンタクト層33、活性層32、絶縁膜31が取り除かれる。一方、レジスト58が配置された所定位置には、絶縁膜31と半導体膜(コンタクト層33,活性層32)からなる積層部35が形成される。
なお、ゲート電極41上に形成される積層部35では、レジスト58cにハーフ露光を行って溝59を形成しておいたので、エッチング前に再度現像することにより溝が貫通する。図9(b)示すように、溝59に対応するコンタクト層33が除去され、2つに分断された状態に形成される。これにより、ゲート電極41上に活性層32及びコンタクト層33からなるスイッチング素子としてTFT30が形成される。
そして、図10に示すように、コンタクト層33を保護する保護膜60として窒化シリコン膜を基板Pの全面に成膜する。
このようにして、積層部35の形成が完了する。
(第3工程)
図11〜図13は、第3工程である画素電極45等の形成工程を説明する図である。なお、図11(b)〜図13(b)は、それぞれ図11(a)〜図13(a)におけるA−A’線に沿う断面図であり、図11(c)〜図13(c)は、それぞれ図11(a)〜図13(a)におけるB−B’線に沿う断面図であり、
第3工程では、ソース電極43、ドレイン電極44、連結配線49及び画素電極45を形成する。
ソース電極43、ドレイン電極44、連結配線49及び画素電極45はいずれも、例えばITO(Indium Tin Oxide:インジウムスズ酸化物)等の透光性材料によって形成することができる。また、これらの電極等の形成には、第1工程と同様に、液滴吐出法が用いられる。
まず、ゲート配線40及びソース配線42等を覆うようにバンク61をフォトリソグラフィ法に基づいて形成する。すなわち、図11に示すように、略格子状のバンク61が形成される。また、バンク61は、補助導電部50の一部を覆うように形成される。
そして、ソース配線42とゲート配線40、及びソース配線42容量線46との交差部56には、開口部62が形成される。また、開口部62は、図11(b)に示すように、ゲート電極41上に形成した積層部35(TFT30)の一部が露出するように形成される。
更に、開口部63が積層部35(TFT30)の一部が露出するように形成される。したがって、バンク61が積層部35(TFT30)をX方向に2分割するように形成される。
また、開口部63は、補助導電部50の一部が露出するように形成される。したがって、バンク61は、補助導電部50をX方向に2分割するように形成される。
なお、バンク61の材料としては、例えば、バンク51と同様に、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料が用いられる。また、バンク51と同様に、撥液性処理を施される。
バンク61により形成される開口部62は、分断されたソース配線42を連結する連結配線49又はソース電極43の形成位置に対応している。また、バンク61により形成される開口部63は、ドレイン電極44の形成位置に対応している。更に、バンク61により取り囲まれた領域は、画素電極45の形成位置に対応している。
すなわち、バンク61の開口部62,63内及びバンク61により取り囲まれた領域に透明導電性材料を配置することにより、分断されたソース配線42を連結する連結配線49、ソース電極43、ドレイン電極44、画素電極45が形成される。
なお、開口部62,63には、透明導電性材料以外の導電性材料を配置することも可能である。
次いで、基板Pの全面に成膜した保護膜60をエッチング処理により除去する。これにより、図12に示すように、バンク61が配置されていない領域上に成膜した保護層60は、取り除かれる。なお、格子パターンの配線上に形成した金属保護膜47も取り除かれる。
次いで、前述した液滴吐出装置IJによって、透明導電性材料をバンク61の開口部62,63内及びバンク61により取り囲まれた領域内に吐出・配置する。透明導電性材料は、ITOの導電性微粒子を分散媒に分散させた分散液である。
そして、基板Pに透明導電性材料を吐出した後には、分散媒の除去のため、必要に応じて乾燥処理、焼成処理を行う。乾燥・焼成処理により、導電性微粒子間の電気的接触が確保され、導電性膜に変換される。
このようにして、基板P上には、図13に示すように、分断されたソース配線42を連結する連結配線49、ソース電極43、ドレイン電極44、画素電極45が形成される。
なお、本実施形態においては、透明導電性材料を液滴吐出法により配置する方法について説明したが、CVD処理とエッチング処理を行うことにより配置してもよい。この場合には、バンク61は不要となる。
以上の工程を経ることにより、アクティブマトリックス基板20が製造される。
このように、導電性材料を開口部63内に配置することによりドレイン電極44を形成するので、十分な膜厚を有するドレイン電極44を形成することができる。すなわちコンタクト層33上は、撥液性を有し、更にコンタクト層33と画素電極45とは高低差があるので、バンク61により形成された開口部63がなければ、導電性材料が画素電極45側に流出してしまい、ドレイン電極44の膜厚が薄くなってしまう。そこで、バンク61により形成された開口部63を形成することにより、導電性材料の流出を防止して、十分な膜厚を有するドレイン電極44を形成することができる。
更に、予め、開口部63の底面に補助導電部50が露出するように形成しておいたので、ドレイン電極44と画素電極45との電気的接続を確実に確保することができる。
これにより、ドレイン電極45の導電性の低下を防止されてて、所望の性能を備えるアクティブマトリックス基板20を得ることができる。
なお、本実施形態においては、ソース配線42を交差部56において分割する場合について説明したが、ゲート配線40を交差部56において分割する場合であってもよい。
また、ソース配線42等の配線を交差部56において分割する場合には、限らない。
また、ゲート配線40、ソース配線42、容量線46を液滴吐出法により形成する場合について説明したが、CVD法等により形成してもよい。したがって、補助導電部50もCVD法等により形成してもよい。
<電気光学装置>
次に、アクティブマトリックス基板20を用いた電気光学装置の一例である液晶表示装置100について説明する。
図14は、液晶表示装置100を対向基板側から見た平面図であり、図15は、図14のH−H’線に沿う断面図である。
なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
図14及び図15において、液晶表示装置(電気光学装置)100は、アクティブマトリックス基板20を含むTFTアレイ基板110と対向基板120とが光硬化性の封止材であるシール材152によって貼り合わされ、このシール材152によって区画された領域内に液晶150が封入、保持されている。シール材152は、基板面内の領域において閉ざされた枠状に形成されてなり、液晶注入口を備えず、封止材にて封止された痕跡がない構成となっている。
シール材152の形成領域の内側の領域には、遮光性材料からなる周辺見切り153が形成されている。シール材152の外側の領域には、データ線駆動回路201及び実装端子202がTFTアレイ基板110の一辺に沿って形成されており、この一辺に隣接する2辺に沿って走査線駆動回路204が形成されている。TFTアレイ基板110の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路204の間を接続するための複数の配線205が設けられている。また、対向基板120のコーナー部の少なくとも1箇所においては、TFTアレイ基板110と対向基板120との間で電気的導通をとるための基板間導通材206が配設されている。
なお、データ線駆動回路201及び走査線駆動回路204をTFTアレイ基板110の上に形成する代わりに、例えば、駆動用LSIが実装されたTAB(Tape Automated Bonding)基板とTFTアレイ基板110の周辺部に形成された端子群とを異方性導電膜を介して電気的及び機械的に接続するようにしてもよい。
なお、液晶表示装置100においては、使用する液晶150の種類、すなわち、TN(Twisted Nematic)モード、C−TN法、VA方式、IPS方式モード等の動作モードや、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。
また、液晶表示装置100をカラー表示用として構成する場合には、対向基板120において、TFTアレイ基板110の後述する各画素電極に対向する領域に、例えば、赤(R)、緑(G)、青(B)のカラーフィルタをその保護膜とともに形成する。
また、アクティブマトリックス基板20を用いた電気光学装置としては、例えば、有機EL(エレクトロルミネッセンス)表示装置に応用が可能である。
有機EL表示装置は、蛍光性の無機および有機化合物を含む薄膜を、陰極と陽極とで挟んだ構成を有し、前記薄膜に電子および正孔(ホール)を注入して励起させることにより励起子(エキシトン)を生成させ、このエキシトンが再結合する際の光の放出(蛍光・燐光)を利用して発光させる素子である。
そして、TFT30を有するアクティブマトリックス基板20上に、有機EL表示素子に用いられる蛍光性材料のうち、赤、緑および青色の各発光色を呈する材料すなわち発光層形成材料及び正孔注入/電子輸送層を形成する材料をインクとし、各々をパターニングすることで、自発光フルカラー有機EL表示装置を製造することができる。
更に、アクティブマトリックス基板20は、PDP(プラズマディスプレイパネル)や、基板上に形成された小面積の薄膜に膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用する表面伝導型電子放出素子等にも適用可能である。
<電子機器>
次に、本発明の電子機器の具体例について説明する。
図16(a)は、携帯電話の一例を示した斜視図である。図16(a)において、600は携帯電話本体を示し、601は上記実施形態の液晶表示装置100を備えた表示部を示している。
図16(b)は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図16(b)において、700は情報処理装置、701はキーボードなどの入力部、703は情報処理本体、702は上記実施形態の液晶表示装置100を備えた表示部を示している。
図16(c)は、腕時計型電子機器の一例を示した斜視図である。図16(c)において、800は時計本体を示し、801は上記実施形態の液晶表示装置100を備えた表示部を示している。
このように、図16(a)〜(c)に示す電子機器は、上記実施形態の液晶表示装置100を備えたものであるので、高い品質や性能が得られる。
なお、本実施形態の電子機器は液晶表示装置100を備えるものとしたが、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。
また、テレビやモニター等の大型液晶パネルにおいても本実施形態を用いることができる。
以上、添付図面を参照しながら本発明についての好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
アクティブマトリックス基板の一部拡大図である。 アクティブマトリックス基板の等価回路図である。 アクティブマトリックス基板を製造する手順を示す図である。 図3に続く手順を示す図である。 液滴吐出装置の概略斜視図である。 液滴吐出ヘッドの断面図である。 図4に続く手順を示す図である。 図7に続く手順を示す図である。 図8に続く手順を示す図である。 図9に続く手順を示す図である。 図10に続く手順を示す図である。 図11に続く手順を示す図である。 図12に続く手順を示す図である。 液晶表示装置を対向基板の側から見た平面図である。 液晶表示装置の断面図である。 電子機器の具体例を示す図である。 従来のアクティブマトリックス基板を示す図である。
符号の説明
P…基板、 20…アクティブマトリックス基板、 30…TFT(スイッチング素子)、 32…活性層、 33…コンタクト層、 44…ドレイン電極(導電膜)、 45…画素電極、 50…補助導電部、 61…バンク、 62,63…開口部、 100…液晶表示装置、 600…携帯電話本体(電子機器)、 700…情報処理装置(電子機器)、 800…時計本体(電子機器)


Claims (7)

  1. 基板上に、格子パターンの配線と、前記配線に囲まれた領域に配置された画素電極と、前記画素電極及び前記配線に導電膜を介して電気的に接続するスイッチング素子と、を有するアクティブマトリックス基板であって、
    前記画素電極と前記導電膜とを電気的に接続する補助導通部を備えることを特徴とするアクティブマトリックス基板。
  2. 前記補助導電部は、前記配線と同一の層に形成されることを特徴とする請求項1に記載のアクティブマトリックス基板。
  3. 前記補助導電部上の一部にバンクを備えることを特徴とする請求項1又は請求項2に記載のアクティブマトリックス基板。
  4. 基板上に、格子パターンの配線と、前記配線に囲まれた領域に配置された画素電極と、前記画素電極及び前記配線に導電膜を介して電気的に接続するスイッチング素子と、を有するアクティブマトリックス基板の製造方法であって、
    前記配線を形成すると同時に、前記画素電極と前記導電膜とを電気的に接続する補助導通部を形成することを特徴とするアクティブマトリックス基板の製造方法。
  5. 前記導電膜を液滴吐出法により形成するに先立って、前記補助導電部上の一部にバンクを形成することを特徴とする請求項4に記載のアクティブマトリックス基板の製造方法。
  6. 請求項1から請求項3のうちいずれか一項に記載のアクティブマトリックス基板、又は請求項4又は請求項に記載の製造方法により得られるアクティブマトリックス基板を備えることを特徴とする電気光学装置。
  7. 請求項6に記載の電気光学装置を備えることを特徴とする電子機器。


JP2004247919A 2004-08-27 2004-08-27 アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器 Pending JP2006065020A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004247919A JP2006065020A (ja) 2004-08-27 2004-08-27 アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器
KR1020050067657A KR100716217B1 (ko) 2004-08-27 2005-07-26 액티브 매트릭스 기판의 제조 방법
TW094126066A TWI283789B (en) 2004-08-27 2005-08-01 Active matrix substrate, method of manufacturing active matrix substrate, electro-optical device, and electronic
CNB2005100926330A CN100399566C (zh) 2004-08-27 2005-08-19 有源矩阵基板及其制造方法、光电装置以及电子设备
EP05018371.4A EP1630869A3 (en) 2004-08-27 2005-08-24 Active matrix substrate, method of manufacturing active matrix substrate, electro-optical device, and electronic apparatus
US11/212,401 US7477336B2 (en) 2004-08-27 2005-08-26 Active matrix substrate, method of manufacturing active matrix substrate, electro-optical device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004247919A JP2006065020A (ja) 2004-08-27 2004-08-27 アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器

Publications (1)

Publication Number Publication Date
JP2006065020A true JP2006065020A (ja) 2006-03-09

Family

ID=35414667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004247919A Pending JP2006065020A (ja) 2004-08-27 2004-08-27 アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器

Country Status (6)

Country Link
US (1) US7477336B2 (ja)
EP (1) EP1630869A3 (ja)
JP (1) JP2006065020A (ja)
KR (1) KR100716217B1 (ja)
CN (1) CN100399566C (ja)
TW (1) TWI283789B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006251120A (ja) * 2005-03-09 2006-09-21 Seiko Epson Corp 画素構造、アクティブマトリクス基板、アクティブマトリクス基板の製造方法、電気光学装置、並びに電子機器
JP4572814B2 (ja) * 2005-11-16 2010-11-04 セイコーエプソン株式会社 アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器
KR101340727B1 (ko) * 2006-09-11 2013-12-12 엘지디스플레이 주식회사 박막 패턴의 제조방법 및 이를 이용한 액정표시패널 및 그제조방법
TWI356249B (en) * 2007-10-26 2012-01-11 Au Optronics Corp Liquid crystal display panel and liquid crystal di
TWI413260B (zh) 2008-07-31 2013-10-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN101814511B (zh) * 2009-02-23 2012-11-21 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
KR102774286B1 (ko) * 2019-12-05 2025-02-26 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 디지털 엑스레이 검출기 및 그 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02170135A (ja) 1988-12-23 1990-06-29 Nec Corp 薄膜電界効果型トランジスタ素子アレイ
JPH06160904A (ja) 1992-11-26 1994-06-07 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法
JP2898509B2 (ja) * 1993-06-23 1999-06-02 シャープ株式会社 アクティブマトリックス基板及びその製造方法
CN1221843C (zh) * 1995-10-03 2005-10-05 精工爱普生株式会社 有源矩阵基板、液晶显示装置及其防止静电破坏的方法
JP3367821B2 (ja) * 1996-06-03 2003-01-20 シャープ株式会社 アクティブマトリクス基板
JPH1020336A (ja) * 1996-07-02 1998-01-23 Sharp Corp アクティブマトリクス基板およびその製造方法
JP3622934B2 (ja) * 1996-07-31 2005-02-23 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタ型液晶表示装置
JP3916823B2 (ja) * 1999-04-07 2007-05-23 シャープ株式会社 アクティブマトリクス基板およびその製造方法、並びにフラットパネル型イメージセンサ
US6380559B1 (en) 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
KR20010046141A (ko) * 1999-11-10 2001-06-05 구본준 박막 트랜지스터 및 배선 제조방법
JP3597769B2 (ja) 2000-09-18 2004-12-08 シャープ株式会社 電子部品の製造方法
JP4042099B2 (ja) * 2002-04-22 2008-02-06 セイコーエプソン株式会社 デバイスの製造方法、デバイス及び電子機器
JP3787839B2 (ja) * 2002-04-22 2006-06-21 セイコーエプソン株式会社 デバイスの製造方法、デバイス及び電子機器
JP3965562B2 (ja) 2002-04-22 2007-08-29 セイコーエプソン株式会社 デバイスの製造方法、デバイス、電気光学装置及び電子機器
JP2004062152A (ja) * 2002-06-03 2004-02-26 Sharp Corp 双方向二端子素子を用いた表示装置およびその製造方法

Also Published As

Publication number Publication date
EP1630869A3 (en) 2015-02-11
TW200609634A (en) 2006-03-16
US7477336B2 (en) 2009-01-13
EP1630869A2 (en) 2006-03-01
US20060044486A1 (en) 2006-03-02
CN100399566C (zh) 2008-07-02
KR20060046763A (ko) 2006-05-17
CN1741272A (zh) 2006-03-01
KR100716217B1 (ko) 2007-05-10
TWI283789B (en) 2007-07-11

Similar Documents

Publication Publication Date Title
JP4297106B2 (ja) 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP4380552B2 (ja) アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器
KR100749111B1 (ko) 액티브 매트릭스 기판의 제조 방법, 액티브 매트릭스 기판,전기 광학 장치 및 전자 기기
KR100716217B1 (ko) 액티브 매트릭스 기판의 제조 방법
KR100841284B1 (ko) 금속 배선 형성 방법 및 액티브 매트릭스 기판의 제조 방법
JP4337744B2 (ja) 膜パターンの形成方法、アクティブマトリクス基板の製造方法
JP4572814B2 (ja) アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器
JP4192674B2 (ja) 薄膜パターン形成方法及びデバイスの製造方法
JP4042625B2 (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2004311530A (ja) パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、プラズマディスプレイパネルの製造方法、有機elデバイスの製造方法、フィールドエミッションディスプレイの製造方法及び電気光学装置並びに電子機器
JP2007189130A (ja) デバイスとその製造方法、配線形成方法及び電気光学装置並びに電子機器
JP2004330164A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2006065019A (ja) アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置及び電子機器
JP2007280987A (ja) 金属配線形成方法及びアクティブマトリクス基板の製造方法
JP2007184445A (ja) 配線形成方法、薄膜トランジスタの製造方法及びデバイス製造方法並びに電子機器
JP2007139953A (ja) アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器
JP2007142023A (ja) デバイスとその製造方法、配線形成方法及び電気光学装置並びに電子機器
JP2004337780A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2008058456A (ja) アクティブマトリクス基板の製造方法及び液晶表示装置の製造方法
JP2008058455A (ja) アクティブマトリクス基板の製造方法及び液晶表示装置の製造方法
JP2006332313A (ja) 導電膜パターンの形成方法、デバイスの製造方法、電気光学装置、及び電子機器
JP2007108204A (ja) 画素電極形成方法、デバイス製造方法及び電気光学装置並びに電子機器
JP2007103759A (ja) 膜パターンの形成方法、デバイスの製造方法、デバイス、電気光学装置、及び電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080902

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081104