[go: up one dir, main page]

CN101814511B - Tft-lcd阵列基板及其制造方法 - Google Patents

Tft-lcd阵列基板及其制造方法 Download PDF

Info

Publication number
CN101814511B
CN101814511B CN200910078446.5A CN200910078446A CN101814511B CN 101814511 B CN101814511 B CN 101814511B CN 200910078446 A CN200910078446 A CN 200910078446A CN 101814511 B CN101814511 B CN 101814511B
Authority
CN
China
Prior art keywords
via hole
pixel
connecting bar
data line
pixel area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200910078446.5A
Other languages
English (en)
Other versions
CN101814511A (zh
Inventor
陈旭
林承武
谢振宇
刘翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN200910078446.5A priority Critical patent/CN101814511B/zh
Priority to US12/703,315 priority patent/US8497964B2/en
Publication of CN101814511A publication Critical patent/CN101814511A/zh
Application granted granted Critical
Publication of CN101814511B publication Critical patent/CN101814511B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及一种TFT-LCD阵列基板及其制造方法。阵列基板包括形成在基板上的栅线和数据线，所述栅线和数据线限定的像素区域内形成像素电极和薄膜晶体管，所述数据线为具有使上下相邻像素区域的耦合电容产生相反变化的镜面对称结构。本发明通过将数据线设置成镜面对称结构，当像素电极发生偏移时，由于数据线的镜面对称结构，上下相邻像素区域的耦合电容Cpd会产生互为相反的变化，从而在画面品质上消除了宏观上的显示不均匀情况，有效防止了白色带状水印或黑色带状水印的发生，提高了画面品质。此外，本发明提高了工艺自由度。

Description

TFT-LCD阵列基板及其制造方法
技术领域
本发明涉及一种薄膜晶体管液晶显示器结构及其制造方法，尤其是一种TFT-LCD阵列基板及其制造方法。
背景技术
近年来，随着数字化电视的普及，传统的CRT显示由于数字化困难以及体积大、重量大、有辐射等缺点，逐渐被新一代显示技术替代。有代表性的新一代显示技术包括PDP、OLED、LCD等。其中，薄膜晶体管液晶显示器(ThinFilm Transistor Liquid Crystal Display，简称TFT-LCD)具有重量轻、体积小、功耗低、无辐射、显示分辨率高等优点，逐渐成为主流产品。
TFT-LCD的主体结构包括对盒的阵列基板和彩膜基板，阵列基板上形成有栅线、数据线以及以矩阵方式排列的薄膜晶体管和像素电极，栅线上施加的控制信号使数据线上的信号电压传送到像素电极上，通过控制液晶的偏转实现显示所需画面。由于TFT-LCD生产制作工艺复杂，当制备的产品偏离设计要求时将严重影响TFT-LCD的显示质量。例如，数据线与像素电极之间的耦合电容Cpd对画面品质有很大影响，虽然在设计中相邻像素区域的耦合电容Cpd是相同的，但在实际生产过程中，由于数据线和像素电极是在不同的构图工艺中采用不同的掩模板分别形成，因此容易发生数据线与像素电极之间的位置偏移，从而造成一部分宏观区域的耦合电容Cpd整体发生偏差。如果相同像素列的像素电极均向一侧方向偏移，则该像素列的像素区域的耦合电容Cpd均变大或变小，在显示亮度上反映为整体变亮或整体变暗，造成画面显示不均匀，画面品质上表现为白色带状水印(Mura)或黑色带状水印。
发明内容
本发明的目的是提供一种TFT-LCD阵列基板及其制造方法，有效解决现有TFT-LCD存在的画面显示不均匀等缺陷。
为了实现上述目的，本发明提供了一种TFT-LCD阵列基板，包括形成在基板上的栅线和数据线，所述栅线和数据线限定的像素区域内形成像素电极和薄膜晶体管，所述数据线为具有使上下相邻像素区域的耦合电容产生相反变化的镜面对称结构。
所述数据线包括相互连接的数据线条和连接条，对于相同像素列中两个相邻的上像素区域和下像素区域，位于上像素区域左侧的数据线条通过所述连接条与位于下像素区域右侧的数据线条连接，或位于上像素区域右侧的数据线条通过所述连接条与位于下像素区域左侧的数据线条连接。
所述连接条可以包括第一连接条、第二连接条和第三连接条，在同一像素区域内，所述第二连接条用于连接第一连接条与数据线条的下端，所述第三连接条用于连接第一连接条与数据线条的上端，使同一像素列的数据线具有镜面对称结构。进一步地，所述第二连接条和第三连接条与像素电极同层并在同一次构图工艺中形成，所述第一连接条可以与栅线同层，也可以与数据线同层。
所述连接条也可以为第四连接条，在同一像素区域内，所述第四连接条用于将位于所述像素区域一侧的数据线条的下端与位于所述像素区域另一侧的数据线条的上端连接起来，使同一像素列的数据线具有镜面对称结构。进一步地，所述第四连接条与像素电极同层并在同一次构图工艺中形成。
对于相同像素列中两个相邻的上像素区域和下像素区域，上像素区域的数据线位于像素电极的一侧，下像素区域的数据线位于像素电极的另一侧，使同一像素列的数据线具有镜面对称结构。
在上述技术方案基础上，所述上下相邻像素区域为相同像素列中两个相邻的上像素区域和下像素区域，所述上像素区域包括1个～10个子像素，所述下像素区域包括1个～10个子像素。
在上述技术方案基础上，对于两个相邻的像素区域，一个像素区域内子像素的薄膜晶体管位于像素区域的一侧，另一个像素区域内子像素的薄膜晶体管位于像素区域的另一侧，形成薄膜晶体管的错位结构。
为了实现上述目的，本发明还提供了一种TFT-LCD阵列基板制造方法，包括：
步骤1、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线和栅电极的图形；
步骤2、在完成步骤1的基板上沉积栅绝缘层、半导体薄膜、掺杂半导体薄膜和源漏金属薄膜，通过构图工艺形成包括有源层、数据线条、漏电极、源电极和TFT沟道区域的图形；
步骤3、在完成步骤2的基板上沉积钝化层，通过构图工艺形成包括第一过孔、第二过孔和第三过孔的图形，所述第一过孔位于漏电极的上方，所述第二过孔和第三过孔分别位于数据线条的两个端部；
步骤4、在完成步骤3的基板上沉积透明导电薄膜，通过构图工艺形成包括像素电极和过孔连接条的图形，所述像素电极通过第一过孔与漏电极连接，所述过孔连接条通过所述第二过孔和第三过孔连接所述数据线条，使同一像素列的数据线具有镜面对称结构。
所述步骤1中还可以同时形成有第一连接条；所述步骤3中还同时形成有第四过孔和第五过孔图形，所述第四过孔和第五过孔分别位于所述第一连接条的二个端部；所述步骤4中形成的过孔连接条为第二连接条和第三连接条，所述第二连接条用于通过第二过孔和第四过孔或第二过孔和第五过孔使第一连接条连接数据线条的下端，所述第三连接条用于通过第三过孔和第四过孔或第三过孔和第五过孔使第一连接条连接数据线条的上端，使同一像素列的数据线具有镜面对称结构。
所述步骤2中还可以同时形成有第一连接条；所述步骤3中还同时形成有第四过孔和第五过孔图形，所述第四过孔和第五过孔分别位于所述第一连接条的二个端部；所述步骤4中形成的过孔连接条为第二连接条和第三连接条，所述第二连接条用于通过第二过孔和第四过孔或第二过孔和第五过孔使第一连接条连接数据线条的下端，所述第三连接条用于通过第三过孔和第四过孔或第三过孔和第五过孔使第一连接条连接数据线条的上端，使同一像素列的数据线具有镜面对称结构。
所述步骤4中形成的过孔连接条为第四连接条，所述第四连接条通过第二过孔和第三过孔将位于本像素区域一侧的数据线条的下端与位于本像素区域另一侧的数据线条的上端连接起来，使同一像素列的数据线具有镜面对称结构。
在上述技术方案基础上，对于相同像素列中两个相邻的上像素区域和下像素区域，上像素区域的数据线条位于像素电极的一侧，下像素区域的数据线条位于像素电极的另一侧；所述过孔连接条通过所述第二过孔和第三过孔连接所述数据线条包括：对于相同像素列中两个相邻的上像素区域和下像素区域，位于上像素区域左侧的数据线条通过所述过孔连接条与位于下像素区域右侧的数据线条连接，或位于上像素区域右侧的数据线条通过所述过孔连接条与位于下像素区域左侧的数据线条连接。
所述上像素区域包括1个～10个子像素，所述下像素区域包括1个～10个子像素。
为了实现上述目的，本发明还提供了另一种TFT-LCD阵列基板制造方法，包括：
步骤41、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线和栅电极的图形；
步骤42、在完成步骤41的基板上沉积栅绝缘层、半导体薄膜、掺杂半导体薄膜和源漏金属薄膜，通过构图工艺形成包括有源层、数据线、漏电极、源电极和TFT沟道区域的图形，其中所述数据线具有镜面对称结构，对于相同像素列中两个相邻的上像素区域和下像素区域，上像素区域的数据线位于像素区域的一侧，下像素区域的数据线位于像素区域的另一侧；
步骤43、在完成步骤42的基板上沉积钝化层，通过构图工艺形成包括第一过孔的图形，所述第一过孔位于漏电极的上方；
步骤44、在完成步骤43的基板上沉积透明导电薄膜，通过构图工艺形成包括像素电极的图形，所述像素电极通过第一过孔与漏电极连接。
本发明提供了一种TFT-LCD阵列基板及其制造方法，通过将数据线设置成镜面对称结构，当像素电极发生向左(或向右)偏移时，由于数据线的镜面对称结构，上下相邻像素区域的耦合电容Cpd会产生互为相反的变化，从而在画面品质上消除了宏观上的显示不均匀情况，有效防止了白色带状水印或黑色带状水印的发生，提高了画面品质。此外，制备相同画面品质的TFT-LCD阵列基板时，相对于现有技术制备工艺，本发明提高了工艺自由度。
附图说明
图1为本发明TFT-LCD阵列基板第一实施例的平面图；
图2为图1中A1-A1向的剖面图；
图3为图1中B1-B1向的剖面图；
图4为图1中C1-C1向的剖面图；
图5为本发明TFT-LCD阵列基板第一实施例第一次构图工艺后的平面图；
图6为图5中A2-A2向的剖面图；
图7为图5中B2-B2向的剖面图；
图8为图5中C2-C2向的剖面图；
图9为本发明TFT-LCD阵列基板第一实施例第二次构图工艺后的平面图；
图10为图9中A3-A3向的剖面图；
图11为图9中B3-B3向的剖面图；
图12为图9中C3-C3向的剖面图；
图13为本发明TFT-LCD阵列基板第一实施例第三次构图工艺后的平面图；
图14为图13中A4-A4向的剖面图；
图15为图13中B4-B4向的剖面图；
图16为图13中C4-C4向的剖面图；
图17为本发明TFT-LCD阵列基板第二实施例的平面图；
图18为图17中D1-D1向的剖面图；
图19为本发明TFT-LCD阵列基板第三实施例的平面图；
图20为图19中E1-E1向的剖面图；
图21为本发明TFT-LCD阵列基板第四实施例的平面图；
图22为本发明TFT-LCD阵列基板第五实施例的平面图；
图23为本发明TFT-LCD阵列基板制造方法的流程图；
图24为本发明TFT-LCD阵列基板制造方法第一实施例的流程图；
图25为本发明TFT-LCD阵列基板制造方法第二实施例的流程图；
图26为本发明TFT-LCD阵列基板制造方法第三实施例的流程图；
图27为本发明TFT-LCD阵列基板制造方法第四实施例的流程图。
附图标记说明：
1-基板；           2-栅电极；          3-栅绝缘层；
4-半导体层；       5-掺杂半导体层；    6-源电极；
7-漏电极；         8-钝化层；          11-栅线；
12-数据线条；      13-像素电极；       14-第一连接条；
15-第二连接条；    16-第三连接条；     17-第四连接条；
18-数据线；        21-第一过孔；       22-第二过孔；
23-第三过孔；      24-第四过孔；       25-第五过孔。
具体实施方式
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
图1为本发明TFT-LCD阵列基板第一实施例的平面图，所反映的是相邻像素单元的结构，图2为图1中A1-A1向的剖面图，图3为图1中B1-B1向的剖面图，图4为图1中C1-C1向的剖面图。如图1～图4所示，本实施例TFT-LCD阵列基板的主体结构包括形成在基板上的栅线、数据线、像素电极和薄膜晶体管，栅线用于向薄膜晶体管提供开启信号，数据线用于向像素电极提供数据信号，薄膜晶体管和像素电极以矩阵方式排列，形成数个像素行和数个像素列。每个像素行设置有一条水平状的栅线，每个像素列设置有一条具有镜面对称结构的数据线，具有镜面对称结构的数据线可以使上下相邻像素区域的耦合电容产生相反的变化，从而在画面品质上消除了宏观上的显示不均匀情况，有效防止了白色带状水印或黑色带状水印的发生，提高了画面品质。
具体地，本实施例的像素区域表示一个子像素，每个像素区域内形成有栅线11、数据线条12、像素电极13、薄膜晶体管以及通过与数据线条12连接并形成镜面对称结构数据线的第一连接条14、第二连接条15和第三连接条16。本实施例所称的镜面对称结构是指：对于相同像素列中两个相邻的上像素区域和下像素区域，位于上像素区域左侧的数据线条12通过第一连接条14、第二连接条15和第三连接条16与位于下像素区域右侧的数据线条12连接，或位于上像素区域右侧的数据线条12通过第一连接条14、第二连接条15和第三连接条16与位于下像素区域左侧的数据线条12连接，使向同一像素列内的像素电极13提供数据信号的数据线具有镜面对称结构(S形结构)。因此，对于相同的像素行，每个薄膜晶体管的位置相同，均位于像素区域的左侧或右侧，但两个相邻像素行上薄膜晶体管的位置为错位设置，一个像素行上的薄膜晶体管位于像素区域的一侧(如左侧)，相邻的另一个像素行上的薄膜晶体管位于像素区域的另一侧(如右侧)。
本实施例薄膜晶体管包括栅电极2、栅绝缘层3、半导体层4、掺杂半导体层(也称欧姆接触层)5、源电极6、漏电极7和钝化层8，栅电极2形成在基板1上，并与栅线11连接，第一连接条14与栅电极2和栅线11同层。栅绝缘层3形成在栅电极2和栅线11上并覆盖整个基板1。有源层(半导体层4和掺杂半导体层5)形成在栅绝缘层3上并位于栅电极2的上方。源电极6和漏电极7形成在有源层上，源电极6的一端位于栅电极2的上方，另一端与数据线条12连接，漏电极7的一端位于栅电极2的上方，另一端通过钝化层8上开设的第一过孔21与像素电极13连接，漏电极7和源电极6之间形成TFT沟道区域，TFT沟道区域的掺杂半导体层5被完全刻蚀掉，并刻蚀掉部分厚度的半导体层4，使TFT沟道区域的半导体层4暴露出来。钝化层8形成在数据线条12、源电极6和漏电极7上并覆盖整个基板1，在漏电极7位置开设有第一过孔21；在数据线条12的两个端部位置开设有第二过孔22和第三过孔23，数据线条12下侧端部为第二过孔22，上侧端部为第三过孔23；在第一连接条14的二个端部位置开设有第四过孔24和第五过孔25，左侧端部为第四过孔24，右侧端部为第五过孔25。像素电极13、第二连接条15和第三连接条16形成在钝化层8上，像素电极13通过第一过孔21与漏电极7连接，第二连接条15通过第二过孔22和第四过孔24(或第二过孔22和第五过孔25)与数据线条12的下端连接，第三连接条16通过第三过孔23和第四过孔24(或第三过孔23和第五过孔25)与数据线条12的上端连接，使同一像素列的数据线具有镜面对称结构，即向同一像素列内的像素电极提供数据信号的数据线具有镜面对称结构。
在TFT-LCD实际生产过程中，由于数据线和像素电极是在不同的构图工艺中采用不同的掩模板分别形成，因此容易发生数据线与像素电极之间的位置偏移，但由于本发明上像素区域中位于像素区域左侧的数据线条与下像素区域中位于像素区域右侧的数据线为同一根数据线，数据线具有镜面对称结构，因此当数据线与像素电极之间的位置偏移时，本发明上下相邻像素区域的耦合电容Cpd会产生互为相反的变化，从而在画面品质上消除了宏观上的显示不均匀情况因此。例如，如果相同像素列的像素电极均向左侧偏移，对于该像素列中相邻的上下两个像素区域，上像素区域的像素电极与位于像素区域左侧的数据线条之间的距离变小，导致该像素区域的耦合电容Cpd变大，在显示亮度上反映为变亮；同时下像素区域的像素电极与位于像素区域右侧的数据线条之间的距离变大，导致该像素区域的耦合电容Cpd变小，在显示亮度上反映为变暗。由此可见，由于相邻的上下两个像素区域的耦合电容Cpd产生相反的变化，因此两个像素区域的亮度具有互为抵消的趋势，从而在画面品质上消除了宏观上的显示不均匀情况，有效防止了白色带状水印或黑色带状水印的发生，提高了画面品质。
图5～图16为本发明TFT-LCD阵列基板第一实施例制造过程的示意图，可以进一步说明本实施例的技术方案，在以下说明中，本发明所称的构图工艺包括光刻胶涂覆、掩模、曝光、刻蚀和光刻胶剥离等工艺，光刻胶以正性光刻胶为例。
图5为本发明TFT-LCD阵列基板第一实施例第一次构图工艺后的平面图，所反映的是相邻像素单元的结构，图6为图5中A2-A2向的剖面图，图7为图5中B2-B2向的剖面图，图8为图5中C2-C2向的剖面图。首先采用磁控溅射或热蒸发的方法，在基板1(如玻璃基板或石英基板)上沉积一层栅金属薄膜，栅金属薄膜可以采用AlNd、Al、Cu、Mo、MoW或Cr的单层金属膜，也可以采用由多层金属薄膜构成的复合薄膜。采用普通掩模板对栅金属薄膜进行构图，在基板1上形成包括栅电极2、栅线11和第一连接条14的图形，如图5～图8所示。其中上下相邻像素区域内的栅电极2为错位结构。水平方向的第一连接条14设置在每个像素区域内，且位于每个像素区域的上部边缘(即栅线11的下方)。对于上下相邻的像素区域，如果上像素区域内的栅电极2位于像素区域的一侧(如左侧)，则下像素区域内的栅电极2位于像素区域的另一侧(如右侧)，形成上下相邻像素区域内(两个相邻像素行内)的栅电极错位结构。实际应用中，本发明第一次构图工艺中也可以同时形成公共电极线图形，形成存储电容在公共电极线上(Cs on Common)的结构。
图9为本发明TFT-LCD阵列基板第一实施例第二次构图工艺后的平面图，所反映的是相邻像素单元的结构，图10为图9中A3-A3向的剖面图，图11为图9中B3-B3向的剖面图，图12为图9中C3-C3向的剖面图。在完成上述结构图形的基板上，首先采用等离子体增强化学气相沉积(简称PECVD)方法，依次沉积栅绝缘层3、半导体薄膜和掺杂半导体层薄膜，然后采用磁控溅射或热蒸发的方法，沉积一层源漏金属薄膜。栅绝缘层3可以采用氧化物(SiOx)、氮化物(SiNx)或氧氮化合物(SiOxNy)的单层膜，或为上述材料任意组合构成的复合膜，源漏金属薄膜可以采用Mo、MoW或Cr的单层膜，或者为Mo、MoW或Cr任意组合所构成复合膜。采用半色调或灰色调掩模板通过构图工艺形成有源层、数据线条12、源电极6、漏电极7和TFT沟道区域图形，如图9～图12所示。其中上下相邻像素区域内的源电极为错位结构。竖直方向的数据线条12设置在每个像素区域内，两个相邻数据线条12之间的断点位于每个像素区域的上部边缘(即断点位于第一连接条14的端部附近)。对于相邻的上下像素区域，如果上像素区域内的源电极6位于数据线条12的一侧(如左侧)，则下像素区域内的源电极6位于数据线条12的另一侧(如右侧)，形成上下相邻像素区域内(两个相邻像素行内)的漏电极错位结构。本次构图工艺后，对于相同的像素行，每个薄膜晶体管的位置相同，均位于像素区域的左侧或右侧，但两个相邻像素行上薄膜晶体管的位置为错位设置，一个像素行上的薄膜晶体管位于像素区域的一侧(如左侧)，相邻的另一个像素行上的薄膜晶体管位于像素区域的另一侧(如右侧)。
本发明第二次构图工艺是一种采用多步刻蚀方法的构图工艺，与现有技术四次构图工艺中形成有源层、数据线、源电极、漏电极和TFT沟道区域图形的过程相同，工艺过程具体为：首先在源漏金属薄膜上涂覆一层光刻胶，采用半色调或灰色调掩模板对光刻胶进行曝光，使光刻胶形成完全曝光区域、未曝光区域和半曝光区域，其中未曝光区域对应于数据线、源电极和漏电极图形所在区域，半曝光区域对应于源电极和漏电极之间TFT沟道区域图形所在区域，完全曝光区域对应于上述图形以外的区域。显影处理后，未曝光区域的光刻胶厚度没有变化，形成光刻胶完全保留区域，完全曝光区域的光刻胶被完全去除，形成光刻胶完全去除区域，半曝光区域的光刻胶厚度变薄，形成光刻胶半保留区域。通过第一次刻蚀工艺完全刻蚀掉完全曝光区域的源漏金属薄膜、掺杂半导体薄膜和半导体薄膜，形成包括有源层和数据线条的图形。通过灰化工艺，去除半曝光区域的光刻胶，暴露出该区域的源漏金属薄膜。通过第二次刻蚀工艺完全刻蚀掉半曝光区域的源漏金属薄膜和掺杂半导体薄膜，并刻蚀掉部分厚度的半导体薄膜，使该区域的半导体薄膜暴露出来，形成包括源电极、漏电极和TFT沟道区域的图形。最后剥离剩余的光刻胶，完成本发明TFT-LCD阵列基板第二次构图工艺。本次构图工艺后，有源层(半导体层4和掺杂半导体层5)形成在栅绝缘层3上并位于栅电极2的上方，源电极6和漏电极7形成在有源层上，源电极6的一端位于栅电极2上方，另一端与数据线条12连接，漏电极7的一端位于栅电极2上方，与源电极6相对设置，源电极6和漏电极7之间TFT沟道区域的掺杂半导体层5被完全刻蚀掉，并刻蚀掉部分厚度的半导体层4，使TFT沟道区域的半导体层4暴露出来。此外，数据线条的下方保留有掺杂半导体薄膜和半导体薄膜。
图13为本发明TFT-LCD阵列基板第一实施例第三次构图工艺后的平面图，所反映的是相邻像素单元的结构，图14为图13中A4-A4向的剖面图，图15为图13中B4-B4向的剖面图，图16为图13中C4-C4向的剖面图。在完成上述结构图形的基板上，采用PECVD方法沉积一层钝化层8。钝化层8可以采用氧化物、氮化物或氧氮化合物。采用普通掩模板对钝化层进行构图，在每个像素区域内形成包括第一过孔21、第二过孔22、第三过孔23、第四过孔24和第五过孔25的图形，如图13～图16所示。其中，第一过孔21位于漏电极7的上方，刻蚀掉钝化层8，暴露出漏电极7的表面。第二过孔22和第三过孔23分别位于数据线条12的两个端部，刻蚀掉钝化层8，暴露出数据线条12的表面，数据线条12下侧端部为第二过孔22，上侧端部为第三过孔23。第四过孔24和第五过孔25分别位于第一连接条14的二个端部，刻蚀掉钝化层8和栅绝缘层3，暴露出第一连接条14的表面，左侧端部为第四过孔24，右侧端部为第五过孔25。本构图工艺中，还同时形成有栅线接口区域(栅线PAD)的栅线接口过孔和数据线接口区域(数据线PAD)的数据线接口过孔等图形，通过构图工艺形成栅线接口区域和数据线接口区域图形的工艺已广泛应用于目前的构图工艺中，这里不再赘述。
最后，在完成上述结构图形的基板上，采用磁控溅射或热蒸发的方法，依次沉积透明导电薄膜，透明导电薄膜可以采用氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等材料的单层膜，或上述材料任意组合构成的复合膜，也可以采用其它金属及金属氧化物。采用普通掩模板对透明导电薄膜进行构图，在每个像素区域内形成包括像素电极13、第二连接条15和第三连接条16的图形，如图1～图4所示。其中，每个像素区域内的像素电极13通过第一过孔21与漏电极7连接，第二连接条15通过第二过孔22和第四过孔24(或第二过孔22和第五过孔25)与数据线条12的下端连接，第三连接条16通过第三过孔23和第四过孔24(或第三过孔23和第五过孔25)与数据线条12的上端连接。
下面以相同像素列中相邻的上下两个像素区域为例，详细说明数据线条12与第一连接条14、第二连接条15和第三连接条16的连接关系。
在上像素区域中，第二连接条15的右端通过第二过孔22与位于本像素区域右侧的数据线条12的下端连接，第二连接条15的左端通过第五过孔25与第一连接条14的右端连接，使位于本像素区域右侧的数据线条12的下端与第一连接条14连接起来；第三连接条16的左端通过第三过孔23与位于本像素区域左侧的数据线条12的上端连接，第三连接条16的右端通过第四过孔24与第一连接条14的左端连接，使第一连接条14与位于本像素区域左侧的第一数据线条12的上端连接起来；最终使位于本像素区域右侧的数据线条12的下端与位于本像素区域左侧的数据线条12的上端通过第一连接条14、第二连接条15和第三连接条16连接起来。
在下像素区域中，第二连接条15的左端通过第二过孔22与位于本像素区域左侧的数据线条12的下端连接，第二连接条15的右端通过第四过孔24与第一连接条14的左端连接，使位于本像素区域右侧的第一数据线条12的下端与第一连接条14连接起来；第三连接条16的右端通过第三过孔23与位于本像素区域右侧的数据线条12的上端连接，第三连接条16的左端通过第五过孔25与第一连接条14的右端连接，使第一连接条14与位于本像素区域右侧的数据线条12的上端连接起来；最终使位于本像素区域左侧的数据线条12的下端与位于本像素区域右侧的数据线条12的上端通过第一连接条14、第二连接条15和第三连接条16连接起来。
综上所述，对于相同像素列中两个相邻的上像素区域和下像素区域，位于上像素区域左侧的数据线条12通过第一连接条14、第二连接条15和第三连接条16与位于下像素区域右侧的数据线条12连接，或位于上像素区域右侧的数据线条12通过第一连接条14、第二连接条15和第三连接条16与位于下像素区域左侧的数据线条12连接，使同一像素列的数据线具有镜面对称结构(S形结构)。
本实施例所说明的四次构图工艺仅仅是制备本发明TFT-LCD阵列基板的一种实现方法，实际使用中还可以通过增加或减少构图工艺次数、选择不同的材料或材料组合来实现本发明。例如，本实施例TFT-LCD阵列基板第二次构图工艺可以由二个采用普通掩模板的构图工艺完成，即通过一次采用普通掩模板的构图工艺形成有源层图形，通过另一次采用普通掩模板的构图工艺形成数据线、源电极、漏电极和TFT沟道区域图形，这里不再赘述。
本发明提供了一种TFT-LCD阵列基板，通过将数据线设置成镜面对称结构，当像素电极发生向左(或向右)偏移时，由于数据线的镜面对称结构，上下相邻像素区域的耦合电容Cpd会产生互为相反的变化，从而在画面品质上消除了宏观上的显示不均匀情况，有效防止了白色带状水印或黑色带状水印的发生，提高了画面品质。此外，制备相同画面品质的TFT-LCD阵列基板时，相对于现有技术制备工艺，本发明提高了工艺自由度。
图17为本发明TFT-LCD阵列基板第二实施例的平面图，所反映的是相邻像素单元的结构，图18为图17中D1-D1向的剖面图。本实施例是前述第一实施例技术方案的一种结构变形，在前述第一实施例技术方案基础上，本实施例将第一连接条、第二连接条和第三连接条合并成一个第四连接条17。具体地，本实施例的像素区域表示一个子像素，每个像素区域内形成有栅线11、数据线条12、像素电极13、薄膜晶体管以及通过与数据线条12连接并形成镜面对称结构数据线的第四连接条17。本实施例所称的镜面对称结构是指：对于相同像素列中两个相邻的上像素区域和下像素区域，位于上像素区域左侧的数据线条12通过第四连接条17与位于下像素区域右侧的数据线条12连接，或位于上像素区域右侧的数据线条12通过第四连接条17与位于下像素区域左侧的数据线条12连接，使向同一像素列内的像素电极13提供数据信号的数据线具有镜面对称结构(S形结构)。
本实施例栅电极、栅绝缘层、半导体层、掺杂半导体层、源电极、漏电极和TFT沟道区域等结构与前述第一实施例相同，不同之处在于，钝化层8上开设有第一过孔21、第二过孔22和第三过孔23，第一过孔21开设在漏电极7位置，第二过孔22开设在数据线条12下侧端部，第三过孔23开设在数据线条12上侧端部。像素电极13和第四连接条17形成在钝化层8上，像素电极13通过第一过孔21与漏电极7连接，第四连接条17通过第二过孔22和第三过孔23将位于像素区域两侧的数据线条12连接起来。具体地连接关系为：在上像素区域中，第四连接条17的右端通过第二过孔22与位于本像素区域右侧的数据线条12的下端连接，第四连接条17的左端通过第三过孔23与位于本像素区域左侧的数据线条12的上端连接，使位于本像素区域右侧的数据线条12的下端与位于本像素区域左侧的数据线条12的上端通过第四连接条17连接起来。在下像素区域中，第四连接条17的左端通过第二过孔22与位于本像素区域左侧的数据线条12的下端连接，第四连接条17的右端通过第三过孔23与位于本像素区域右侧的数据线条12的上端连接，使位于本像素区域左侧的数据线条12的下端与位于本像素区域右侧的数据线条12的上端通过第四连接条17连接起来，如图17和图18所示。实际应用中，本实施例第四连接条17还可以设置在栅线上方，尽量减小占用显示区域的面积，提高开口率。
本实施例TFT-LCD阵列基板的制备过程与前述第一实施例基本相同，不同之处在于，第一次构图工艺中形成包括栅电极2和栅线11的图形，第三次构图工艺中形成包括第一过孔21、第二过孔22和第三过孔23的图形，最后一次构图工艺中形成包括像素电极13和第四连接条17的图形，像素电极13通过第一过孔21与漏电极7连接，第四连接条17通过第二过孔22和第三过孔23将位于本像素区域一侧的数据线条12的下端与位于本像素区域另一侧的数据线条12的上端连接起来，使本实施例同一像素列的数据线具有镜面对称结构。
图19为本发明TFT-LCD阵列基板第三实施例的平面图，所反映的是相邻像素单元的结构，图20为图19中E1-E1向的剖面图。本实施例是前述第一实施例技术方案的一种结构变形，在前述第一实施例技术方案基础上，本实施例将第一连接条14设置成与数据线条12同层，其它结构相同。本实施例TFT-LCD阵列基板的制备过程与前述第一实施例基本相同，不同之处在于，第一次构图工艺中形成包括栅电极2和栅线11的图形，第二次构图工艺中形成包括数据线条12、源电极6、漏电极7、TFT沟道区域和第一连接条14的图形，水平方向的第一连接条14设置在每个像素区域内，且位于每个像素区域的上部边缘(即栅线11的下方)，其它过程不再赘述。
图21为本发明TFT-LCD阵列基板第四实施例的平面图，所反映的是相邻像素单元的结构。本实施例是前述第一实施例技术方案的一种结构变形，在前述第一实施例技术方案基础上，本实施例具有镜面对称结构的数据线18为一体结构，即通过一次构图工艺形成。虽然本实施例一体结构的数据线电阻较大，但具有工艺简单的特点。
图22为本发明TFT-LCD阵列基板第五实施例的平面图，所反映的是数个像素单元的结构。本实施例是前述第一实施例技术方案的一种结构变形，在前述第一实施例技术方案基础上，本实施例的像素区域表示数个子像素，称之为显示区域，因此本实施例是将第一实施例中相邻子像素的镜面对称结构扩展为相邻显示区域的镜面对称结构，每个显示区域包括数个子像素。实际应用中，每个显示区域可以包含2个～10个子像素，使同一像素列的数据线具有镜面对称结构。
图23为本发明TFT-LCD阵列基板制造方法的流程图，包括：
步骤1、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线和栅电极的图形；
步骤2、在完成步骤1的基板上沉积栅绝缘层、半导体薄膜、掺杂半导体薄膜和源漏金属薄膜，通过构图工艺形成包括有源层、数据线条、漏电极、源电极和TFT沟道区域的图形；
步骤3、在完成步骤2的基板上沉积钝化层，通过构图工艺形成包括第一过孔、第二过孔和第三过孔的图形，所述第一过孔位于漏电极的上方，所述第二过孔和第三过孔分别位于数据线条的两个端部；
步骤4、在完成步骤3的基板上沉积透明导电薄膜，通过构图工艺形成包括像素电极和过孔连接条的图形，所述像素电极通过第一过孔与漏电极连接，所述过孔连接条通过所述第二过孔和第三过孔连接所述数据线条，使同一像素列的数据线具有镜面对称结构。
其中，步骤2中形成的数据线条具有的结构特点为：对于相同像素列中两个相邻的上像素区域和下像素区域，上像素区域的数据线条位于像素电极的一侧，下像素区域的数据线条位于像素电极的另一侧；步骤4中形成的过孔连接条具有的结构特点为：对于相同像素列中两个相邻的上像素区域和下像素区域，位于上像素区域左侧的数据线条通过所述过孔连接条与位于下像素区域右侧的数据线条连接，或位于上像素区域右侧的数据线条通过所述过孔连接条与位于下像素区域左侧的数据线条连接。
本发明提供了一种TFT-LCD阵列基板制造方法，通过将数据线设置成镜面对称结构，当像素电极发生向左(或向右)偏移时，由于数据线的镜面对称结构，上下相邻像素区域的耦合电容Cpd会产生互为相反的变化，从而在画面品质上消除了宏观上的显示不均匀情况，有效防止了白色带状水印或黑色带状水印的发生，提高了画面品质。此外，制备相同画面品质的TFT-LCD阵列基板，相对于现有技术制备工艺，本发明提高了工艺自由度。
下面通过具体实施例进一步说明本发明TFT-LCD阵列基板制造方法的技术方案。
图24为本发明TFT-LCD阵列基板制造方法第一实施例的流程图，包括：
步骤11、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线、栅电极和第一连接条的图形；
步骤12、在完成步骤11的基板上沉积栅绝缘层、半导体薄膜、掺杂半导体薄膜和源漏金属薄膜，通过构图工艺形成包括有源层、数据线条、漏电极、源电极和TFT沟道区域的图形；
步骤13、在完成步骤12的基板上沉积钝化层，通过构图工艺形成包括第一过孔、第二过孔、第三过孔、第四过孔和第五过孔的图形，所述第一过孔位于漏电极的上方，所述第二过孔和第三过孔分别位于数据线条的两个端部，所述第四过孔和第五过孔分别位于所述第一连接条的二个端部；
步骤14、在完成步骤13的基板上沉积透明导电薄膜，通过构图工艺形成包括像素电极、第二连接条和第三连接条的图形，所述像素电极通过第一过孔与漏电极连接，所述第二连接条用于通过第二过孔和第四过孔或第二过孔和第五过孔使第一连接条连接数据线条的下端，所述第三连接条用于通过第三过孔和第四过孔或第三过孔和第五过孔使第一连接条连接数据线条的上端，使同一像素列的数据线具有镜面对称结构。
本实施例是一种采用第一连接条、第二连接条和第三连接条形成镜面对称结构数据线的技术方案，其中第一连接条与栅线同层设置，第二连接条和第三连接条与像素电极同层设置，作为本发明过孔连接条，其制备过程已在前述图1～图16所示技术方案中详细介绍，这里不再赘述。
图25为本发明TFT-LCD阵列基板制造方法第二实施例的流程图，包括：
步骤21、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线和栅电极的图形；
步骤22、在完成步骤21的基板上沉积栅绝缘层、半导体薄膜、掺杂半导体薄膜和源漏金属薄膜，通过构图工艺形成包括有源层、数据线条、漏电极、源电极、TFT沟道区域和第一连接条的图形；
步骤23、在完成步骤22的基板上沉积钝化层，通过构图工艺形成包括第一过孔、第二过孔、第三过孔、第四过孔和第五过孔的图形，所述第一过孔位于漏电极的上方，所述第二过孔和第三过孔分别位于数据线条的两个端部，所述第四过孔和第五过孔分别位于所述第一连接条的二个端部；
步骤24、在完成步骤23的基板上沉积透明导电薄膜，通过构图工艺形成包括像素电极、第二连接条和第三连接条的图形，所述像素电极通过第一过孔与漏电极连接，所述第二连接条用于通过第二过孔和第四过孔或第二过孔和第五过孔使第一连接条连接数据线条的下端，所述第三连接条用于通过第三过孔和第四过孔或第三过孔和第五过孔使第一连接条连接数据线条的上端，使同一像素列的数据线具有镜面对称结构。
本实施例是一种采用第一连接条、第二连接条和第三连接条形成镜面对称结构数据线的技术方案，其中第一连接条与数据线同层设置，第二连接条和第三连接条与像素电极同层设置，作为本发明过孔连接条，其制备过程已在前述图19～图20所示技术方案中详细介绍，这里不再赘述。
图26为本发明TFT-LCD阵列基板制造方法第三实施例的流程图，包括：
步骤31、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线和栅电极的图形；
步骤32、在完成步骤31的基板上沉积栅绝缘层、半导体薄膜、掺杂半导体薄膜和源漏金属薄膜，通过构图工艺形成包括有源层、数据线条、漏电极、源电极和TFT沟道区域的图形；
步骤33、在完成步骤32的基板上沉积钝化层，通过构图工艺形成包括第一过孔、第二过孔和第三过孔的图形，所述第一过孔位于漏电极的上方，所述第二过孔和第三过孔分别位于数据线条的两个端部；
步骤34、在完成步骤33的基板上沉积透明导电薄膜，通过构图工艺形成包括像素电极和第四连接条的图形，所述像素电极通过第一过孔与漏电极连接，所述第四连接条通过第二过孔和第三过孔将位于本像素区域一侧的数据线条的下端与位于本像素区域另一侧的数据线条的上端连接起来，使同一像素列的数据线具有镜面对称结构。
本实施例是一种采用第四连接条形成镜面对称结构数据线的技术方案，其中第四连接条与像素电极同层设置，作为本发明过孔连接条，其制备过程已在前述图17～图18所示技术方案中详细介绍，这里不再赘述。
在本发明TFT-LCD阵列基板制造方法前述实施例技术方案基础上，可以将前述实施例中相邻子像素的镜面对称结构扩展为相邻显示区域的镜面对称结构，每个显示区域包括数个子像素。实际应用中，每个显示区域可以包含2个～10个子像素，使同一像素列的数据线具有镜面对称结构。
图27为本发明TFT-LCD阵列基板制造方法第四实施例的流程图，包括：
步骤41、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线和栅电极的图形；
步骤42、在完成步骤41的基板上沉积栅绝缘层、半导体薄膜、掺杂半导体薄膜和源漏金属薄膜，通过构图工艺形成包括有源层、数据线、漏电极、源电极和TFT沟道区域的图形，其中所述数据线具有镜面对称结构，对于相同像素列中两个相邻的上像素区域和下像素区域，上像素区域的数据线位于像素区域的一侧，下像素区域的数据线位于像素区域的另一侧；
步骤43、在完成步骤42的基板上沉积钝化层，通过构图工艺形成包括第一过孔的图形，所述第一过孔位于漏电极的上方；
步骤44、在完成步骤43的基板上沉积透明导电薄膜，通过构图工艺形成包括像素电极的图形，所述像素电极通过第一过孔与漏电极连接。
本实施例是一种通过构图工艺形成一体结构的镜面对称结构数据线的技术方案，具有工艺简单的特点。
最后应说明的是：以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。

Claims (13)

1.一种TFT-LCD阵列基板，包括形成在基板上的栅线和数据线，所述栅线和数据线限定的像素区域内形成像素电极和薄膜晶体管，其特征在于，所述数据线为具有使上下相邻像素区域的耦合电容产生相反变化的镜面对称结构；
所述数据线包括相互连接的数据线条和连接条，对于相同像素列中两个相邻的上像素区域和下像素区域，位于上像素区域左侧的数据线条通过所述连接条与位于下像素区域右侧的数据线条连接，或位于上像素区域右侧的数据线条通过所述连接条与位于下像素区域左侧的数据线条连接。
2.根据权利要求1所述的TFT-LCD阵列基板，其特征在于，所述连接条包括第一连接条、第二连接条和第三连接条，在同一像素区域内，所述第二连接条用于连接第一连接条与数据线条的下端，所述第三连接条用于连接第一连接条与数据线条的上端，使同一像素列的数据线具有镜面对称结构。
3.根据权利要求2所述的TFT-LCD阵列基板，其特征在于，所述第一连接条与栅线同层并在同一次构图工艺中形成，所述第二连接条和第三连接条与像素电极同层并在同一次构图工艺中形成。
4.根据权利要求2所述的TFT-LCD阵列基板，其特征在于，所述第一连接条与数据线同层并在同一次构图工艺中形成，所述第二连接条和第三连接条与像素电极同层并在同一次构图工艺中形成。
5.根据权利要求1所述的TFT-LCD阵列基板，其特征在于，所述连接条为第四连接条，在同一像素区域内，所述第四连接条用于将位于所述像素区域一侧的数据线条的下端与位于所述像素区域另一侧的数据线条的上端连接起来，使同一像素列的数据线具有镜面对称结构。
6.根据权利要求5所述的TFT-LCD阵列基板，其特征在于，所述第四连接条与像素电极同层并在同一次构图工艺中形成。
7.根据权利要求1所述的TFT-LCD阵列基板，其特征在于，对于相同像 素列中两个相邻的上像素区域和下像素区域，上像素区域的数据线位于像素电极的一侧，下像素区域的数据线位于像素电极的另一侧，使同一像素列的数据线具有镜面对称结构。
8.根据权利要求1～7中任一权利要求所述的TFT-LCD阵列基板，其特征在于，所述上下相邻像素区域为相同像素列中两个相邻的上像素区域和下像素区域，所述上像素区域包括1个～10个子像素，所述下像素区域包括1个～10个子像素。
9.根据权利要求1～7中任一权利要求所述的TFT-LCD阵列基板，其特征在于，对于两个相邻的像素区域，一个像素区域内子像素的薄膜晶体管位于像素区域的一侧，另一个像素区域内子像素的薄膜晶体管位于像素区域的另一侧，形成薄膜晶体管的错位结构。
10.一种TFT-LCD阵列基板制造方法，其特征在于，包括：
步骤1、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线和栅电极的图形；
步骤2、在完成步骤1的基板上沉积栅绝缘层、半导体薄膜、掺杂半导体薄膜和源漏金属薄膜，通过构图工艺形成包括有源层、数据线条、漏电极、源电极和TFT沟道区域的图形；
步骤3、在完成步骤2的基板上沉积钝化层，通过构图工艺形成包括第一过孔、第二过孔和第三过孔的图形，所述第一过孔位于漏电极的上方，所述第二过孔和第三过孔分别位于数据线条的两个端部；
步骤4、在完成步骤3的基板上沉积透明导电薄膜，通过构图工艺形成包括像素电极和过孔连接条的图形，所述像素电极通过第一过孔与漏电极连接，所述过孔连接条通过所述第二过孔和第三过孔连接所述数据线条，使同一像素列的数据线具有镜面对称结构；
其中，所述步骤1中还同时形成有第一连接条；所述步骤3中还同时形成有第四过孔和第五过孔图形，所述第四过孔和第五过孔分别位于所述第一 连接条的二个端部；所述步骤4中形成的过孔连接条为第二连接条和第三连接条，所述第二连接条用于通过第二过孔和第四过孔或第二过孔和第五过孔使第一连接条连接数据线条的下端，所述第三连接条用于通过第三过孔和第四过孔或第三过孔和第五过孔使第一连接条连接数据线条的上端，使同一像素列的数据线具有镜面对称结构；或
其中，所述步骤2中还同时形成有第一连接条；所述步骤3中还同时形成有第四过孔和第五过孔图形，所述第四过孔和第五过孔分别位于所述第一连接条的二个端部；所述步骤4中形成的过孔连接条为第二连接条和第三连接条，所述第二连接条用于通过第二过孔和第四过孔或第二过孔和第五过孔使第一连接条连接数据线条的下端，所述第三连接条用于通过第三过孔和第四过孔或第三过孔和第五过孔使第一连接条连接数据线条的上端，使同一像素列的数据线具有镜面对称结构；或
其中，所述步骤4中形成的过孔连接条为第四连接条，所述第四连接条通过第二过孔和第三过孔将位于本像素区域一侧的数据线条的下端与位于本像素区域另一侧的数据线条的上端连接起来，使同一像素列的数据线具有镜面对称结构。
11.根据权利要求10所述的TFT-LCD阵列基板制造方法，其特征在于，对于相同像素列中两个相邻的上像素区域和下像素区域，上像素区域的数据线条位于像素电极的一侧，下像素区域的数据线条位于像素电极的另一侧；所述过孔连接条通过所述第二过孔和第三过孔连接所述数据线条包括：对于相同像素列中两个相邻的上像素区域和下像素区域，位于上像素区域左侧的数据线条通过所述过孔连接条与位于下像素区域右侧的数据线条连接，或位于上像素区域右侧的数据线条通过所述过孔连接条与位于下像素区域左侧的数据线条连接。
12.根据权利要求11所述的TFT-LCD阵列基板制造方法，其特征在于，所述上像素区域包括1个～10个子像素，所述下像素区域包括1个～10个子 像素。
13.一种TFT-LCD阵列基板制造方法，其特征在于，包括：
步骤41、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线和栅电极的图形；
步骤42、在完成步骤41的基板上沉积栅绝缘层、半导体薄膜、掺杂半导体薄膜和源漏金属薄膜，通过构图工艺形成包括有源层、数据线、漏电极、源电极和TFT沟道区域的图形，其中所述数据线具有镜面对称结构，对于相同像素列中两个相邻的上像素区域和下像素区域，上像素区域的数据线位于像素区域的一侧，下像素区域的数据线位于像素区域的另一侧；
步骤43、在完成步骤42的基板上沉积钝化层，通过构图工艺形成包括第一过孔的图形，所述第一过孔位于漏电极的上方；
步骤44、在完成步骤43的基板上沉积透明导电薄膜，通过构图工艺形成包括像素电极的图形，所述像素电极通过第一过孔与漏电极连接。 
CN200910078446.5A 2009-02-23 2009-02-23 Tft-lcd阵列基板及其制造方法 Expired - Fee Related CN101814511B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200910078446.5A CN101814511B (zh) 2009-02-23 2009-02-23 Tft-lcd阵列基板及其制造方法
US12/703,315 US8497964B2 (en) 2009-02-23 2010-02-10 TFT-LCD array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910078446.5A CN101814511B (zh) 2009-02-23 2009-02-23 Tft-lcd阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
CN101814511A CN101814511A (zh) 2010-08-25
CN101814511B true CN101814511B (zh) 2012-11-21

Family

ID=42621700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910078446.5A Expired - Fee Related CN101814511B (zh) 2009-02-23 2009-02-23 Tft-lcd阵列基板及其制造方法

Country Status (2)

Country Link
US (1) US8497964B2 (zh)
CN (1) CN101814511B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102053439A (zh) * 2010-11-24 2011-05-11 深圳市华星光电技术有限公司 像素单元以及液晶显示面板
CN103700329B (zh) 2013-12-13 2015-11-11 北京京东方光电科技有限公司 显示面板的显示方法
TWI748456B (zh) * 2014-02-28 2021-12-01 日商半導體能源研究所股份有限公司 顯示裝置的製造方法及電子裝置的製造方法
CN106128399A (zh) * 2016-08-31 2016-11-16 深圳市华星光电技术有限公司 用于降低液晶显示器显示亮度不均的驱动方法及装置
WO2020199186A1 (zh) * 2019-04-04 2020-10-08 深圳市柔宇科技有限公司 显示面板和显示装置
CN110989259B (zh) 2019-12-12 2023-01-10 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN112365831B (zh) * 2020-12-02 2022-04-08 深圳市华星光电半导体显示技术有限公司 显示面板
CN114764204A (zh) 2021-01-13 2022-07-19 京东方科技集团股份有限公司 显示面板及电子设备
CN115812175B (zh) 2021-04-06 2025-01-24 京东方科技集团股份有限公司 像素电极、阵列基板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101145561A (zh) * 2006-09-11 2008-03-19 北京京东方光电科技有限公司 一种tft矩阵结构及其制造方法
JP2008166765A (ja) * 2007-01-04 2008-07-17 Beijing Boe Optoelectronics Technology Co Ltd Ｔｆｔアレイ構造及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970004883B1 (ko) * 1992-04-03 1997-04-08 삼성전자 주식회사 액정표시패널
JP2006065020A (ja) * 2004-08-27 2006-03-09 Seiko Epson Corp アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器
JP4740203B2 (ja) * 2006-08-04 2011-08-03 北京京東方光電科技有限公司 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法
JP4823989B2 (ja) * 2006-09-11 2011-11-24 北京京東方光電科技有限公司 Ｔｆｔ―ｌｃｄアレイ基板及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101145561A (zh) * 2006-09-11 2008-03-19 北京京东方光电科技有限公司 一种tft矩阵结构及其制造方法
JP2008166765A (ja) * 2007-01-04 2008-07-17 Beijing Boe Optoelectronics Technology Co Ltd Ｔｆｔアレイ構造及びその製造方法

Also Published As

Publication number Publication date
CN101814511A (zh) 2010-08-25
US20100214518A1 (en) 2010-08-26
US8497964B2 (en) 2013-07-30

Similar Documents

Publication Publication Date Title
CN102645803B (zh) 像素单元，阵列基板、液晶面板、显示装置及其制造方法
CN101814511B (zh) Tft-lcd阵列基板及其制造方法
US8735916B2 (en) Pixel structure and manufacturing method thereof
CN101825814B (zh) Tft-lcd阵列基板及其制造方法
CN100442132C (zh) 一种tft lcd阵列基板结构及其制造方法
JP6342132B2 (ja) アレイ基板、ディスプレイパネル及びアレイ基板の製造方法
CN102023401B (zh) Tft-lcd阵列基板及其制造方法
CN102156368A (zh) 薄膜晶体管液晶显示阵列基板及其制造方法
CN101957530A (zh) Tft-lcd阵列基板及其制造方法
CN102012590B (zh) Ffs型tft-lcd阵列基板及其制造方法
CN102768989A (zh) 一种薄膜晶体管阵列基板结构及制造方法
US9252159B2 (en) Array substrate and fabrication method thereof, and display device
WO2016029601A1 (zh) 阵列基板及其制备方法、显示装置
CN104142593B (zh) 阵列基板及显示装置
US8339545B2 (en) TFT-LCD array substrate and method of manufacturing the same
CN104934443A (zh) 阵列基板及其制造方法、显示装置
US9281325B2 (en) Array substrate, manufacturing method thereof and display device
CN104882450A (zh) 一种阵列基板及其制作方法、显示装置
CN103913916B (zh) 一种阵列基板及其制造方法、液晶显示屏
CN202421681U (zh) 像素单元、阵列基板、液晶面板及显示装置
CN103413784B (zh) 一种阵列基板及其制备方法及显示装置
CN101799603B (zh) Tft-lcd阵列基板及其制造方法
CN103681765A (zh) 显示面板及其制作方法、显示装置
CN203909443U (zh) 一种阵列基板和液晶显示屏
CN105204251B (zh) 一种显示基板及其制作方法和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20150624

Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY

Effective date: 20150624

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150624

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE TECHNOLOGY GROUP Co.,Ltd.

Patentee after: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8

Patentee before: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121121