[go: up one dir, main page]

JP2005340618A - Method for cleaning semiconductor substrate - Google Patents

Method for cleaning semiconductor substrate Download PDF

Info

Publication number
JP2005340618A
JP2005340618A JP2004159301A JP2004159301A JP2005340618A JP 2005340618 A JP2005340618 A JP 2005340618A JP 2004159301 A JP2004159301 A JP 2004159301A JP 2004159301 A JP2004159301 A JP 2004159301A JP 2005340618 A JP2005340618 A JP 2005340618A
Authority
JP
Japan
Prior art keywords
film
semiconductor substrate
cleaning
copper wiring
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004159301A
Other languages
Japanese (ja)
Inventor
Itsuki Sudo
敬己 須藤
Kazuaki Inukai
和明 犬飼
Satoshi Kageyama
聡 蔭山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004159301A priority Critical patent/JP2005340618A/en
Publication of JP2005340618A publication Critical patent/JP2005340618A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for cleaning a semiconductor substrate which can solve a problem of a drying failure in a copper wiring forming step using a Low-k film. <P>SOLUTION: The method for cleaning the semiconductor substrate with a copper wiring layer formed therein comprises a first step in which a hydrophilic first film 7, a hydrophobic second film 8 and a hydrophilic third film 9 are laminated on the copper wiring layer in this order, and in a state that a copper layer composed of the copper wiring layer is exposed from an opening 11 provided in these films, the semiconductor substrate is subjected to a liquid medication processing; a second step of cleaning the semiconductor substrate with pure water after this liquid medication processing; and a third step in which, in a state that the semiconductor substrate is rotated, a gas containing vapor of isopropyl alcohol having a concentration of 0.01 volume% to 2.0 volume% is supplied and a drying processing for removing the pure water adhered to the semiconductor substrate is carried out. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体基板の洗浄方法に関し、より詳しくは、銅配線層が形成された半導体基板の洗浄方法に関する。   The present invention relates to a method for cleaning a semiconductor substrate, and more particularly to a method for cleaning a semiconductor substrate on which a copper wiring layer is formed.

近年、半導体デバイスの高速化は著しく、多層配線部における配線抵抗と配線層間の寄生容量に起因する信号伝搬速度の低下による伝送遅延が問題となってきている。こうした問題は、半導体デバイスの高集積化に伴う配線幅および配線間隔の微細化につれて配線抵抗が上昇し且つ寄生容量が増大するので、益々顕著となる傾向にある。   In recent years, the speed of semiconductor devices has been remarkably increased, and transmission delay due to a decrease in signal propagation speed due to wiring resistance in a multilayer wiring portion and parasitic capacitance between wiring layers has become a problem. Such a problem tends to become more prominent because the wiring resistance increases and the parasitic capacitance increases as the wiring width and the wiring interval become finer due to higher integration of semiconductor devices.

配線抵抗および寄生容量の増大に基づく信号遅延を防止するために、従来より、アルミニウム配線に代わる銅配線の導入が行われるとともに、層間絶縁膜として低誘電率の絶縁膜(以下、Low−k膜という。)を用いることが試みられてきた。   In order to prevent signal delay due to an increase in wiring resistance and parasitic capacitance, copper wiring has been introduced instead of aluminum wiring, and an insulating film having a low dielectric constant (hereinafter referred to as a low-k film) is used as an interlayer insulating film. Has been attempted.

Low−k膜を用いた銅配線の形成方法としては、ダマシン法によるものがある。これは、銅がアルミニウムに比較してエッチングレートの制御が困難であることに鑑み、銅をエッチングせずに配線を形成する技術として知られている。   As a method for forming a copper wiring using a low-k film, there is a damascene method. This is known as a technique for forming a wiring without etching copper, considering that it is difficult to control the etching rate of copper compared to aluminum.

ダマシン法は、具体的には、レジスト膜をマスクとしたLow−k膜のドライエッチングによって開口部を形成した後、レジスト膜をアッシングにより除去してから開口部に銅層を埋込むことによって銅配線層を形成する方法である。銅層の埋込みは、メッキ法により開口部を埋設するように銅膜を形成した後、開口部内にのみ銅膜を残すようにCMP(化学的機械研磨)法を用いて表面を平坦化することによって実現することができる。   Specifically, in the damascene method, an opening is formed by dry etching of a low-k film using a resist film as a mask, and then the resist film is removed by ashing, and then a copper layer is embedded in the opening. This is a method of forming a wiring layer. The copper layer is embedded by forming a copper film so that the opening is embedded by plating and then planarizing the surface using a CMP (Chemical Mechanical Polishing) method so that the copper film remains only in the opening. Can be realized.

ところで、半導体装置の製造工程で行われる基板の洗浄方法には、複数の基板を一括して洗浄するバッチ方式と、基板を1枚づつ洗浄する枚葉方式とがある。基板の大口径化が進む近年では、枚様方式による洗浄方法が主流となる傾向にある。   By the way, the substrate cleaning method performed in the manufacturing process of the semiconductor device includes a batch method for cleaning a plurality of substrates at once and a single wafer method for cleaning the substrates one by one. In recent years when the diameter of the substrate is increasing, a cleaning method using a sheet method tends to become mainstream.

枚様方式の洗浄装置としては、スピン式の洗浄装置が一般的である。この装置によれば、洗浄は、回転した基板上に薬液、純水を順に供給することによって行われる。また、洗浄後の基板の乾燥は、基板に付着した液を回転により弾き飛ばすことによって行う他、不活性ガスまたはクリーンエアーを基板に吹き付けたり、付着した液をイソプロピルアルコール(以下、IPAという。)液またはその蒸気で置換したりすることによっても行われる(例えば、特許文献1参照。)。   As a sheet-type cleaning device, a spin-type cleaning device is generally used. According to this apparatus, cleaning is performed by sequentially supplying a chemical solution and pure water onto the rotated substrate. In addition, the substrate after cleaning is dried by blowing off the liquid adhering to the substrate by rotation, and the substrate is sprayed with inert gas or clean air, or the adhering liquid is isopropyl alcohol (hereinafter referred to as IPA). It is also performed by substituting with a liquid or its vapor (for example, refer to Patent Document 1).

特開平09−038595号公報Japanese Patent Application Laid-Open No. 09-038595

しかしながら、ダマシン法による銅配線工程において、Low−k膜に開口部を形成した後に行う洗浄では次のような問題があった。以下、この問題を図7を用いて詳述する。   However, in the copper wiring process by the damascene method, the cleaning performed after forming the opening in the low-k film has the following problems. Hereinafter, this problem will be described in detail with reference to FIG.

図7において、シリコン基板21上に設けられた拡散防止膜22の上には、Low−k膜23および銅配線層24が形成されている。また、Low−k膜23の上には、さらに、拡散防止膜25、Low−k膜26およびキャップ膜27がこの順に積層されている。そして、これらの膜には、銅配線層24に至る開口部28が設けられている。   In FIG. 7, a low-k film 23 and a copper wiring layer 24 are formed on the diffusion prevention film 22 provided on the silicon substrate 21. Further, on the low-k film 23, a diffusion preventing film 25, a low-k film 26, and a cap film 27 are further laminated in this order. In these films, an opening 28 reaching the copper wiring layer 24 is provided.

一般に、拡散防止膜25およびキャップ膜27としては親水性の材料が用いられるのに対し、Low−k膜26としては疎水性の材料が用いられる。このため、洗浄に使用された水(純水)29はLow−k膜26に弾かれて、図7に示すように、開口部28の内部で上下に分かれて存在するようになる。この場合、開口部28の底部にある水29は除去され難いので、乾燥処理後も開口部28内に残留して銅配線層24上に被膜を形成する。この被膜は、配線間の接続不良を起こして接触抵抗を増大させ、配線形成工程における歩留まり低下をもたらすという問題があった。   In general, a hydrophilic material is used for the diffusion prevention film 25 and the cap film 27, whereas a hydrophobic material is used for the low-k film 26. For this reason, the water (pure water) 29 used for the cleaning is repelled by the Low-k film 26 and is divided into upper and lower parts inside the opening 28 as shown in FIG. In this case, since the water 29 at the bottom of the opening 28 is difficult to be removed, it remains in the opening 28 after the drying process and forms a film on the copper wiring layer 24. This film has a problem in that poor connection between wirings is caused, contact resistance is increased, and yield is lowered in a wiring forming process.

本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、Low−k膜を用いた銅配線形成工程における乾燥不良の問題を解消することのできる半導体基板の洗浄方法を提供することにある。   The present invention has been made in view of such problems. That is, an object of the present invention is to provide a semiconductor substrate cleaning method capable of solving the problem of poor drying in a copper wiring forming process using a low-k film.

本発明の他の目的および利点は、以下の記載から明らかとなるであろう。   Other objects and advantages of the present invention will become apparent from the following description.

本発明は、銅配線層が形成された半導体基板の洗浄方法であって、銅配線層の上には、親水性の第1の膜、疎水性の第2の膜および親水性の第3の膜がこの順に積層されており、これらの膜に設けられた開口部から銅配線層を構成する銅層が露出した状態で半導体基板に対して薬液処理を行う第1の工程と、この薬液処理後に半導体基板に対して純水を用いた水洗処理を行う第2の工程と、半導体基板を回転させた状態で、濃度が0.01体積%〜2.0体積%であるイソプロピルアルコールの蒸気を含むガスを供給し、半導体基板に付着した純水を除去する乾燥処理を行う第3の工程とを有することを特徴とするものである。   The present invention relates to a method for cleaning a semiconductor substrate on which a copper wiring layer is formed. A hydrophilic first film, a hydrophobic second film, and a hydrophilic third film are formed on the copper wiring layer. Films are laminated in this order, and a first step of performing a chemical treatment on a semiconductor substrate in a state where a copper layer constituting the copper wiring layer is exposed from an opening provided in these films, and the chemical treatment A second step of washing the semiconductor substrate with pure water later, and a vapor of isopropyl alcohol having a concentration of 0.01% by volume to 2.0% by volume while the semiconductor substrate is rotated. And a third step of performing a drying process for removing pure water adhering to the semiconductor substrate.

本発明において、第3の工程は第2の工程に連続して行うことが好ましい。または、第2の工程を終了する間際に第3の工程を開始することが好ましい。   In the present invention, the third step is preferably performed continuously to the second step. Alternatively, it is preferable to start the third step just before finishing the second step.

本発明において、第3の工程は、半導体基板を200rpm〜800rpmの低速で回転させる第1のステップと、この第1のステップの後に半導体基板を1,000rpm以上の高速で回転させる第2のステップとからなることが好ましい。この場合、第1のステップは、さらに回転速度の異なる複数のステップからなるものとすることができる。   In the present invention, the third step includes a first step of rotating the semiconductor substrate at a low speed of 200 rpm to 800 rpm, and a second step of rotating the semiconductor substrate at a high speed of 1,000 rpm or more after the first step. It is preferable to consist of. In this case, the first step may further include a plurality of steps having different rotational speeds.

本発明において、第1の膜は拡散防止膜とすることができる。   In the present invention, the first film can be a diffusion preventing film.

また、本発明において、第2の膜は低誘電率絶縁膜とすることができる。ここで、低誘電率絶縁膜とは、比誘電率がSiO膜よりも低い絶縁膜をいう。 In the present invention, the second film can be a low dielectric constant insulating film. Here, the low dielectric constant insulating film refers to an insulating film having a relative dielectric constant lower than that of the SiO 2 film.

さらに、本発明において、第3の膜はキャップ膜とすることができる。   Furthermore, in the present invention, the third film can be a cap film.

本発明の半導体装置の製造方法によれば、濃度が0.01体積%〜2.0体積%であるイソプロピルアルコールの蒸気を含むガスを用いて半導体基板の乾燥処理を行うので、乾燥不良を起こすことなしに半導体基板を洗浄することができる。   According to the method for manufacturing a semiconductor device of the present invention, the drying treatment of the semiconductor substrate is performed using the gas containing the vapor of isopropyl alcohol having a concentration of 0.01% by volume to 2.0% by volume. The semiconductor substrate can be cleaned without any trouble.

以下、本発明の実施の形態を図面を参照しながら詳細に説明する。尚、MOSトランジスタ、拡散層およびプラグ形成などの通常のLSI製造工程については便宜上割愛し、金属配線の形成工程について説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that a normal LSI manufacturing process such as MOS transistor, diffusion layer, and plug formation will be omitted for the sake of convenience, and the metal wiring forming process will be described.

図1〜図6および図8は、本実施の形態における半導体装置の製造方法を示す断面図である。尚、これらの図において、同じ符号を付した部分は同じものであることを示している。   1 to 6 and 8 are cross-sectional views showing a method for manufacturing a semiconductor device in the present embodiment. In these drawings, the same reference numerals indicate the same parts.

まず、半導体基板としてのシリコン基板1上に下層の銅配線層2を形成する(図1)。   First, a lower copper wiring layer 2 is formed on a silicon substrate 1 as a semiconductor substrate (FIG. 1).

具体的には、シリコン基板1上に、第1の拡散防止膜3および第1の層間絶縁膜4を順に積層した後、第1の層間絶縁膜4に第1の拡散防止膜3に至る開口部を設け、この開口部内に第1のバリアメタル膜5を介して第1の銅層6を埋め込むことによって、銅配線層2を形成することができる。   Specifically, the first diffusion barrier film 3 and the first interlayer insulating film 4 are sequentially stacked on the silicon substrate 1, and then the opening reaching the first diffusion barrier film 3 in the first interlayer insulating film 4. The copper wiring layer 2 can be formed by providing a portion and embedding the first copper layer 6 in the opening via the first barrier metal film 5.

次に、銅配線層2の形成された第1の層間絶縁膜4上に、第2の拡散防止膜7、第2の層間絶縁膜8およびキャップ膜9をこの順に積層する(図2)。ここで、第2の拡散防止膜7、第2の層間絶縁膜8およびキャップ膜9は、それぞれ本発明における親水性の第1の膜、疎水性の第2の膜および親水性の第3の膜に対応する。   Next, the second diffusion prevention film 7, the second interlayer insulation film 8, and the cap film 9 are laminated in this order on the first interlayer insulation film 4 on which the copper wiring layer 2 is formed (FIG. 2). Here, the second diffusion prevention film 7, the second interlayer insulating film 8 and the cap film 9 are respectively the hydrophilic first film, the hydrophobic second film and the hydrophilic third film in the present invention. Corresponds to the membrane.

本実施の形態では、第1の層間絶縁膜4および第2の層間絶縁膜8として、比誘電率がSiO膜より低い絶縁膜(Low−k膜)を用いる。特に、比誘電率が3.0以下であることが好ましい。また、第2層間絶縁膜8は疎水性の材料からなるものとする。このような膜であれば、第1の層間絶縁膜4および第2の層間絶縁膜8は、如何なる方法によって形成された膜であってもよい。例えば、膜中に空孔(ポア)を有するポーラスな絶縁膜であってもよいし、空孔のない絶縁膜であってもよい。さらに、空孔を有する場合の空孔のサイズや空孔の密度などにも特に制限があるものではない。具体的には、SiOC系、HSQ(水素化シルセスキオキサン)系、MSQ(メチルシルセスキオキサン)系、ポーラスHSQ系およびポーラスMSQ系などの無機絶縁膜の他に、フッ素を含む有機ポリマー系の絶縁膜なども用いることができる。尚、第1の層間絶縁膜4と第2の層間絶縁膜8とは同じ材料からなる膜であってもよいし、異なる材料からなる膜であってもよい。 In the present embodiment, as the first interlayer insulating film 4 and the second interlayer insulating film 8, an insulating film (Low-k film) having a relative dielectric constant lower than that of the SiO 2 film is used. In particular, the relative dielectric constant is preferably 3.0 or less. The second interlayer insulating film 8 is made of a hydrophobic material. As long as it is such a film, the first interlayer insulating film 4 and the second interlayer insulating film 8 may be films formed by any method. For example, a porous insulating film having pores (pores) in the film or an insulating film having no pores may be used. Furthermore, there are no particular restrictions on the size of the holes and the density of the holes when the holes are provided. Specifically, in addition to inorganic insulating films such as SiOC, HSQ (hydrogenated silsesquioxane), MSQ (methylsilsesquioxane), porous HSQ, and porous MSQ, organic polymers containing fluorine A system insulating film or the like can also be used. The first interlayer insulating film 4 and the second interlayer insulating film 8 may be films made of the same material or films made of different materials.

一方、第1の拡散防止膜3、第2の拡散防止膜7およびキャップ膜9としては、例えば、SiO系、SiN系、SiC系またはAlO系などの無機絶縁膜などを用いることができる。但し、本発明では、第2の拡散防止膜7およびキャップ膜9は親水性の材料からなるものとする。また、上記の層間絶縁膜と同様に、第1の拡散防止膜3、第2の拡散防止膜7およびキャップ膜9もできるだけ低い比誘電率の絶縁膜であることが好ましい。このような特性を有するものであれば、これらの膜の膜質、膜厚および形成方法などについて特に制限はない。尚、比誘電率が比較的高い材料を用いる場合には、膜の特性を損ねない程度にできるだけ薄く形成することが好ましい。 On the other hand, as the first diffusion preventing film 3, the second diffusion preventing film 7 and the cap film 9, for example, a SiO 2 -based, SiN-based, SiC-based or AlO-based inorganic insulating film can be used. However, in the present invention, the second diffusion prevention film 7 and the cap film 9 are made of a hydrophilic material. Similarly to the interlayer insulating film, the first diffusion preventing film 3, the second diffusion preventing film 7 and the cap film 9 are preferably insulating films having a relative dielectric constant as low as possible. As long as it has such characteristics, there are no particular restrictions on the film quality, film thickness, formation method, and the like of these films. When a material having a relatively high relative dielectric constant is used, it is preferable that the material be formed as thin as possible without impairing the film characteristics.

キャップ膜9を形成した後は、フォトリソグラフィー法を用いて、所定のパターンを有するハードマスク10を形成する(図3)。ハードマスク10としては、キャップ膜9とのエッチング選択比が大きい材料からなる膜を用いる。   After the cap film 9 is formed, a hard mask 10 having a predetermined pattern is formed by using a photolithography method (FIG. 3). As the hard mask 10, a film made of a material having a high etching selectivity with the cap film 9 is used.

次に、ハードマスク10をマスクとして、キャップ膜9、第2の層間絶縁膜8および第2の拡散防止膜7を順にドライエッチングする。これにより、図4に示すように、銅配線層2に至る第2の開口部11を形成することができる。この際、開口部11の形成とともに、銅配線層2上にはエッチングにより生成した汚染物12が付着する(図4)。汚染物12は、主として、プラズマ活性種と銅が反応することによって生成した物質からなっている。   Next, using the hard mask 10 as a mask, the cap film 9, the second interlayer insulating film 8, and the second diffusion prevention film 7 are sequentially dry etched. Thereby, as shown in FIG. 4, the 2nd opening part 11 which reaches the copper wiring layer 2 can be formed. At this time, along with the formation of the opening 11, the contaminant 12 generated by etching adheres to the copper wiring layer 2 (FIG. 4). The contaminant 12 is mainly composed of a substance generated by a reaction between plasma active species and copper.

開口部11を形成した後は、シリコン基板1に対して洗浄処理を行う。この洗浄処理は、主として銅配線層2上に形成された汚染物12の除去を目的としており、薬液処理、水洗処理および乾燥処理からなる。   After the opening 11 is formed, the silicon substrate 1 is cleaned. This cleaning process is mainly intended to remove the contaminants 12 formed on the copper wiring layer 2, and includes a chemical solution process, a water washing process, and a drying process.

薬液処理に使用する薬液は、汚染物12を剥離除去できるとともに、銅配線層2および第2の層間絶縁膜8に対して実質的なダメージを与えないものであることを必要とする。但し、薬液は、このような特性を有するものであれば、その成分および組成に特に制限はない。本実施の形態に好適な薬液としては、例えば、フッ素(F)を含むものを挙げることができる。   The chemical solution used for the chemical treatment needs to be capable of peeling and removing the contaminants 12 and not causing substantial damage to the copper wiring layer 2 and the second interlayer insulating film 8. However, the chemical solution is not particularly limited in its components and composition as long as it has such characteristics. As a chemical solution suitable for the present embodiment, for example, one containing fluorine (F) can be given.

薬液処理は、回転状態にある基板に薬液を吹き付けて基板を1枚づつ洗浄する枚様方式により行うことができる。また、洗浄処理は、複数枚の基板を薬液に浸漬するバッチ方式により行ってもよい。   The chemical treatment can be performed by a sheet type method in which a chemical solution is sprayed onto a substrate in a rotating state to wash the substrates one by one. Moreover, you may perform a washing process by the batch system which immerses a some board | substrate in a chemical | medical solution.

薬液処理を終えた後は、純水を用いた水洗処理によって薬液を洗い流すとともに、残留している汚染物12を完全に除去する。水洗処理は、枚葉方式およびバッチ方式のいずれにより行ってもよいが、例えば、枚葉方式で洗浄処理を行う場合には、水洗は、薬液処理後の基板に対して、これを回転させた状態で純水を吹き付けることによって行うことができる。   After the chemical liquid treatment is completed, the chemical liquid is washed away by washing with pure water, and the remaining contaminants 12 are completely removed. The water washing process may be performed by either a single wafer system or a batch system. For example, when performing the cleaning process by a single wafer system, the water washing is rotated with respect to the substrate after chemical treatment. It can be performed by spraying pure water in a state.

基板に付着した薬液を純水によって完全に置換した後は、この純水を除去するための乾燥処理を行う。本発明においては、イソプロピルアルコール(以下、IPAという。)を0.01体積%〜2.0体積%の濃度で含む雰囲気中で乾燥処理を行うことを特徴としている。IPAは表面張力が小さく且つ浸透性が高いので、開口部の内部に入り込んだ純水と容易に置換することが可能である。   After the chemical solution adhering to the substrate is completely replaced with pure water, a drying process for removing the pure water is performed. In the present invention, the drying process is performed in an atmosphere containing isopropyl alcohol (hereinafter referred to as IPA) at a concentration of 0.01% by volume to 2.0% by volume. Since IPA has low surface tension and high permeability, it can be easily replaced with pure water that has entered the inside of the opening.

ここで、IPAの濃度が0.01体積%よりも低くなると、図4で開口部11の内部に水が残留しやすくなる。一方、IPAの濃度が2.0体積%よりも高くなると水は除去されるものの、開口部11内にIPAが残留するようになる。残留したIPAは、銅配線層2の表面に被膜を形成して配線層間の接続不良を起こし、配線形成工程における歩留まりを低下させる。また、IPAの爆発限界は2.0体積%〜12.7体積%であることからも、乾燥処理におけるIPAの濃度は2.0体積%以下であることが好ましい。   Here, when the concentration of IPA becomes lower than 0.01% by volume, water tends to remain inside the opening 11 in FIG. On the other hand, when the concentration of IPA is higher than 2.0% by volume, although water is removed, IPA remains in the opening 11. The remaining IPA forms a film on the surface of the copper wiring layer 2 to cause a connection failure between the wiring layers, and reduces the yield in the wiring forming process. Moreover, since the explosion limit of IPA is 2.0 vol% to 12.7 vol%, the concentration of IPA in the drying treatment is preferably 2.0 vol% or less.

尚、IPAを用いて乾燥処理を行う場合、厳密には、IPAの濃度にかかわらず乾燥処理後の銅配線層2の表面にIPAの被膜が形成される。このIPAの被膜は、使用するIPAの濃度が高くなるほど厚いものとなる。しかし、開口部11の内部に配線層を形成する前に、銅配線層2の表面をスパッタ処理によって物理的にクリーニングすることにより、表面に形成されたIPAの被膜を除去することが可能である。したがって、逆に言えば、IPAの濃度は、残留するIPAがこのクリーニングによって除去可能な範囲であればよい。   In the case of performing a drying process using IPA, strictly speaking, an IPA film is formed on the surface of the copper wiring layer 2 after the drying process regardless of the concentration of IPA. This IPA film becomes thicker as the concentration of IPA used increases. However, it is possible to remove the IPA film formed on the surface by physically cleaning the surface of the copper wiring layer 2 by sputtering before forming the wiring layer inside the opening 11. . Therefore, conversely, the concentration of IPA may be in a range where the remaining IPA can be removed by this cleaning.

IPAを用いた乾燥処理は、具体的には次のようにして行うことができる。   Specifically, the drying process using IPA can be performed as follows.

まず、液体のIPAを沸点以上の温度(83℃以上)に加熱することによって、気体状のIPA(IPA蒸気)にする。次に、希釈ガスとして窒素(N)ガスを用い、IPAの濃度が0.01体積%〜2.0体積%である混合ガスを生成する。そして、混合ガスからIPAが結露するのを防ぐために、混合ガスの温度を一定温度以上に保った状態で、回転している基板上に混合ガスを供給する。 First, liquid IPA is heated to a temperature equal to or higher than its boiling point (83 ° C. or higher) to form gaseous IPA (IPA vapor). Next, nitrogen (N 2 ) gas is used as a diluent gas, and a mixed gas having an IPA concentration of 0.01% by volume to 2.0% by volume is generated. In order to prevent the IPA from condensing from the mixed gas, the mixed gas is supplied onto the rotating substrate while keeping the temperature of the mixed gas at a certain temperature or higher.

IPA蒸気を基板上に供給すると、IPA蒸気よりも純水の方が低い温度であるために、両者の接触によってIPA蒸気が冷却されて凝縮し、IPA蒸気から液体のIPAへと変化する。この液化したIPAは、純水と混合しながら次第に純水と置換することによって、基板の表面を乾燥させていく。すなわち、IPA蒸気を供給している間、基板は回転した状態にあるので、純水と置換したIPAは、基板の外方に押し出されながら蒸発していく。これにより、基板に付着した純水を除去することができる。   When the IPA vapor is supplied onto the substrate, the temperature of pure water is lower than that of the IPA vapor, so that the IPA vapor is cooled and condensed by the contact of both, and changes from IPA vapor to liquid IPA. The liquefied IPA is gradually replaced with pure water while being mixed with pure water, thereby drying the surface of the substrate. That is, since the substrate is in a rotating state while the IPA vapor is supplied, the IPA replaced with pure water evaporates while being pushed out of the substrate. Thereby, the pure water adhering to the substrate can be removed.

本発明においては、水洗処理と乾燥処理との間に時間を置かないようにすることが好ましい。すなわち、水洗処理に連続して乾燥処理を行うことが好ましい。具体的には、水洗処理における純水の供給終了後、連続してIPAを含む混合ガスの供給を行うことができる。また、本発明においては、水洗処理と乾燥処理とを一部重複して行うこともできる。すなわち、水洗処理工程を終了する間際に乾燥処理工程を開始してもよい。具体的には、純水供給工程の終了間際にIPAの供給を開始し、純水供給終了後はIPAの供給のみが行われるようにする。以上のようにすることによって、開口部内に水分を残留させることなく乾燥処理を行うことが可能となる。   In the present invention, it is preferable not to leave time between the washing process and the drying process. That is, it is preferable to perform the drying process continuously with the water washing process. Specifically, the mixed gas containing IPA can be continuously supplied after completion of the supply of pure water in the water washing treatment. In the present invention, the water washing treatment and the drying treatment can be partially overlapped. That is, you may start a drying process just before finishing a water washing process. Specifically, the supply of IPA is started just before the end of the pure water supply process, and only the supply of IPA is performed after the end of the supply of pure water. As described above, it is possible to perform the drying process without leaving moisture in the opening.

また、本発明においては、乾燥処理時の基板の回転状態を少なくとも2段階に設定することが好ましい。基板が低速で回転した状態ではIPAの供給が支配的になるのに対し、基板が高速で回転した状態ではIPAの蒸発が支配的になるからである。   In the present invention, it is preferable to set the rotation state of the substrate during the drying process in at least two stages. This is because the supply of IPA is dominant when the substrate is rotated at a low speed, whereas the evaporation of IPA is dominant when the substrate is rotated at a high speed.

IPAの供給を高速回転状態でのみ行った場合には、純水がIPAで十分置換されないうちにIPAが蒸発してしまうので、乾燥処理後も開口部の内部に純水が残存するおそれがある。乾燥処理の第1段階(第1のステップ)は、純水からIPAへの置換を進める段階であるので、基板の回転を低速にした状態でIPAの供給を行うことが好ましい。具体的には、基板の回転を1,000rpm以下とすることが好ましく、200rpm〜800rpmとすることがより好ましい。このようにすることによって、基板上に設けられた開口部内においても十分に純水とIPAとの置換を行うことができる。   When the IPA is supplied only in a high-speed rotation state, the IPA evaporates before the pure water is sufficiently replaced with the IPA, so that the pure water may remain in the opening even after the drying process. . Since the first stage (first step) of the drying process is a stage in which the replacement of pure water with IPA is advanced, it is preferable to supply IPA with the substrate rotated at a low speed. Specifically, the rotation of the substrate is preferably 1,000 rpm or less, and more preferably 200 rpm to 800 rpm. By doing so, pure water and IPA can be sufficiently replaced even in the opening provided on the substrate.

尚、本発明においては、低速での回転は1段階の回転に限られるものではなく、2段階以上の回転であってもよい。すなわち、低速で回転させる第1のステップは、さらに回転速度の異なる複数のステップからなっていてもよい。   In the present invention, the low-speed rotation is not limited to one-stage rotation, and may be two-stage or more. That is, the first step of rotating at a low speed may further comprise a plurality of steps having different rotational speeds.

純水とIPAとの置換を終えた後は、第2段階(第2のステップ)であるIPAの蒸発を進めるために、半導体基板の回転を高速に変えることが好ましい。低速状態のままではIPAの蒸発が遅くなり、スループットが低下するからである。具体的には、半導体基板の回転を1,000rpm以上とすることが好ましい。このようにすることによって、IPAの蒸発を促進して、乾燥処理時間を短縮することができる。   After the replacement of pure water and IPA is completed, it is preferable to change the rotation of the semiconductor substrate at a high speed in order to advance the evaporation of IPA, which is the second stage (second step). This is because the IPA evaporation is slow and the throughput is reduced in the low speed state. Specifically, the rotation of the semiconductor substrate is preferably set to 1,000 rpm or more. By doing so, evaporation of IPA can be promoted and the drying process time can be shortened.

1つの例として、乾燥処理時の基板の回転状態を、150rpmで5秒間(ステップ1)、500rpmで10秒間(ステップ2)、4,000rpmで15秒間(ステップ3)のように変化させることができる。この場合、ステップ1およびステップ2が低速回転段階であり、ステップ3が高速回転段階である。   As one example, the rotation state of the substrate during the drying process may be changed to 150 rpm for 5 seconds (Step 1), 500 rpm for 10 seconds (Step 2), and 4,000 rpm for 15 seconds (Step 3). it can. In this case, Step 1 and Step 2 are low-speed rotation stages, and Step 3 is a high-speed rotation stage.

以上の工程によって、洗浄処理、水洗処理および乾燥処理の各工程を終えた後は、図4の開口部11の内面に、窒化タンタル(TaN)膜などの第2のバリアメタル膜13を形成する。その後、開口部11の内部に、第2のバリアメタル膜13を介して銅層14を埋め込む。これにより、下層の銅配線層2の上層に銅配線層15を形成することができる(図5)。具体的には、スパッタ法によってシード銅としての銅膜(図示せず)を形成した後に、メッキ法を用いて開口部11を埋設するように第2の銅層14を形成する。次に、開口部11内にのみ第2の銅層14を残すように、CMP(化学的機械研磨)法を用いて表面を平坦化する。これにより、銅配線層2に電気的に接続する銅配線層15を形成することができる。   After finishing the cleaning process, the water washing process, and the drying process, the second barrier metal film 13 such as a tantalum nitride (TaN) film is formed on the inner surface of the opening 11 in FIG. . Thereafter, the copper layer 14 is embedded in the opening 11 via the second barrier metal film 13. Thereby, the copper wiring layer 15 can be formed in the upper layer of the lower copper wiring layer 2 (FIG. 5). Specifically, after forming a copper film (not shown) as seed copper by a sputtering method, the second copper layer 14 is formed so as to bury the opening 11 using a plating method. Next, the surface is planarized using a CMP (Chemical Mechanical Polishing) method so that the second copper layer 14 remains only in the opening 11. Thereby, the copper wiring layer 15 electrically connected to the copper wiring layer 2 can be formed.

図6は、本発明による乾燥処理を施した場合の製品歩留まりの一例を示したものである。具体的には、水洗処理後に、基板を150rpmで5秒間、500rpmで10秒間、4,000rpmで15秒間の3つのステップで回転させながらIPA蒸気を供給し、乾燥処理を行っている。また、比較のために、水洗処理後に基板の回転のみで乾燥処理を行った場合(比較例1)と、水洗処理後に基板を30秒間回転させた後にIPA蒸気を供給して乾燥処理を行った場合(比較例2)のそれぞれの製品歩留まりについても示している。尚、図6における製品歩留まりは、下層の銅配線層と上層の銅配線層との接触抵抗の歩留まりを指している。   FIG. 6 shows an example of product yield when the drying treatment according to the present invention is performed. Specifically, after the water washing treatment, the substrate is dried in three steps by rotating the substrate in three steps of 150 rpm for 5 seconds, 500 rpm for 10 seconds, and 4,000 rpm for 15 seconds. For comparison, the drying process was performed by rotating the substrate only after the washing process (Comparative Example 1), and the drying process was performed by supplying the IPA vapor after rotating the substrate for 30 seconds after the washing process. The product yield in each case (Comparative Example 2) is also shown. Note that the product yield in FIG. 6 indicates the yield of contact resistance between the lower copper wiring layer and the upper copper wiring layer.

図6より、比較例1の歩留まりは70%程度であり、基板の回転のみでは乾燥が十分でないことを示している。一方、IPA蒸気の供給(比較例2)によって、比較例1よりは、歩留まりをある程度向上できることが分かる。しかし、比較例2の歩留まりは90%程度であり、この方法によっても乾燥不良を十分に解消することはできない。一方、本発明によれば、99%以上の歩留まりを達成可能である。このことは、本発明が、Low−k膜を用いた銅配線形成工程における乾燥不良の問題を解消し、電気的特性に優れた半導体装置を高い歩留まりで製造できることを示している。   From FIG. 6, the yield of Comparative Example 1 is about 70%, which indicates that drying is not sufficient only by rotating the substrate. On the other hand, it can be seen that the yield can be improved to some extent by the supply of IPA vapor (Comparative Example 2) as compared with Comparative Example 1. However, the yield of Comparative Example 2 is about 90%, and even this method cannot sufficiently eliminate the drying defect. On the other hand, according to the present invention, a yield of 99% or more can be achieved. This indicates that the present invention can solve the problem of poor drying in the copper wiring forming process using the low-k film and can manufacture a semiconductor device having excellent electrical characteristics with a high yield.

本実施の形態における半導体装置の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the semiconductor device in this Embodiment. 本実施の形態における半導体装置の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the semiconductor device in this Embodiment. 本実施の形態における半導体装置の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the semiconductor device in this Embodiment. 本実施の形態における半導体装置の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the semiconductor device in this Embodiment. 本実施の形態における半導体装置の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the semiconductor device in this Embodiment. 本発明を適用した場合の歩留まりを示す図である。It is a figure which shows the yield at the time of applying this invention. 従来の半導体装置の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the conventional semiconductor device.

符号の説明Explanation of symbols

1,21 シリコン基板
2,15,24 銅配線層
3 第1の拡散防止膜
4 第1の層間絶縁膜
5 第1のバリアメタル膜
6 第1の銅層
7 第2の拡散防止膜
8 第2の層間絶縁膜
9,27 キャップ膜
10 ハードマスク
11,28 開口部
12 汚染物
13 第2のバリアメタル膜
14 第2の銅層
22,25 拡散防止膜
23,26 Low−k膜
29 水
DESCRIPTION OF SYMBOLS 1,21 Silicon substrate 2,15,24 Copper wiring layer 3 1st diffusion prevention film 4 1st interlayer insulation film 5 1st barrier metal film 6 1st copper layer 7 2nd diffusion prevention film 8 2nd Interlayer insulating film 9, 27 Cap film 10 Hard mask 11, 28 Opening 12 Contaminant 13 Second barrier metal film 14 Second copper layer 22, 25 Diffusion prevention film 23, 26 Low-k film 29 Water

Claims (6)

銅配線層が形成された半導体基板の洗浄方法であって、
前記銅配線層の上には、親水性の第1の膜、疎水性の第2の膜および親水性の第3の膜がこの順に積層されており、これらの膜に設けられた開口部から前記銅配線層を構成する銅層が露出した状態で前記半導体基板に対して薬液処理を行う第1の工程と、
前記薬液処理後に前記半導体基板に対して純水を用いた水洗処理を行う第2の工程と、
前記半導体基板を回転させた状態で、濃度が0.01体積%〜2.0体積%であるイソプロピルアルコールの蒸気を含むガスを供給し、前記半導体基板に付着した前記純水を除去する乾燥処理を行う第3の工程とを有することを特徴とする半導体基板の洗浄方法。
A method for cleaning a semiconductor substrate on which a copper wiring layer is formed,
On the copper wiring layer, a hydrophilic first film, a hydrophobic second film, and a hydrophilic third film are laminated in this order, and from the opening provided in these films A first step of performing a chemical treatment on the semiconductor substrate with the copper layer constituting the copper wiring layer exposed;
A second step of performing a washing process using pure water on the semiconductor substrate after the chemical treatment;
A drying process for removing the pure water adhering to the semiconductor substrate by supplying a gas containing vapor of isopropyl alcohol having a concentration of 0.01% by volume to 2.0% by volume with the semiconductor substrate rotated. And a third step of performing a semiconductor substrate cleaning method.
前記第2の工程に連続して前記第3の工程を行う請求項1に記載の半導体基板の洗浄方法。   The method for cleaning a semiconductor substrate according to claim 1, wherein the third step is performed continuously with the second step. 前記第2の工程を終了する間際に前記第3の工程を開始する請求項1に記載の半導体基板の洗浄方法。   The method for cleaning a semiconductor substrate according to claim 1, wherein the third step is started just before the second step is finished. 前記第3の工程は、前記半導体基板を200rpm〜800rpmの低速で回転させる第1のステップと、該第1のステップの後に前記半導体基板を1,000rpm以上の高速で回転させる第2のステップとからなる請求項1に記載の半導体基板の洗浄方法。   The third step includes a first step of rotating the semiconductor substrate at a low speed of 200 rpm to 800 rpm, and a second step of rotating the semiconductor substrate at a high speed of 1,000 rpm or more after the first step. The method for cleaning a semiconductor substrate according to claim 1, comprising: 前記第1のステップは、さらに回転速度の異なる複数のステップからなる請求項4に記載の半導体基板の洗浄方法。   The semiconductor substrate cleaning method according to claim 4, wherein the first step further includes a plurality of steps having different rotational speeds. 前記第1の膜は拡散防止膜であり、
前記第2の膜は低誘電率絶縁膜であり、
前記第3の膜はキャップ膜である請求項1〜5に記載の半導体基板の洗浄方法。
The first film is a diffusion barrier film;
The second film is a low dielectric constant insulating film;
The method for cleaning a semiconductor substrate according to claim 1, wherein the third film is a cap film.
JP2004159301A 2004-05-28 2004-05-28 Method for cleaning semiconductor substrate Pending JP2005340618A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004159301A JP2005340618A (en) 2004-05-28 2004-05-28 Method for cleaning semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004159301A JP2005340618A (en) 2004-05-28 2004-05-28 Method for cleaning semiconductor substrate

Publications (1)

Publication Number Publication Date
JP2005340618A true JP2005340618A (en) 2005-12-08

Family

ID=35493819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004159301A Pending JP2005340618A (en) 2004-05-28 2004-05-28 Method for cleaning semiconductor substrate

Country Status (1)

Country Link
JP (1) JP2005340618A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101005889B1 (en) 2008-10-28 2011-01-06 세메스 주식회사 Method of drying substrate exposed copper pattern and metal wiring forming method using same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101005889B1 (en) 2008-10-28 2011-01-06 세메스 주식회사 Method of drying substrate exposed copper pattern and metal wiring forming method using same

Similar Documents

Publication Publication Date Title
US6319809B1 (en) Method to reduce via poison in low-k Cu dual damascene by UV-treatment
KR101143727B1 (en) Semiconductor device manufacturing method and storage medium
US8748314B2 (en) Method of manufacturing a semiconductor device
US7202160B2 (en) Method of forming an insulating structure having an insulating interlayer and a capping layer and method of forming a metal wiring structure using the same
JP2003100869A (en) Semiconductor device and manufacturing method thereof
US20070042600A1 (en) Method for fabricating semiconductor device
US6881661B2 (en) Manufacturing method of semiconductor device
JP2005340618A (en) Method for cleaning semiconductor substrate
GB2330001A (en) Multilevel interconnect with air dielectric
US7510965B2 (en) Method for fabricating a dual damascene structure
JP3670552B2 (en) Semiconductor device and manufacturing method thereof
JP2005217319A (en) Multilayer wiring structure, semiconductor device and semiconductor packaging equipment
JPH11176791A (en) Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
KR100657166B1 (en) How to Form Copper Metal Wiring
US20070077757A1 (en) Method of forming metal wiring in semiconductor device
JP2009026866A (en) Semiconductor device and manufacturing method thereof
JP2005353870A (en) Method of manufacturing semiconductor device
JP2005340288A (en) Manufacturing method of semiconductor device
JP2005217320A (en) Method for forming wiring, fabrication process of semiconductor device and process for manufacturing semiconductor packaging equipment
KR100405127B1 (en) Method For Manufacturing Semiconductor Devices
JP4467917B2 (en) Manufacturing method of semiconductor device
WO2007029703A1 (en) Method of cleaning and process for producing semiconductor device
JP2005038967A (en) Manufacturing method of semiconductor device
JP4296013B2 (en) Manufacturing method of semiconductor device
JP2005197366A (en) Method for manufacturing semiconductor device, and substrate-processing device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090421

A131 Notification of reasons for refusal

Effective date: 20090428

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20090901

Free format text: JAPANESE INTERMEDIATE CODE: A02