JP2005261039A

JP2005261039A - スイッチング電源回路

Info

Publication number: JP2005261039A
Application number: JP2004067372A
Authority: JP
Inventors: Manabu Okada; 学岡田; Yasuhiro Yamakawa; 靖弘山川; Masato Morishige; 政人森重
Original assignee: Denso Ten Ltd
Current assignee: Denso Ten Ltd
Priority date: 2004-03-10
Filing date: 2004-03-10
Publication date: 2005-09-22

Abstract

【課題】リップル電流を低減することができるスイッチング電源回路を提供する。
【解決手段】電源側スイッチング素子１１を遮断させて、同期側スイッチング素子１２を導通させていると、同期側スイッチング素子１２に流れる電流は、時間経過とともに減少し、ゼロ検知範囲内となるタイミングが検知部１９によって検知される。このタイミングで、同期側スイッチング素子１２を遮断するように制御する。同期側スイッチング素子１２が遮断してから、電源側スイッチング素子１１を導通させる。時間経過とともに変化するリップル電流の下限は、同期側スイッチング素子１２が遮断して、電源側スイッチング素子１１が導通する時刻ｔ１２での電流値であり、電流値がゼロとなる付近である。コイル１３に流れる平均負荷電流は、時間経過とともに変化するリップル電流の下限と上限との中間であり、リップル電流の変化も平均負荷電流の２倍程度に低減される。
【選択図】図１

Description

本発明は、スイッチング素子の制御で負荷に直流電力を供給するスイッチング電源回路に関する。

従来から、各種電子機器などの直流電源として、スイッチング電源回路が広く用いられている。スイッチング電源回路では、一般に数１０ｋＨｚ〜数ＭＨｚの高い周波数で電力をスイッチングするように半導体スイッチング素子を制御し、フィルタを通して平滑化した直流電力を各種電子機器などの負荷に供給する。半導体スイッチング素子は、ＯＮとなる導通状態とＯＦＦとなる遮断状態とのうちのいずれかとなるように制御される。半導体スイッチング素子は、導通状態でインピーダンスが低くなるので、流れる電流が大きくても電力損失が小さくなる。また、半導体スイッチング素子は遮断状態となるとインピーダンスが高くなるけれども、電流が流れないので電力損失は小さい。使用する半導体スイッチング素子での電力損失が小さいので、スイッチング電源回路は、高効率で直流電力を供給することができる。スイッチング電源回路は、スイッチング素子での電力損失の低減による高効率化、周波数の高周波化によるコイルやコンデンサの小型化などが図られている。

図１７は、従来から用いられているスイッチング電源回路の概略的な電気的構成を示す。このスイッチング電源回路は、Pulse Width ModulationからＰＷＭと略称されるパルス幅変調方式で、Ｓ１で示す電源側スイッチング素子１およびＳ２で示す同期側スイッチング素子２をスイッチング制御し、コイル３を含むフィルタを経て負荷４に直流電力を供給する。電源側スイッチング素子１および同期側スイッチング素子２としては、Metal
Oxide Semiconductor （金属酸化物半導体）からＭＯＳと略称されるＭＯＳトランジスタなどの半導体スイッチング素子が使用される。コイル３の両端には、同期用コンデンサ５および平滑用コンデンサ６の一端がそれぞれ接続される。同期用コンデンサ５および平滑用コンデンサ６の他端は、共通に接地される。同期用コンデンサ６と並列にダイオード７が接続される。ダイオード７は、カソード側が同期用コンデンサ５の一端とコイル３の一端とに共通接続され、アノード側が接地される。電源側スイッチング素子１および同期側スイッチング素子２は、基本的に、交互にＯＮとＯＦＦとなる同期整流動作を行うように、制御部８によって制御される。制御部８によるスイッチング制御のタイミングは、検知部９による検知結果に基づいて行われる。

図１７のスイッチング電源回路では、同期整流のさらなる高効率化、高周波動作化として、フィルタ用のコイル３の逆起電力を利用し、スイッチング素子としてのＭＯＳトランジスタのドレイン・ソース間の電位差がゼロ付近のときに遮断状態からＯＮにして導通状態となるように制御するゼロ電圧スイッチング方式を採用している。半導体スイッチング素子では、定常状態である導通状態および遮断状態での電力損失は比較的小さいけれども、導通状態と遮断状態との状態遷移の間の電力損失は比較的大きくなる。ゼロ電圧スイッチング方式では、半導体スイッチング素子にかかる電位差が小さくなるタイミングでスイッチングの状態遷移を行うので、スイッチング制御に伴う電力損失であるスイッチング損失を低減することができる。通常動作時にコイル３に逆起電力を発生させることができるように、スイッチング周波数とコイル３のインダクタンスであるＬ値を設計しておく。

図１８は、図１７のスイッチング電源回路の主要部分の動作タイミングを示す。電源側スイッチング素子１は、ハイレベルでＯＦＦの遮断状態、ローレベルでＯＮの導通状態となるものとする。同期側スイッチング素子２は、ハイレベルでＯＮの導通状態、ローレベルでＯＦＦの遮断状態となるものとする。スイッチング電源回路が通常制御の状態で、時刻ｔ１で電源側スイッチング素子１が遮断状態を続け、同期側スイッチング素子２が導通状態から遮断状態に状態遷移する。時刻ｔ１で電源側スイッチング素子１は遮断状態であるけれども、過去の導通状態の時に、入力電圧源Ｖｃｃからの電流ｉＬをコイル３に供給し、かつ同期用コンデンサ５を充電している。電源側スイッチング素子１が遮断状態となると、コイル３には逆起電力が発生し、コイル３に流れる電流ｉＬは減少する。時刻ｔ１で同期側スイッチング素子２が遮断状態になると、導通状態である間は接地電圧付近、すなわちゼロ電圧付近であった電源側スイッチング素子１と同期側スイッチング素子２との共通接続点の電圧Ｖｘは、上昇を開始する。電圧Ｖｘが入力電圧源の電圧Ｖｃｃに近づき、電源側スイッチング素子１の両端の電位差がゼロ付近の状態になると、検知部９によって検知される。制御部８は、検知部９がゼロ電圧を検知する時刻ｔ２のタイミングで電源側スイッチング素子１を遮断状態から導通状態に遷移させる。

時刻ｔ２以降は、電圧Ｖｘが入力電圧源の電源電圧とほぼ等しくなるので、時刻ｔ３で電源側スイッチング素子１を導通状態から遮断状態に遷移させる際にも、電源側スイッチング素子１の両端の電位差はゼロの状態となり、ゼロ電圧スイッチング制御が実現される。時刻ｔ２から時刻ｔ３までの期間は、入力電圧源からの電圧Ｖｃｃがコイル３の一端に印加されるので、コイル３に流れる電流ｉＬも増加する。制御部８は、ＰＷＭ方式で所定の条件が満たされると、時刻ｔ３で電源側スイッチング素子１を遮断状態とするように制御する。電源側スイッチング素子１が遮断状態となると、コイル３に入力電圧源から流れ込む電流はなくなるけれども、コイル３は電流ｉＬを流し続けようとする。電圧Ｖｘは急激に低下し、接地電圧付近となる時刻ｔ４で同期側スイッチング素子２が導通するように制御部８によって制御される。以下、同様に、時刻ｔ１〜ｔ４のようなスイッチング制御が繰返して行われる。なお、コイル３に流れる電流ｉＬは連続的な上昇または下降を繰返し、その正負のピーク間の電流値の差は、常に平均負荷電流の２倍以上が必要であり、通常３〜４倍の電流をリップル電流として流す必要がある。

ゼロ電圧スイッチング能を有するパルス幅変調型直流−直流変換器について、リップル電流成分歪みを減少させる先行技術も提案されている（たとえば、特許文献１参照）。スイッチング電源回路では、スイッチング素子とコイルとの接続形態を変えれば、入力電圧源の電圧よりも高い出力電圧を導出する昇圧動作も可能である。昇圧動作を行うブースト整流器でも、損失低減のためにゼロ電圧スイッチングを行うことが提案されている（たとえば、特許文献２参照）。商用交流電源から供給される交流電力をダイオードブリッジ回路で整流し、整流出力をローパスフィルタで平滑化した後、降圧型チョッパ回路を含むアクティブフィルタでＰＷＭ制御する際に、スイッチング素子をゼロ電圧・ゼロ電流スイッチング制御することも提案されている（たとえば、特許文献３参照）。

特開平５−２７６７５１号公報特開２０００−２３２７７５号公報特開２００２−７８３２３号公報

図１７に示すような、ゼロ電圧スイッチング方式を用いる同期整流ＰＷＭ制御では、コイル３の逆起電力でゼロ電圧スイッチング用の条件を発生させるために、常に平均負荷電流の２倍以上の電流をコイル３のリップル電流として流す必要がある。動作を確実にするために、リップル電流は、通常、平均負荷電流の３〜４倍としている。

リップル電流が大きいと、コイル３および平滑用コンデンサ６で形成するローパスフィルタでの平滑で低減できない出力電圧変動が生じてしまい、負荷４でのノイズ発生の原因などになってしまう。このように、図１７に示すようなゼロ電圧スイッチング方式の同期整流ＰＷＭ制御では、スイッチング損失を低減させることは可能でも、リップル電流が大きくなってしまうという問題点がある。

本発明の目的は、スイッチング損失を低減させ、かつリップル電流を低減することができるスイッチング電源回路を提供することである。

本発明は、入力電圧源の出力の一方とコイルの一端側との間に電源側スイッチング素子が接続され、電源側スイッチング素子とコイルの一端側との接続点と入力電圧源の出力の他方との間に同期側スイッチング素子が接続され、コイルに発生する逆起電力を利用する同期整流で電源側スイッチング素子をゼロ電圧スイッチングさせるスイッチング電源回路において、
同期側スイッチング素子に流れる電流を監視し、電流値のゼロ付近にゼロ検知範囲が予め設定され、電流値がゼロ検知範囲内になるタイミングを検知してゼロ電流信号を出力し、ゼロ電流信号出力後のタイミングで電源側オン信号を出力する検知手段と、
同期側スイッチング素子を導通させて電源側スイッチング素子を遮断させている間に、検知手段からのゼロ電流信号に応答して、導通させている同期側スイッチング素子を遮断させ、検知手段からの電源側オン信号に応答して、電源側スイッチング素子を導通させるように制御する制御手段とを含むことを特徴とするスイッチング電源回路である。

また本発明で、前記検知手段は、前記同期側スイッチング素子に流れる電流の電流値が前記ゼロ検知範囲内になるタイミングを検知してから予め定める時間だけ遅延するタイミングで、前記電源側オン信号を出力する遅延手段を含むことを特徴とする。

また本発明で、前記検知手段には、前記ゼロ検知範囲が２段階に設定され、
該検知手段は、前記同期側スイッチング素子に流れる電流値が最初のゼロ検知範囲内になるタイミングの検知時に前記ゼロ電流信号を出力し、該電流値が次のゼロ検知範囲内になるタイミングの検知時に前記電源側オン信号を出力することを特徴とする。

また本発明で、前記検知手段は、
前記電流値が前記最初のゼロ検知範囲内になるタイミングから予め定める時間だけ遅延するタイミングに遅延信号を出力する遅延手段と、
該電流値が前記次のゼロ検知範囲内になるタイミング、および遅延手段から遅延信号が出力されるタイミングの両方の後で、前記電源側オン信号を出力する電圧検知手段とを含むことを特徴とする。

また本発明で、前記検知手段は、
前記電流値が前記最初のゼロ検知範囲内になるタイミングから予め定める時間だけ遅延するタイミングに遅延信号を出力する遅延手段と、
該電流値が前記次のゼロ検知範囲内になるタイミング、または遅延手段から遅延信号が出力されるタイミングのうちのいずれか一方の後で、前記電源側オン信号を出力する電圧検知手段とを含むことを特徴とする。

また本発明で、前記遅延手段は、前記同期側スイッチング素子に流れる電流の電流値が前記ゼロ検知範囲内になるタイミングを検知してから予め定める時間だけ遅延するタイミングを、該電流値の変化の傾きに基づく演算で算出することを特徴とする。

また本発明で、前記検知手段は、前記同期側スイッチング素子に流れる電流の電流値が前記ゼロ検知範囲内になるタイミングを、該電流値の変化の傾きに基づく演算で算出して検知することを特徴とする。

また本発明で、前記検知手段は、前記電流値が前記ゼロ検知範囲内になるタイミングを、該電流値が予め設定される基準値よりも小さくなる時点で検知することを特徴とする。

また本発明で、前記検知手段は、前記同期用スイッチング素子に直列に挿入され、予め定めるインピーダンスを有して、前記電流値に対応する電圧降下を発生する電流検出用素子を含むことを特徴とする。

また本発明で、前記検知手段は、前記コイルに直列に挿入され、予め定めるインピーダンスを有して、前記電流値に対応する電圧降下を発生する電流検出用素子を含むことを特徴とする。

また本発明で、前記制御手段は、前記同期側スイッチング素子および前記電源側スイッチング素子の制御を、パルス幅変調（ＰＷＭ）方式で行うことを特徴とする。

また本発明で、前記制御手段は、前記同期側スイッチング素子および前記電源側スイッチング素子の制御を、パルス周波数変調（ＰＦＭ）方式で行うことを特徴とする。

本発明によれば、電源側スイッチング素子を遮断させて、同期側スイッチング素子を導通させていると、電源側スイッチング素子の導通時に入力電圧源からコイルに流れる電流によって蓄えられた電磁エネルギに基づく電流が、同期側スイッチング素子に流れる。この電流は、時間経過とともに減少し、ゼロ検知範囲内となるタイミングが検知手段によって検知されると、同期側スイッチング素子は遮断するように制御され、ゼロ電流スイッチング制御することができる。コイルに流れて、時間経過とともに変化するリップル電流は、同期側スイッチング素子が遮断して、電源側スイッチング素子が導通する時点で下限となる。この下限は電流値がゼロとなる付近であるので、平均負荷電流を中間値とする上限側の電流値も大きくならず、リップル電流を低減することができる。同期側スイッチング素子を導通状態から遮断状態に切換える制御は、ゼロ電流を検知するタイミングで行い、低インピーダンスの導通状態から遮断状態に遷移するのでゼロ電圧スイッチング制御ともなり、スイッチング損失を低減することもできる。

また本発明によれば、検知手段は、同期側スイッチング素子に流れる電流の電流値がゼロ検知範囲内になるタイミングを検知してから予め定める時間だけ遅延するタイミングで、ゼロ電流信号を出力する遅延手段を含むので、同期側スイッチング素子に流れる電流の電流値がゼロ付近になるタイミングで同期側スイッチング素子をゼロ電圧・ゼロ電流スイッチング制御することができる。電源側スイッチング素子を遮断状態から導通状態に切換えるスイッチング制御は、ゼロ電圧を直接検知しなくても、ゼロ電流の検出時点から一定時間遅延させたタイミングで行わせることができる。

また本発明によれば、検知手段は、同期側スイッチング素子に流れる電流値が最初のゼロ検知範囲内になるタイミングの検知時にゼロ電流信号を出力し、電流値が次のゼロ検知範囲内になるタイミングの検知時に電源側オン信号を出力するので、同期側スイッチング素子に流れる電流の監視で、同期側スイッチング素子をゼロ電圧・ゼロ電流スイッチング制御して、電源側スイッチング素子をゼロ電圧スイッチング制御することができる。

また本発明によれば、遅延手段は、電流値が最初のゼロ検知範囲内になるタイミングから予め定める時間だけ遅延するタイミングに遅延信号を出力し、電圧検知手段は、電流値が次のゼロ検知範囲内になるタイミング、および遅延手段から遅延信号が出力されるタイミングの両方の後で、電源側オン信号を出力するので、同期側スイッチング手段が遮断した後の確実なタイミングで、電源側スイッチング手段を導通させることができる。

また本発明によれば、遅延手段は、電流値が最初のゼロ検知範囲内になるタイミングから予め定める時間だけ遅延するタイミングに遅延信号を出力し、電圧検知手段は、電流値が次のゼロ検知範囲内になるタイミング、または遅延手段から遅延信号が出力されるタイミングのうちのいずれか一方の後で、電源側オン信号を出力するので、同期側スイッチング素子が遮断した後で、確実に電源側スイッチング素子を導通させることができる。

また本発明によれば、遅延手段は、同期側スイッチング素子に流れる電流の電流値がゼロ検知範囲内になるタイミングを検知してから予め定める時間だけ遅延するタイミングを、電流値の変化の傾きに基づく演算で算出するので、電流値が減少してゼロ検知範囲内に変化することを利用して、同期側スイッチング素子が遮断した後で、確実に電源側スイッチング素子を導通させることができる。

また本発明によれば、検知手段は、同期側スイッチング素子に流れる電流の電流値がゼロ検知範囲内になるタイミングを、電流値の変化の傾きに基づく演算で算出して検知するので、電流値が減少する変化を利用して、同期側スイッチング素子が遮断した後で、確実に電源側スイッチング素子を導通させることができる。

また本発明によれば、検知手段は、電流値がゼロ検知範囲内になるタイミングを、電流値が予め設定される基準値よりも小さくなる時点で検知するので、実際に電流値がゼロ付近になるタイミングを検知することができる。

また本発明によれば、検知手段は、同期用スイッチング素子に直列に挿入され、予め定めるインピーダンスを有して、電流値に対応する電圧降下を発生する電流検出用素子を含むので、同期用スイッチング素子に流れる電流の電流値の変化を、電圧降下の変化として容易に検知することができる。

また本発明によれば、検知手段は、コイルに直列に挿入され、予め定めるインピーダンスを有して、電流値に対応する電圧降下を発生する電流検出用素子を含むので、同期用スイッチング素子に流れる電流の電流値の変化を、コイル側の電圧降下の変化として容易に検知することができる。

また本発明によれば、制御手段は、同期側スイッチング素子および電源側スイッチング素子の制御を、パルス幅変調（ＰＷＭ）方式で行うので、同期側スイッチング素子と電源側スイッチング素子とが導通する期間と遮断する期間とのデューティ比を変えて、出力電圧を制御することができる。

また本発明によれば、制御手段は、同期側スイッチング素子および電源側スイッチング素子の制御を、パルス周波数変調（ＰＦＭ）方式で行うので、同期側スイッチング素子と電源側スイッチング素子とが導通する期間と遮断する期間とのデューティ比を一定として周波数を変えて、出力電圧を制御することができる。

以下、図１〜図１６で、本発明の実施の第１形態〜第１６形態について説明する。各形態について、先行して説明している部分と対応する部分には同一の参照符を付して、重複する説明を省略する。

図１は、（ａ）で本発明の実施の第１形態としてのスイッチング電源回路１０の概略的な電気的構成を示し、（ｂ）でスイッチング電源回路１０の主要部分の動作波形を示す。図１（ａ）に示すように、スイッチング電源回路１０は、パルス幅変調（ＰＷＭ）方式で、Ｓ１で示す電源側スイッチング素子１１およびＳ２で示す同期側スイッチング素子１２をスイッチング制御し、コイル１３を含むフィルタを経て負荷１４に直流電力を供給する。電源側スイッチング素子１１および同期側スイッチング素子１２としては、ＭＯＳトランジスタを好適に使用することができる。コイル１３の両端には、同期用コンデンサ１５および平滑用コンデンサ１６の一端がそれぞれ接続される。同期用コンデンサ１５および平滑用コンデンサ１６の他端は、共通に接地される。同期用コンデンサ１６と並列にダイオード１７が接続される。ダイオード１７は、カソード側が同期用コンデンサ１５の一端とコイル１３の一端とに共通接続され、アノード側が接地される。電源側スイッチング素子１１および同期側スイッチング素子１２は、基本的に、交互にＯＮとＯＦＦとなる同期整流動作を行うように、制御部１８によって制御される。制御部１８によるスイッチング制御のタイミングは、検知部１９による検知結果に基づいて行われる。このようなスイッチング電源回路１０の構成は、図１７に示す従来のスイッチング電源回路と基本的に同等である。

スイッチング電源回路１０では、検知部１９は同期側スイッチング素子１２に流れる電流がゼロ付近になるタイミングを、同期側スイッチング素子１２であるＭＯＳトランジスタのドレイン・ソース間電圧に基づいて検知する。ＭＯＳトランジスタは、導通状態ではチャネルが低い抵抗値を示し、抵抗素子として機能する。抵抗値Ｒのドレイン・ソース間に電流Ｉが流れると、チャネルの抵抗値Ｒと電流値Ｉとの積として、ドレイン・ソース間に電位差Ｖ＝Ｉ・Ｒが発生する。検知部１９では、図１（ｂ）に示すように、電流値ゼロ近辺に検出ポイントとなる基準レベルを設定しておき、同期側スイッチング素子１２であるＭＯＳトランジスタのドレイン・ソース間電圧が基準レベル未満になると、検知部１９は、同期側スイッチング素子１２に流れる電流は０であると見なしてゼロ電流信号を出力する。検知部１９からのゼロ電流信号は、制御部１８および遅延生成部２０に与えられる。遅延生成部２０には、短い遅延時間が設定され、入力されるゼロ電流信号を遅延時間分だけ遅れさせて電源側オン信号を生成し、制御部１８に与える。制御部１８は、ゼロ電流信号に応答して、電源側スイッチング１１素子を遮断させ、電源側オン信号に応答して同期側スイッチング素子１２を遮断する。

電源側スイッチング素子１１には、入力電圧源２１から正の電源電圧Ｖｃｃが与えられる。入力電圧源２１は、たとえば電池などで実現される。商用交流電源を整流して直流化してもよい。スイッチング電源回路１０が自動車に搭載される機器に備えられるような場合は、入力電圧源２１は、バッテリと発電機との組合わせとなる。負荷１４は、そのような機器の内部構成要素として、たとえばナビゲーション部２２やオーディオ部２３などを含む。負荷１４としては、各種の電子回路などを利用可能となる。コイル１３をトランスの巻線として、コイル１３と電磁的に結合する巻線から負荷１４に電力を供給することもできる。

図１（ｂ）は、スイッチング電源回路１０の主要部分の動作タイミングを示す。電源側スイッチング素子１１は、たとえばＰチャネルＭＯＳトランジスタやＰＮＰ型のバイポーラトランジスタなどで実現され、ハイレベルでＯＦＦの遮断状態、ローレベルでＯＮの導通状態となるものとする。同期側スイッチング素子１２は、たとえばＮチャネルＭＯＳトランジスタで実現され、ハイレベルでＯＮの導通状態、ローレベルでＯＦＦの遮断状態となるものとする。スイッチング電源回路１０が通常制御の状態で、時刻ｔ１１で、検知部１９によって、電流値０Ａ近辺に設定される検出ポイントよりも同期側スイッチング素子１２に流れる電流が小さくなると判断されると、制御部１８には検知部１９からゼロ電流信号が入力される。電源側スイッチング素子１１は遮断状態を続ける一方、制御部１８は同期側スイッチング素子１２を制御して、導通状態から遮断状態に状態遷移させる。検知手段としての検知部１９は、電流値がゼロ検知範囲内になるタイミングを、電流値が予め設定される基準値よりも小さくなる時点で検知するので、実際に電流値がゼロ付近になるタイミングを検知することができる。

時刻ｔ１１では電源側スイッチング素子１１は遮断状態であるけれども、過去の導通状態の時に、入力電圧源Ｖｃｃからの電流ｉＬをコイル１３に供給し、かつ同期用コンデンサ１５を充電している。電源側スイッチング素子１１が遮断状態となると、コイル１３には逆起電力が発生し、コイル１３に流れる電流ｉＬは減少する。時刻ｔ１１で同期側スイッチング素子１２が遮断状態になると、導通状態である間は同期側スイッチング素子１２が低インピーダンスであるために接地電圧付近、すなわちゼロ電圧付近であった電源側スイッチング素子１１と同期側スイッチング素子１２との共通接続点の電圧Ｖｘは、電流値が小さいので、ほとんど変化しない。同期側スイッチング素子１２が遮断するので、検知部１９ではコイル１３に流れる電流ｉＬを検知することはできなくなるけれども、遅延生成部２０でゼロ電流信号に遅延を与えて電源側オン信号を出力する時点ｔ１２に、制御部１８によって電源側スイッチング素子１１が遮断状態から導通状態に状態遷移させることができる。

時刻ｔ１２以降は、電圧Ｖｘが入力電圧源２１の電源電圧Ｖｃｃとほぼ等しくなるので、ＰＷＭ方式のデューティ制御でのＯＮ期間が経過した時刻ｔ１３で電源側スイッチング素子１１を導通状態から遮断状態に遷移させる際、電源側スイッチング素子１１の両端の電位差は、低抵抗値の導通状態であるので大きくはならず、損失は小さい。またリップル電流のピーク値が小さくなるので、時刻ｔ１３での損失は従来よりも小さくなる。時刻ｔ１２から時刻ｔ１３までの期間は、入力電圧源からの電圧Ｖｃｃがコイル１３の一端に印加されるので、コイル１３に流れる電流ｉＬも増加する。時刻ｔ１３で電源側スイッチング素子１１を遮断状態にすると、コイル１３に入力電圧源２１から流れ込む電流はなくなるけれども、コイル１３は電流ｉＬを流し続けようとする。電圧Ｖｘは急激に低下し、接地電圧付近となる時刻ｔ１４で同期側スイッチング素子１２が導通するように制御部１８によって制御される。すなわち、時刻ｔ１４のゼロ電圧スイッチング制御に関しては、図１７のスイッチング電源回路での時刻ｔ４と同様に行われる。以下、時刻ｔ１１〜ｔ１４のようなスイッチング制御が繰返して行われる。なお、コイル１３に流れる電流ｉＬは連続的な上昇または下降を繰返し、その正負のピーク間の電流値の差は、常に平均負荷電流の２倍あればよい。

以上のように、スイッチング電源回路１０では、入力電圧源２１の出力の一方とコイル１３の一端側との間に電源側スイッチング素子１１が接続される。また、電源側スイッチング素子１１とコイル１３の一端側との接続点と入力電圧源２１の出力の他方である接地との間には、同期側スイッチング素子１２が接続される。コイル１３に発生する逆起電力を利用する同期整流で電源側スイッチング素子をゼロ電圧スイッチングさせるスイッチング電源回路は、検知手段である検知部１９と制御手段である制御部１８とを含む。検知部１９は、同期側スイッチング素子１２に流れる電流を監視する。電流値のゼロ付近にゼロ検知範囲が予め設定されており、検知部１９は電流値がゼロ検知範囲内になるタイミングを検知してゼロ電流信号を出力し、ゼロ電流信号出力後のタイミングで電源側オン信号を出力する。制御部１８は、同期側スイッチング素子１２を導通させて電源側スイッチング素子１１を遮断させている間に、検知部１９からのゼロ電流信号に応答して、導通させている同期側スイッチング素子１１を遮断させ、検知手段に含まれる遅延部２０からの電源側オン信号に応答して、電源側スイッチング素子１１を導通させるように制御する。

電源側スイッチング素子１１を遮断させて、同期側スイッチング素子１２を導通させていると、電源側スイッチング素子１１の導通時に入力電圧源２１からコイル１３に流れる電流ｉＬによって蓄えられた電磁エネルギに基づく電流が、同期側スイッチング素子１２に流れる。この電流は、時間経過とともに減少し、ゼロ検知範囲内となるタイミングが検知部１９によって検知される。このタイミングで、同期側スイッチング素子１１をスイッチング制御する。同期側スイッチング素子１２が遮断して、電源側スイッチング素子１１が導通すると、入力電圧源２１から供給される電流ｉＬがコイル１３に流れ、コイル１３に流れる電流ｉＬは時間経過とともに増加するようになる。したがって、コイル１３に流れ、時間経過とともに変化するリップル電流の下限は、同期側スイッチング素子１２が遮断して、電源側スイッチング素子１１が導通する時点の電流値であり、電流値がゼロとなる付近である。コイル１３に流れる平均負荷電流は、時間経過とともに変化するリップル電流の下限と上限との中間であり、リップル電流の電流値が時間経過とともに直線的に変化すると、電流値の上限は平均負荷電流の２倍程度となり、リップル電流の変化も平均負荷電流の２倍程度となる。リップル電流の下限は、極性が反転する領域にはほとんどかからないので、平均負荷電流を中間値とする上限側の電流値も大きくならず、リップル電流を低減することができる。そのため、出力のリップル電圧も小さく抑えることができる。さらに、同期側スイッチング素子１２を導通状態から遮断状態に切換える際には、低インピーダンスの導通状態で印加されている電圧は低く、さらに電流がゼロ付近となるので、スイッチング損失を低減することもできる。このようなリップルおよび損失の低減効果は、他の実施形態でも同様に得られる。

スイッチング電源回路１０では、検知手段として、検知部１９とともに、同期側スイッチング素子１２に流れる電流の電流値がゼロ検知範囲内になるタイミングを検知してから予め定める時間だけ遅延するタイミングで、ゼロ電流信号を出力する遅延手段としての遅延生成部２０を含むので、同期側スイッチング素子１２に流れる電流の電流値がゼロ付近になるタイミングで同期側スイッチング素子１２をゼロ電圧・ゼロ電流スイッチング制御することができる。電源側スイッチング素子１１を遮断状態から導通状態に切換えるスイッチング制御は、ゼロ電流の検出時点から一定時間遅延させたタイミングで行わせることができる。

図２は、（ａ）で本発明の実施の第２形態としてのスイッチング電源回路３０の概略的な電気的構成を示し、（ｂ）でスイッチング電源回路３０の主要部分の動作波形を示す。スイッチング電源回路３０では、検知手段として、検知部１９とともに、検知部３１が含まれる。検知部３１は、同期側スイッチング素子１２のドレイン・ソース間の電圧を、検知部１９の検出ポイントよりも低い検出ポイントを基準に監視する。すなわち、検知手段には、ゼロ検知範囲が２段階に設定される。検知部１９は、同期側スイッチング素子１２に流れる電流値が最初のゼロ検知範囲内になるタイミングの検知時にゼロ電流信号を出力する。検知部３１は、同期側スイッチング素子１２に流れる電流値が次のゼロ検知範囲内になるタイミングの検知時である時刻ｔ２２に電源側オン信号を出力するので、同期側スイッチング素子１２に流れる電流の監視で、同期側スイッチング素子１２をゼロ電圧・ゼロ電流スイッチング制御して、その後のタイミングで電源側スイッチング素子１１をスイッチング制御することができる。なお、時刻ｔ１１でのゼロ電流検知に基づいて、同期側スイッチング素子１２は遮断されるけれども、ゼロ電流検知から実際に遮断されるまでの間に流れる電流について、検出ポイント２についての電流検知を行うものとする。

図３は、（ａ）で本発明の実施の第３形態としてのスイッチング電源回路４０の概略的な電気的構成を示し、（ｂ）でスイッチング電源回路４０の主要部分の動作波形を示す。スイッチング電源回路４０では、検知手段として、２つの検知部１９，３１とともに、遅延手段である遅延生成部２０と電圧検知手段である検知部４１とを含む。検知部４１は、電流値が次のゼロ検知範囲内になって検知部３１で検知されるタイミング、および遅延生成部２０から遅延信号が出力されるタイミングの両方の後の時刻ｔ３２で、電源側オン信号を出力するので、電源側スイッチング素子１１および同期側スイッチング素子１２が両方とも遮断している同時オフ時間の最小値を限定することができ、同期側スイッチング手段１２が遮断した後の確実なタイミングで、電源側スイッチング１１手段を導通させることができる。

図４は、（ａ）で本発明の実施の第４形態としてのスイッチング電源回路５０の概略的な電気的構成を示し、（ｂ）でスイッチング電源回路５０の主要部分の動作波形を示す。スイッチング電源回路５０では、検知手段として、２つの検知部１９，３１とともに、遅延手段である遅延生成部２０と電圧検知手段である検知部５１とを含む。検知部５１は、電流値が次のゼロ検知範囲内になって検知部３１で検知されるタイミング、または遅延生成部２０から遅延信号が出力されるタイミングのうちのいずれか一方の後で、電源側オン信号を出力するので、同期側スイッチング素子１２が遮断した後の時刻ｔ４２で、確実に電源側スイッチング素子１１を導通させることができる。

図５は、（ａ）で本発明の実施の第５形態としてのスイッチング電源回路６０の概略的な電気的構成を示し、（ｂ）でスイッチング電源回路６０の主要部分の動作波形を示す。スイッチング電源回路６０では、検知手段として、検知部６１および演算部６２とともに、遅延手段である遅延生成部２０を含む。検知部６１は、同期側スイッチング素子１２に流れる電流の変化を検知する。演算部６２は、電流値がゼロ検知範囲内になるタイミングを電流値の変化の傾きに基づく演算で算出するので、電流値が減少してゼロ検知範囲内に変化することを利用して、同期側スイッチング素子１１をゼロ電流スイッチング制御させるタイミングである時刻ｔ５１で、制御部１８によって同期側スイッチング素子１２を遮断させた後で、時刻ｔ５２で電源側スイッチング素子１１を導通させることができる。

図６は、（ａ）で本発明の実施の第６形態としてのスイッチング電源回路７０の概略的な電気的構成を示し、（ｂ）でスイッチング電源回路７０の主要部分の動作波形を示す。スイッチング電源回路７０では、検知手段として、検知部６１および演算部７１を含む。演算部７１は、検知部６１で同期側スイッチング素子１２の電流値の変化を検出した結果に基づき、適切なタイミングを２点算出し、最初のタイミングでゼロ電流信号を出力し、次のタイミングで電源側オン信号を出力する。すなわち、検知手段は、同期側スイッチング素子１２に流れる電流の電流値がゼロ検知範囲内になるタイミングを、電流値の変化の傾きに基づく演算で算出して検知するので、電流値が減少する変化を利用して、同期側スイッチング素子１２が時刻ｔ６１で遮断した後でも、確実に電源側スイッチング素子１１を導通させるタイミングとしての時刻ｔ６２を決定することができる。

図７は、（ａ）で本発明の実施の第７形態としてのスイッチング電源回路８０の概略的な電気的構成を示し、（ｂ）でスイッチング電源回路８０の主要部分の動作波形を示す。スイッチング電源回路８０では、検知手段として、検知部６１、演算部７１、遅延生成部２０および検知部４１を含む。演算部７１で算出された結果によって、時刻ｔ６１で同期側スイッチング素子１２が遮断した後、その遅延時間後の信号と、演算部７１で算出された２番目の信号との両方を検知部４１が検知して電源側オン信号を出力し、制御部１８が電源側スイッチング素子１１を時刻ｔ７２で導通させるように制御するので、図５や図６のスイッチング電源回路６０，７０に比べ、電源側スイッチング素子１１および同期側スイッチング素子１２が両方とも遮断している同時オフ時間の最小値を限定することができる。

図８は、（ａ）で本発明の実施の第８形態としてのスイッチング電源回路９０の概略的な電気的構成を示し、（ｂ）でスイッチング電源回路９０の主要部分の動作波形を示す。スイッチング電源回路９０では、検知手段として、検知部６１、演算部７１、遅延生成部２０および検知部５１を含む。演算部７１で算出された結果によって、時刻ｔ６１で同期側スイッチング素子１２が遮断した後、その遅延時間後の信号と、演算部７１で算出された２番目の信号とのいずれか一方を検知部５１が検知して電源側オン信号を出力し、制御部１８が電源側スイッチング素子１１を時刻ｔ８２で導通させるように制御するので、確実に電源側スイッチング素子１１を導通させることができる。

図９は、（ａ）で本発明の実施の第９形態としてのスイッチング電源回路１００の概略的な電気的構成を示し、（ｂ）でスイッチング電源回路１００の主要部分の動作波形を示す。スイッチング電源回路１００では、検知手段として、検知部１９および演算部１０１を含む。検知部１９がゼロ検知範囲内の電流値を検出した時刻ｔ１１で同期側スイッチング素子１１を遮断させる。同時に、それまでの電流値の変化を演算部１０１に送っておき、その結果を基に、演算部１０１で適切なタイミングを算出し、時刻ｔ９２に電源側スイッチング素子１１を導通させることができる。

図１０は、（ａ）で本発明の実施の第１０形態としてのスイッチング電源回路１１０の概略的な電気的構成を示し、（ｂ）でスイッチング電源回路１１０の主要部分の動作波形を示す。スイッチング電源回路１１０では、検知手段として、検知部１９、演算部１０１、遅延生成部２０および検知部４１を含む。検知部１９がゼロ検知範囲内の電流値を検出した時刻ｔ１１で同期側スイッチング素子１１を遮断させる。同時に、それまでの電流値の変化を演算部１０１に送っておき、その結果を基に、演算部１０１で適切なタイミングを算出する。時刻ｔ１１で同期側スイッチング素子１２が遮断した後、その遅延時間後の信号と、演算部１０１で算出された２番目の信号との両方を検知部４１が検知して電源側オン信号を出力し、制御部１８が電源側スイッチング素子１１を時刻ｔ１０２で導通させるように制御するので、図９のスイッチング電源回路１００に比べ、電源側スイッチング素子１１および同期側スイッチング素子１２が両方とも遮断している同時オフ時間の最小値を限定することができる。時刻ｔ９２に電源側スイッチング素子１１を導通させることができる。

図１１は、（ａ）で本発明の実施の第１１形態としてのスイッチング電源回路１２０の概略的な電気的構成を示し、（ｂ）でスイッチング電源回路１２０の主要部分の動作波形を示す。スイッチング電源回路１２０では、検知手段として、検知部１９、演算部１０１、遅延生成部２０および検知部５１を含む。検知部１９がゼロ検知範囲内の電流値を検出して、時刻ｔ１１で同期側スイッチング素子１２が遮断した後、その遅延時間後の信号と、演算部１０１で算出された２番目の信号とのいずれか一方を検知部５１が検知して電源側オン信号を出力し、制御部１８が電源側スイッチング素子１１を時刻ｔ１１２で導通させるように制御するので、確実に電源側スイッチング素子１１を導通させることができる。

図１２は、（ａ）で本発明の実施の第１２形態としてのスイッチング電源回路１３０の概略的な電気的構成を示し、（ｂ）でスイッチング電源回路１３０の主要部分の動作波形を示す。スイッチング電源回路１３０では、検知手段として、検知部１２１および演算部を含む。検知部１２１が同期側スイッチング素子１２に流れる電流の変化を検出し、検出結果を演算部１２２に送る。演算部１２２は、検出部１２１の検出結果を基に、電流値がゼロ付近となるゼロ検知範囲内の適切なタイミングを算出し、制御部１８にゼロ電流信号を出力して、時刻ｔ１２１で同期側スイッチング素子１２を遮断させる。次に、検知部１２１は電流値が基準とする検出ポイントよりも低下するのを検出すると、電源側オン信号を出力して、制御部１８が時刻ｔ１２２に電源側スイッチング素子１１を導通させる。なお、検知部１２１による検出ポイントは、時刻ｔ１２１で同期側スイッチング素子１２を遮断状態にするように制御する入力を与えても、実際に遮断状態になる前に到達する電流値に設定しておく。

図１３は、（ａ）で本発明の実施の第１３形態としてのスイッチング電源回路１４０の概略的な電気的構成を示し、（ｂ）でスイッチング電源回路１４０の主要部分の動作波形を示す。スイッチング電源回路１４０では、検知手段として、検知部１２１、演算部１２２、遅延生成部２０および検知部４１を含む。演算部１２２がゼロ検知範囲内のタイミングを算出した時刻ｔ１２１で同期側スイッチング素子１１を遮断させる。検知部１２１では、電流値が検出ポイントよりも低下するタイミングを検出する。時刻ｔ１２１で同期側スイッチング素子１２が遮断した後、その遅延時間後の信号と、検知部１２１での検出結果の両方を検知部４１が検知して電源側オン信号を出力し、制御部１８が電源側スイッチング素子１１を時刻ｔ１３２で導通させるように制御するので、図１２のスイッチング電源回路１３０に比べ、電源側スイッチング素子１１および同期側スイッチング素子１２が両方とも遮断している同時オフ時間の最小値を限定することができる。

図１４は、（ａ）で本発明の実施の第１４形態としてのスイッチング電源回路１５０の概略的な電気的構成を示し、（ｂ）でスイッチング電源回路１５０の主要部分の動作波形を示す。スイッチング電源回路１５０では、検知手段として、検知部１２１、演算部１２２、遅延生成部２０および検知部５１を含む。演算部１２２がゼロ検知範囲内のタイミングを算出した時刻ｔ１２１で同期側スイッチング素子１１を遮断させる。検知部１２１では、電流値が検出ポイントよりも低下するタイミングを検出する。時刻ｔ１２１で同期側スイッチング素子１２が遮断した後、その遅延時間後の信号と、検知部１２１での検出結果のいずれか一方を検知部５１が検知して電源側オン信号を出力し、制御部１８が電源側スイッチング素子１１を時刻ｔ１４２で導通させるように制御することができる。

図１５は、本発明の実施の第１５形態としてのスイッチング電源回路１６０の概略的な構成を示す。スイッチング電源回路１６０は、基本的な構成は図１のスイッチング電源回路１０と同等である。ただし、同期側スイッチング素子１２に流れる電流を、同期側スイッチング素子１２に直列に挿入する電流検出素子１６１によって検出し、検知部１６２で検知する。電流検出素子１６１を別に設けるので、抵抗値の正確な抵抗素子を使用して、正確な電流値を検出することもできる。また、同期側スイッチング素子１２にバイポーラ型トランジスタなどを使用する場合でも、電流値を容易に検出することができる。

すなわち、検知手段として、検知部１６２とともに、同期用スイッチング素子１２に直列に挿入され、予め定めるインピーダンスを有して、電流値に対応する電圧降下を発生する電流検出用素子１６１を含むので、同期用スイッチング素子１２に流れる電流の電流値の変化を、電圧降下の変化として容易に検知することができる。

図１６は、本発明の実施の第１６形態としてのスイッチング電源回路１７０の概略的な構成を示す。スイッチング電源回路１７０は、基本的な構成は図１のスイッチング電源回路１０と同等である。ただし、コイル１３に流れる電流を、コイル１３に直列に挿入する電流検出素子１７１によって検出し、検知部１７２で検知する。電流検出素子１７１を別に設けるので、抵抗値の正確な抵抗素子を使用して、正確な電流値を検出することもできる。また、コイル１３に流れる電流を直接検出するので、同期側スイッチング素子１２にバイポーラ型トランジスタなどを使用する場合でも、電流値を容易に検出することができる。

すなわち、検知手段として、コイル１３に直列に挿入され、予め定めるインピーダンスを有して、電流値に対応する電圧降下を発生する電流検出用素子１７１を含むので、同期用スイッチング素子１２に流れる電流の電流値の変化を、コイル１３側の電圧降下の変化として容易に検知することができる。

図１５および図１６のように電流検出素子１６１，１７１を用いて電流を検出する構成は、図１のスイッチング電源回路１０ばかりではなく、他の実施形態と組合わせることもできる。また、電流検出のためにインピーダンス素子である電流検出素子１６１，１７１を用いるばかりではなく、ホール素子などを用いて直接電流を検出することもできる。

また各実施の形態では、制御手段である制御部１８は、同期側スイッチング素子１２および電源側スイッチング素子１１の制御を、パルス幅変調（ＰＷＭ）方式で行うので、同期側スイッチング素子１２と電源側スイッチング素子１１とが導通する期間と遮断する期間とのデューティ比を変えて、出力電圧を制御することができる。なお、同期側スイッチング素子１２および電源側スイッチング素子１１の制御を、パルス周波数変調（ＰＦＭ）方式で行うようは制御手段を設け、同期側スイッチング素子１２と電源側スイッチング素子１１とが導通する期間と遮断する期間とのデューティ比を一定として周波数を変えて、出力電圧を制御することもできる。

また、コイル１３、同期用コンデンサ１５および平滑用コンデンサ１６で形成するフィルタの構成は一例であり、種々の構成で使用することができるのはもちろんである。

本発明の実施の第１形態としてのスイッチング電源回路１０の概略的な電気的構成を示すブロック図、およびスイッチング電源回路１０の主要部分の動作波形を示すタイムチャートである。本発明の実施の第２形態としてのスイッチング電源回路３０の概略的な電気的構成を示すブロック図、およびスイッチング電源回路３０の主要部分の動作波形を示すタイムチャートである。本発明の実施の第３形態としてのスイッチング電源回路４０の概略的な電気的構成を示すブロック図、およびスイッチング電源回路４０の主要部分の動作波形を示すタイムチャートである。本発明の実施の第４形態としてのスイッチング電源回路５０の概略的な電気的構成を示すブロック図、およびスイッチング電源回路５０の主要部分の動作波形を示すタイムチャートである。本発明の実施の第５形態としてのスイッチング電源回路６０の概略的な電気的構成を示すブロック図、およびスイッチング電源回路６０の主要部分の動作波形を示すタイムチャートである。本発明の実施の第６形態としてのスイッチング電源回路７０の概略的な電気的構成を示すブロック図、およびスイッチング電源回路７０の主要部分の動作波形を示すタイムチャートである。本発明の実施の第７形態としてのスイッチング電源回路８０の概略的な電気的構成を示すブロック図、およびスイッチング電源回路８０の主要部分の動作波形を示すタイムチャートである。本発明の実施の第８形態としてのスイッチング電源回路９０の概略的な電気的構成を示すブロック図、およびスイッチング電源回路９０の主要部分の動作波形を示すタイムチャートである。本発明の実施の第９形態としてのスイッチング電源回路１００の概略的な電気的構成を示すブロック図、およびスイッチング電源回路１００の主要部分の動作波形を示すタイムチャートである。本発明の実施の第１０形態としてのスイッチング電源回路１１０の概略的な電気的構成を示すブロック図、およびスイッチング電源回路１１０の主要部分の動作波形を示すタイムチャートである。本発明の実施の第１１形態としてのスイッチング電源回路１２０の概略的な電気的構成を示すブロック図、およびスイッチング電源回路１２０の主要部分の動作波形を示すタイムチャートである。本発明の実施の第１２形態としてのスイッチング電源回路１３０の概略的な電気的構成を示すブロック図、およびスイッチング電源回路１３０の主要部分の動作波形を示すタイムチャートである。本発明の実施の第１３形態としてのスイッチング電源回路１４０の概略的な電気的構成を示すブロック図、およびスイッチング電源回路１４０の主要部分の動作波形を示すタイムチャートである。本発明の実施の第１４形態としてのスイッチング電源回路１５０の概略的な電気的構成を示すブロック図、およびスイッチング電源回路１５０の主要部分の動作波形を示すタイムチャートである。本発明の実施の第１５形態としてのスイッチング電源回路１６０の概略的な電気的構成を示すブロック図である。本発明の実施の第１６形態としてのスイッチング電源回路１７０の概略的な電気的構成を示すブロック図である。従来からのスイッチング電源回路の概略的な電気的構成を示すブロック図である。図１７のスイッチング電源回路の主要部分の動作波形を示すタイムチャートである。

符号の説明

１０，３０，４０，５０，６０，７０，８０，９０，１００，１１０，１２０，１３０，１４０，１５０，１６０，１７０スイッチング電源回路
１１電源側スイッチング素子
１２同期側スイッチング素子
１３コイル
１４負荷
１５同期用コンデンサ
１６平滑用コンデンサ
１８制御部
１９，３１，４１，５１，６１，１２１，１６２，１７２検知部
２０遅延生成部
２１入力電圧源
６２，７１，１０１，１２２演算部
１６１，１７１電流検出素子

Claims

入力電圧源の出力の一方とコイルの一端側との間に電源側スイッチング素子が接続され、電源側スイッチング素子とコイルの一端側との接続点と入力電圧源の出力の他方との間に同期側スイッチング素子が接続され、コイルに発生する逆起電力を利用する同期整流で電源側スイッチング素子をゼロ電圧スイッチングさせるスイッチング電源回路において、
同期側スイッチング素子に流れる電流を監視し、電流値のゼロ付近にゼロ検知範囲が予め設定され、電流値がゼロ検知範囲内になるタイミングを検知してゼロ電流信号を出力し、ゼロ電流信号出力後のタイミングで電源側オン信号を出力する検知手段と、
同期側スイッチング素子を導通させて電源側スイッチング素子を遮断させている間に、検知手段からのゼロ電流信号に応答して、導通させている同期側スイッチング素子を遮断させ、検知手段からの電源側オン信号に応答して、電源側スイッチング素子を導通させるように制御する制御手段とを含むことを特徴とするスイッチング電源回路。
前記検知手段は、前記同期側スイッチング素子に流れる電流の電流値が前記ゼロ検知範囲内になるタイミングを検知してから予め定める時間だけ遅延するタイミングで、前記電源側オン信号を出力する遅延手段を含むことを特徴とする請求項１記載のスイッチング電源回路。
前記検知手段には、前記ゼロ検知範囲が２段階に設定され、
該検知手段は、前記同期側スイッチング素子に流れる電流値が最初のゼロ検知範囲内になるタイミングの検知時に前記ゼロ電流信号を出力し、該電流値が次のゼロ検知範囲内になるタイミングの検知時に前記電源側オン信号を出力することを特徴とする請求項１記載のスイッチング電源回路。
前記検知手段は、
前記電流値が前記最初のゼロ検知範囲内になるタイミングから予め定める時間だけ遅延するタイミングに遅延信号を出力する遅延手段と、
該電流値が前記次のゼロ検知範囲内になるタイミング、および遅延手段から遅延信号が出力されるタイミングの両方の後で、前記電源側オン信号を出力する電圧検知手段とを含むことを特徴とする請求項３記載のスイッチング電源回路。
前記検知手段は、
前記電流値が前記最初のゼロ検知範囲内になるタイミングから予め定める時間だけ遅延するタイミングに遅延信号を出力する遅延手段と、
該電流値が前記次のゼロ検知範囲内になるタイミング、または遅延手段から遅延信号が出力されるタイミングのうちのいずれか一方の後で、前記電源側オン信号を出力する電圧検知手段とを含むことを特徴とする請求項３記載のスイッチング電源回路。
前記遅延手段は、前記同期側スイッチング素子に流れる電流の電流値が前記ゼロ検知範囲内になるタイミングを検知してから予め定める時間だけ遅延するタイミングを、該電流値の変化の傾きに基づく演算で算出することを特徴とする請求項２、４または５のいずれか１つに記載のスイッチング電源回路。
前記検知手段は、前記同期側スイッチング素子に流れる電流の電流値が前記ゼロ検知範囲内になるタイミングを、該電流値の変化の傾きに基づく演算で算出して検知することを特徴とする請求項１〜６のいずれか１つに記載のスイッチング電源回路。
前記検知手段は、前記電流値が前記ゼロ検知範囲内になるタイミングを、該電流値が予め設定される基準値よりも小さくなる時点で検知することを特徴とする請求項１〜６のいずれか１つに記載のスイッチング電源回路。
前記検知手段は、前記同期用スイッチング素子に直列に挿入され、予め定めるインピーダンスを有して、前記電流値に対応する電圧降下を発生する電流検出用素子を含むことを特徴とする請求項８記載のスイッチング電源回路。
前記検知手段は、前記コイルに直列に挿入され、予め定めるインピーダンスを有して、前記電流値に対応する電圧降下を発生する電流検出用素子を含むことを特徴とする請求項８記載のスイッチング電源回路。
前記制御手段は、前記同期側スイッチング素子および前記電源側スイッチング素子の制御を、パルス幅変調（ＰＷＭ）方式で行うことを特徴とする請求項１〜１０のいずれか１つに記載のスイッチング電源回路。
前記制御手段は、前記同期側スイッチング素子および前記電源側スイッチング素子の制御を、パルス周波数変調（ＰＦＭ）方式で行うことを特徴とする請求項１〜１０のいずれか１つに記載のスイッチング電源回路。