JP2005160224A - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP2005160224A JP2005160224A JP2003395781A JP2003395781A JP2005160224A JP 2005160224 A JP2005160224 A JP 2005160224A JP 2003395781 A JP2003395781 A JP 2003395781A JP 2003395781 A JP2003395781 A JP 2003395781A JP 2005160224 A JP2005160224 A JP 2005160224A
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- load detection
- light load
- input
- detection means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】軽負荷時は勿論、重負荷時おいても電力変換効率の改善を図る。
【解決手段】直流入力電圧源１に接続された、第１のスイッチ素子６と第２のスイッチ素子７との直列回路と、第２のスイッチ素子７に並列に接続されたダイオード８と、この並列回路に、インダクタ９を介して並列に接続された平滑コンデンサ１０と、各スイッチ素子を同期整流制御に基づいて所定の周波数で交互にオン、オフ駆動する制御回路１１と、直流入力電圧源１と、第１のスイッチ素子６との間に直列に挿入された入力電流検出用の抵抗素子５と、第１のスイッチ素子６がオン状態にあるときに、抵抗素子５の両端間電圧が所定電圧値よりも小さいことを検知すると軽負荷検知信号LLを出力する軽負荷検知手段１７と、この軽負荷検知手段からの軽負荷検知信号LLを入力すると、第２のスイッチ素子７を強制的にオフ制御するオフ制御手段１６とを備えている。
【選択図】 図１An object of the present invention is to improve power conversion efficiency not only at a light load but also at a heavy load.
A series circuit of a first switch element and a second switch element connected to a DC input voltage source, a diode connected in parallel to the second switch element, and A smoothing capacitor 10 connected in parallel to the parallel circuit via an inductor 9, a control circuit 11 that alternately turns on and off each switch element at a predetermined frequency based on synchronous rectification control, and a DC input voltage source 1 And the resistance element 5 for detecting the input current inserted in series between the first switch element 6 and the voltage across the resistor element 5 when the first switch element 6 is on. When the light load detection means 17 that outputs a light load detection signal LL when it is detected that the voltage value is smaller than the voltage value, and the light load detection signal LL from the light load detection means is input, the second switch element 7 is forcibly forced. Off to control off And control means 16.
[Selection] Figure 1
Description
本発明は、同期整流型コンバータを使用して直流の入力電圧を降圧して直流の出力電圧を出力する電力変換装置に関する。 The present invention relates to a power conversion device that steps down a DC input voltage and outputs a DC output voltage using a synchronous rectification type converter.
従来、同期整流方式のＤＣ−ＤＣコンバータにおいて、チョークコイルに、このチョークコイルの電流を検出するセンス抵抗を接続し、また、このセンス抵抗の片側端に、軽負荷を検出するためのチョークコイルのスレッショルド電流を、チョークコイルに逆起電力が発生している期間に検出するために、センス抵抗の片側端の電位をオフセットするオフセット電源を接続し、センス抵抗の片側端の電位を、オフセット電源を介して入力するとともにセンス抵抗のもう一方の片側端の電位を入力して比較するコンパレータを使用して、チョークコイルの電流がスレッショルド電流以下になると同期整流を中止する信号を出力することで軽負荷時の効率の改善を図ったものが知られている（例えば、特許文献１参照）。
しかしながら、特許文献１記載のものは、センス抵抗を出力側に挿入しており、軽負荷時には問題ないが、経路に大きな電流が流れる重負荷時にはこのセンス抵抗による損失が大きく、電力変換効率が低下するという問題があった。
本発明は、軽負荷時は勿論、重負荷時おいても電力変換効率の改善を図ることができる電力変換装置を提供する。
However, the device described in
The present invention provides a power conversion device capable of improving power conversion efficiency not only at a light load but also at a heavy load.
本発明は、直流入力電圧源に接続された、ＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）などからなる第１のスイッチ素子と第２のスイッチ素子との直列回路と、第２のスイッチ素子に並列に接続されたダイオードと、第２のスイッチ素子とダイオードとの並列回路に、インダクタを介して並列に接続された平滑コンデンサと、各スイッチ素子を同期整流制御に基づいて所定の周波数で交互にオン、オフ駆動する制御回路と、直流入力電圧源と、第１のスイッチ素子と第２のスイッチ素子との直列回路との間に直列に挿入された入力電流検出用の抵抗素子と、第１のスイッチ素子がオン状態にあるときに、抵抗素子の両端間電圧が所定電圧値よりも小さいことを検知すると軽負荷検知信号を出力する軽負荷検知手段と、この軽負荷検知手段からの軽負荷検知信号を入力すると、第２のスイッチ素子を強制的にオフ制御するオフ制御手段とを備えたものである。 In the present invention, a series circuit of a first switch element and a second switch element, such as a MOSFET (MOS field effect transistor), connected to a DC input voltage source, and connected in parallel to the second switch element A smoothing capacitor connected in parallel via an inductor to a parallel circuit of the connected diode, the second switch element and the diode, and each switch element alternately on and off at a predetermined frequency based on synchronous rectification control A control circuit for driving, a DC input voltage source, a resistance element for detecting input current inserted in series between a series circuit of a first switch element and a second switch element, and a first switch element A light load detection means for outputting a light load detection signal when detecting that the voltage across the resistance element is smaller than a predetermined voltage value when the resistance element is in an ON state, and the light load detection means If you enter a light load detection signal al is obtained by a off control means for forcibly turned off controlling the second switching element.
このような手段構成によって、本発明は、軽負荷時は勿論、重負荷時おいても電力変換効率の改善を図ることができる。 With such a means configuration, the present invention can improve the power conversion efficiency not only at light load but also at heavy load.
以下、本発明の実施の形態を、図面を参照して説明する。
（第１の実施の形態）
図１に示すように、電池等からなる直流入力電圧源１に入力コンデンサ２を並列に接続するとともに、同期整流型非絶縁ＤＣ−ＤＣコンバータからなるスイッチング電源３の入力端子３ａ，３ｂを接続している。前記スイッチング電源３の出力端子３ｃ，３ｄには負荷４が接続されている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(First embodiment)
As shown in FIG. 1, an
前記スイッチング電源３は、入力端子３ａ，３ｂ間に、入力電流検出用の抵抗素子５を直列に介して、ＮチャンネルＭＯＳＦＥＴからなる第１のスイッチ素子６と同じくＮチャンネルＭＯＳＦＥＴからなる第２のスイッチ素子７との直列回路を接続している。そして、前記第２のスイッチ素子７にダイオード８を図示極性、すなわち、カソード端子とドレイン端子が接続するようにして並列に接続している。
The
前記第１のスイッチ素子６と第２のスイッチ素子７との接続点を、インダクタ９を直列に介して平滑コンデンサ１０の一端及び前記出力端子３ｃに接続している。また、前記入力端子３ｂと第２のスイッチ素子７との接続点を前記出力端子３ｄに接続している。
A connection point between the
前記各スイッチ素子６，７を同期整流制御に基づいて所定の周波数で交互にオン、オフ駆動する制御回路１１を設けている。前記制御回路１１は、所定の周波数のクロック信号を発生するクロック信号発生回路１２と、目標の出力電圧に対応する参照電圧Ｖref0を発生する参照電圧発生回路１３と、前記出力端子３ｃの電圧を反転入力端子(-)に入力するとともに前記参照電圧Ｖref0を非反転入力端子(+)に入力し、両者の誤差を増幅する誤差増幅器１４と、この誤差増幅器１４の出力と前記クロック信号発生回路１２からのクロック信号を基に、前記各スイッチ素子６，７を同期整流するためのＰＷＭ1信号及びＰＷＭ2信号を生成するＰＷＭ生成回路１５とで構成されている。
A
前記ＰＷＭ生成回路１５からのＰＷＭ1信号を前記第１のスイッチ素子６のゲートに供給するとともにオフ制御手段１６に供給している。また、前記ＰＷＭ生成回路１５からのＰＷＭ2信号を前記オフ制御手段１６に供給している。
前記第１のスイッチ素子６がオン状態にあるときに、前記抵抗素子５の両端間電圧が所定電圧値よりも小さいことを検知すると軽負荷検知信号LLを出力する軽負荷検知手段１７を設けている。
The PWM1 signal from the
When the
前記軽負荷検知手段１７は、コンパレータ１８と所定電圧値である参照電圧Ｖref1を発生する参照電圧発生回路１９とからなり、抵抗素子５の一端である入力端子３ａ側端をコンパレータ１８の反転入力端子(-)に接続し、前記抵抗素子５の他端を、参照電圧発生回路１９を介してコンパレータ１８の非反転入力端子(+)に接続している。すなわち、前記抵抗素子５の他端に発生する電圧に参照電圧発生回路１９から発生する参照電圧Ｖref1を加算してコンパレータ１８の非反転入力端子(+)に供給するしている。
The light load detection means 17 includes a
前記抵抗素子５に流れる電流は、第１のスイッチ素子６に流れる電流とほぼ等しく、抵抗素子５の両端間電圧は第１のスイッチ素子６に流れる電流に比例する。従って、インダクタ９の逆流電流を検出することができる。
前記軽負荷検知手段１７は、抵抗素子５の両端間の電位差が、所定電圧値である参照電圧Ｖref1よりも小さくなると、前記コンパレータ１８からハイレベルな軽負荷検知信号LLを出力して前記オフ制御手段１６に供給している。
The current flowing through the
The light load detection means 17 outputs a high level light load detection signal LL from the
前記オフ制御手段１６は、コンパレータ１８からの軽負荷検知信号LLと、ＰＷＭ生成回路１５からのＰＷＭ1信号及びＰＷＭ2信号に基づいてＰＷＭ2′信号を生成し、このＰＷＭ2′信号によって前記第２のスイッチ素子７をスイッチング駆動する。
The off control means 16 generates a PWM2 'signal based on the light load detection signal LL from the
前記オフ制御手段１６は、例えば、図２に示す構成になっている。すなわち、Ｄ型フリップフロップ２０と２入力アンドゲート２１からなり、軽負荷検知信号LLをＤ型フリップフロップ２０のＤ入力端子に入力し、ＰＷＭ1信号をＤ型フリップフロップ２０のクロック(CLK)入力端子に入力し、ＰＷＭ2信号をアンドゲート２１の一方の入力端子に入力する。前記Ｄ型フリップフロップ２０のＱ出力端子からの出力を、反転回路２２を介して前記アンドゲート２１の他方の入力端子に入力する。そして、前記アンドゲート２１からＰＷＭ2′信号を出力する。
The off control means 16 has a configuration shown in FIG. 2, for example. That is, it comprises a D-type flip-
従って、ＰＷＭ1信号が入力した時、軽負荷検知信号LLが出力されない状態、すなわち、軽負荷検知信号LLがローレベルであれば、Ｑ端子出力はローレベルとなり、アンドゲート２１から出力されるＰＷＭ2′信号はＰＷＭ2信号と同一となり、各スイッチ素子６，７に対しては通常の同期整流制御が行われる。また、ＰＷＭ1信号が入力した時、軽負荷検知信号LLが出力される状態、すなわち、軽負荷検知信号LLがハイレベルであれば、Ｑ端子出力はハイレベルとなり、アンドゲート２１から出力されるＰＷＭ2′信号は常にオフとなる。すなわち、常にローレベルとなる。このときには、第２のスイッチ素子７はオフ制御され、第１のスイッチ素子６のみがＰＷＭ1信号によってオン、オフ制御される。すなわち、通常のダウンコンバータ動作となる。
Accordingly, when the PWM1 signal is input, if the light load detection signal LL is not output, that is, if the light load detection signal LL is at a low level, the Q terminal output is at a low level and the PWM2 ′ output from the
本実施の形態においては、負荷４が重負荷、すなわち、定常負荷の場合、出力電流が比較的多いため、インダクタ９には直流にリップルが重畳された電流が流れ、その値は各スイッチ素子６，７及びダイオード８に流れる電流の和にほぼ等しい。また、参照電圧発生回路１９が発生する参照電圧Ｖref1は零電位より微小に大きい値としている。この定常負荷の状態では、各サイクルのＰＷＭ1信号の立ち上がりにおいて、抵抗素子５の両端電圧は参照電圧Ｖref1よりも常に大きい。従って、軽負荷検知信号LLは出力されず、オフ制御手段１６から出力されるＰＷＭ2′信号はＰＷＭ2信号と同一となる。この結果、このスイッチング電源３は、通常の同期整流制御を行うことになる。
In the present embodiment, when the
この状態で、負荷４が定常負荷から軽負荷に変化すると、スイッチング電源３の出力電圧が上昇するため、制御回路１１は、図３に示すように、ＰＷＭ生成回路１５から出力されるＰＷＭ1信号のオンデューティを減少させて出力電圧を一定にする制御を行う。その結果、抵抗素子５の両端電圧は徐々に低下し、やがてＰＷＭ1信号の立ち上がり時において参照電圧Ｖref1よりも小さくなる。
In this state, when the
ＰＷＭ1信号の立ち上がり時において抵抗素子５の両端電圧が参照電圧Ｖref1よりも小さくなると、図中のタイミングｔ1にて、軽負荷検知手段１７はハイレベルな軽負荷検知信号LLを出力する。これにより、ＰＷＭ2′信号の出力が停止され、第２のスイッチ素子７はオフ状態に制御され、第１のスイッチ素子６のみがＰＷＭ1信号によってオン、オフ駆動される。こうして、スイッチング電源３は通常のダウンコンバータとして制御されることになる。
When the voltage across the
この状態で、負荷４が軽負荷から定常負荷に変化すると、負荷が重くなることでスイッチング電源３の出力電圧が低下するため、制御回路１１は、図４に示すように、ＰＷＭ生成回路１５から出力されるＰＷＭ1信号のオンデューティを増加させて出力電圧を一定にする制御を行う。その結果、抵抗素子５の両端電圧は徐々に上昇し、やがてＰＷＭ1信号の立ち上がり時において参照電圧Ｖref1よりも大きくなる。
In this state, when the
ＰＷＭ1信号の立ち上がり時において抵抗素子５の両端電圧が参照電圧Ｖref1よりも大きくなると、図中のタイミングｔ2にて、軽負荷検知手段１７からの軽負荷検知信号LLの出力が停止される。これにより、ＰＷＭ2′信号はＰＷＭ2信号と同一となる。この結果、このスイッチング電源３は、再び通常の同期整流制御を行うことになる。
When the voltage across the
このように、入力電流検出用の抵抗素子５を使用してインダクタ９に流れる電流の方向を検出し、軽負荷時においてはインダクタ９に流れる電流が逆流するときに第２のスイッチ素子７をオフ状態に制御できるので、電力変換効率の低下を抑制できる。また、この抵抗素子５を第１のスイッチ素子６よりも入力側に挿入しているので、定常の重負荷時においてもこの抵抗素子５に大きな電流がながれることはなく、電力変換効率の低下を抑制できる。また、第２のスイッチ素子７としてＭＯＳＦＥＴを使用しているので、ダイオード８の作用を第２のスイッチ素子７の寄生ダイオードに持たせることで疎指数の低減が可能になる。
In this manner, the direction of the current flowing through the
なお、この実施の形態では、軽負荷を検知するタイミングとして、ＰＷＭ1信号を用いたがこれに限定するものではなく、クロック信号発生回路１２からのクロック信号を用いてもよい。また、ＰＷＭ1信号の立ち上がりを使用したが、ＰＷＭ1信号の立ち下がりを使用してもよい。あるいは、安定した制御を得るためにＰＷＭ1信号をディレイした信号を使用してもよい。
In this embodiment, the PWM1 signal is used as the timing for detecting a light load. However, the present invention is not limited to this, and a clock signal from the clock
（第２の実施の形態）
なお、前述した実施の形態と同一の部分には同一の符号を付し、詳細な説明は省略する。
図５に示すように、第２のスイッチ素子７がオフ制御されている状態で、抵抗素子５の両端間電圧が第１の所定電圧値である参照電圧Ｖref1よりも大きい第２の所定電圧値を越えたことを検知すると重負荷検知信号HLを出力する重負荷検知手段２３を設けている。
(Second Embodiment)
In addition, the same code | symbol is attached | subjected to the part same as embodiment mentioned above, and detailed description is abbreviate | omitted.
As shown in FIG. 5, the second predetermined voltage value in which the voltage across the
前記重負荷検知手段２３は、コンパレータ２４と第２の所定電圧値である参照電圧Ｖref2を発生する参照電圧発生回路２５とからなり、前記抵抗素子５の一端である入力端子３ａ側端をコンパレータ２４の非反転入力端子(+)に接続し、前記抵抗素子５の他端を、参照電圧発生回路２５を介してコンパレータ２４の反転入力端子(-)に接続している。すなわち、前記抵抗素子５の他端に発生する電圧に参照電圧発生回路２５から発生する参照電圧Ｖref2を加算してコンパレータ２４の反転入力端子(-)に供給するしている。
The heavy
前記重負荷検知手段２３は、抵抗素子５の両端間の電位差が、第２の所定電圧値である参照電圧Ｖref2よりも大きくなると、前記コンパレータ２４からハイレベルな重負荷検知信号HLを出力してオフ制御手段１６１に供給している。
The heavy load detection means 23 outputs a high level heavy load detection signal HL from the
前記オフ制御手段１６１は、コンパレータ１８からの軽負荷検知信号LLと、コンパレータ２４からの重負荷検知信号HLと、ＰＷＭ生成回路１５からのＰＷＭ1信号及びＰＷＭ2信号に基づいてＰＷＭ2′信号を生成し、このＰＷＭ2′信号によって前記第２のスイッチ素子７をスイッチング駆動する。
The off control means 161 generates a PWM2 ′ signal based on the light load detection signal LL from the
前記オフ制御手段１６１は、例えば、図６に示す構成になっている。すなわち、Ｓ−Ｒフリップフロップからなるラッチ回路２６と２入力アンドゲート２７，２８からなり、ＰＷＭ2信号をアンドゲート２７の一方の入力端子に入力し、軽負荷検知信号LLをアンドゲート２８の一方の入力端子に入力し、ＰＷＭ1信号をアンドゲート２８の他方の入力端子に入力している。そして、前記アンドゲート２８の出力を前記ラッチ回路２６のＳ入力端子に入力し、重負荷検知信号HLを前記ラッチ回路２６のＲ入力端子に入力している。すなわち、前記アンドゲート２８の出力を前記ラッチ回路２６にセット信号として入力し、重負荷検知信号HLを前記ラッチ回路２６にリセット信号して入力するようになっている。前記ラッチ回路２６のＱ出力端子からの出力を、反転回路２９を介して前記アンドゲート２７の他方の入力端子に入力する。そして、前記アンドゲート２７からＰＷＭ2′信号を出力する。
The off control means 161 has a configuration shown in FIG. 6, for example. That is, it comprises a
この回路では、第１のスイッチ素子６がオン制御されているときに軽負荷検知信号LLが入力されなければ重負荷検知信号HLがハイレベルであるかローレベルであるかに拘わらずラッチ回路２６のＱ出力端子からの出力はローレベルとなる。従って、アンドゲート２７から出力されるＰＷＭ2′信号はＰＷＭ2信号と同一となり、各スイッチ素子６，７に対しては通常の同期整流制御が行われる。
In this circuit, if the light load detection signal LL is not input when the
また、第１のスイッチ素子６がオン制御されているときに軽負荷検知信号LLが入力されると、ＰＷＭ1信号が入力した時、ラッチ回路２６はセットされＱ出力端子からの出力はハイレベルとなり、アンドゲート２９から出力されるＰＷＭ2′信号は常にオフとなる。すなわち、常にローレベルとなる。このときには、第２のスイッチ素子７はオフ制御され、第１のスイッチ素子６のみがＰＷＭ1信号によってオン、オフ制御される。すなわち、通常のダウンコンバータ動作となる。この状態は重負荷検知信号HLがラッチ回路２６のＲ入力端子に入力するまで継続される。
If the light load detection signal LL is input when the
そして、重負荷検知信号HLがラッチ回路２６のＲ入力端子に入力すると、ラッチ回路２６はリセットされ、Ｑ出力端子からの出力はローレベルに反転する。このときには、アンドゲート２７から出力されるＰＷＭ2′信号はＰＷＭ2信号と同一となり、各スイッチ素子６，７に対しては通常の同期整流制御が行われる。
When the heavy load detection signal HL is input to the R input terminal of the
本実施の形態においては、負荷４が重負荷、すなわち、定常負荷の場合、出力電流が比較的多いため、インダクタ９には直流にリップルが重畳された電流が流れ、その値は各スイッチ素子６，７及びダイオード８に流れる電流の和にほぼ等しい。また、参照電圧発生回路２５が発生する参照電圧Ｖref2は参照電圧Ｖref1に比べて十分に大きな値になっている。
In the present embodiment, when the
この定常負荷の状態では、各サイクルのＰＷＭ1信号の立ち上がりにおいて、抵抗素子５の両端電圧は参照電圧Ｖref1よりも常に大きい。従って、軽負荷検知信号LLは出力されず、オフ制御手段１６１から出力されるＰＷＭ2′信号はＰＷＭ2信号と同一となる。この結果、このスイッチング電源３は、通常の同期整流制御を行うことになる。
In this steady load state, the voltage across the
この状態で、負荷４が定常負荷から軽負荷に変化すると、スイッチング電源３の出力電圧が上昇するため、制御回路１１は、図７に示すように、ＰＷＭ生成回路１５から出力されるＰＷＭ1信号のオンデューティを減少させて出力電圧を一定にする制御を行う。その結果、抵抗素子５の両端電圧は徐々に低下する。
In this state, when the
軽負荷検知手段１７は抵抗素子５の両端電圧が参照電圧Ｖref1よりも低いときにはハイレベルな軽負荷検知信号LLを出力する。これにより、アンドゲート２８からはＰＷＭ1信号と軽負荷検知信号LLとのアンド出力が送出される。また、抵抗素子５の両端電圧が参照電圧Ｖref2よりも低くなると重負荷検知手段２３からの重負荷検知信号HLの出力が停止される。この状態で、アンドゲート２８からハイレベルな出力が送出されると、ラッチ回路２６がセット動作してＱ出力端子からハイレベルな信号が出力される。こうして、アンドゲート２７からのＰＷＭ2′信号の出力が停止され、第２のスイッチ素子７はオフ状態に制御され、第１のスイッチ素子６のみがＰＷＭ1信号によってオン、オフ駆動される。こうして、スイッチング電源３は通常のダウンコンバータとして制御されることになる。
The light load detection means 17 outputs a high level light load detection signal LL when the voltage across the
また、負荷４が軽負荷から定常負荷に変化すると、負荷が重くなることでスイッチング電源３の出力電圧が低下するため、制御回路１１は、図８に示すように、ＰＷＭ生成回路１５から出力されるＰＷＭ1信号のオンデューティを増加させて出力電圧を一定にする制御を行う。その結果、抵抗素子５の両端電圧は徐々に上昇し、やがて参照電圧Ｖref2よりも大きくなる。
Further, when the
抵抗素子５の両端電圧が参照電圧Ｖref2よりも大きくなると、重負荷検知手段２３からハイレベルな重負荷検知信号HLが出力する。これにより、ラッチ回路２６がリセット動作される。また、ＰＷＭ1信号の立ち上がり時において抵抗素子５の両端電圧が参照電圧Ｖref1よりも大きくなると軽負荷検知手段１７からの軽負荷検知信号LLの出力が停止され、これにより、アンドゲート２８の出力がローレベルとなる。
When the voltage across the
こうしてラッチ回路２６はリセット状態を保持し、Ｑ出力端子からのローレベル出力を維持するようになる。これにより、ＰＷＭ2′信号はＰＷＭ2信号と同一となる。この結果、このスイッチング電源３は、再び通常の同期整流制御を行うことになる。
Thus, the
このように、この実施の形態においても、入力電流検出用の抵抗素子５を使用してインダクタ９に流れる電流の方向を検出し、軽負荷時においてはインダクタ９に流れる電流が逆流するときに第２のスイッチ素子７をオフ状態に制御できるので、電力変換効率の低下を抑制できる。また、この抵抗素子５を第１のスイッチ素子６よりも入力側に挿入しているので、定常の重負荷時においてもこの抵抗素子５に大きな電流がながれることはなく、電力変換効率の低下を抑制できる。
As described above, also in this embodiment, the direction of the current flowing through the
さらに、軽負荷を検知する第１の所定電圧値である参照電圧Ｖref1と重負荷を検知する第２の所定電圧値である参照電圧Ｖref2にレベル差を持たせているので、負荷変動時においても制御の安定性を維持することができる。
なお、この実施の形態ではオフ制御手段１６１をクロック信号に同期しない非同期回路で構成したがこれに限定するものではなく、クロック信号に同期する同期回路で構成してもよい。
Further, since the reference voltage Vref1 which is the first predetermined voltage value for detecting the light load and the reference voltage Vref2 which is the second predetermined voltage value for detecting the heavy load have a level difference, even when the load fluctuates. Control stability can be maintained.
In this embodiment, the off control means 161 is configured by an asynchronous circuit that is not synchronized with the clock signal, but is not limited thereto, and may be configured by a synchronous circuit that is synchronized with the clock signal.
（第３の実施の形態）
なお、前述した実施の形態と同一の部分には同一の符号を付し、詳細な説明は省略する。
これは、図９に示すように、抵抗素子５に流れる入力電流の平均値を検出する平均入力電流検出手段３１と、第１のスイッチ素子６がオン状態にあるときに、前記平均入力電流検出手段３１が検出した入力電流平均値に対応した電圧値Ｖaが所定電圧値よりも小さいことを検知するとハイレベルな軽負荷検知信号LLを出力する軽負荷検知手段１７１と、この軽負荷検知手段１７１からハイレベルな軽負荷検知信号LLを入力すると、第２のスイッチ素子７を強制的にオフ制御するオフ制御手段１６２とを備えている。
(Third embodiment)
In addition, the same code | symbol is attached | subjected to the part same as embodiment mentioned above, and detailed description is abbreviate | omitted.
As shown in FIG. 9, the average input current detection means 31 for detecting the average value of the input current flowing through the
前記平均入力電流検出手段３１及び軽負荷検知手段１７１は、図１０に示すような構成になっている。すなわち、平均入力電流検出手段３１は、抵抗３２とコンデンサ３３からなるフィルタ回路によって構成され、入力電流の平均値に相当する電圧Ｖaを出力する。軽負荷検知手段１７１は、コンパレータ３４と所定電圧値である参照電圧Ｖref3を発生する参照電圧発生回路３５とからなり、電圧Ｖaが参照電圧Ｖref3よりも小さくなると、コンパレータ３４からハイレベルな軽負荷検知信号LLを出力する。
The average input current detection means 31 and the light load detection means 171 are configured as shown in FIG. That is, the average input current detection means 31 is constituted by a filter circuit including a resistor 32 and a
なお、参照電圧Ｖref3は、軽負荷時に入力される入力電流の平均値よりも微小に大きな電流値に相当する電圧値になっている。この電圧値は負荷４及び電源の設計要因から予測可能である。また、抵抗素子５に流れる電流の平均値は負荷４に供給される電流にほぼ比例するため、インダクタ９の電流値を予測することができる。
Note that the reference voltage Vref3 is a voltage value corresponding to a current value that is slightly larger than the average value of the input currents input at the time of light load. This voltage value can be predicted from design factors of the
前記オフ制御手段１６２は、図１１に示すように、２入力アンドゲート３６を備え、ＰＷＭ生成回路１５からのＰＷＭ2信号をアンドゲート３６の一方の入力端子に入力するとともに、前記軽負荷検知手段１７１からの軽負荷検知信号LLを、反転回路３７を介してアンドゲート３６の他方の入力端子に入力している。そして、アンドゲート３６からＰＷＭ2′信号を出力している。
As shown in FIG. 11, the off control means 162 includes a two-input AND
負荷４が重負荷、すなわち、定常負荷の場合、各サイクルにおいて、抵抗素子５の両端電圧から算出される入力電流平均値に相当する電圧Ｖaは参照電圧Ｖref3よりも常に大きいので軽負荷検知手段１７１から軽負荷検知信号LLが出力されることはない。従って、オフ制御手段１６２から出力されるＰＷＭ2′信号はＰＷＭ2信号と同一となり、各スイッチ素子６，７に対しては通常の同期整流制御が行われる。
When the
この状態で負荷４が定常負荷から軽負荷に変化すると、スイッチング電源３の出力電圧が上昇するため、制御回路１１は、図１３に示すように、ＰＷＭ生成回路１５から出力されるＰＷＭ1信号のオンデューティを減少させて出力電圧を一定にする制御を行う。その結果、出力電流が減少し、抵抗素子５の両端電圧から求められる入力電流平均値に相当する電圧Ｖaが徐々に低下し、やがて参照電圧Ｖref3よりも小さくなる。
When the
電圧Ｖaが参照電圧Ｖref3を横切るタイミングで軽負荷検知手段１７１からハイレベルな軽負荷検知信号LLが出力される。これにより、ＰＷＭ2′信号の出力が停止され、第２のスイッチ素子７はオフ状態に制御され、第１のスイッチ素子６のみがＰＷＭ1信号によってオン、オフ駆動される。こうして、スイッチング電源３は通常のダウンコンバータとして制御されることになる。
At a timing when the voltage Va crosses the reference voltage Vref3, the light load detection means 171 outputs a high level light load detection signal LL. As a result, the output of the PWM2 ′ signal is stopped, the
この状態で、負荷４が軽負荷から定常負荷に変化すると、負荷が重くなることでスイッチング電源３の出力電圧が低下するため、制御回路１１は、図１４に示すように、ＰＷＭ生成回路１５から出力されるＰＷＭ1信号のオンデューティを増加させて出力電圧を一定にする制御を行う。その結果、出力電流が増加し、抵抗素子５の両端電圧から求められる入力電流平均値に相当する電圧Ｖaが徐々に上昇し、やがて参照電圧Ｖref3よりも大きくなる。
In this state, when the
電圧Ｖaが参照電圧Ｖref3を横切るタイミングで軽負荷検知手段１７１からの軽負荷検知信号LLの出力が停止される。これにより、オフ制御手段１６２から出力されるＰＷＭ2′信号はＰＷＭ2信号と同一となり、スイッチング電源３は通常の同期整流制御に復帰する。
At the timing when the voltage Va crosses the reference voltage Vref3, the output of the light load detection signal LL from the light load detection means 171 is stopped. As a result, the PWM2 ′ signal output from the off control means 162 becomes the same as the PWM2 signal, and the switching
このように、この実施の形態においても、入力電流検出用の抵抗素子５を使用してインダクタ９に流れる電流の方向を検出し、軽負荷時においてはインダクタ９に流れる電流が逆流するときに第２のスイッチ素子７をオフ状態に制御できるので、電力変換効率の低下を抑制できる。また、この抵抗素子５を第１のスイッチ素子６よりも入力側に挿入しているので、定常の重負荷時においてもこの抵抗素子５に大きな電流がながれることはなく、電力変換効率の低下を抑制できる。
As described above, also in this embodiment, the direction of the current flowing through the
さらに、抵抗素子５から検知する電流を平均化しているので、負荷変動時においても制御の移行を速やかに行うことができる。
なお、この実施の形態では、平均入力電流検出手段として、抵抗３２とコンデンサ３３からなるフィルタ回路によって構成された平均入力電流検出手段３１を使用したがこれに限定するものではない。例えば、図１２に示すように、増幅器３８と抵抗３９，４０，４１とコンデンサ４２からなる反転積分回路によって構成される平均入力電流検出手段３１１を使用してもよい。この平均入力電流検出手段３１１は増幅器３８の出力を軽負荷検知手段１７１のコンパレータ３４の反転入力端子(-)に入力している。参照電圧Ｖref3を発生する参照電圧発生回路３５は正極側をコンパレータ３４の非反転入力端子(+)に接続するとともに負極側を接地している。
Furthermore, since the current detected from the
In this embodiment, as the average input current detection means, the average input current detection means 31 configured by a filter circuit including the resistor 32 and the
（第４の実施の形態）
なお、前述した実施の形態と同一の部分には同一の符号を付し、詳細な説明は省略する。
これは、図１５に示すように、抵抗素子５に流れる入力電流の平均値を検出する平均入力電流検出手段３１と、第１のスイッチ素子６がオン状態にあるときに、前記平均入力電流検出手段３１が検出した入力電流平均値に対応した電圧値Ｖaが第１の所定電圧値よりも小さいことを検知するとハイレベルな軽負荷検知信号LLを出力する軽負荷検知手段１７１と、前記平均入力電流検出手段３１が検出した入力電流平均値に対応した電圧値Ｖaが第１の所定電圧値よりも大きい第２の所定電圧値を越えたことを検知すると重負荷検知信号HLを出力する重負荷検知手段２３１とを備えている。
(Fourth embodiment)
In addition, the same code | symbol is attached | subjected to the part same as embodiment mentioned above, and detailed description is abbreviate | omitted.
As shown in FIG. 15, the average input current detection means 31 for detecting the average value of the input current flowing through the
また、ＰＷＭ生成回路１５から出力されるＰＷＭ2信号、前記軽負荷検知手段１７１から出力される軽負荷検知信号LL、前記重負荷検知手段２３１から出力される重負荷検知信号HLを入力して第２のスイッチ素子７を制御するオフ制御手段１６３とを備えている。
In addition, the
前記重負荷検知手段２３１は、図１６に示すように、コンパレータ４３と第２の所定電圧値である参照電圧Ｖref4を発生する参照電圧発生回路４４とからなり、電圧Ｖaが参照電圧Ｖref4よりも大きくなると、コンパレータ４３からハイレベルな重負荷検知信号HLを出力する。なお、参照電圧発生回路３５は第１の所定電圧値である参照電圧Ｖref3を発生するものである。また、参照電圧発生回路４４から発生する参照電圧Ｖref4は参照電圧Ｖref3よりも十分に大きな値に設定している。これらの設定値は負荷４及び電源の設計から予測可能である。
As shown in FIG. 16, the heavy load detection means 231 includes a
前記オフ制御手段１６３は、図１７に示すように、Ｓ−Ｒフリップフロップからなるラッチ回路２６と２入力アンドゲート２７からなり、ＰＷＭ2信号をアンドゲート２７の一方の入力端子に入力し、軽負荷検知信号LLをラッチ回路２６のＳ入力端子に入力し、重負荷検知信号HLをラッチ回路２６のＲ入力端子に入力している。前記ラッチ回路２６のＱ出力端子からの出力を、反転回路２９を介して前記アンドゲート２７の他方の入力端子に入力している。そして、前記アンドゲート２７からＰＷＭ2′信号を出力している。
As shown in FIG. 17, the off control means 163 includes a
すなわち、前記オフ制御手段１６３は、重負荷検知信号HLが出力されている状態ではラッチ回路２６のＱ出力端子からの出力がローレベルとなっているので、アンドゲート２７はＰＷＭ2信号をそのままＰＷＭ2′信号として出力する。また、軽負荷検知信号LLが出力されると、ラッチ回路２６のＱ出力端子からの出力がハイレベルとなり、アンドゲート２７の出力は常にローレベルとなる。すなわち、ＰＷＭ2′信号の出力が停止される。
That is, since the output from the Q output terminal of the
負荷４が重負荷、すなわち、定常負荷の場合、各サイクルにおいて、抵抗素子５の両端電圧から算出される入力電流平均値に相当する電圧Ｖaは参照電圧Ｖref3及び参照電圧Ｖref4よりも常に大きいので軽負荷検知手段１７１から軽負荷検知信号LLが出力されることはなく、また、重負荷検知手段２３１からハイレベルな重負荷検知信号HLが出力される。この状態では、オフ制御手段１６３から出力されるＰＷＭ2′信号はＰＷＭ2信号と同一となり、各スイッチ素子６，７に対しては通常の同期整流制御が行われる。
When the
この状態で負荷４が定常負荷から軽負荷に変化すると、スイッチング電源３の出力電圧が上昇するため、制御回路１１は、図１８に示すように、ＰＷＭ生成回路１５から出力されるＰＷＭ1信号のオンデューティを減少させて出力電圧を一定にする制御を行う。その結果、出力電流が減少し、抵抗素子５の両端電圧から求められる入力電流平均値に相当する電圧Ｖaが徐々に低下する。そして、電圧Ｖaが参照電圧Ｖref4よりも低下すると重負荷検知手段２３１からの重負荷検知信号HLの出力が停止する。さらに、電圧Ｖaが参照電圧Ｖref3よりも低下すると軽負荷検知手段１７１からハイレベルな軽負荷検知信号LLが出力する。そして、軽負荷検知信号LLが出力するタイミングでアンドゲート２７からのＰＷＭ2′信号の出力が停止され、第２のスイッチ素子７はオフ状態に制御される。従って、第１のスイッチ素子６のみがＰＷＭ1信号によってオン、オフ駆動される。こうして、スイッチング電源３は通常のダウンコンバータとして制御されることになる。
When the
この状態で、負荷４が軽負荷から定常負荷に変化すると、負荷が重くなることでスイッチング電源３の出力電圧が低下するため、制御回路１１は、図１９に示すように、ＰＷＭ生成回路１５から出力されるＰＷＭ1信号のオンデューティを増加させて出力電圧を一定にする制御を行う。その結果、出力電流が増加し、抵抗素子５の両端電圧から求められる入力電流平均値に相当する電圧Ｖaが徐々に上昇する。電圧Ｖaが参照電圧Ｖref3よりも大きくなると軽負荷検知手段１７１からの軽負荷検知信号LLが停止される。さらに、電圧Ｖaが参照電圧Ｖref4よりも大きくなると重負荷検知手段２３１からハイレベルな重負荷検知信号HLが出力されるようになる。これにより、オフ制御手段１６３から出力されるＰＷＭ2′信号はＰＷＭ2信号と同一となり、スイッチング電源３は通常の同期整流制御に復帰する。
In this state, when the
このように、この実施の形態においても、入力電流検出用の抵抗素子５を使用してインダクタ９に流れる電流の方向を検出し、軽負荷時においてはインダクタ９に流れる電流が逆流するときに第２のスイッチ素子７をオフ状態に制御できるので、電力変換効率の低下を抑制できる。また、この抵抗素子５を第１のスイッチ素子６よりも入力側に挿入しているので、定常の重負荷時においてもこの抵抗素子５に大きな電流がながれることはなく、電力変換効率の低下を抑制できる。
As described above, also in this embodiment, the direction of the current flowing through the
さらに、抵抗素子５から検知する電流を平均化しているので、負荷変動時においても制御の移行を速やかに行うことができる。また、軽負荷を検知する第１の所定電圧値である参照電圧Ｖref3と重負荷を検知する第２の所定電圧値である参照電圧Ｖref4にレベル差を持たせているので、負荷変動時においても制御の安定性を維持することができる。
Furthermore, since the current detected from the
（第５の実施の形態）
なお、前述した実施の形態と同一の部分には同一の符号を付し、詳細な説明は省略する。
これは、図２０に示すように、軽負荷検知手段及び重負荷検知手段として、平均入力電流検出手段３１からの入力電流平均値に対応した電圧値Ｖaを入力するとともに入力電圧Ｖinを入力する軽負荷検知手段１７２と重負荷検知手段２３２とを備えている。
(Fifth embodiment)
In addition, the same code | symbol is attached | subjected to the part same as embodiment mentioned above, and detailed description is abbreviate | omitted.
As shown in FIG. 20, this is a light load detection means and a heavy load detection means, in which a voltage value Va corresponding to the average input current value from the average input current detection means 31 is inputted and an input voltage Vin is inputted. A
前記軽負荷検知手段１７２及び重負荷検知手段２３２は、図２１に示す構成になっている。すなわち、前記軽負荷検知手段１７２は、コンパレータ３４、軽負荷参照電圧設定回路４５及びこの軽負荷参照電圧設定回路４５によって発生する参照電圧Ｖref5が設定される参照電圧発生回路４６とで構成され、また、前記重負荷検知手段２３２は、コンパレータ４３、重負荷参照電圧設定回路４７及びこの重負荷参照電圧設定回路４７によって発生する参照電圧Ｖref6が設定される参照電圧発生回路４８とで構成されている。
The light
前記軽負荷検知手段１７２における軽負荷参照電圧設定回路４５及び参照電圧発生回路４６の構成を具体的に示すと、例えば、図２２に示すようになっている。すなわち、前記軽負荷参照電圧設定回路４５は、入力電圧Ｖinの入力端子間に抵抗５１と５２との直列回路を接続し、抵抗５２にフォトカプラ５３のフォトダイオード５３Ｄを並列に接続して構成している。前記参照電圧発生回路４６は、参照電圧発生源５４に抵抗５５と前記参照電圧発生回路４６のフォトトランジスタ５３Ｔとの直列回路を並列に接続し、前記抵抗５５とフォトトランジスタ５３Ｔとの接続点をコンパレータ３４の非反転入力端子(+)に接続している。そして、コンパレータ３４の反転入力端子(-)と参照電圧発生源５４の負極端子との間に、電圧値Ｖaを印加するようにしている。
Specific configurations of the light load reference
なお、ここでは軽負荷検知手段１７２における軽負荷参照電圧設定回路４５及び参照電圧発生回路４６の構成を具体的に述べたが、重負荷検知手段２３２における重負荷参照電圧設定回路４７及び参照電圧発生回路４８も同様の構成で実現できる。
Here, the configurations of the light load reference
このような構成の軽負荷検知手段１７２において、フォトダイオード５３Ｄの発光量は入力電圧Ｖinのレベルによって変化する。このため、フォトトランジスタ４６Ｔのインピーダンスが受光量に応じて変化する。従って、抵抗５５とフォトトランジスタ４６Ｔとの接続点に発生する参照電圧Ｖref5が入力電圧Ｖinのレベルに応じて変化することになる。
In the light load detection means 172 having such a configuration, the light emission amount of the photodiode 53D varies depending on the level of the input voltage Vin. For this reason, the impedance of the phototransistor 46T changes according to the amount of received light. Accordingly, the reference voltage Vref5 generated at the connection point between the
すなわち、入力電圧Ｖinが定格電圧で負荷４が軽負荷のときには、参照電圧発生回路４６から発生する参照電圧Ｖref5は電圧Ｖref51に設定される。そして、入力電圧Ｖinが定格電圧よりも高くなると軽負荷の値は変わらないので入力電流平均値は減少する。従って、軽負荷の検知レベルを一定に保つためには参照電圧Ｖref5の電圧値は電圧Ｖref51よりも低くしなければならない。よって、参照電圧発生回路４６から発生する参照電圧Ｖref5は電圧Ｖref51よりも低い電圧Ｖref52に設定される。
That is, when the input voltage Vin is the rated voltage and the
また、入力電圧Ｖinが定格電圧よりも低くなると軽負荷の値は変わらないので入力電流平均値は増加する。従って、軽負荷の検知レベルを一定に保つためには参照電圧Ｖref5の電圧値は電圧Ｖref51よりも高くしなければならない。よって、参照電圧発生回路４６から発生する参照電圧Ｖref5は電圧Ｖref51よりも高い電圧Ｖref53に設定される。
Further, when the input voltage Vin is lower than the rated voltage, the value of the light load does not change, so the input current average value increases. Therefore, in order to keep the light load detection level constant, the voltage value of the reference voltage Vref5 must be higher than the voltage Vref51. Therefore, the reference voltage Vref5 generated from the reference
一方、重負荷検知手段２３２においては、入力電圧Ｖinが定格電圧で負荷４が重負荷のときには、参照電圧発生回路４８から発生する参照電圧Ｖref6は電圧Ｖref61に設定される。そして、入力電圧Ｖinが定格電圧よりも高くなると重負荷の値は変わらないので入力電流平均値は減少する。従って、重負荷の検知レベルを一定に保つためには参照電圧Ｖref6の電圧値は電圧Ｖref61よりも低くしなければならない。よって、参照電圧発生回路４８から発生する参照電圧Ｖref6は電圧Ｖref61よりも低い電圧Ｖref62に設定される。
On the other hand, in the heavy load detection means 232, when the input voltage Vin is the rated voltage and the
また、入力電圧Ｖinが定格電圧よりも低くなると重負荷の値は変わらないので入力電流平均値は増加する。従って、重負荷の検知レベルを一定に保つためには参照電圧Ｖref6の電圧値は電圧Ｖref61よりも高くしなければならない。よって、参照電圧発生回路４８から発生する参照電圧Ｖref6は電圧Ｖref61よりも高い電圧Ｖref63に設定される。
Further, when the input voltage Vin becomes lower than the rated voltage, the value of the heavy load does not change, so the input current average value increases. Therefore, in order to keep the heavy load detection level constant, the voltage value of the reference voltage Vref6 must be higher than the voltage Vref61. Therefore, the reference voltage Vref6 generated from the reference
このように入力電圧Ｖinの変化に応じて軽負荷検知手段１７２における軽負荷検知のための参照電圧Ｖref5の電圧値を変化させるとともに重負荷検知手段２３２における重負荷検知のための参照電圧Ｖref6の電圧値を変化させるので、入力電圧が変動した場合でも軽負荷及び重負荷の検知レベルを良好に保つことができ、安定した動作が実現できる。なお、その他については、前述した第４の実施の形態と同様の作用効果が得られるものである。 In this way, the voltage value of the reference voltage Vref5 for light load detection in the light load detection means 172 is changed according to the change of the input voltage Vin, and the voltage of the reference voltage Vref6 for heavy load detection in the heavy load detection means 232 is changed. Since the value is changed, even when the input voltage fluctuates, the detection level of light load and heavy load can be kept good, and stable operation can be realized. In other respects, the same operational effects as those of the fourth embodiment described above can be obtained.
なお、この実施の形態では軽負荷検知手段１７２及び重負荷検知手段２３２における重負荷参照電圧設定回路、参照電圧発生回路を図２２に示す構成としたがこれに限定するものではなく、図２３に示す構成であってもよい。 In this embodiment, the heavy load reference voltage setting circuit and the reference voltage generation circuit in the light load detection means 172 and the heavy load detection means 232 are configured as shown in FIG. 22, but the present invention is not limited to this. The structure shown may be sufficient.
すなわち、この軽負荷検知手段１７２は、軽負荷参照電圧設定回路４５１と、参照電圧発生回路４６１を備え、軽負荷参照電圧設定回路４５１は、入力電圧Ｖinの入力端子間に抵抗５１と５２との直列回路を接続し、抵抗５２にＡ／Ｄ変換回路５６を並列に接続している。前記Ａ／Ｄ変換回路５６は抵抗５２の両端電圧に応じたデジタル信号を出力する。
That is, the light load detection means 172 includes a light load reference
前記参照電圧発生回路４６１は、参照電圧発生源５４にｎ個の抵抗５７-1，５７-2，５７-3，…５７-nの直列回路を並列に接続し、各抵抗５７の接続点をセレクタ５８の入力部に接続している。前記セレクタ５８は前記Ａ／Ｄ変換回路５６からデジタル信号に応じて各抵抗５７の接続点から発生する電圧値を選択しその選択した電圧値を参照電圧Ｖref5としてコンパレータ３４の非反転入力端子(+)に供給するようにしている。
The reference voltage generation circuit 461 connects a series circuit of n resistors 57-1, 57-2, 57-3,... 57-n in parallel to the reference
このような回路を使用しても入力電圧Ｖinの変化に応じて参照電圧Ｖref5を可変することができる。
なお、ここでは軽負荷検知手段１７２における軽負荷参照電圧設定回路及び参照電圧発生回路の構成を具体的に述べたが、重負荷検知手段２３２における重負荷参照電圧設定回路及び参照電圧発生回路も同様の構成で実現できる。
なお、軽負荷検知手段１７２及び重負荷検知手段２３２の構成についてはその他様々な変形が可能である。
Even if such a circuit is used, the reference voltage Vref5 can be varied in accordance with the change in the input voltage Vin.
Here, the configurations of the light load reference voltage setting circuit and the reference voltage generation circuit in the light load detection means 172 are specifically described, but the same applies to the heavy load reference voltage setting circuit and the reference voltage generation circuit in the heavy load detection means 232. It can be realized with the configuration.
Various other modifications can be made to the configurations of the light load detection means 172 and the heavy load detection means 232.
（第６の実施の形態）
なお、前述した実施の形態と同一の部分には同一の符号を付し、詳細な説明は省略する。
これは、図２４に示すように、基本的構成は前述した第４の実施の形態における図１５と同じである。異なる点はクロック信号発生回路の構成である。
すなわち、軽負荷検知手段１７１からの軽負荷検知信号LLをオフ制御手段１６３に供給するとともに制御回路１１のクロック信号発生回路１２１に供給している。また、重負荷検知手段２３１からの重負荷検知信号HLをオフ制御手段１６３に供給するとともに制御回路１１のクロック信号発生回路１２１に供給している。
(Sixth embodiment)
In addition, the same code | symbol is attached | subjected to the part same as embodiment mentioned above, and detailed description is abbreviate | omitted.
As shown in FIG. 24, the basic configuration is the same as FIG. 15 in the fourth embodiment described above. The difference is the configuration of the clock signal generation circuit.
That is, the light load detection signal LL from the light load detection means 171 is supplied to the off control means 163 and also supplied to the clock
前記クロック信号発生回路１２１は、図２５に示すように、発振器６１、カウンタ６２、２入力アンドゲート６３及びセレクタ６４からなり、発振器６１からの信号を前記カウンタ６２及びアンドゲート６３の一方の入力端子に入力するとともに、クロック信号CLK1としてセレクタ６４に供給している。前記カウンタ６２は発振器６１からの信号を所定数カウントするとキャリーアウト信号RCOを出力してアンドゲート６３の他方の入力端子に入力するとともにリセットして再度カウント動作を繰り返すようになっている。
As shown in FIG. 25, the clock
前記アンドゲート６３はキャリーアウト信号RCOが出力されると、そのときに発振器６１から出力される信号を通過させ、クロック信号CLK2として前記セレクタ６４に供給している。従って、クロック信号CLK2の周波数はクロック信号CLK1の周波数の、カウンタ６２のカウント数分の１になる。
前記セレクタ６４は、ハイレベルな軽負荷検知信号LLが入力するとクロック信号CLK2を選択してＰＷＭ生成回路１５に供給し、ハイレベルな重負荷検知信号HLが入力するとクロック信号CLK1を選択してＰＷＭ生成回路１５に供給している。
When the carry-out signal RCO is output, the AND
When the high level light load detection signal LL is input, the
このような構成においては、負荷４が重負荷、すなわち、定常負荷の場合、各サイクルにおいて、抵抗素子５の両端電圧から算出される入力電流平均値に相当する電圧Ｖaは参照電圧Ｖref3及び参照電圧Ｖref4よりも常に大きいので軽負荷検知手段１７１から軽負荷検知信号LLが出力されることはなく、また、重負荷検知手段２３１からハイレベルな重負荷検知信号HLが出力される。この状態では、クロック信号発生回路１２１からは周波数の高いクロック信号CLK1が発生してＰＷＭ生成回路１５に供給される。また、オフ制御手段１６３から出力されるＰＷＭ2′信号はＰＷＭ2信号と同一となり、各スイッチ素子６，７に対しては通常の同期整流制御が行われる。
In such a configuration, when the
この状態で負荷４が定常負荷から軽負荷に変化すると、スイッチング電源３の出力電圧が上昇するため、制御回路１１は、図２６に示すように、ＰＷＭ生成回路１５から出力されるＰＷＭ1信号のオンデューティを減少させて出力電圧を一定にする制御を行う。その結果、出力電流が減少し、抵抗素子５の両端電圧から求められる入力電流平均値に相当する電圧Ｖaが徐々に低下する。そして、電圧Ｖaが参照電圧Ｖref4よりも低下すると重負荷検知手段２３１からの重負荷検知信号HLの出力が停止する。
When the
さらに、電圧Ｖaが参照電圧Ｖref3よりも低下すると軽負荷検知手段１７１からハイレベルな軽負荷検知信号LLが出力する。そして、軽負荷検知信号LLが出力するタイミングでオフ制御手段１６３からのＰＷＭ2′信号の出力が停止され、第２のスイッチ素子７はオフ状態に制御される。従って、第１のスイッチ素子６のみがＰＷＭ1信号によってオン、オフ駆動される。こうして、スイッチング電源３は通常のダウンコンバータとして制御されることになる。
Further, when the voltage Va is lower than the reference voltage Vref3, the light load detection means 171 outputs a high level light load detection signal LL. Then, at the timing when the light load detection signal LL is output, the output of the PWM2 ′ signal from the OFF control means 163 is stopped, and the
また、軽負荷検知信号LLが出力すると、クロック信号発生回路１２１のセレクタ６４は選択をクロック信号CLK1からアンドゲート６３から出力される周波数の低いクロック信号CLK2に切替える。これにより、第１のスイッチ素子６はＰＷＭ1信号によって低い周波数でスイッチング駆動される。このようにスイッチング電源３が通常のダウンコンバータとして制御されるときには発振周波数は低減される。これにより、損失の低減化が図られる。また、クロック信号CLK2の周波数を人間の可聴域を越える２０ＫＨｚ以上とすれば耳障りな可聴音の発生を防ぐことができる。
When the light load detection signal LL is output, the
この状態で、負荷４が軽負荷から定常負荷に変化すると、負荷が重くなることでスイッチング電源３の出力電圧が低下するため、制御回路１１は、図２７に示すように、ＰＷＭ生成回路１５から出力されるＰＷＭ1信号のオンデューティを増加させて出力電圧を一定にする制御を行う。その結果、出力電流が増加し、抵抗素子５の両端電圧から求められる入力電流平均値に相当する電圧Ｖaが徐々に上昇する。電圧Ｖaが参照電圧Ｖref3よりも大きくなると軽負荷検知手段１７１からの軽負荷検知信号LLが停止される。さらに、電圧Ｖaが参照電圧Ｖref4よりも大きくなると重負荷検知手段２３１からハイレベルな重負荷検知信号HLが出力されるようになる。これにより、オフ制御手段１６３から出力されるＰＷＭ2′信号はＰＷＭ2信号と同一となり、スイッチング電源３は通常の同期整流制御に復帰する。また、重負荷検知信号HLが出力すると、クロック信号発生回路１２１のセレクタ６４は選択をクロック信号CLK2から周波数の高いクロック信号CLK1に切替える。
In this state, when the
従って、この実施の形態においても、前述した第４の実施の形態と同様の作用効果が得られる。また、軽負荷時には制御回路１１の発振周波数を低減できるので、損失の低減化を図ることができる。
なお、クロック信号発生回路１２１の構成は、この実施の形態に限定するものではなく、例えば、高い周波数のクロック信号を発生する発振器Ａと低い周波数のクロック信号を発生する発振器Ｂを用意し、軽負荷検知信号LLによって発振器Ｂからのクロック信号を選択し、重負荷検知信号HLによって発振器Ａからのクロック信号を選択するようにしてもよい。また、発振器を抵抗素子とコンデンサを備えたＣＲ発振器で構成し、軽負荷検知信号LLと重負荷検知信号HLによってＣＲ定数を切替え制御するものであってもよい。
Therefore, also in this embodiment, the same operational effects as those of the above-described fourth embodiment can be obtained. In addition, since the oscillation frequency of the
Note that the configuration of the clock
１…直流入力電圧源、３…スイッチング電源、４…負荷、５…入力電流検出用の抵抗素子、６，７…スイッチ素子、８…ダイオード、９…インダクタ、１０…平滑コンデンサ、１１…制御回路、１６…オフ制御手段、１７…軽負荷検知手段。
DESCRIPTION OF
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003395781A JP2005160224A (en) | 2003-11-26 | 2003-11-26 | Power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003395781A JP2005160224A (en) | 2003-11-26 | 2003-11-26 | Power converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005160224A true JP2005160224A (en) | 2005-06-16 |
Family
ID=34721457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003395781A Pending JP2005160224A (en) | 2003-11-26 | 2003-11-26 | Power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005160224A (en) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007007833A1 (en) * | 2005-07-14 | 2007-01-18 | Takashi Umemori | Motor drive system |
| JP2007124850A (en) * | 2005-10-31 | 2007-05-17 | Mitsumi Electric Co Ltd | DC / DC converter |
| JP2007252197A (en) * | 2007-05-02 | 2007-09-27 | Ricoh Co Ltd | Non-isolated step-down DC-DC converter |
| JP2010051079A (en) * | 2008-08-20 | 2010-03-04 | Ricoh Co Ltd | Dc-dc converter and control method |
| JP2010161915A (en) * | 2009-01-09 | 2010-07-22 | Sanyo Electric Co Ltd | Switching control circuit |
| CN101795069A (en) * | 2010-03-18 | 2010-08-04 | 华为终端有限公司 | Switching power supply device and control method of switching power supply |
| JP2012060854A (en) * | 2010-09-13 | 2012-03-22 | Toshiba Corp | Dc-dc converter |
| JP2012100392A (en) * | 2010-10-29 | 2012-05-24 | Asahi Kasei Electronics Co Ltd | Dc-dc converter |
| JP2013153640A (en) * | 2011-12-16 | 2013-08-08 | Semiconductor Energy Lab Co Ltd | Dc-dc converter, power receiving device, and power supply system |
| KR101345931B1 (en) | 2011-03-24 | 2013-12-27 | 가부시끼가이샤 도시바 | Dc-dc converter control apparatus and dc-dc converter |
| JP2014003804A (en) * | 2012-06-19 | 2014-01-09 | Renesas Electronics Corp | Switching regulator control circuit |
| KR20140023697A (en) * | 2012-08-17 | 2014-02-27 | 현대모비스 주식회사 | Converter for micro-hybrid converter for preventing reverse current on initial start-up and method thereof |
| WO2016068265A1 (en) * | 2014-10-29 | 2016-05-06 | 株式会社アイケイエス | Power converter |
| JP2016123146A (en) * | 2014-12-24 | 2016-07-07 | 三菱電機株式会社 | Grid-connected inverter device |
| CN109245512A (en) * | 2018-10-16 | 2019-01-18 | 珠海格力电器股份有限公司 | Control method, system and device of high-power frequency converter and storage medium |
| KR20190055042A (en) * | 2019-05-13 | 2019-05-22 | 현대모비스 주식회사 | Converter for micro-hybrid converter for preventing reverse current on initial start-up and Method thereof |
| WO2020008732A1 (en) * | 2018-07-02 | 2020-01-09 | 株式会社デンソー | Boosting power supply circuit |
-
2003
- 2003-11-26 JP JP2003395781A patent/JP2005160224A/en active Pending
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007007833A1 (en) * | 2005-07-14 | 2007-01-18 | Takashi Umemori | Motor drive system |
| JP2007124850A (en) * | 2005-10-31 | 2007-05-17 | Mitsumi Electric Co Ltd | DC / DC converter |
| JP2007252197A (en) * | 2007-05-02 | 2007-09-27 | Ricoh Co Ltd | Non-isolated step-down DC-DC converter |
| JP2010051079A (en) * | 2008-08-20 | 2010-03-04 | Ricoh Co Ltd | Dc-dc converter and control method |
| US7733068B2 (en) * | 2008-08-20 | 2010-06-08 | Ricoh Company, Ltd. | DC-DC converter |
| JP2010161915A (en) * | 2009-01-09 | 2010-07-22 | Sanyo Electric Co Ltd | Switching control circuit |
| CN101795069A (en) * | 2010-03-18 | 2010-08-04 | 华为终端有限公司 | Switching power supply device and control method of switching power supply |
| US8729873B2 (en) | 2010-09-13 | 2014-05-20 | Kabushiki Kaisha Toshiba | DC-to-DC converter with high-side switch and low-side switch |
| JP2012060854A (en) * | 2010-09-13 | 2012-03-22 | Toshiba Corp | Dc-dc converter |
| CN102403898A (en) * | 2010-09-13 | 2012-04-04 | 株式会社东芝 | Dc-dc converter |
| JP2012100392A (en) * | 2010-10-29 | 2012-05-24 | Asahi Kasei Electronics Co Ltd | Dc-dc converter |
| KR101345931B1 (en) | 2011-03-24 | 2013-12-27 | 가부시끼가이샤 도시바 | Dc-dc converter control apparatus and dc-dc converter |
| US9477249B2 (en) | 2011-12-16 | 2016-10-25 | Semiconductor Energy Laboratory Co., Ltd. | DC-DC converter, power receiving device, and power feeding system |
| JP2013153640A (en) * | 2011-12-16 | 2013-08-08 | Semiconductor Energy Lab Co Ltd | Dc-dc converter, power receiving device, and power supply system |
| US9998003B2 (en) | 2011-12-16 | 2018-06-12 | Semiconductor Energy Laboratory Co., Ltd. | DC-DC converter, power receiving device, and power feeding system |
| JP2014003804A (en) * | 2012-06-19 | 2014-01-09 | Renesas Electronics Corp | Switching regulator control circuit |
| KR20140023697A (en) * | 2012-08-17 | 2014-02-27 | 현대모비스 주식회사 | Converter for micro-hybrid converter for preventing reverse current on initial start-up and method thereof |
| WO2016068265A1 (en) * | 2014-10-29 | 2016-05-06 | 株式会社アイケイエス | Power converter |
| JP2016086616A (en) * | 2014-10-29 | 2016-05-19 | 株式会社アイケイエス | Power converter |
| US10333476B2 (en) | 2014-10-29 | 2019-06-25 | Iks Co., Ltd. | Electric power converter and power amplifier |
| JP2016123146A (en) * | 2014-12-24 | 2016-07-07 | 三菱電機株式会社 | Grid-connected inverter device |
| WO2020008732A1 (en) * | 2018-07-02 | 2020-01-09 | 株式会社デンソー | Boosting power supply circuit |
| CN109245512A (en) * | 2018-10-16 | 2019-01-18 | 珠海格力电器股份有限公司 | Control method, system and device of high-power frequency converter and storage medium |
| KR20190055042A (en) * | 2019-05-13 | 2019-05-22 | 현대모비스 주식회사 | Converter for micro-hybrid converter for preventing reverse current on initial start-up and Method thereof |
| KR102093236B1 (en) | 2019-05-13 | 2020-03-25 | 현대모비스 주식회사 | Converter for micro-hybrid converter for preventing reverse current on initial start-up and Method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI594558B (en) | Switching converter and its controller and mode control circuit | |
| JP5211959B2 (en) | DC-DC converter | |
| JP4997891B2 (en) | DC-DC converter and control method of DC-DC converter | |
| JP5901635B2 (en) | Switched mode power converter using bridge topology and switching method thereof | |
| CN101272094B (en) | Dc-dc converter | |
| JP6209022B2 (en) | Switching regulator | |
| JP2005160224A (en) | Power converter | |
| TWI331841B (en) | Dc-to-dc converter with improved transient response | |
| JP5274527B2 (en) | DC-DC converter | |
| US10693376B2 (en) | Electronic converter and method of operating an electronic converter | |
| KR101263105B1 (en) | DC-DC Converter | |
| CN101728953A (en) | Interleave control power supply device and control circuit and control method for the power supply device | |
| CN101542882A (en) | Switching regulator and method of controlling the same | |
| TW201535947A (en) | Switching-mode power supplies | |
| JPH08289535A (en) | Dc-dc converter | |
| JP4619769B2 (en) | Power supply | |
| JP2015154676A (en) | Synchronous rectifying converter, and control method of synchronous rectifying converter | |
| JP3733128B2 (en) | DC / DC converter control circuit | |
| JP2009232662A (en) | Dc/dc converter | |
| JP6912300B2 (en) | Switching regulator | |
| JP2012029415A (en) | Dc-dc converter and switching control circuit | |
| JP2011155778A (en) | Step-up/down dc-dc converter and switching control circuit | |
| CN114325034A (en) | Current detection circuit, power conversion device, and power system | |
| JP2001309646A (en) | Switching power supply | |
| JP4310982B2 (en) | Non-isolated step-down converter and electronic device using the same |